CIRCUIT060059

スルー レート制限回路

CIRCUIT060059

概要

この回路は、アナログ ゲイン段のスルー レートを制御します。この回路は対称型スルー レートのアプリケーション用に設計されています。目的のスルー レートは、スルー レート制限回路を実装するために選択するオペアンプのスルー レートよりも低くする必要があります。
特長
  • 入力:Vi = -10 V ~ 10 V
  • 出力:Vo = -10 V ~ 10 V
  • 電源電圧:
    • Vcc = 15 V
    • Vee = -15 V
    • Vref = 0 V
ダウンロード 字幕付きのビデオを表示 ビデオ

詳細はこちら

  1. 回路設計を参照する
  2. モデルのダウンロード

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
回路設計 スルー レート制限回路 (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2024/10/24
ユーザー・ガイド Single Op-Amp Slew-Rate Limiter Design Guide 2013/12/10

関連する設計リソース

設計ツールおよびシミュレーション

計算ツール
ANALOG-ENGINEER-CALC アナログ技術者向けカリキュレータ
シミュレーション・ツール
PSPICE-FOR-TI TI Design / シミュレーション ツール向け PSpice® TINA-TI SPICE ベースのアナログ・シミュレーション・プログラム

リファレンス・デザイン

リファレンス・デザイン
TIPD140 単一オペアンプ・スルー・レート・リミッタ

サポートとトレーニング