TIDEP0070
用于提高 66AK2Gx 系统中存储器可靠性的 DDR ECC 参考设计
TIDEP0070
概述
该参考设计基于 66AK2Gx 多核 DSP + ARM 处理器片上系统 (SoC)，介绍了在高可靠性应用中有关支持错误校正码 (ECC) 的双通道数据速率 (DDR) 存储器接口的系统考虑事项。 它允许开发人员通过讨论系统接口、电路板硬件、软件、吞吐量性能和诊断程序，快速实施基于高可靠性解决方案。
特性
- 优化的高速信号布线
- 表面贴装 PCIe x1 插座
- 交流耦合电容器放置示例
- 建议的差分对间距示例
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
设计文件和产品
设计文件
下载现成的系统文件，加快您的设计过程。
产品
在设计中包括 TI 产品和可能的替代产品。
技术文档
=
TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 2
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 设计指南 | 用于在基于 66AK2Gx 的系统中提高存储器可靠性的 DDR ECC 参考设计 (Rev. B) | 英语版 (Rev.B) | 2018-7-5 | ||
| * | 设计指南 | 适用于 K2Gx GP EVM 设计指南的 PCI-Express PCB 设计注意事项 (Rev. A) | 英语版 (Rev.A) | 2018-7-5 |