TIDEP0060
采用 DSP+ARM SoC 的优化型雷达系统参考设计
TIDEP0060
概述
对于目前采用 FPGA 或 ASIC 连接高速数据转换器、需缩短产品上市时间且提升性能，并大幅降低成本、功耗与尺寸的现代雷达系统开发者而言，该参考设计包含首款广泛商用的处理器，其集成了 JESD204B 接口与数字前端 (DFE) 处理功能。与 ADC14X250 和 DAC38J84 相连可为雷达、电子战、计算平台和应答器等航空电子设备和国防应用提供高效的解决方案。
特性
- 通过 JESD204B 将信号处理器简易集成到数据转换器
- 连接 ADC14X250 时，可实现单路 100MHz 通道采样
- DFE 支持滤波、下采样或上采样处理；FFTC 硬件加速器可分担计算密集型 2D FFT 运算，实现低延迟与高精度
- 宽带采样，附带 JESD 信号处理解决方案，包括数字信号处理器 (DSP)、ADC 和 DAC 板、演示软件、配置 GUI 和入门指南
- 强大的演示和开发平台，包括三个 EVM、一个确定性延迟卡、原理图、BOM、用户指南、基准测试、软件和演示
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
设计文件和产品
设计文件
下载现成的系统文件，加快您的设计过程。
产品
在设计中包括 TI 产品和可能的替代产品。
技术文档
=
TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 4
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 设计指南 | Optimized Radar System Design Using a DSP+ARM SoC and ADC14X250 Design Guide | 2015-12-8 | |||
| 应用手册 | 66AK2L06 JESD Attachment to ADC14X250/DAC38J84 (Rev. A) | 2016-6-24 | ||||
| 白皮书 | Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce | 2015-12-17 | ||||
| 产品概述 | 66AK2L06 SoC Product Bulletin | 2015-4-15 |