TIDA-01355

采用时间交错式 SAR ADC 并具有 73dB SNR 和 7.5MSPS 且适用于成像应用的模拟前端参考设计

TIDA-01355

设计文件

概述

此参考设计展示了如何以低 BOM 成本实现高采样率和高分辨率的多个 ADC 交错应用。在构建此参考设计时,考虑到了电子成像系统的需求。高清成像和其他高速信号处理应用需采用具备高分辨率、高 SNR、高速和低功耗等特性的 ADC。单个芯片无法满足这些要求。通过交错使用多个 SAR ADC,该设计可优化平衡不同 ADC ,以满足各项系统要求。

特性
  • 分辨率:14 位
  • 输入类型:单极单端
  • SNR > 73dB,ENOB:12 位,THD < -80dB
  • 功率:< 33mW
  • 与基于 ADC 的管线式解决方案相比,延迟更低
  • 小巧的外形:22mm x 13mm
下载 观看带字幕的视频 视频

我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

ZHCU294.null (null KB)

参考设计概述和经过验证的性能测试数据

TIDRS30.PDF (188 KB)

元件放置方式设计布局的详细原理图

TIDRS29.PDF (99 KB)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDRS33.ZIP (1756 KB)

IC 元件的 3D 模型和 2D 图纸使用的文件

TIDCDP1.ZIP (263 KB)

包含设计 PCB 物理板层信息的设计文件

TIDRS31.PDF (786 KB)

用于生成 PCB 设计布局的 PCB 层图文件

TIDRS32.PDF (235 KB)

用于生成 PCB 设计布局的 PCB 层图文件

TIDRS28.PDF (319 KB)

设计布局和元件的详细原理图

产品

在设计中包括 TI 产品和可能的替代产品。

精密 ADC

ADS7056具有 SPI 的 14 位 2.5MSPS 超低功耗、超小型 SAR ADC

数据表: PDF | HTML
同相缓冲器和驱动器

SN74AUCH244具有总线保持和三态输出的 8 通道、0.8V 至 2.7V 高速缓冲器

数据表: PDF
串联电压基准

REF20333.3V Vref、低温漂、低功耗、双输出 Vref 和 Vref/2 电压基准

数据表: PDF | HTML
高速运算放大器 (GBW ≥ 50MHz)

OPA836超低功耗、轨到轨输出、负轨输入 VFB 运算放大器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

LP5907具有低 IQ 和使能功能的 250mA、低噪声、高 PSRR、超低压降稳压器

数据表: PDF | HTML

技术文档

star
= TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 2
类型 标题 下载最新的英语版本 日期
* 设计指南 采用73dB SNR、7.5MSPS 时间交织SAR ADC 且适用于成像 应用的模拟前端参考设计 英语版 2017-10-26
应用手册 Low-Cost, Low-Power, Small 14-bit AFE: Interleaved ADCs Scalable up to 7.5 MSPS 2017-5-26

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持