



Conversor DC-DC Buck totalmente integrado com entrada de 4,5 a 14,5 V e corrente de saída até 6 A


Solicite Amostras: [TPS84620](http://www.ti.com/tps84620)

CARACTERÍSTICAS

- Solução de energia totalmente integrada que requer pouca área de placa e perfil baixo
- Eficiência de até 96%
- Ajuste de tensão de saída 1,2 V a 5,5 V, com 1% de precisão de referência
- Alimentação por dois barramentos separados permite o uso de tensão de entrada até o mínimo de 1,7V
- Frequência de chaveamento ajustável (480 kHz a 780 kHz)
- Sincronização com um sinal de relógio externo
- Partida lenta ajustável
- Sequenciamento/Rastreamento de tensão de saída
- Sinal Power Good
- Desligamento por subtensão (UVLO) programável
- Proteção contra sobrecorrente de saída
- Proteção contra alta temperatura
- Partida com pré-polarização de saída
- Faixa de temperatura operacional: $-40\text{ }^{\circ}\text{C}$ a $85\text{ }^{\circ}\text{C}$
- Desempenho térmico superior: $13\text{ }^{\circ}\text{C/W}$
- Atende à norma EN55022 Classe B de emissões eletromagnéticas
- Para obter ajuda no projeto, inclusive o SwitcherPro™, visite <http://www.ti.com/tps84620>

APLICAÇÕES

- Infraestrutura de telecomunicações
- Equipamentos médicos ou de instrumentação
- Compact PCI / PCI Express / PXI Express
- Aplicações em fontes Point of Load para DSPs e FPGAs
- Sistemas distribuídos de energia altamente densos



DESCRIÇÃO

O TPS84620RUQ é uma solução de energia integrada e fácil de usar que combina um conversor 6-A DC/DC com MOSFETs de potência, um indutor e componentes passivos em um encapsulamento BQFN de dimensões reduzidas. Essa solução total de energia requer apenas 3 componentes externos e elimina tanto a necessidade de compensação em malha fechada quanto o processo de seleção de peças eletromagnéticas.

O encapsulamento BQFN de $9 \times 15 \times 2,8\text{ mm}$ é fácil de soldar em uma placa de circuito impresso e permite um projeto compacto de fontes Point of Load com mais de 90% de eficiência e excelente dissipação de potência (impedância térmica de $13\text{ }^{\circ}\text{C/W}$ da junção para o ambiente). O dispositivo comporta uma corrente de saída total de 6 A a $85\text{ }^{\circ}\text{C}$ de temperatura ambiente sem necessidade de fluxo de ar forçado para refrigerá-lo.




Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

SwitcherPro is a trademark of Texas Instruments.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

O TPS84620 oferece a flexibilidade e o conjunto de recursos para um projeto discreto de fontes Point of Load, sendo ideal para alimentar DSPs e FPGAs de alto desempenho. A tecnologia avançada de encapsulamento permite uma solução de energia robusta e confiável, compatível com técnicas de montagem e teste utilizadas em circuitos QFN.

APLICAÇÃO SIMPLIFICADA



UDG-10021



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

INFORMAÇÕES PARA PEDIDOS DE COMPRA

Para obter as informações mais atuais sobre encapsulamento e códigos de dispositivos, consulte o adendo de versões no final desta especificação técnica ou o site da TI em www.ti.com.

VALORES MÁXIMOS ABSOLUTOS⁽¹⁾

Na faixa de temperatura operacional (salvo indicação em contrário)		VALOR	UNIDADE
Tensão de entrada	VIN	-0,3 a 16	V
	PVIN	-0,3 a 16	V
	INH/UVLO	-0,3 a 6	V
	BOOT	-0,3 a 27	V
	VADJ	-0,3 a 3	V
	COMP	-0,3 a 3	V
	PWRGD	-0,3 a 6	V
	SS/TR	-0,3 a 3	V
	STSEL	-0,3 a 3	V
	RT/CLK	-0,3 a 6	V
Tensão de saída	BOOT-PH	0 a 7	V
	PH	-1 a 20	V
	Transiente PH 10ns	-3 a 20	V
V _{DIFF} (entre GND e os contatos térmicos expostos)		-0,2 a 0,2	V
Corrente de saída máxima	RT/CLK	±100	µA
	PH	Limite de corrente	A
Dreno de corrente	PH	Limite de corrente	A
	PVIN	Limite de corrente	A
	COMP	±200	µA
	PWRGD	-0,1 a 5	mA
Temperatura operacional na junção		-40 a 125 ⁽²⁾	°C
Temperatura de armazenamento		-65 a 150	°C

- (1) Os estresses superiores aos valores máximos absolutos podem provocar danos permanentes ao dispositivo. Estas são apenas condições de estresse e a operação do dispositivo, nestas ou em quaisquer outras condições além dos limites indicados como condições recomendadas de operação, não é indicada. A exposição a condições classificadas como máximas absolutas durante períodos prolongados pode afetar a confiabilidade do dispositivo.
- (2) Consulte as curvas parametrizadas pela temperatura na seção Características Típicas quanto a informações sobre alterações térmicas.

INFORMAÇÕES TÉRMICAS

CARACTERÍSTICAS TÉRMICAS ⁽¹⁾		TPS84620	UNIDADES
		RUQ47	
		47 PINOS	
θ_{JA}	Resistência térmica da junção para o ambiente ⁽²⁾	13	°C/W
θ_{JCTop}	Resistência térmica da junção para o encapsulamento (parte superior) ⁽³⁾	9	
θ_{JB}	Resistência térmica da junção para a placa ⁽⁴⁾	6	
ψ_{JT}	Parâmetro de caracterização da junção para a parte superior ⁽⁵⁾	2,5	
ψ_{JB}	Parâmetro de caracterização da junção para a placa ⁽⁶⁾	5	
θ_{JCbott}	Resistência térmica da junção para o encapsulamento (parte inferior) ⁽⁷⁾	N/D	

- (1) Para obter mais informações sobre as características térmicas, consulte o relatório *IC Package Thermal Metrics*, [SPRA953](#).
- (2) A resistência térmica da junção para o ambiente em convecção natural é obtida em uma simulação baseada no padrão JEDEC, placa de K alto, conforme especificado em JESD51-7, no ambiente descrito em JESD51-2a.
- (3) A resistência térmica da junção para o encapsulamento (parte superior) é obtida pela simulação de um teste com uma placa fria na parte superior da embalagem do componente. Não existe nenhum teste JEDEC padrão, mas pode-se encontrar uma descrição semelhante na norma ANSI SEMI G30-88.
- (4) A resistência térmica da junção para a placa é obtida pela simulação de um ambiente em que um aparato com uma placa fria circular controla a temperatura da PCB, conforme descrito em JESD51-8.
- (5) O parâmetro de caracterização da junção para a parte superior, ψ_{JT} , calcula a temperatura da junção de um dispositivo em um sistema real e é extraído dos dados de simulação para obter θ_{JA} , usando um procedimento descrito em JESD51-2a (seções 6 e 7).
- (6) O parâmetro de caracterização da junção para a placa, ψ_{JB} , calcula a temperatura da junção de um dispositivo em um sistema real e é extraído dos dados de simulação para obter θ_{JA} , usando um procedimento descrito em JESD51-2a (seções 6 e 7).
- (7) A resistência térmica da junção encapsulamento (parte inferior) é obtida simulando um teste de placa fria no pad exposto (alimentação). Não existe nenhum teste JEDEC padronizado, mas pode-se encontrar uma descrição semelhante na norma ANSI SEMI G30-88.

ESPECIFICAÇÕES DO ENCAPSULAMENTO

TPS84620		UNIDADE
Peso		1,26 gramas
Inflamabilidade	Atende à norma UL 94 V-O	
Confiabilidade MTBF calculada	Pela norma Bellcore TR-332, 50% de estresse, $T_A = 40$ °C, aterramento benigno	33,9 Mh

CARACTERÍSTICAS ELÉTRICAS

na faixa de -40 °C a 85 °C de temperatura ao ar livre, $V_{IN} = 12\text{ V}$, $V_{OUT} = 1,8\text{ V}$, $I_{OUT} = 6\text{ A}$,
 $C_{IN1} = 2 \times 22\ \mu\text{F}$ cerâmico, $C_{IN2} = 68\ \mu\text{F}$ polímero tântalo, $C_{OUT1} = 4 \times 47\ \mu\text{F}$ cerâmico (salvo indicação em contrário)

PARÂMETRO		CONDIÇÕES DE TESTE		MÍN	TIP	MÁX	UNIDADES	
I_{OUT}	Corrente de saída	$T_A = 85\text{ °C}$, convecção natural		0		6	A	
V_{IN}	Tensão de polarização na entrada	Em toda a faixa de I_{OUT}		4,5		14,5	V	
PV_{IN}	Tensão de comutação de entrada	Em toda a faixa acima de I_{OUT}		1,7 ⁽¹⁾		14,5	V	
UV_{LO}	Limite de subtensão V_{IN}	$V_{IN} =$ aumentando			4,0	4,5	V	
		$V_{IN} =$ diminuindo		3,5	3,85			
$V_{OUT(aj)}$	Faixa de tensão de saída	Em toda a faixa de I_{OUT}		1,2		5,5	V	
V_{OUT}	Tolerância de tensão de ajuste	$T_A = 25\text{ °C}$, $I_{OUT} = 0\text{ A}$				$\pm 1,0\%$ ⁽²⁾		
	Variação por temperatura	$-40\text{ °C} \leq T_A \leq +85\text{ °C}$, $I_{OUT} = 0\text{ A}$				$\pm 0,3\%$		
	Regulação da tensão de entrada	Em toda a faixa de PV_{IN} , $T_A = 25\text{ °C}$, $I_{OUT} = 0\text{ A}$				$\pm 0,1\%$		
	Regulação de carga	Em toda a faixa de I_{OUT} , $T_A = 25\text{ °C}$				$\pm 0,1\%$		
	Variação total de tensão de saída	Abrange variações de ponto de ajuste, linha, carga e temperatura				$\pm 1,5\%$ ⁽²⁾		
η	Eficiência	$PV_{IN} = V_{IN} = 12\text{ V}$ $I_O = 3\text{ A}$	$V_{OUT} = 5\text{ V}$, $f_{SW} = 780\text{ kHz}$		93 %			
			$V_{OUT} = 3,3\text{ V}$, $f_{SW} = 630\text{ kHz}$		90 %			
			$V_{OUT} = 2,5\text{ V}$, $f_{SW} = 530\text{ kHz}$		89 %			
			$V_{OUT} = 1,8\text{ V}$, $f_{SW} = 480\text{ kHz}$		87 %			
			$V_{OUT} = 1,5\text{ V}$, $f_{SW} = 480\text{ kHz}$		85 %			
			$V_{OUT} = 1,2\text{ V}$, $f_{SW} = 480\text{ kHz}$		83 %			
		$PV_{IN} = V_{IN} = 5\text{ V}$ $I_O = 3\text{ A}$	$V_{OUT} = 3,3\text{ V}$, $f_{SW} = 630\text{ kHz}$		94 %			
			$V_{OUT} = 2,5\text{ V}$, $f_{SW} = 530\text{ kHz}$		92 %			
			$V_{OUT} = 1,8\text{ V}$, $f_{SW} = 480\text{ kHz}$		90 %			
			$V_{OUT} = 1,5\text{ V}$, $f_{SW} = 480\text{ kHz}$		88 %			
		$V_{OUT} = 1,2\text{ V}$, $f_{SW} = 480\text{ kHz}$		86 %				
	Ondulação de tensão de saída	Medida em uma largura de banda de 20 MHz			30		mV _{PP}	
I_{LIM}	Limiar de sobrecorrente				11		A	
	Resposta à transiente	Carga de 1,0 A/ μs de 50 a 100% $I_{OUT(max)}$	Tempo de recuperação		80		μs	
			V_{OUT} over/undershoot		60		mV	
V_{INH-H}	Tensão de controle de desativação	Tensão de desativação		1.30		Aberto ⁽³⁾	V	
V_{INH-L}		Tensão de ativação		-0,3		1.05		
	Corrente na entrada INH	$INH < 1,1\text{ V}$			-1,15		μA	
	Corrente de histerese no pino INH	$INH > 1,26\text{ V}$			-3,4		μA	
$I_{I(stby)}$	Corrente de entrada em standby	Pino INH pra AGND			2	4	μA	
Pino de Power Good	Limiares de PWRGD	V_{OUT} aumentando	Bom		94%			
			Falha		109%			
		V_{OUT} diminuindo	Falha		91%			
			Bom		106%			
	Baixa tensão PWRGD	$I(PWRGD) = 2\text{ mA}$				0,3	V	
f_{SW}	Frequência de chaveamento	Sobre todas as faixas V_{IN} e I_{OUT} , pino RT/CLK ABERTO		400	480	560	kHz	

(1) A tensão PV_{IN} mínima é de 1,7 V ou ($V_{OUT} + 0,5\text{ V}$) (a que for maior). V_{IN} deve ser maior que 4,5 V.

(2) O limite especificado da tolerância de tensão do ponto de ajuste abrange a tolerância da referência de tensão interna e o resistor de ajuste interno. A tolerância geral de tensão de saída será afetada pela tolerância do resistor R_{SET} externo.

(3) Este pino de controle tem um pull-up interno para o pino de entrada V_{IN} . Se for deixado em circuito aberto, o módulo opera quando for aplicada energia na entrada. Recomenda-se o uso de um pequeno MOSFET de baixa perda (<100 nA) para o controle. Não conecte o pino de inibição ao V_{IN} nem a nenhum pino de inibição de outro módulo. Consulte a seção Aplicação para obter mais orientações.

CARACTERÍSTICAS ELÉTRICAS (continuação)


na faixa de -40 °C a 85 °C de temperatura ao ar livre, $V_{IN} = 12\text{ V}$, $V_{OUT} = 1,8\text{ V}$, $I_{OUT} = 6\text{ A}$,
 $C_{IN1} = 2 \times 22\text{ }\mu\text{F}$ cerâmico, $C_{IN2} = 68\text{ }\mu\text{F}$ polímero tântalo, $C_{OUT1} = 4 \times 47\text{ }\mu\text{F}$ cerâmico (salvo indicação em contrário)

PARÂMETRO	CONDIÇÕES DE TESTE	MÍN	TIP	MÁX	UNIDADES
f_{CLK} Frequência de sincronização	Controle CLK	480		780	kHz
V_{CLK-H} CLK - Limiar de nível alto		2,0		5,5	V
V_{CLK-L} CLK - Limiar de nível baixo				0,8	V
D_{CLK} CLK - ciclo útil		20%		80%	
Desligamento térmico	Desligamento por temperatura	160	175		°C
	Histerese de desligamento térmico		10		°C
C_{IN} Capacitância externa na entrada	Capacitor cerâmico	44 ⁽⁴⁾			μF
	Capacitor não cerâmico	68 ⁽⁴⁾			
C_{OUT} Capacitância externa na saída	Capacitor cerâmico	47 ⁽⁵⁾	200	1500	μF
	Capacitor não cerâmico		220 ⁽⁵⁾	5000	
	Resistência em série equivalente (capacitor não cerâmico)				35

- (4) Um capacitor externo de 100 μF de polímero de tântalo e/ou cerâmico deve ser conectado na entrada (VIN e PGND conectados) para se obter operação adequada. Posicione o capacitor o mais perto possível do dispositivo. Consulte a [Tabela 5](#) para obter mais detalhes. Ao operar com linhas VIN e PVIN separadas, coloque um capacitor cerâmico de 4,7 μF diretamente no pino VIN.
- (5) O valor de capacitância de saída necessária varia conforme a tensão de saída (consulte a [Tabela 3](#)). Os capacitores utilizados devem incluir pelo menos 1 capacitor cerâmico de 47 μF . Posicione o capacitor o mais perto possível do dispositivo. O aumento da capacitância próxima à carga melhora a resposta do regulador à transientes. Consulte a [Tabela 3](#) e [Tabela 5](#) para obter mais detalhes.

INFORMAÇÕES SOBRE O DISPOSITIVO

DIAGRAMA DE BLOCOS



UDG-10030


DESCRIÇÃO DOS PINOS

TERMINAL		DESCRIÇÃO
NOME	Nº	
AGND	1	Referência de zero VDC para o conjunto de circuitos analógicos de controle. Conecte o AGND ao PGND em um ponto único próximo aos capacitores de saída. Conecte próximo aos capacitores de saída.
	2	
	34	
	45	
BOOT	32	Pino de inicialização. Não coloque nenhum componente externo neste pino nem o conecte a qualquer outro pino. Este pino deve ser soldado a um pad isolado.
COMP	5	Saída do amplificador de erro. Não coloque nenhum componente externo neste pino nem o conecte a qualquer outro pino. Este pino deve ser soldado a um pad isolado.
INH/UVLO	8	Pino de ativação/desativação e de ajuste de limiar de subtensão Use uma saída lógica de dreno aberto ou coletor aberto para controlar a função INH. Um divisor resistivo entre este pino, AGND e VIN, ajusta a tensão de limiar de subtensão (UVLO). Conecte estes pinos um ao outro para usar este controle.
	9	
DNC	15	Não conectar. Estes pinos devem permanecer isolados uns dos outros. Não conectar estes pinos ao AGND ou a qualquer tensão. Estes pinos devem ser soldados a pads isolados.
	16	
	18	
	19	
	20	
	22	
	23	
	30	
PGND	36	Conexão de terra comum para PVIN, VIN e VOUT.
	37	
	38	
PH	10	Sinal de comutação de fase. Não coloque nenhum componente externo neste pino nem o conecte a qualquer outro pino.
	11	
	12	
	13	
	14	
	17	
PWRGD	33	Pino de Power Good (bom funcionamento ou falha). Mantém-se em nível baixo se a tensão de saída não estiver dentro de limiares de bom funcionamento. É necessário um resistor pull-up.
	39	
PVIN	40	Tensão de entrada. Este pino fornece tensão aos chaveadores de energia do conversor.
	41	
	41	
RC	3	Pino de compensação interna. Não coloque nenhum componente externo neste pino nem o conecte a qualquer outro pino. Este pino deve ser soldado a um pad isolado.
	4	
RT/CLK	35	Este pino seleciona automaticamente entre o modo RT e o modo CLK. Um resistor temporizador externo ajusta a frequência de comutação do dispositivo. No modo CLK, o dispositivo sincroniza com um relógio externo.
SENSE+	44	Sensoriamento da tensão de saída. Conecte este pino ao VOUT próximo à carga para melhorar a regulação. Este pino deve ser conectado ao VOUT próximo à carga ou aos pinos de saída do módulo.
SS/TR	6	Controle de partida lenta ou rastreamento de tensão. A conexão de um capacitor externo a este pino ajusta o tempo de subida da tensão de saída. A aplicação de tensão a este pino possibilita o controle de rastreamento e sequenciamento.
STSEL	7	Seleção de partida lenta ou recurso de rastreamento. Conecte este pino ao AGND para ativar o capacitor SS interno com um intervalo SS de aproximadamente 1,1 ms. Deixe este pino aberto para ativar o recurso TR.
VADJ	43	O valor do resistor conectado entre este pino e o AGND define a tensão de saída.
VIN	42	Pino de tensão de polarização de entrada. Alimentação para o conjunto de circuitos de controle do conversor de energia.

DESCRIÇÃO DOS PINOS (continuação)

TERMINAL		DESCRIÇÃO
NOME	Nº	
Vout	21	Tensão de saída. Conecte os capacitores de saída entre estes pinos e o PGND.
	24	
	25	
	26	
	27	
	28	
	29	
	47	

VISTA INFERIOR



CARACTERÍSTICAS TÍPICAS (P_{VIN} = V_{IN} = 12 V)^{(1) (2)}




Figura 1. Eficiência vs Corrente de saída




Figura 2. Ondulação de tensão vs Corrente de saída




Figura 3. Dissipação de energia vs Corrente de saída




Figura 4. Área de operação segura




Figura 5. V_{OUT}=1,2 V, I_{OUT}=3 A, C_{OUT1}=47 µF cerâmico, C_{OUT2}= 330 µF POSCAP, f_{SW}=480 kHz

- (1) Os dados de característica elétrica foram desenvolvidos a partir de produtos reais, testados a 25 °C. Esses dados são considerados típicos para o conversor. Aplica-se à Figura 1, Figura 2 e Figura 3.
- (2) As curvas apresentadas em função da temperatura representam as condições nas quais os componentes internos estão dentro ou abaixo das temperaturas máximas de operação estabelecidas pelo fabricante. Os limites de alteração se aplicam a dispositivos soldados diretamente em uma PCB dupla de 100 mm x 100 mm com 1 onça (228 gramas) de cobre. Aplica-se à Figura 4.

CARACTERÍSTICAS TÍPICAS (P_{VIN} = V_{IN} = 5 V)⁽¹⁾ (2)




Figura 6. Eficiência vs Corrente de saída




Figura 7. Ondulação de tensão vs Corrente de saída




Figura 8. Dissipação de energia vs Corrente de saída




Figura 9. Área de operação segura




Figura 10. V_{OUT}=1,2 V, I_{OUT}=3 A, C_{OUT1}=47 µF cerâmico, C_{OUT2}= 330 µF POSCAP, f_{SW}=480 kHz

- (1) Os dados elétricos característicos foram desenvolvidos a partir de produtos reais, testados a 25 °C. Esses dados são considerados típicos para o conversor. Aplica-se à [Figura 6](#), [Figura 7](#) e [Figura 8](#).
- (2) As curvas apresentadas em função da temperatura representam as condições nas quais os componentes internos estão dentro ou abaixo das temperaturas máximas de operação estabelecidas pelo fabricante. Os limites de alteração se aplicam a dispositivos soldados diretamente em uma PCB dupla de 100 mm x 100 mm com 1 onça (228 gramas) de cobre. Aplica-se à [Figura 9](#).

CARACTERÍSTICAS TÍPICAS (PVIN = 12 V, VIN = 5 V)^{(1) (2)}




Figura 11. Eficiência vs Corrente de saída




Figura 12. Ondulação de tensão vs Corrente de saída




Figura 13. Dissipação de energia vs Corrente de saída




Figura 14. Área de operação segura




Figura 15. Área de operação segura




Figura 16. $V_{OUT}=1,2 V, I_{OUT}=3 A, C_{OUT1}=47 \mu F$ cerâmico, $C_{OUT2}= 330 \mu F$ POSCAP, $f_{SW}=480 kHz$

- (1) Os dados elétricos característicos foram desenvolvidos a partir de produtos testados a 25 °C. Esses dados são considerados típicos para o conversor. Aplica-se à Figura 11, Figura 12 e Figura 13.
- (2) As curvas apresentadas em função da temperatura representam as condições nas quais os componentes internos estão dentro ou abaixo das temperaturas máximas de operação estabelecidas pelo fabricante. Os limites de alteração se aplicam a dispositivos soldados diretamente em uma PCB dupla de 100 mm x 100 mm com 1 onça (228 gramas) de cobre. Aplica-se à Figura 14 e Figura 15.

INFORMAÇÕES SOBRE APLICAÇÃO

AJUSTE DA TENSÃO DE SAÍDA

O controle VADJ define a tensão de saída do TPS84620. A faixa de ajuste de tensão de saída é de 1,2 V a 5,5 V. O método de ajuste utiliza R_{SET} , que define a tensão de saída, a conexão de SENSE+ a VOUT e, em alguns casos, R_{RT} que define a frequência de comutação. O resistor R_{SET} deve ser conectado diretamente entre o VADJ (pino 43) e o AGND (pino 45). O pino SENSE+ (pino 44) deve ser conectado ao VOUT diretamente na carga para melhorar a regulação ou ao VOUT do módulo. O resistor R_{RT} deve ser conectado diretamente entre o RT/CLK (pino 35) e AGND (pino 34).

A [Tabela 1](#) apresenta o valor do resistor R_{SET} externo para diversas tensões comuns de barramento, juntamente com o resistor R_{RT} necessário para aquela tensão de saída.

Tabela 1. Valores do resistor R_{SET} para tensões de saída usuais

RESISTORES	TENSÃO DE SAÍDA V_{OUT} (V)					
	1,2	1,5	1,8	2,5	3,3	5,0
R_{SET} (k Ω)	2,87	1,62	1,13	0,665	0,453	0,267
R_{RT} (k Ω)	aberto	aberto	aberto	1000	332	165

Para qualquer tensão de saída, o valor do resistor necessário pode ser calculado conforme a fórmula a seguir ou simplesmente selecionado na faixa de valores apresentada na [Tabela 2](#).

$$R_{SET} = \frac{1.43}{\left(\left(\frac{V_{OUT}}{0.8}\right) - 1\right)} \text{ (k}\Omega\text{)} \quad (1)$$

Tabela 2. Valores padrão do resistor R_{SET}

V_{OUT} (V)	R_{SET} (k Ω)	R_{RT} (k Ω)	f_{sw} (kHz)	V_{OUT} (V)	R_{SET} (k Ω)	R_{RT} (k Ω)	f_{sw} (kHz)
1,2	2,87	aberto	480	3,4	0,442	332	630
1,3	2,26	aberto	480	3,5	0,422	332	630
1,4	1,91	aberto	480	3,6	0,402	332	630
1,5	1,62	aberto	480	3,7	0,392	332	630
1,6	1,43	aberto	480	3,8	0,374	249	680
1,7	1,27	aberto	480	3,9	0,365	249	680
1,8	1,13	aberto	480	4,0	0,357	249	680
1,9	1,02	aberto	480	4,1	0,348	249	680
2,0	0,953	aberto	480	4,2	0,332	196	730
2,1	0,866	aberto	480	4,3	0,324	196	730
2,2	0,806	aberto	480	4,4	0,316	196	730
2,3	0,750	aberto	480	4,5	0,309	196	730
2,4	0,715	aberto	480	4,6	0,301	196	730
2,5	0,665	aberto	480	4,7	0,294	196	730
2,6	0,634	1000	530	4,8	0,287	165	780
2,7	0,604	1000	530	4,9	0,280	165	780
2,8	0,562	1000	530	5,0	0,267	165	780
2,9	0,536	1000	530	5,1	0,267	165	780
3,0	0,511	499	580	5,2	0,261	165	780
3,1	0,499	499	580	5,3	0,255	165	780
3,2	0,475	499	580	5,4	0,249	165	780
3,3	0,453	332	630	5,5	0,243	165	780

RECOMENDAÇÕES PARA O CAPACITOR DA FONTE DE ALIMENTAÇÃO DO TPS84620

Tecnologias do capacitor

Capacitores eletrolíticos, polímero-eletrolíticos

Em relação a capacitores eletrolíticos, recomenda-se o uso de componentes de alta qualidade tais como aqueles utilizados em computadores. Os capacitores do tipo polímero-eletrolítico são recomendados para aplicações nas quais a temperatura ambiente de operação é inferior a 0 °C. A série de capacitores Sanyo OS-CON é sugerida devido à ESR mais baixo, sobretensão mais alta, dissipação de energia baixa, corrente de ondulação reduzida e tamanho físico menor. Os capacitores eletrolíticos de alumínio oferecem desacoplamento adequado na faixa de frequência de 2 kHz a 150 kHz e são adequados quando as temperaturas ambientes estiverem acima de 0 °C.

Capacitores cerâmicos

O desempenho dos capacitores eletrolíticos de alumínio é menor que o dos capacitores cerâmicos em frequências acima de 150 kHz. Os capacitores de cerâmica multicamadas têm um ESR baixo e uma frequência ressonante mais alta que a largura de banda do regulador. Eles podem ser usados para reduzir a corrente de ondulação refletida na entrada bem como melhorar a resposta transiente da saída.

Capacitores de tântalo e polímero-tântalo

Os capacitores do tipo polímero-tântalo são recomendados para aplicações nas quais a temperatura ambiente de operação for inferior a 0 °C. A série de capacitores Sanyo POSCAP e os Kemet T530 são sugeridos ao invés de outros tipos devido ao ESR mais baixo, tensões de surtos mais altas, baixa dissipação de energia, corrente de ondulação reduzida e tamanho físico menor. Os capacitores de tântalo que não têm ESR declarado nem classificação de corrente de surto não são recomendados para aplicações em sistemas de energia.

Capacitor de entrada

O TPS84620 requer uma capacitância de entrada mínima igual a 100 µF, composta por capacitores cerâmicos e/ou de polímero de tântalo. A especificação da corrente de ondulação do capacitor deve ser de no mínimo 450 mArms. A [Tabela 5](#) apresenta uma lista preferencial de capacitores por fornecedor.

Capacitor de saída

A capacitância de saída necessária é determinada pela tensão de saída do TPS84620. Consulte a [Tabela 3](#) quanto ao valor da capacitância necessária. A capacitância de saída necessária pode ser composta apenas por capacitores cerâmicos ou por uma combinação de capacitores cerâmicos e de capacitores de outros tipos. A composição do capacitor de saída deve incluir pelo menos um capacitor cerâmico de 47 µF. Nesta composição de capacitores, os dispositivos não cerâmicos devem ser componentes de baixo ESR como os recomendados na [Tabela 5](#). A capacitância necessária acima do mínimo é determinada pelos requisitos reais de minimização de transiente. Consulte a [Tabela 4](#) para obter valores típicos de resposta de transiente para várias tensões de saída, tensões de entrada e combinações de capacitância. A [Tabela 5](#) contém uma lista preferencial de capacitores por fornecedor.

Tabela 3. Capacitância de saída necessária

FAIXA DE V _{OUT} (V)		C _{OUT} (µF) MÍNIMA NECESSÁRIA
MÍN	MÁX	
1,2	< 3,0	200 ⁽¹⁾
3,0	< 4,0	100 ⁽¹⁾
4,0	5,5	47 µF cerâmico

(1) A composição da capacitância mínima necessária deve conter pelo menos um capacitor cerâmico de 47 µF.

Tabela 4. Resposta à transiente de tensão de saída

$C_{IN1} = 2 \times 22 \mu\text{F CERÂMICO}$, $C_{IN2} = 68 \mu\text{F POSCAP}$, ETAPA DE CARGA = 3 A, 1 A/ μs						
V_{OUT} (V)	PV_{IN} (V)	C_{OUT1} cerâmico	C_{OUT2} ENTRADA DA FONTE	VARIAÇÃO DE TENSÃO (mV)	PICO-A-PICO (mV)	TEMPO DE RECUPERAÇÃO (μs)
1,2	3,3	4x 47 μF	Nenhum	73	137	70
		1x 47 μF	330 μF	50	90	75
	5	4x 47 μF	Nenhum	63	117	70
		1x 47 μF	330 μF	45	85	75
	12	4x 47 μF	Nenhum	45	109	70
		1x 47 μF	330 μF	35	70	75
1,5	3,3	4x 47 μF	Nenhum	80	160	80
		1x 47 μF	220 μF	65	130	70
	5	4x 47 μF	Nenhum	60	115	80
		1x 47 μF	220 μF	60	120	70
	12	4x 47 μF	Nenhum	45	98	80
		1x 47 μF	220 μF	50	100	70
1,8	3,3	4x 47 μF	Nenhum	90	180	80
		1x 47 μF	220 μF	72	142	110
	5	4x 47 μF	Nenhum	80	160	80
		1x 47 μF	220 μF	67	132	110
	12	4x 47 μF	Nenhum	60	120	80
		1x 47 μF	220 μF	60	119	110
2,5	3,3	4x 47 μF	Nenhum	108	214	75
		1x 47 μF	100 μF	93	186	110
	5	4x 47 μF	Nenhum	100	200	75
		1x 47 μF	100 μF	92	180	110
	12	4x 47 μF	Nenhum	88	174	75
		1x 47 μF	100 μF	80	157	110
3,3	5	2x 47 μF	Nenhum	160	320	100
		1x 47 μF	100 μF	110	220	100
	12	2x 47 μF	Nenhum	140	280	100
		1x 47 μF	100 μF	100	200	100
5,0	5	1x 47 μF	Nenhum	200	400	100
		1x 47 μF	100 μF	150	300	130
	12	1x 47 μF	Nenhum	180	360	100
		1x 47 μF	100 μF	150	300	130

Tabela 5. Capacitores de entrada/saída recomendados⁽¹⁾

FORNECEDOR	SÉRIE	CÓDIGO	CARACTERÍSTICAS DO CAPACITOR		
			TENSÃO DE FUNCIONAMENTO (V)	CAPACITÂNCIA (µF)	ESR ⁽²⁾ (mΩ)
Murata	X5R	GRM32ER61E226K	16	22	2
TDK	X5R	C3225X5R0J476K	6,3	47	2
Murata	X5R	GRM32ER60J476M	6,3	47	2
Sanyo	POSCAP	16TQC68M	16	68	50
Kemet	T520	T520V107M010ASE025	10	100	25
Sanyo	POSCAP	6TPE100MI	6,3	100	25
Sanyo	POSCAP	2R5TPE220M7	2,5	220	7
Kemet	T530	T530D227M006ATE006	6,3	220	6
Kemet	T530	T530D337M006ATE010	6,3	330	10
Sanyo	POSCAP	2TPF330M6	2,0	330	6
Sanyo	POSCAP	6TPE330MFL	6,3	330	15

(1) Verificação de fornecedores de capacitores

Verifique a disponibilidade dos capacitores identificados nesta tabela.

Detalhes de materiais, RoHS (Restrição de certas substâncias perigosas) e sem chumbo

Consulte os fornecedores de capacitores em relação à composição do material, RoHS (Restrição de certas substâncias perigosas), sem uso de chumbo e requisitos do processo de fabricação.

(2) ESR máximo a 100 kHz, 25 °C.

Resposta à transiente




Figura 17. $P_{VIN} = 12\text{ V}$, $V_{OUT} = 1,2\text{ V}$, 3 A de degrau de carga




Figura 18. $P_{VIN} = 5\text{ V}$, $V_{OUT} = 1,2\text{ V}$, 3 A de degrau de carga




Figura 19. $P_{VIN} = 12\text{ V}$, $V_{OUT} = 1,8\text{ V}$, 3 A de degrau de carga




Figura 20. $P_{VIN} = 5\text{ V}$, $V_{OUT} = 1,8\text{ V}$, 3 A de degrau de carga




Figura 21. $PVIN = 12 V$, $VOUT = 2,5 V$, 3 A de degrau de carga




Figura 22. $PVIN = 5 V$, $VOUT = 2,5 V$, 3 A de degrau de carga




Figura 23. $PVIN = 12 V$, $VOUT = 3,3 V$, 3 A de degrau de carga






Figura 24. $PVIN = 5 V$, $VOUT = 3,3 V$, 3 A de degrau de carga

Esquema de aplicação




UDG-10130

Figura 25. Esquema típico
 PVIN = VIN = 4,5 V a 14,5 V, VOUT = 1,8 V



UDG-10129

Figura 26. Esquema típico
 PVIN = VIN = 4,5 V a 14,5 V, VOUT = 3,3 V



UDG-10131

Figura 27. Esquema típico
PVIN = 3,3 V, VIN = 4,5 V a 14,5 V, VOUT = 1,2 V

Tensão de entrada de VIN e PVIN

O TPS84620 permite uma ampla variedade de aplicações com o uso dos pinos VIN e PVIN em conjunto ou separadamente. A tensão do pino VIN alimenta os circuitos de controle interno do dispositivo. A tensão PVIN fornece a tensão de entrada para o sistema do conversor de energia.

Quando conectados, a tensão de entrada do pino VIN e do pino PVIN podem variar de 4,5 V a 14,5 V. Ao usar o pino VIN separadamente do pino PVIN, o primeiro deve ter de 4,5 V a 14,5 V e o PVIN pode variar de 1,7 V a 14,5 V. Um divisor de tensão conectado ao pino INH/UVLO pode ajustar a tensão de entrada UVLO apropriadamente. Consulte a seção [Desligamento programável por subtensão \(UVLO\)](#) desta especificação para obter mais informações.

Power Good (PWRGD)

O pino PWRGD é uma saída de dreno aberta. Quando a tensão do pino SENSE+ estiver entre 94% e 106% da tensão ajustada, a ativação do pino PWRGD é liberada e ele flutua. O valor recomendado para o resistor de pull-up é de 10 kΩ a 100 kΩ para uma fonte de tensão de 5,5 V ou menos. O pino PWRGD estará em um estado definido quando o VIN for maior que 1,0 V, mas com capacidade de dreno de corrente reduzida. O pino PWRGD alcançará capacidade total de dreno de corrente quando o pino VIN estiver acima de 4,5 V. O pino PWRGD é ativado com um valor baixo quando a tensão no SENSE+ estiver abaixo de 91% ou acima de 109% da tensão nominal definida. Da mesma forma, o pino PWRGD é ativado com um valor baixo se o UVLO de entrada ou o desligamento térmico forem acionados ou o pino INH for ativado ou o pino SS/TR estiver abaixo de 1,4 V.

Características de energização

Quando configurado como mostrado na primeira página deste documento, o TPS84620 produz uma tensão de saída regulada após a aplicação de uma tensão de entrada válida. Durante a energização, o conjunto de circuitos internos de partida suave reduz a taxa de subida de tensão de saída, limitando assim a corrente de surto de entrada que é fornecida pelo circuito que alimenta o TPS84620. O conjunto de circuitos de partida suave apresenta um pequeno atraso de tempo a partir do instante em que é reconhecida uma tensão de entrada válida. A [Figura 28](#) apresenta as formas de onda de partida do TPS84620, operando a partir de uma entrada de 5 V ($P_{VIN}=V_{IN}$) e com a tensão de saída ajustada para 1,8 V. A [Figura 29](#) apresenta as formas de onda de partida do TPS84620 com uma tensão de saída pré-polarizada. As formas de onda foram medidas com uma carga de corrente constante de 3-A.




Figura 28. Formas de onda de partida




Figura 29. Partida em pré-polarização

Partida com pré-polarização

O TPS84620 foi projetado para evitar a descarga de uma saída pré-polarizada. Durante a partida monotônica com pré-polarização, o TPS84620 não permite que haja dreno de corrente até que a tensão do pino SS/TR seja superior a 1,4 V.

Sensor remoto

O pino SENSE+ deve ser conectado ao V_{OUT} na carga ou nos pinos do dispositivo.

A conexão do pino SENSE+ ao V_{OUT} próximo à carga aumenta o desempenho de regulação de carga do dispositivo, permitindo que ele compense qualquer queda de tensão I-R entre seus pinos de saída e a carga. Uma queda I-R é causada pela alta corrente de saída que passa pela pequena porção da resistência do pino e da trilha. Isso deve ser limitado a no máximo 300 mV.

NOTA

O recurso de sensor remoto não foi projetado para compensar a queda direta de componentes não lineares ou dependentes da frequência que possam ser colocados em série com a saída do conversor. Alguns exemplos: diodos OR-ing, filtros indutivos, miçangas de ferrite e fusíveis. Quando esses componentes são incluídos na conexão SENSE+, eles são efetivamente colocados dentro da malha de controle de regulação e podem afetar de modo adverso a estabilidade do regulador.

Inibição (ativar/desativar) da saída (INH)

O pino INH fornece controle de ativação/desativação elétrica do dispositivo. Quando a tensão do pino INH ultrapassar a tensão limiar, o dispositivo inicia a operação. Se a tensão do pino INH for reduzida abaixo da tensão limiar, o regulador interrompe a comutação e entra no estado de corrente quiescente baixa.

O pino INH tem uma fonte de corrente interna pull-up, possibilitando que o usuário deixe o pino INH desconectado para ativar o dispositivo. Se uma aplicação exigir controle do pino INH, use um dispositivo de dreno/coletor aberto ou uma porta lógica adequada para fazer a interface com o pino.

Figura 30 exibe a aplicação típica da função Inibir. O controle INH tem seu próprio pull-up interno para o potencial de VIN. Recomenda-se a utilização de um dispositivo de coletor aberto ou dreno aberto para controlar esta entrada.

A ativação de Q1 aplica uma baixa tensão ao pino de controle Inibir (INH) e desativa a saída de tensão, mostrada na **Figura 31**. Se Q1 for desativado, a alimentação executa uma sequência de energização de partida suave, como mostrado na **Figura 32**. É produzida uma tensão de saída regulada em cerca de 10 ms. As formas de onda foram medidas com uma carga de corrente constante de 3A.




Figura 30. Controle típico da função Inibir




Figura 31. Inibir desativado




Figura 32. Inibir ativado

Partida lenta (SS/TR)

A conexão do pino STSEL ao AGND deixando o pino SS/TR aberto ativa o capacitor interno SS com um intervalo de partida lenta de aproximadamente 1,1 ms. O acréscimo de mais capacitância entre o pino SS e o AGND aumenta o tempo de partida lenta. A [Tabela 6](#) considera um capacitor SS adicional conectado ao pino SS/TR e o pino STSEL conectado ao AGND. Consulte a [Tabela 6](#) abaixo para obter os valores e o intervalo de tempo do capacitor SS.




Figura 33. Capacitor de partida lenta (C_{SS}) e conexão STSEL

Tabela 6. Valores e tempo de partida do capacitor de partida lenta

C_{SS} (pF)	aberto	2200	4700	10000	15000	22000	25000
Tempo SS (ms)	1,1	1,9	2,8	4,6	6,4	8,8	9,8

Proteção de sobrecorrente

Para proteger contra falhas de carga, o TPS84620 usa limitação de corrente. O dispositivo é protegido de condições de sobrecorrente por limitação de corrente ciclo a ciclo. Durante uma condição de sobrecorrente, a corrente de saída é limitada e a tensão de saída é reduzida, como apresentado na [Figura 34](#). Quando a condição de sobrecorrente é removida, a tensão de saída retorna à tensão estabelecida, como apresentado na [Figura 35](#).




Figura 34. Limitação de sobrecorrente




Figura 35. Remoção da condição de sobrecorrente

Sincronização (CLK)

Um PLL (phase locked loop) interno foi implementado para permitir a sincronização entre 480 kHz e 780 kHz e para facilitar a comutação do modo RT para o modo CLK. Para implementar o recurso de sincronização, conecte um sinal de relógio de onda quadrada ao pino RT/CLK com um ciclo útil de 20% a 80%. A amplitude do sinal de relógio deve transitar entre um nível abaixo de 0,8 V e um nível acima de 2,0 V. O início do ciclo de comutação é sincronizado com a borda descendente do pino RT/CLK. Nas aplicações em que são necessários o modo RT e o modo CLK, o dispositivo pode ser configurado como apresentado na [Figura 36](#).

Antes que o relógio externo esteja presente, o dispositivo funciona em modo RT e a frequência de chaveamento é definida pelo resistor RT. Quando o relógio externo está presente, o modo CLK substitui o modo RT. Na primeira vez em que o pino CLK é puxado acima do limiar alto de RT/CLK (2,0 V), o dispositivo comuta do modo RT para o modo CLK e o pino RT/CLK se torna de alta impedância quando o PLL passar a travar na frequência do relógio externo. Não se recomenda comutar do modo CLK para o modo RT novamente porque a frequência interna de comutação cai para 100 kHz primeiro, antes de retornar para a frequência de comutação definida pelo resistor RT (R_{RT}).




Figura 36. Configuração CLK/RT

A frequência de sincronização deve ser selecionada com base nas tensões de saída dos dispositivos que estão sendo sincronizados. A [Tabela 7](#) apresenta as frequências permitidas para diversas faixas de tensões de saída. Para a solução mais eficiente, sempre sincronize com a frequência mais baixa permitida. Por exemplo, uma aplicação requer sincronização de três dispositivos TPS84620 com tensões de saída de 1,2 V, 1,8 V e 2,5 V, todos energizados a partir do $PV_{IN} = 12$ V. A [Tabela 7](#) comprova que todas as três tensões de saída podem ser sincronizadas para 530 kHz ou 580 kHz. Para melhor eficiência, selecione 530 kHz como frequência de sincronização.

Tabela 7. Frequência de sincronização vs tensão de saída

FREQUÊNCIA DE SINCRONIZAÇÃO (kHz)	R_{RT} (k Ω)	$PV_{IN} = 12$ V		$PV_{IN} = 5$ V	
		FAIXA DE V_{OUT} (V)		FAIXA DE V_{OUT} (V)	
		MÍN	MÁX	MÍN	MÁX
480	ABERTO	1,2	2,2	1,2	4,5
530	1000	1,2	2,5		
580	499	1,2	2,9		
630	332	1,3	3,3		
680	249	1,4	3,8		
730	196	1,5	4,3		
780	165	1,6	5,5		

Sequenciamento (SS/TR)

Vários dos métodos comuns de sequenciamento de fontes de alimentação podem ser implementados com o uso dos pinos SS/TR, INH e PWRGD. O método sequencial é ilustrado na [Figura 37](#) com dois dispositivos TPS84620. O pino PWRGD do primeiro dispositivo é acoplado ao pino INH do segundo dispositivo, que ativa a segunda fonte de alimentação quando a alimentação primária alcançar a regulação. A [Figura 38](#) apresenta formas de ondas sequenciais ativadas de dois dispositivos TPS84620.




Figura 37. Esquema de sequenciamento




Figura 38. Formas de onda do sequenciamento

O sequenciamento simultâneo de uma fonte de alimentação pode ser implementado conectando-se a rede de resistores R1 e R2, mostrada na [Figura 39](#), à saída da fonte de alimentação que necessita ser acompanhada ou a outra fonte de referência de tensão. A [Figura 40](#) apresenta formas de onda simultâneas de dois dispositivos TPS84620 sendo ativados. Use a [Equação 2](#) e a [Equação 3](#) para calcular os valores de R1 e R2.

$$R1 = \frac{(V_{OUT2} \times 12.6)}{0.8} \text{ (k}\Omega\text{)} \tag{2}$$

$$R2 = \frac{0.8 \times R1}{(V_{OUT2} - 0.8)} \text{ (k}\Omega\text{)} \tag{3}$$




Figura 39. Esquema de rastreamento simultâneo




Figura 40. Formas de onda de rastreamento simultâneo

Desligamento programável por subtensão (UVLO)

O TPS84620 possui um conjunto de circuitos UVLO para desligamento por subtensão no pino VIN. O dispositivo é desativado quando a tensão do pino VIN cair abaixo do limiar interno determinado por VIN UVLO. O limiar interno de subida do VIN UVLO é de 4,5 V (máx) com uma histerese típica de 150 mV.

Se uma aplicação necessitar de um limiar de UVLO mais alto no pino VIN ou de um limiar de UVLO mais alto para VIN e PVIN combinados, o UVLO pode ser configurado como apresentado na [Figura 41](#) ou na [Figura 42](#). A [Tabela 8](#) relaciona os valores de R_{UVLO1} e R_{UVLO2} para ajustar a tensão do VIN UVLO para cima.




Figura 41. Ajuste de UVLO de VIN




Figura 42. Ajuste de UVLO de VIN e PVIN

Tabela 8. Valores dos resistores para ajustar o VIN UVLO

VIN UVLO (V)	5,0	5,5	6,0	6,5	7,0	7,5	8,0	8,5	9,0	9,5	10,0
R_{UVLO1} (k Ω)	68,1	68,1	68,1	68,1	68,1	68,1	68,1	68,1	68,1	68,1	68,1
R_{UVLO2} (k Ω)	21,5	18,7	16,9	15,4	14,0	13,0	12,1	11,3	10,5	9,76	9,31
Histerese (V)	400	415	430	450	465	480	500	515	530	550	565

Para uma aplicação com linhas de alimentação separadas, se for necessário um UVLO secundário no PVIN, o VIN deve ser $\geq 4,5$ V. A [Figura 43](#) apresenta a configuração do PVIN UVLO. Use a [Tabela 9](#) para selecionar R_{UVLO1} e R_{UVLO2} para o PVIN. Se o PVIN UVLO for ajustado para menos de 3,0 V, deve-se adicionar um diodo zener de 5,1 V para grampear a tensão no pino de UVLO abaixo de 6 V.




Figura 43. Ajuste da tensão de desligamento por subtensão em PVIN, (VIN $\geq 4,5$ V)

Tabela 9. Valores dos resistores para ajustar o PVIN UVLO, (VIN $\geq 4,5$ V)

PVIN UVLO (V)	2,0	2,5	3,0	3,5	4,0	4,5	Para obter tensões mais altas de PVIN UVLO, consulte a Tabela UV para determinar os valores do resistor
R_{UVLO1} (k Ω)	68,1	68,1	68,1	68,1	68,1	68,1	
R_{UVLO2} (k Ω)	95,3	60,4	44,2	34,8	28,7	24,3	
Histerese (V)	300	315	335	350	365	385	


Desligamento térmico

O conjunto de circuitos de desligamento térmico força o dispositivo a interromper o chaveamento se a temperatura de junção ultrapassar 175 °C tipicamente. O dispositivo reinicia a sequência de energização quando a temperatura de junção cair abaixo de 165 °C tipicamente.

Considerações sobre o layout

Para obter um desempenho ideal, do ponto de vista elétrico e térmico, é necessário um layout de PCB otimizado. A [Figura 44](#) apresenta um layout de PCB típico. Algumas considerações para um layout otimizado são:

- Use grandes áreas de cobre para os planos de energia (VIN, VOUT e PGND) a fim de minimizar a perda de condução e o estresse térmico.
- Coloque os capacitores cerâmicos, de entrada e saída, próximos aos pinos do módulo para minimizar o ruído de alta frequência.
- Posicione os outros capacitores de saída entre o capacitor cerâmico e a carga.
- Coloque uma área de cobre de AGND dedicada abaixo do TPS84620.
- Isole a área de cobre de PH da área de cobre de VOUT usando a área de cobre de AGND.
- Conecte as áreas de cobre de AGND e PGND em um ponto, próximo aos capacitores de saída.
- Coloque R_{SET} , R_{RT} e C_{SS} o mais próximo possível dos respectivos pinos.
- Use várias vias para conectar os planos de energia às camadas internas.



UDG-10132

Figura 44. Layout típico recomendado

EMI

O TPS84620 está em conformidade com a norma EN55022 Classe B para emissões irradiadas. A [Figura 45](#) e a [Figura 46](#) apresentam exemplos típicos de diagramas de emissões para a operação do TPS84620 de 5 V e 12 V respectivamente. Ambos os gráficos apresentam os diagramas da antena nas posições horizontal e vertical.




Figura 45. Emissões irradiadas entrada de 5 V, saída de 1,8 V, carga de 6 A (EN55022 Classe B)




Figura 46. Emissões irradiadas entrada de 12 V, saída de 1,8 V, carga de 6 A (EN55022 Classe B)

IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements, and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are sold subject to TI's terms and conditions of sale supplied at the time of order acknowledgment.

TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where mandated by government requirements, testing of all parameters of each product is not necessarily performed.

TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and applications using TI components. To minimize the risks associated with customer products and applications, customers should provide adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right, or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of TI information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive business practice. TI is not responsible or liable for such altered documentation. Information of third parties may be subject to additional restrictions.

Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not responsible or liable for any such statements.

TI products are not authorized for use in safety-critical applications (such as life support) where a failure of the TI product would reasonably be expected to cause severe personal injury or death, unless officers of the parties have executed an agreement specifically governing such use. Buyers represent that they have all necessary expertise in the safety and regulatory ramifications of their applications, and acknowledge and agree that they are solely responsible for all legal, regulatory and safety-related requirements concerning their products and any use of TI products in such safety-critical applications, notwithstanding any applications-related information or support that may be provided by TI. Further, Buyers must fully indemnify TI and its representatives against any damages arising out of the use of TI products in such safety-critical applications.

TI products are neither designed nor intended for use in military/aerospace applications or environments unless the TI products are specifically designated by TI as military-grade or "enhanced plastic." Only products designated by TI as military-grade meet military specifications. Buyers acknowledge and agree that any such use of TI products which TI has not designated as military-grade is solely at the Buyer's risk, and that they are solely responsible for compliance with all legal and regulatory requirements in connection with such use.

TI products are neither designed nor intended for use in automotive applications or environments unless the specific TI products are designated by TI as compliant with ISO/TS 16949 requirements. Buyers acknowledge and agree that, if they use any non-designated products in automotive applications, TI will not be responsible for any failure to meet such requirements.

Following are URLs where you can obtain information on other Texas Instruments products and application solutions:

Products		Applications	
Amplifiers	amplifier.ti.com	Audio	www.ti.com/audio
Data Converters	dataconverter.ti.com	Automotive	www.ti.com/automotive
DLP® Products	www.dlp.com	Communications and Telecom	www.ti.com/communications
DSP	dsp.ti.com	Computers and Peripherals	www.ti.com/computers
Clocks and Timers	www.ti.com/clocks	Consumer Electronics	www.ti.com/consumer-apps
Interface	interface.ti.com	Energy	www.ti.com/energy
Logic	logic.ti.com	Industrial	www.ti.com/industrial
Power Mgmt	power.ti.com	Medical	www.ti.com/medical
Microcontrollers	microcontroller.ti.com	Security	www.ti.com/security
RFID	www.ti-rfid.com	Space, Avionics & Defense	www.ti.com/space-avionics-defense
RF/IF and ZigBee® Solutions	www.ti.com/lprf	Video and Imaging	www.ti.com/video
		Wireless	www.ti.com/wireless-apps

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2010, Texas Instruments Incorporated