

Errata

J722S/TDA4VEN/TDA4AEN/AM67 プロセッサ シリコン リビジョ ン 1.0 エラッタ



目次

1 影響を受けるモジュール.....	2
2 命名規則、パッケージの記号表記、リビジョンの識別.....	4
3 シリコン リビジョン 1.0 の使用上の注意およびアドバイザリ.....	6
4 改訂履歴.....	25

1 影響を受けるモジュール

表 1-1 に、それぞれの使用上の注意によって影響を受けるモジュールを示します。

表 1-1. モジュール別の使用上の注意

モジュール	使用上の注意
USB	i2134 — USB:2.0 コンプライアンス受信感度テストの制限

表 1-2 に、それぞれのアドバイザリの影響を受けるモジュールを示します。

表 1-2. モジュール別のアドバイザリ

モジュール	アドバイザリ
BCDMA	i2431 — BCDMA:RX チャンネルが特定のシナリオでロックアップする可能性があります
	i2436 — BCDMA:RX CHAN CFG レジスタの BCDMA RX_IGNORE_LONG 設定が機能しません
ブート	i2366 — ブート:ROM は 8D-8D-8D 動作の特定の JEDEC SFDP 機能を認識しません
	i2372 — ブート:ROM は、シリアル NAND ブートで選択されたマルチプレーン アドレッシング方式をサポートしていません
	i2410 — ブート:i2409 が原因で ROM のブートに失敗することがあります
	i2419 — ブート:デスキュー キャリブレーションを無効化すると、ROM はデスキュー キャリブレーションがイネーブルかどうかをチェックしません
C7x SE	i2457 — ブート:UART 転送のデータが欠落しているため、ブート障害が発生します
	i2120 — C71x:LEZR を使用して転置されたストリームで、SE が非パリティ エラー検出でハングアップします
	i2199 — C71x:非アライメントの転置されたストリームが AM1 循環バッファ境界を越えた場合に、SE が誤ったデータを返します
	i2399 — C7x:CPU NLC モジュールは、割り込み時に状態をクリアしません
CPSW	i2208 — CPSW:ALE IET エクスプレス パケットドロップ
	i2401 — CPSW:ホストのタイムスタンプにより、CPSW ポートがロックされます
CSI	i2190 — 不完全なフレームの後に、CSI_RX_IF が不明な状態になる可能性があります
DDR	i2160 — DDR:LPDDR4 コマンド バスのトレーニング中に、有効な VRef 範囲を定義する必要があります
	i2330 — DDRSS レジスタ構成ツールの更新
DSS	i2097 — DSS:オーバーレイに接続されている層を無効化すると、次のフレームで Syncroستが発生することがあります
ECC AGGR	i2049 — ECC AGGR:保留中の ECC アグリゲータ割り込みのため、IP クロック ストップ /リセット シーケンスがハングアップする可能性があります
IA	i2196 — IA:IA でデッドロック シナリオが発生する可能性があります
MCAN	i2278 — MCAN:同じメッセージ ID で構成された専用 Tx バッファからのメッセージ送信順序が保証されません
	i2279 — MCAN:同じメッセージ ID で構成された専用 Tx バッファと Tx キューの仕様の更新
MMCSD	i2312 — MMCSD:HS200 および SDR104 コマンド タイムアウトウィンドウが小さすぎます
	i2478 — MMCSD0:HS400 モードはサポートされていません
OSPI	i2189 — OSPI:コントローラ PHY のチューニング アルゴリズム
	i2249 — OSPI:DDR タイミングが動作不能の内部 PHY ループバックおよび内部パッド ループバック クロック モード
	i2351 — OSPI:コントローラは、NAND フラッシュを使用した連続読み取りモードをサポートしていません
	i2383 — OSPI:2 バイト アドレスは、PHY DDR モードではサポートされていません
PCIe	i2242 — PCIe:データレートの変更中は、SerDes PCIe 基準クロック出力が一時的に無効化します
	i2243 — PCIe:L1.2 サブステート時に出力 refclk を無効化するタイミング要件は満たされません
	i2326 — PCIe:SSC を有効化するために必要となるフラクショナル モードで動作する MAIN_PLLx は、PCIe Refclk ジッタ制限に準拠していません
PLL	i2424 — PLL:PLL プログラミング シーケンスにより、PLL が不安定になる場合があります
PRG	i2253 — PRG:CTRL_MMR_STAT レジスタは、POK スレッシュホールド障害の信頼性が低いインジケータです
PSIL	i2137 — クロック停止動作により、未定義の動作が発生する可能性があります
RAT	i2062 — RAT:エラー ログ ディスエーブルが設定されている場合でも、エラー割り込みが発生します

表 1-2. モジュール別のアドバイザリ (続き)

モジュール	アドバイザリ
リセット	i2407 — RESET:MCU_RESEZが Low にアサートされる場合に、MCU_RESESTATz には信頼性がありません
SGMII	i2362 — 10-100M SGMII:Marvell PHY はプリアンブル バイトを無視しないため、リンク障害が発生します
USART	i2310 — USART:タイムアウト割り込みの誤ったクリア /トリガ
	i2311 — USART:スプリアス DMA 割り込み
USB	i2409 — 短時間のサスペンドが原因で USB2 PHY がロックアップします

2 命名規則、パッケージの記号表記、リビジョンの識別

2.1 デバイスおよび開発ツールの命名規則

製品開発サイクルの段階を示すために、TI ではマイクロプロセッサ (MPU) とサポート ツールのすべての型番に接頭辞が割り当てられています。各デバイスには次の 3 つのいずれかの接頭辞があります: X、P、空白 (接頭辞なし) (たとえば、XJ722SAAMW

)。テキサス・インスツルメンツでは、サポート ツールについては、使用可能な 3 つの接頭辞のうち TMDX および TMDS の 2 つを推奨しています。これらの接頭辞は、製品開発の進展段階を表します。段階には、エンジニアリング プロトタイプ (TMDX) から、完全認定済みの量産デバイス/ツール (TMDS) まであります。

デバイスの開発進展フロー:

X 実験的デバイス。最終デバイスの電気的特性を必ずしも表さず、量産アセンブリ フローを使用しない可能性があります。

P プロトタイプ デバイス。最終的なシリコン ダイとは限らず、最終的な電気的特性を満たさない可能性があります。

空白 認定済みのシリコン ダイの量産バージョン。

サポート ツールの開発進展フロー:

TMDX 開発サポート製品。テキサス・インスツルメンツの社内認定試験はまだ完了していません。

TMDS 完全に認定済みの開発サポート製品です。

X および P デバイスと TMDX 開発サポート ツールは、以下の免責事項の下で出荷されます。

「開発中の製品は、社内での評価用です。」

量産デバイスおよび TMDS 開発サポート ツールの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。

プロトタイプ デバイス (X または P) の方が標準的な量産デバイスに比べて故障率が大きいと予測されます。これらのデバイスは予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツではそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

J722S デバイスの完全なデバイス名を読み取る方法の詳細については、特定のデバイス データシート (SPRSP96) を参照してください。

2.2 サポート対象デバイス

本文書は、以下のデバイスをサポートしています。

- J722S、TDA4VEN、TDA4AEN、AM67

2.3 パッケージの記号表記およびリビジョンの識別

図 2-1 に、パッケージの記号表記の例を示します。

表 2-1 に、デバイス リビジョン コードを一覧します。




図 2-1. パッケージの記号表記

表 2-1. リビジョンの識別

デバイス リビジョン コード	シリコンのリビジョン	備考
A または 空白	1.0	

3 シリコン リビジョン 1.0 の使用上の注意およびアドバイザリ

このセクションには、このシリコン リビジョンの使用上の注意およびアドバイザリが記載されています。

3.1 シリコン リビジョン 1.0 の使用上の注記

i2134

USB:2.0 コンプライアンス受信感度テストの制限

詳細:

USB-IF USB 2.0 電気コンプライアンス テスト仕様で定義されている受信感度テスト (EL_16 および EL_17) を実行すると、Advisory i2091 で説明されている問題が発生する場合があります。

この問題は元々、パケットの送信中に USB 信号の振幅を増加させる自動化ソフトウェアを使用してこれらのテストを実行しているときに発見されました。ソフトウェアは、振幅を 100mV 未満の値から 150mV 以上の値までスイープし、テスト対象デバイス (DUT) NAK で 100mV 未満のパケット、150mV を超えるパケットがないことを検証しています。しかし、有効なパケットを送信している間にスケルチ スレッショルドの両端で振幅を増やすと、Advisory i2091 に説明されているように、PHY がロックされる場合があります。

回避方法:

3.2 シリコン リビジョン 1.0 のアドバイザリ

i2049

ECC_AGGR:保留中の ECC アグリゲータ割り込みのため、IP クロック ストップ / リセット シーケンスがハングアップする可能性があります」の詳細を更新

詳細:

ECC アグリゲータ モジュールは、安全エラーの発生 (発生は稀) を集約し、ソフトウェアへの通知用の割り込みを生成するために使用されます。ECC アグリゲータにより、安全エラー割り込みのイネーブル / ディスエーブルおよびクリアをソフトウェア制御できます。

ソフトウェアが IP 上でクロック ストップ / リセット シーケンスを実行している場合、IP に関連付けられている ECC アグリゲータ インスタンスがアイドル ステータスでないため、シーケンスが完了しない可能性があります。ECC アグリゲータのアイドル ステータスは、イネーブルまたはディスエーブルのいずれかの保留中の安全エラー割り込みに依存します。これらは、ソフトウェアでクリアされていないものです。その結果、未処理の安全エラー割り込みが発生していても、IP のクロック ストップ / リセット シーケンスが完了しないこと (ハングアップ) があります。

影響を受ける ECC_AGGR は、テクニカル リファレンス マニュアル (TRM) に記載されているレジスタ オフセット 0h の REV レジスタ値で決定できます。REV レジスタは、そのフィールド内の ECC_AGGR バージョンを次のようにエンコードします。

v[REVM AJ].[REVM IN].[REVRTL]

v2.1.1 以前の ECC_AGGR バージョンが影響を受けます。ECC_AGGR バージョン 2.1.1 以降は影響を受けません。

影響が発生する例:

REVM AJ = 2

REVM IN = 1

REVRTL = 0

上記の値は ECC_AGGR バージョン v2.1.0 にデコードされますが、これは影響を受けます。

影響が発生しない例:

i2049 (続き)

ECC_AGGR: 保留中の ECC アグリゲータ割り込みのため、IP クロック ストップ / リセット シーケンスがハングアップする可能性があります」の詳細を更新

REVMAJ = 2

REVMIN = 1

REVRTL = 1

上記の値は ECC_AGGR バージョン v2.1.1 をデコードしますが、これは影響を受けません。

回避方法:

一般的な注意事項:

ECC アグリゲータのクロック停止は、機能安全使用事例ではサポートされていません。

ソフトウェアは、機能安全以外の使用事例において、次の回避方法を使用する必要があります。

1. IP のすべての ECC アグリゲータ割り込みを無効化します
2. 保留中の割り込みをすべて処理してクリアします
3. ステップ 3:
 - a. ECC アグリゲータへのすべての割り込みソースを無効化してから、クロック ストップ / リセット シーケンスを実行します。
 - b. クロック ストップ / リセット シーケンスを実行しながら、保留中の割り込みの処理 / クリアを続けます。

ソフトウェアでは、割り込みが外部刺激であるため、ステップ 3 で次の 2 つのオプションを利用できます。

1. クロック ストップ / リセット シーケンスを実行する前に、保留中の ECC_AGGR 割り込みを生成できるすべての割り込みソース (EDC CTRL チェッカー) を無効化します
2. クロック ストップ / リセット シーケンスの実行中に発生する保留中の割り込みの処理 / クリアを続行します。すべての割り込みがクリアされると、シーケンスが続行されます。

一般に、ソフトウェアは、このシーケンス全体の間に関連的に起動する保留中の割り込みを検出し (縮退故障シナリオなど)、関連する EDC CTRL 安全チェッカーを無効化して、クロック ストップ / リセット シーケンスを完了に向かって進行できるようにする必要があります。

i2062

RAT: エラー ログ ディスエーブルが設定されている場合でも、エラー割り込みが発生します

詳細:

RAT エラー ログがログを無効化して割り込みを有効化するようにプログラムされている場合、エラーによって割り込みが誤ってトリガされますが、エラー ログ レジスタは正しく更新されません。エラー割り込みは生成されてはなりません。

回避方法:

RAT エラー ログがディスエーブルの場合、エラー割り込みもソフトウェアで無効化する必要があります。

i2097

DSS: オーバーレイに接続されている層を無効化すると、次のフレームで Syncroست が発生することがあります

詳細:

OVR に接続されている層 (例: VID1) を無効化する (DSS_VID_ATTRIBUTESx[0] ENABLE を 1 から 0 に切り替える) と、次のフレーム中に同期される場合があります。同期化すると、破損またはブランク フレームが発生する可能性があります (フレーム中に DSS から送信されるすべてのピクセル データは 0x0 です)。Syncroست の発生は、層の無効化に対して GO ビットを設定する

i2097 (続き)

DSS:オーバーレイに接続されている層を無効化すると、次のフレームで Synclost が発生することがあります

タイミング (DSS_VP_CONTROL[5] GOBIT を 1 に設定する) に依存します。「層を無効化する」MMR 書き込み動作と「GO ビットを設定する」MMR 書き込み動作が同じフレーム境界内で行われた場合、synclost は発生しません。フレーム境界を越えて動作が行われる場合、(1 フレームの場合) 同期化が発生します。設計は自動的に回復し、GO ビットが設定されると次のフレームから通常の動作に戻ります。図 3-1 を参照してください。




図 3-1. バグ状態

回避方法:

単純なソフトウェア回避方法が存在します。回避方法では、OVR で層を無効化する前に、その層は OVR の「非表示」領域に移動されます (例: DSS_OVR_ATTRIBUTES_x[17-6] POSX = max_value_of_posx または DSS_OVR_ATTRIBUTES_x[30-19] POSY = max_value_of_posy)。これにより、層がディスエーブルになっている場合に synclost が回避されます。

図 3-2 に、ソフトウェア回避方法疑似コードの例を示します。この場合、通常の「層を無効化する」MMR 書き込み動作と「GO ビット セットを設定する」MMR 書き込み動作は、ソフトウェア回避方法を実装するマクロに置き換えられます。

```
macro disable_layer (overlay n , layer m)
set OVR[n].ATTRIBUTES2[m].POSX = posx_max;
set OVR[n].ATTRIBUTES2[m].POSY = posy_max;
global_ovr_layer_disable_tracker[n][m] = 1;
endmacro

macro set_go_bit (vp n)
if(!global_ovr_layer_disable_tracker[n])any bit set
{
set VP[n].CONTROL.GOBIT = 1;
Wait for 10 DSS FUNC CLK cycles;
for (i=0;i<NUM_LAYERS;i++)
{
if(global_ovr_layer_disable_tracker[n][i])
{
Clear OVR[n].ATTRIBUTES[i].ENABLE = 0;
global_ovr_layer_disable_tracker[n][i] = 0;
}
}
}
set VP[n].CONTROL.GOBIT = 1;
endmacro
```

- Replace layer disable MMR write operation with a macro which positions the layer to the non-visible area of the OVR
- Track which layers are disabled. This will be used while GO bit is set
- Replace GO bit set MMR write operation with this macro
- First, set GO Bit for the changes in "disable_layer" macro (and any other earlier changes) to take effect
- After the first GO bit set, few idle_cycles (10 DSS functional clock cycles) are necessary before we move to the second step
- In the second step, actually disable the layers based on the previously tracked information
- Set the GO bit for the second time for the disable of the layers to take effect

図 3-2. 回避方法疑似コード

i2120

C71x:LEZR を使用して転置されたストリームで、SE が非パリティ エラー検出でハングアップします

詳細:

C71x ストリーミングエンジン (SE) パイプラインでは、フォーマットされたデータを返し、レポートの内部エラー情報を返すために、常にタグを監視して、作業中のデータのタグを監視します。データを CPU にフォーマットするために使用されるデータの行にエラーが検出されると、UMC、uTLB に 移動するコマンドをキューイングするためのフェッチ側の実行がすべて停止され、フォーマットパイプラインが CPU に戻されます。

一般的な動作では、エラーが監視されているタグは、現在のコマンドで使用されているタグだけです。転置モードの場合、これは現在の配列列によってタッチされるすべてのタグです。内部タグ監視の抑制にギャップがあると、フォーマットパイプラインは LEZR 機能のゼロ ベクトルを作成する際に現在作業していないタグを監視します。SE のフェッチ側で将来の列のエラーが発生して記録された場合、フォーマット側はそれを認識してその列のコマンドがフォーマットのためにコミットされる前にフェッチ側を停止することがあります。

エラーは、フォーマットのために内部的にコミットされたコマンドについてのみ CPU に報告されます。したがって、列をコミットする前に内部実行を停止しても、CPU にエラーは報告されません。SE はエラーを報告せずにフェッチ動作を停止するため、関連しない外部イベントまたは割り込みが発生するまで、CPU は SE からのデータまたはエラーを待機してハングアップします。

回避方法:

唯一の 100% 回避方法は、LEZR モードと転置モードの両方が有効な状態でストリーム テンプレートを使用しないことです。

i2137

PSIL:クロック停止動作により、未定義の動作が発生する可能性があります」を追加

詳細:

クロック停止インターフェイスは、モジュールへのメイン クロックを適切に停止するハンドシェイクを調整するために使用される要求 / ACK インターフェイスです。最初にチャネル ティアダウンを実行したり、グローバル イネーブル ビットをクリアしたりせずにモジュール上でクロック停止を試みると、モジュール固有の動作が未定義になる可能性があります。

影響を受けるモジュールは、PDMA、SA2UL、Ethernet SW、CSI、UDMAP、ICSS、および CAL です。

回避方法:

クロック停止動作を実行する前に、ソフトウェアはすべてのアクティブ チャネルを解除する必要があります (UDMAP の「リアルタイム」レジスタ、または PSIL ベースのモジュールの PSIL レジスタ 0x408 を介して)。これが完了したら、すべてのチャネルのグローバル イネーブル ビットもクリアします (UDMAP および PSIL ベースのモジュールの両方の PSIL レジスタ 0x2 を使用)。

i2160

DDR:LPDDR4 コマンド バスのトレーニング中に、有効な VRef 範囲を定義する必要があります

詳細:

DDR PHY は、LPDDR4 コマンド バス トレーニング (CBT) 時に、コマンド / アドレス バスの VREF (ca) を更新します。VREF (ca) 検索範囲が無効な値に設定されている場合 (CBT 中に作業設定が見つからないなど)、トレーニング プロセスが失敗したり、ハングアップしたりする可能性があります。

回避方法:

CBT を有効化する前に、次のフィールドを既知の有効な作業値に設定します。

i2160 (続き)**DDR:LPDDR4 コマンド バスのトレーニング中に、有効な VRef 範囲を定義する必要があります**

周波数設定 0 の場合:DDRSS_PI_199[6-0]

PI_CALVL_VREF_INITIAL_START_POINT_F0 および DDRSS_PI_199[14-8]

PI_CALVL_VREF_INITIAL_STOP_POINT_F0 ビット フィールド。

周波数設定 1 の場合:DDRSS_PI_199[22-16]

PI_CALVL_VREF_INITIAL_START_POINT_F1 および DDRSS_PI_199[30-24]

PI_CALVL_VREF_INITIAL_STOP_POINT_F1 ビット フィールド。

周波数設定 2 の場合:DDRSS_PI_200[6-0]

PI_CALVL_VREF_INITIAL_START_POINT_F2 および DDRSS_PI_200[14-8]

PI_CALVL_VREF_INITIAL_STOP_POINT_F2 ビット フィールド。

VRef 公称値 (VDDQ/3 または VDDQ/2.5 のデバイス プログラミングおよび使用されるドライブ / 終端設定に基づく) $\pm 4\%$ を使用することが推奨されます。

i2189**OSPI:コントローラPHY のチューニング アルゴリズム****詳細:**

PHY モジュールがイネーブルのとき、OSPI コントローラは DQS 信号を使用してデータをサンプリングします。しかし、モジュールに問題が存在する必要があります。これは、このサンプルは内部クロックで定義されたウィンドウ内で発生する必要があります。読み取り動作は外部遅延の影響を受け、温度によって変化します。任意の温度での有効な読み取りを保証するには、最も堅牢な TX、RX、読み取り遅延の値を選択する特別なチューニング アルゴリズムを実装する必要があります。

回避方法:

このバグの回避方法については、[SPRACT2](#) に詳細が記載されています。一部の PVT 条件でデータをサンプリングするには、読み取り遅延フィールドをインクリメントして、内部クロックのサンプリング ウィンドウをシフトする必要があります。これにより、データ アイ内の任意の場所でデータのサンプリングが可能になります。しかし、これには次の副作用があります。

1. すべての読み取り動作に対して PHY パイプライン モードを有効化する必要があります。書き込みのために PHY パイプライン モードを無効化するため、読み出しと書き込みは個別に処理する必要があります。
2. 回避方法が実行されると、ビジー ビットのハードウェア ポーリングが壊れます。そのため、代わりに SW ポーリングを使用する必要があります。ホストとフラッシュ デバイスのどちらからでも割り込みが発生しないように、DMA アクセスにより、ページ境界内で書き込みを行う必要があります。ソフトウェアは、ページ書き込みの間でビジー ビットをポーリングする必要があります。または、ハードウェア ポーリングを有効化した状態で、PHY 以外のモードで書き込みを実行することもできます。
3. STIG 読み取りは余分なバイトでパディングされ、受信データは右シフトされなければなりません。

i2190**CSI:CSI_RX_IF は、不完全なフレームの後で、不明な状態になる可能性があります****詳細:**

CRC エラーが発生する可能性のある不完全なフレームが CSI2 インターフェイスによって受信されると、モジュールは不明な状態になる可能性があります。この場合、以降のすべてのイメージフレームはキャプチャされません。

i2190 (続き)

CSI:CSI_RX_IF は、不完全なフレームの後で、不明な状態になる可能性があります

回避方法:

CSI_RX_IF モジュールをリセットします。

i2196

IA:IA でデッドロック シナリオが発生する可能性があります

詳細:

割り込みアグリゲータ (IA) には、イベントトランスポートレーン (ETL) パスに到着したイベントを割り込みステータスビットに変換するというメイン機能が 1 つあります。これは、レベル割り込みの生成に使用されます。IA バージョン 1.0 でこの関数を実行したブロックはステータス イベントブロックと呼ばれていました。

ステータス イベントブロックに加えて、マルチキャスト イベントブロックとカウント イベントブロックという 2 つの主要な処理ブロックがあります。マルチキャストブロックは、実際にはイベントスプリッタとして機能します。イベントが発生するたびに、2 つの出力イベントを生成できます。カウントイベントブロックは、高周波イベントを読み取り可能なカウントに変換するために使用されます。入力イベントをカウントし、0 以外のカウント値と間のカウント遷移時に出力イベントを生成します。ステータス イベントブロックとは異なり、マルチキャストおよびカウント イベントブロックは出力 ETL イベントを生成し、他の処理ブロックにマッピングします。

設計後に、IA のデッドロックを引き起こす可能性のある問題が発見されました。この問題は、これら 3 つの処理ブロック間でイベント「ループ」が発生した場合に発生します。パスがブロックされているために処理ブロックがイベントを出力できず、イベントを出力できないために、新しい入力イベントを取得できない状況が発生する場合があります。この入力イベントを受信できないため、出力パスがアンワインドできなくなり、両方のパスがブロックされたままになります。

回避方法:

図 3-3 に、IA 1.0 の概念ブロック図を示します。潜在的なループは、カウント イベントブロックがマルチキャストブロックにイベントを送信しないようにするポリシーを採用することで回避できます。最初にイベントを分割してから、他の場所に送信する間に 1 を数えるのが一般的であるために、この方法が選択されました。このパスが慣例によってブロックされている場合、1 つのイベントが複数回ブロックにアクセスすることはできず、出力がブロックされない限り、パスがブロックされることはありません。




図 3-3. 割り込みアグリゲータ バージョン 1.0

i2196 (続き)**IA:IA でデッドロック シナリオが発生する可能性があります**

ここに概説されているルールに従うと、システムは、デッドロック シナリオを発生させる可能性のあるループ危険性を回避して安全に動作できます。

i2199**C71x: 非アライメントの転置されたストリームが AM1 循環バッファ境界を越えた場合に、SE が誤ったデータを返します****詳細:**

AM1 が AM0 よりも大きい循環バッファ サイズを参照している場合、SE は非アライメントの転置されたストリーム中に間違った 64B 行のデータを再利用することができます。これは、転置されている行の 1 つが AM1 循環バッファ境界を超え、AM0 境界を超えていないときに発生します。

回避方法:

転置されたストリームを完全にアラインさせます。つまり、開始アドレスとスケールされたすべての DIM 値が 64B の倍数になるか、AM1 が AM0 よりも大きな循環アドレッシング バッファ サイズにならないように設定します。

i2208**CPSW:ALE IET エクスプレス パケット ドロップ****詳細:**

この問題は、次のモジュールに影響を与えます。

ALE の問題は、短い高速トラフィックでの CPSW 周波数と IET 動作、および非 10G 対応ポートで 60 ~ 69 バイトのプリエンプトされたパケットが原因です。

プリエンプト可能な IET パケットが 60 ~ 69 バイトで中断された場合、次のチャックが到着したときにルックアップが行われます。CPSW は、プリエンプト可能な MAC から ALE 64 バイトのみを提供します。

その結果、短い高速トラフィック ルックアップは 64 バイトの高速トラフィックの最後から開始されますが、プリエンプト キューが続行されると、プリエンプトされたトラフィックは 64 バイトを完了し、プリエンプト パケットのルックアップを試行します。しかし、このルックアップは、エクスプレス ルックアップの開始から 64 クロックよりも少ないため、エクスプレス ルックアップは中止され (エクスプレス トラフィック ドロップが行われる)、プリエンプトされたトラフィックの新しいルックアップが開始されます。

問題を引き起こすルール:

1. 5/10G 動作ができないポートで IET (Interspered Express Traffic) モードになっていること
2. リモート エクスプレス パケットが 60 バイトまでのパケットをプリエンプトできること
3. 128 バイト以上のプリエンプト パケット トラフィック
4. プリエンプト トラフィックを 60 ~ 69 バイトの範囲で中断するエクスプレス トラフィック
5. プリエンプト トラフィックの継続が直ちに続く短い高速トラフィック
 - a. エクスプレス フレームとプリエンプト フレーム間のギャップが最小
6. CPSW 周波数が必要な速度の最小能力であること

回避方法:

IET ネゴシエーション中に、リモートに 128 バイトのフラグメントを指定します。

i2242

PCIe: データレートの変更中は、SerDes PCIe 基準クロック出力が一時的に無効化します

詳細

SerDes PCIe 基準クロック出力は、派生 Refclk モードでデータレートを 8.0GT/s に変更し (受信 Refclk モードではなく)、1 つの SerDes PLL を使用して PCIe TX および RX クロックを生成するときに一時的に無効化されます。これは、このモードでデータレートを 2.5GT/s または 5.0GT/s から 8.0GT/s に変更するときに実行する必要がある PLL の再プログラミングによるものです。

PCIe 基準クロックを使用している一部の外部 PCIe コンポーネントでは、データレートを変更するときにクロックを無効化できない場合があります。しかし、このデバイス ファミリの SerDes は、この基準クロック動作を受け入れる際に問題は発生しません。つまり、1 つのデバイスの SerDes を別のデバイスの SerDes に接続するリンクでは、1 つのデバイスが基準クロックを生成し、もう 1 つのデバイスが基準クロックを受信しても、問題は発生しません。

回避方法

オプション 1:

1 つの PLL を使用して 2.5GT および 5.0GT データレートのクロックを生成し、2 番目の PLL を使用して 8.0GT/s データレートのクロックを生成するように SerDes を構成します。このオプションには、次のような制限があります。

A) 内部 SSC モードを使用する場合、2 つの PLL は互いに同期して拡散しません。これにより、2 つの PLL の周波数間、つまりリンク パートナーの TX と RX の間に最大 5,000ppm の差が生じる可能性があります。このため、内部 SSC モードは推奨されません。

B) SerDes の異なるレーン上で PCIe と同時に使用するプロトコルは、PCIe に使用される 2 つの PLL のうち少なくとも 1 つの PLL 構成を共有することで互換性がある必要があります。

オプション 2:

受信した Refclk モードを使用します。このモードは、個別の出力 Refclk ジッタのエラッタ アドバイザリ (i2241) の影響を受けることに注意してください。

オプション 3:

PCIe インターフェイスを 8.0GT/s データレートで動作させないでください

オプション 4:

外部クロック ソースを使用して、PCIe 基準クロックをリンクのルート コンプレックス デバイスとエンドポイント デバイスの両方に供給します。

i2243
PCIe:L1.2 サブステート時に出力 refclk を無効化するタイミング要件は満たされません
詳細

PCIe の基本仕様では、L1.2 サブステートに移行するとき、CLKREQ# デアサートから 100ns 以内に Refclk が電氣的にアイドル状態に達する必要があります (「TL10_REFCLK_OFF パラメータ」を参照)。

ハードウェアが Refclk を自動的にゲートしないため、デバイスから Refclk をソースする場合は、このタイミング要件を満たすことはできません。REFCLK ゲーティングは、SERDES_RST レジスタの PHY_EN_REFCLK フィールドに書き込むことで、ソフトウェアによって実行される必要があります。

その結果、Refclk は L1.2 サブステートではゲートできません。通常、Refclk を L1.2 サブステートで実行できるようにすると、機能上の問題は発生しません。しかし、100ns 以内のゲーティング Refclk がシステムで必要な場合は、L1.2 サブステートはサポートされません。

回避方法

PCIe 基準クロックには、外部 Refclk ジェネレータを使用します

i2249
OSPI:DDR タイミングが動作不能の内部 PHY ループバックおよび内部パッド ループバック クロック モード
詳細

OSPI 内部 PHY ループバック モードと内部パッドループバック モードは、「立ち上げエッジをキャプチャ エッジとして」(同じエッジ キャプチャまたは 0 サイクル タイミング)を使用します。

プログラマブル受信遅延ライン (Rx PDL) は、往復遅延 (Tx クロックからフラッシュ デバイス、フラッシュ クロックから出力、フラッシュ データからコントローラ) を補償するために使用されます。

内部ループバック モードと IO ループバック モードの場合、Rx PDL の合計遅延は往復遅延を補償するのに十分ではないため、これらのモードは使用できません。

次の表に、OSPI コントローラで推奨されるクロックトポロジを示します。ここで説明されていない他のモードはすべて、DDR モードのアドバイザーの影響を受け、クロックトポロジは推奨されません。

表 3-1. OSPI クロッキングトポロジ

クロック モードの用語	CONFIG_REG.PHY_MODE_ENABLE	READ_DATA_CAPTURE.BYPASS	READ_DATA_CAPTURE.DQS_EN	ボードの実装
ループバックなし、PHY なし	0 (PHY ディスエーブル)	1 (適応ループバッククロックを無効化)	X	なし。内部クロックに依存。最大周波数 50MHz。
PHY による外部ボード ループバック	1 (PHY イネーブル)	0 (適応ループバッククロックを有効化)	0 (DQS ディスエーブル)	外部ボード ループバック (OSPI_LOOPBACK_CLK_SEL = 0)
PHY を搭載した DQS	1 (PHY イネーブル)	x (DQS イネーブルが優先)	1 (DQS イネーブル)	メモリ ストロープは SOC DQS ピンに接続

回避方法

なし。説明の表に基づいて、影響を受けないクロック モードのいずれかを使用してください

i2253

PRG:CTRL_MMR STAT レジスタは、**POK** スレッシュホールド障害の信頼性が低いインジケータです

詳細

CTRL_MMR PRG STAT レジスタの POK 過電圧および低電圧フラグは、POK が障害を認識したかどうかを示す信頼性が低いインジケータです。その結果、デバイス テクニカル リファレンス マニュアル (TRM) では、これらのビットが「予約済み」とマークされています。

回避方法

フィルタ処理された POK 出力は ESM フラグを更新します。

POK の初期化 (イネーブル) 時に、ESM フラグをクリアする必要があります (バンドギャップ中または POK のセトリング タイム中に実行される比較のため)。この最初のクリアの後、ESM フラグは、POK からの信頼できる障害 (または障害なし) インジケータとして使用できます。

i2278

MCAN:同じメッセージ ID で構成された専用 Tx バッファからのメッセージ送信順序が保証されません

詳細

このエラッタは、複数の Tx バッファが同じメッセージ ID (TXBC.NDTB > 1) で構成されている場合に制限されます。

次の状況では、メッセージは順序が正しくない状態で送信されることがあります。

- 同じメッセージ ID で構成された複数の Tx バッファ
- これらの Tx バッファに対する Tx 要求が、それぞれの間に遅延が発生して順次送信される場合

回避方法

回避方法 1:

メッセージ RAM に同じメッセージ ID を持つ Tx メッセージを書き込んだ後、TXBAR への 1 回の書き込みアクセスにより、これらすべてのメッセージの同時送信を要求します。同時要求を実行する前に、これらのメッセージに保留中の Tx 要求がないことを確認してください。

回避方法 2:

特定の順序で同じメッセージ ID を持つ複数のメッセージを送信するには、専用 Tx バッファの代わりに Tx FIFO を使用します (Tx FIFO を使用するには、ビット MCAN_TXBC[30] TFQM = 0 を設定)。

i2279

MCAN:同じメッセージ ID で構成された専用 Tx バッファと Tx キューの仕様の更新

詳細

同じメッセージ ID で構成された複数の専用 Tx バッファからのメッセージ送信に関する M_CAN ユーザー マニュアルのセクション 3.5.2「専用送信バッファ」とセクション 3.5.4「送信キュー」の説明がエラッタで更新されています。

回避方法

回避方法 1:

メッセージ RAM に同じメッセージ ID を持つ Tx メッセージを書き込んだ後、TXBAR への 1 回の書き込みアクセスにより、これらすべてのメッセージの同時送信を要求します。同時要求を実行する前に、これらのメッセージに保留中の Tx 要求がないことを確認してください。

回避方法 2:

i2279 (続き)**MCAN: 同じメッセージ ID で構成された専用 Tx バッファと Tx キューの仕様の更新**

特定の順序で同じメッセージ ID を持つ複数のメッセージを送信するには、専用 Tx バッファの代わりに Tx FIFO を使用します (Tx FIFO を使用するには、ビット MCAN_TXBC[30] TFQM = 0 を設定)。

i2310**USART: タイムアウト割り込みの誤ったクリア / トリガ****詳細:**

RHR/MSR/LSR レジスタが読み出されたときに、USART が誤ってクリアしたり、タイムアウト割り込みをトリガしたりすることがあります。

回避方法:**CPU の使用事例の場合。**

- タイムアウト割り込みが誤ってクリアされた場合:
 - FIFO 内の保留データがタイムアウト割り込みを再トリガするため、これは有効です
- タイムアウト割り込みが誤って設定され、FIFO が空である場合は、次の SW 回避方法を使用して割り込みをクリアします。
 - TIMEOUTH および TIMEOUTL レジスタでタイムアウト カウンタの High 値を設定します
 - EFR2 ビット 6 を 1 に設定して、タイムアウト モードを周期的に変更します
 - IIR レジスタを読み出して、割り込みをクリアします
 - タイムアウト モードを元のモードに戻すには、EFR2 ビット 6 を 0 に戻します

DMA の使用事例の場合。

- タイムアウト割り込みが誤ってクリアされた場合:
 - 次の周期的なイベントでタイムアウト割り込みが再トリガされるため、これは有効です
 - ユーザーは、EFR2 のビット 6 を 1 に設定して、RX タイムアウト動作を周期的モードにする必要があります
- タイムアウト割り込みが誤って設定されている場合:
 - これにより、DMA は SW ドライバによって破棄されます
 - 次の受信データが有効なので、SW で DMA が再度設定されます

i2311**USART スプリアス DMA 割り込み****詳細:**

スプリアス DMA 割り込みは、DMA を使用して TLR レジスタの 2 の非冪乗 (Non power of two) のトリガレベルで TX/RX FIFO にアクセスする場合に発生することがあります。

回避方法:

TX/RX FIFO のトリガレベル (1、2、4、8、16、32) に 2 の冪乗の値を使用します。

i2312**MMCSD: HS200 および SDR104 コマンド タイムアウト ウィンドウが小さすぎます****詳細:**

高速 HS200 および SDR104 モードでは、MMC モジュールの機能クロックは最大 192MHz に達します。この周波数では、MMCSD_SYSCCTL[19:16] DTO = 0xE を使用した MMC ホストコントローラからの最大取得可能タイムアウトは、 $(1/192\text{MHz}) \times 2^{27} = 700\text{ms}$ です。700ms を超えるコマンドは、この小さなウィンドウ フレームによって影響される場合があります。

i2312 (続き)

MMCSD:HS200 および SDR104 コマンド タイムアウト ウィンドウが小さすぎます

回避方法:

このコマンドで 700ms より長いタイムアウトが必要な場合は、MMC ホスト コントローラのコマンドのタイムアウトを無効化し (MMCSD_CON[6] MIT=0x1)、その代わりにソフトウェア実装を使用できます。詳細な手順は次の通りです (Linux の場合)。

- 1.MMC ホスト コントローラのプローブ機 (omap_hsmmc.c:omap_hsmmc_probe()) 中、ホスト コントローラが必要なすべてのタイムアウトをサポートできないことをプロセッサに通知します。
- 2.基盤となる MMC ホスト コントローラが必要なタイムアウトをサポートできない場合、コアが自動的にタイムアウトするように、MMC コア ソフトウェア層の機能を変更します。

i2326

PCIe:SSC を有効化するために必要となるフラクショナル モードで動作する MAIN_PLLx は、PCIe Refclk ジッタ制限に準拠していません

詳細:

MAIN_PLLx はオプションで SERDES および外部コンポーネント用に 100MHz PCIe Refclk を供給するために使用され、フラクショナル モードで構成されている場合、PCIe Refclk ジッタ制限に準拠しません。SSC を有効化するにはフラクショナル モードが必要なため、SSC モードは PCIe Refclk ジッタ制限に準拠しません。

回避方法:

MAIN_PLLx から 100MHz PCIe Refclk を供給する場合、MAIN_PLLx は整数モードのみ (DACEN = 0、DSMEN = 0) に構成する必要があります。これにより、PLL がフラクショナル モードで動作する必要のある PCIe Refclk に SSC を使用することを防止できます。PCIe インターフェイスで SSC が必要な場合は、SSC 付きの外部 Refclk ジェネレータを使用して、SERDES 100MHz Refclk を提供する必要があります。

i2330

DDRSS レジスタ構成ツールの更新の使用上の注意を追加

詳細:

DDR レジスタ構成ツールは、DDR デバイスのアーキテクチャ (密度、データ幅、ランク)、動作周波数、ボード シミュレーションで決定される IO 設定など、システムレベルの詳細に基づいて、カスタム レジスタ設定を提供します。新しいデバイスや機能のサポート、ツールで特定された問題の修正、そして最も重要な点として、性能、信号の整合性、信号間のタイミング関係を改善する計算を実現するために特定されたエラッタや最近の更新の回避方法を捕捉するために、このツールは経時的に更新される可能性があります。

回避方法:

得られた教訓に基づいてパラメータを適切に設定できるようにし、機能的な障害のリスクを低減できるように、常に最新の DDR レジスタ構成ツールを使用してレジスタ値を生成する必要があります。DDR レジスタ構成ツールは定期的に更新される可能性があるため、ツールの改訂履歴を確認し、ツールの変更が既存のシステムに適用されるかどうかを評価する必要があります。必要に応じて、既存のシステムの設定を適切に更新する必要があります。このツールの最新バージョンは、<http://dev.ti.com/sysconfig> で入手できます。また、使用中の該当デバイスの「ソフトウェア製品」ドロップダウンから「DDR 構成」を選択することができます。

i2351
OSPI:ダイレクト アクセス コントローラ (DAC) は、NAND フラッシュによる連続読み取りモードをサポートしていません
詳細:

OSPI コントローラは、OSPI コントローラへの内部 DMA バス要求の間に、フラッシュ メモリへの CSn 信号を (設計意図によって) デアサートできるため、OSPI ダイレクト アクセス コントローラ (DAC) は、NAND フラッシュによる連続読み取りモードをサポートしていません。

この問題が発生するのは、一部の OSPI/QSPI NAND フラッシュ メモリで提供される「連続読み取り」モードでは、バーストランザクション全体にわたってチップ セレクト入力のアサートされたままにならなければならないためです。

SoC 内部 DMA コントローラと他のイニシエータは 1023B 以下のランザクションに制限されており、アービトレーション / キューイングは、さまざまな DMA コントローラの内部、または任意の DMA コントローラと OSPI ペリフェラルの間の相互接続の両方で実行できます。その結果、OSPI コントローラへのバス要求が遅延し、外部 CSn 信号がデアサートされます。

NOR フラッシュ メモリは CSn デアサートの影響を受けません。連続読み取りモードは想定通りに動作します。

回避方法:

ソフトウェアは、ページ / バッファ付き読み取りモードを使用して NAND フラッシュにアクセスできます。

i2362
10-100M SGMII:Marvell PHY はプリアンブル バイトを無視しないため、リンク障害が発生します
詳細:

10/100 モードでは、パケット間のクロック数が奇数である場合、CPSW SGMII モジュールは最大 5 バイトの 0x50 プリアンブル データを出力します。すべてのバイトを 0x55 にする必要があります。1000Mbps モードでは問題が発生しませんが、SFD の前のプリアンブルには 7 つの 0x55 があります。100Mbps モードでは、SFD の前に 70 バイトのプリアンブルがあります (データは 1000Mbps モードから 10 回複製されるため)。問題が発生すると、70 のうち最初の 5 バイトが 0x50 になります。プリアンブルの劣化を許可し、最初のバイト数の実際のデータを考慮に入れない PHY でのみテストされていたため、この問題はこれまで検出されていませんでした。しかし、最近、プリアンブル データを調べ、0x50 のプリアンブル データに基づいてパケットの保持/破棄の決定を行う Marvel PHY (88Q1111 または類似製品) でこの問題が検出されました。

回避方法:

回避方法のオプションは次の通りです。

1.問題のない 1000M モードを使用します。

または

2.TI の PHY (DP83869 または類似製品) または他の PHY を使用します。PHY では、10/100/1000M モードでプリアンブル データの読み取り/無視が可能です。

i2366
ブート:ROM は 8D-8D-8D 動作の特定の JEDEC SFDP 機能を認識しません
詳細:

『JEDEC 仕様 JESD216 - シリアル フラッシュ検出可能パラメータ (SFDP) 』には、特定のシリアル フラッシュ デバイスで使用するパラメータ表の詳細、およびデバイスの通信 / 構成方法が説明されています。ROM は、デバイスの機能 (1S-1S-1S を 8D-8D-8D モードに変更する方法など) について SFDP の関連部分は認識しますが、以下を必要とするフラッシュ デバイスは適切に認識しません。

i2366 (続き)**ブート:ROM は 8D-8D-8D 動作の特定の JEDEC SFDP 機能を認識しません**

- 1S-1S-1S モードと比較した 8D-8D-8D モードでのバイト順序の入れ替え
- 8D-8D-8D モードで最初に送信されたバイトとは異なるコマンドを必要とするコマンド拡張子 (オペコードの反転または別の一意のバイト)

回避方法:

JEDEC JESD216 に準拠している候補フラッシュ メモリの SFDP 表を確認します。ほとんどの場合、ベンダはこの表を公開しておらず、代わりにフラッシュ ベンダから要求できます。JEDEC 基本フラッシュ パラメータ テーブルの 18 番目の DWORD に、値が「1b」のビット 31 がある場合、メモリは工場からスワップされたバイト順序でプログラムされているか、または SoC でプログラムされているはずですが、ビット[30:29] の値が「00b」以外の場合、これは 8D-8D-8D モードのブートモードでは動作しません。そのため、そのフラッシュ デバイスで 8D-8D-8D ブート モードを使用しないでください。

i2372**ブート:ROM は、シリアル NAND ブートで選択されたマルチプレーン アドレッシング方式をサポートしていません**

詳細:

ROM ブートローダーは、キャッシュ / バッファ / プレーンの番号の変更を理解して正しいデータにアクセスするためのキャッシュ / バッファからの読み出しコマンドを必要とする特定のマルチプレーンシリアル SPI NAND フラッシュ メモリをサポートしていません。

回避方法:

read from cache/buffer コマンドでプレーン / バッファ / キャッシュを選択するための特別なビットへの参照について、候補フラッシュ メモリのアドレッシング要件を慎重に確認します。こうした要件を持つメモリを使用しないでください。

i2383
OSPI:2 バイト アドレスは、PHY DDR モードではサポートされていません
詳細:

PHY DDR モードで OSPI コントローラが 2 バイト アドレッシングに構成されていると、内部ステート マシンが送信されたアドレス バイト数を誤って (2 ではなく) 1 と比較します。これにより、ステート マシンがアドレス位相でロックアップし、PHY DDR モードが動作不能になります。

この問題は、タップ モードまたは PHY SDR モードを使用する場合は発生しません。PHY DDR モードで 4 バイト アドレッシングを使用する場合も、この問題は発生しません。

回避方法:

互換性のある OSPI メモリにプログラマブル アドレス バイト設定がある場合は、フラッシュの 2 ～ 4 に必要なアドレス バイト数を設定します。これには、アドレス バイトを変更するための特定のコマンドの送信やフラッシュ上の構成レジスタへの書き込みが含まれる場合があります。完了したら、コントローラ設定で送信されたアドレス バイト数を 2 から 4 に更新します。

2 バイト アドレッシングのみをサポートし、再プログラムできない互換 OSPI メモリについては、PHY DDR モードはそのメモリと互換性がありません。代替モード:

- PHY SDR モード
- TAP (非 PHY) DDR モード
- TAP (非 PHY) SDR モード

i2399
C7x:CPU NLC モジュールは、割り込み時に状態をクリアしません
詳細:

データ破損は、次の場合に発生します。

1. タスクの切り替えを含むアプリケーションを実行した場合。この場合、NLC を使用するタスクは少なくとも 2 つあります。
2. タスク A に割り込みが発生すると、その後に TICK が発生する NLCINIT が発行されます。この動作により、NLC モジュール内に何らかの内部状態が設定され、計算された転送ケースがフラッシュされるため、次の TICK で ILCNT_INIT 値を ILCNT に再ロードする必要があることが示されます。割り込みが発生しても、この状態は正しくクリアされません。
3. ISR は、NLC コードも実行されているタスク B へのタスク切り替えを実行します。返される NLC コードは進行中であり、元のタスクの NLC ループとは異なる ILCNT_INIT 値を持つ必要があります。
4. ISR から復帰した後、次の TICK では、破損した状態が原因で、ILCNT を間違った値 (ILCNT_INIT-2) に設定し始めます。

この時点で ILCNT が破損し、NLC ループが誤った反復回数を実行するため、データが破損する可能性があります。

回避方法:

コンテキストの保存の一環として ISR で NLCINIT (パラメータは関係なく、後から TICK's/BNL も必要ありません) を発行します。回避方法による性能への影響はありません。

i2401
CPSW:ホストのタイムスタンプにより、CPSW ポートがロックされます
詳細:

CPSW は、パケット入力タイムスタンプ情報をホストに通信するための 2 つのメカニズムを提供します。

1 つ目のメカニズムは、特定のイベントによってトリガされたときにタイムスタンプを記録する CPTS イベント FIFO を経由します。そのようなイベントの 1 つは、指定された EtherType フィールドを持つイーサネット パケットの受信です。最も一般的に、これは PTP パケットの入力タイムスタンプをキャプチャするために使用されます。このメカニズムでは、ホストは DMA 経由で配信され

i2401 (続き)

CPSW:ホストのタイムスタンプにより、CPSW ポートがロックされます

るパケット ペイロードとは別に、(CPTS FIFO から) タイムスタンプを読み取る必要があります。このモードはサポートされており、このエラッタの影響を受けません。

2 つ目のメカニズムは、PTP パケットだけでなく、すべてのパケットの受信タイムスタンプを有効化することです。このメカニズムでは、タイムスタンプは DMA を介してパケット ペイロードと一緒に配信されます。この 2 番目のメカニズムは、このエラッタの主題です。

CPTS ホスト タイムスタンプがイネーブルの場合、内部 CPSW ポート FIFO へのすべてのパケットには、CPTS からのタイムスタンプが必要です。EMI やその他の破損メカニズムによってパケット プリアンブルが破損した場合、タイムスタンプ要求が CPTS に送信されない可能性があります。この場合、CPTS は CPSW ポート FIFO でロックアップ状態を引き起こすタイムスタンプを生成しません。CPTS_CONTROL レジスタの `tstamp_en` ビットをクリアして CPTS ホストのタイムスタンプを無効化すると、ロックアップ状態が発生しなくなります。

回避方法:

イーサネットからホストへのタイムスタンプを無効化する必要があります。

CPTS ホストのタイムスタンプの代わりに、イベント FIFO のタイムスタンプを使用できます。

i2407

RESET:MCU_RESETz が Low にアサートされる場合に、MCU_RESETSTATz には信頼性はありません

詳細:

MCU_RESETSTATz は短時間定期的に High になり、その後、MCU_RESETz が Low にアサートされている間に再度 Low になります。この問題は、MCU_RESETz が 100us を超える間 Low にアサートされる場合にのみ見られます。MCU_RESETz が Low の間、デバイスはリセット状態を維持します。このアドバイザリは MCU_RESETSTATz 信号にのみ適用されます。

回避方法:

このアドバイザリの回避方法として、次のいずれかを使用できます。

- 機能システムで MCU_RESETz を使用しないでください。MCU_RESETz はデバッグに使用でき、エラッタ制限を実現できます。
- MCU_RESETz の最大 Low 期間を 100us 未満に制限します。
- MCU_RESETSTATz の代わりに、メインドメイン RESETSTATz を使用します。MCU_RESETz によってメインリセットも発生するため、デバイスリセット監視にメインドメイン RESETSTATz を使用できます。RESETSTATz のタイミング仕様については、データシートを参照してください。
- 新規設計では、メインドメインリセットと MCUドメインリセットを生成する回路を、RESETz への入力として AND ゲートと組み合わせています。また、MCUドメインリセット回路を MCU_RESETz 入力に接続しています。これにより、MCU_RESETz および MCU_RESETSTATz を使用して MCU ウォームリセットの全機能を提供し、MCUドメインリセットのステータスを示します。RESETz は、AND ゲートを使用して、メインドメインリセットと MCUドメインリセットのどちらかでトリガされます。

i2409

USB:短時間のサスペンドが原因で USB2 PHY がロックアップします

詳細:

USB コントローラがサスペンドに移行してから 3 マイクロ秒以内に発生する USB ウェークアップイベントに応答して、USB 2.0 PHY がハングアップする場合があります。この PHY ハングは、ウォームリセットがディスエーブルであるため、パワー サイクルを介してのみ回復できます。

回避方法:

i2409 (続き)**USB:短時間のサスペンドが原因で USB2 PHY がロックアップします**

注:この回避方法は、USB がプライマリ ブート モードではない場合にのみ適用されます。USB がプライマリ ブート モードの場合は、回避方法はありません。

この問題が発生しないようにするには、USB コントローラの初期化プロセス中に特定の順序の動作を観察する必要があります。

USB 2.0 コントローラの場合:

1. LPSC を介して USB コントローラをリセットします。
2. PHY2 領域の PLL_REG12.pll_ido_ref_en フィールド (ビット 5) を「1」に設定します。
3. PHY2 領域の PLL_REG12.pll_ido_ref_en_en フィールド (ビット 4) を「1」に設定します。
4. 通常の USB コントローラの初期化を続行します。

USB 3.0 コントローラの場合:

1. LPSC を介して USB コントローラをリセットします。
2. SUSP_CTRL の USB コントローラ suspend_residency_enable フィールドを「1」に設定します。
3. 通常の USB コントローラの初期化を続行します。

i2410**ブート:i2409 が原因で ROM のブートに失敗することがあります****詳細:**

i2409 が原因で、ウォームリセット後に ROM が USB ブート モードでブートできない場合があります。ROM は i2409 に記載されている回避方法を実装しないため、USB 2.0 PHY がハングアップすると、ROM がハングアップしてブートに失敗します。

回避方法:

i2409 で説明されているアドバイザーは、ソフトウェアのアドバイザーに記載されている回避方法の 1 つを実装することで回避する必要があります。

i2419**ブート:デスキュー キャリブレーションを無効化すると、ROM はデスキュー キャリブレーションがイネーブルかどうかをチェックしません****詳細:**

PLL デスキュー キャリブレーションがディスエーブルの場合、ROM ドライバ コードは、デスキュー キャリブレーションがイネーブルかどうか、およびロックが失敗しているかどうかをチェックするはずですが、現在のコードには、if 条件に代入があります。そのため、config ビットをクリアする前にデスキュー キャリブレーションがイネーブルかどうかはチェックされません。機能的な問題はありません。

回避方法:

なし

i2424**PLL:PLL プログラミング シーケンスにより、PLL が不安定になる場合があります****詳細:**

PLL プログラミング シーケンスが変更され、PLL キャリブレーションを使用する場合、PLL キャリブレーションをイネーブルにする前にすべてのキャリブレーション フィールドが確実に構成される

i2424 (続き)**PLL : PLL プログラミング シーケンスにより、PLL が不安定になる場合があります**

ようになりました。キャリブレーション ロジックの制御に対する変更に加えて、PLL が有効化されている間に PLL パラメータが変更されないように、他の変更も実装されています。

整数モードの場合、ソフトウェアはキャリブレーション対応 PLL の PLL キャリブレーション機能を有効化します。以前のソフトウェアは、CAL_LOCK のアサート後にキャリブレーション モードを調整しました。これらの書き込みにより、一部のデバイスでは PLL ロックが失われることが確認されています。また、影響を受けやすいデバイスでも、ロックの喪失は断続的に発生しますが、ロックの喪失が発生すると、依存する回路が誤った周波数で動作します。この誤った周波数は、アルゴリズムの実行速度の低下や通信障害として現れることがあります。

影響の制限: PLL がフラクショナル モードの場合、キャリブレーション ロジックは使用できません。したがって、フラクショナル モードを使用するようにプログラムされている PLL では、キャリブレーションのプログラミングに関連して障害が発生しないようにする必要があります。しかし、全 PLL シーケンスに変更があるため、新しいソフトウェアはすべてのユーザーに推奨されます。

回避方法:

SYSFW で `clk_pll_16fft_cal_option4()` を使用しないでください。PLL 構成を変更するときは、SDK v10.0 以降で更新された PLL プログラミング シーケンスを使用してください。

i2431**BCDMA : RX チャンネルが特定のシナリオでロックアップする可能性があります****詳細:**

BCDMA RX チャンネル ティアダウンにより、チャンネルがロックされる可能性があります。構成固有のフラグ フィールドに EOP フラグが設定されている TR がない場合は、後続の転送に使用できなくなります。その後、チャンネルが再びイネーブルになると、転送は完了せず、TR 応答でさまざまなエラーが発生して終了します。

回避方法:

a) PSIL/PDMA ペリフェラルからデータを受信する場合、チャンネル ティアダウンが正しく機能し、内部状態メモリをクリーンアップするためには、各 TR の構成固有のフラグ フィールドに EOP フラグを設定し、PDMA の 1 X-Y FIFO モード静的 TR「Z」パラメータを 0 以外の値に設定する必要があります。そうしないと、それ以降の実行でチャンネルがハングアップします。PDMA が各転送を個別のパケットとして区切るように、PDMA Z カウントも TR サイズと一致する必要があります。これは、ストリーミング モードで TR の 1 セットを使用して周期的転送を実行するために TRPD が無限のリロード カウントを設定している場合などに特に問題となります。この場合、各 TR が最後の TR になる可能性があります。

b) 事前に PDMA Z カウントを設定できない場合、またはパケット EOP を設定できない場合は、BCDMA ではなくシングル バッファ モードで PKTDMA を使用することが推奨されます。

i2436**BCDMA : RX CHAN CFG レジスタの BCDMA RX_IGNORE_LONG 設定が機能しません****詳細:**

BCDMA の RXCHAN CFG レジスタの RX_IGNORE_LONG フラグは無視され、リモート エンドポイントが TR 境界と一致するように EOP を送信しない場合、BCDMA は TR 応答のエラーを報告します。

回避方法:

RX_IGNORE_LONG は使用できないため、PDMA などのリモート エンドポイントは、TR 境界に一致するように EOP を送信してパケットを閉じる必要があります (PDMA X*Y*Z は TR ICNT0*ICNT1*ICNT2*ICNT3 と一致する必要があります)。

i2436 (続き)**BCDMA:RX CHAN CFG レジスタの BCDMA RX_IGNORE_LONG 設定が機能しません**

無限のストリームが必要な場合 (PDMA Z = 0)、PKTDMA に切り替えて、シングル バッファ モードを使用します

i2457**ブート:UART 転送のデータが欠落しているため、ブート障害が発生します****詳細:**

以前のエラッタの回避方法として実装された ROM 修正により、競合状態が発生し、機内データが失われます。これにより、xmodem NAK が発生する可能性が高まります。現在の xmodem の実装では、10 個以上の NAK を受信すると転送がキャンセルされます。これにより、イメージ転送が失敗し、ブート エラーが発生します。

注

このアドバイザーの影響を受けないシリコン デバイス リビジョンでは、このアドバイザーを修正する ROM コードを有効化するため、BOOTMODE7=0 (UART がプライマリ ブート モードの場合) または BOOTMODE13=0 (UART がバックアップ ブート モードの場合) を設定する必要があります。ブート モード信号の詳細については、特定 TRM のデバイスの最新バージョンを参照してください。

回避方法:

特別なバージョンの xmodem 転送ツール「sx」を構築して、文字間遅延 50ms を挿入します。これにより、スループットが低下します。

i2478**MMCSDB:HS400 モードはサポートされていません****詳細:**

バスのタイミング制限のため、MMCSDB では HS400 モードはサポートされません。

回避方法:

代わりに HS200 モードを使用します。

商標

すべての商標は、それぞれの所有者に帰属します。

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from MARCH 31, 2024 to APRIL 30, 2025 (from Revision * (March 2024) to Revision A (April 2025))

Page

• アドバイザリ i2160「DDR:LPDDR4 コマンド バスのトレーニング中に、有効な VRef 範囲を定義する必要があります」を追加.....	9
• アドバイザリ i2326「PCIe:SSC を有効化するために必要となるフラクショナル モードで動作する MAIN_PLLx は、PCIe Refclk ジッタ制限に準拠していません」の回避方法を更新.....	17
• i2330「DDRSS レジスタ構成ツールの更新」の使用上の注意を追加.....	17
• アドバイザリ i2419「ブート:デスキュー キャリブレーションを無効化すると、ROM はデスキュー キャリブレーションがイネーブルかどうかをチェックしません」を追加.....	22
• i2424「PLL:PLL プログラミング シーケンスにより、PLL が不安定になる場合があります」の使用上の注意を追加....	22
• アドバイザリ i2431「BCDMA:RX チャンネルが特定のシナリオでロックアップする可能性があります」を追加.....	23
• アドバイザリ i2436「BCDMA:RX CHAN CFG レジスタの BCDMA RX_IGNORE_LONG 設定が機能しません」を追加.....	23
• アドバイザリ i2457「ブート:UART 転送のデータが欠落しているため、ブート障害が発生します」を追加.....	24
• アドバイザリ i2478「MMCS0:HS400 モードはサポートされていません」を追加.....	24

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated