

Application Note

KSZ8081MNX/RNB から DP83826A へのシステム ロールオーバー



Gerome Cacho

概要

このアプリケーション レポートでは、KSZ8081MNX/RNB 10/100 Mb/s イーサネット PHY を TI の DP83826A に置き換えるために実行する可能性のある手順の概要を示します。

目次

1 目的.....	2
2 必要な変更.....	2
2.1 ストラップ抵抗の値.....	2
2.2 ピン 2 の外部コンデンサ.....	2
2.3 ピン 16 の二重ストラップ (DP83826A BASIC モード).....	2
2.4 オートネゴシエーションがイネーブルの 10M の選択 (DP83826A BASIC モード).....	2
2.5 EtherCAT スレーブの Tx および Rx 動作のための LED_1 の構成 (DP83826A BASIC モード).....	3
2.6 レイアウトでのサーマル パッドの調整.....	3
2.7 物理レイヤ ID レジスタ.....	3
3 変更の可能性.....	4
3.1 ピン 11 の MDIO プルアップ抵抗.....	4
3.2 MDIO レジスタの書き込み.....	4
3.3 磁気部品のセンター タップにあるコンデンサ.....	4
4 情報の変更.....	4
5 ピン配置マッピング.....	5
5.1 ピン マッピング.....	5
6 DP83826A のストラップ構成.....	6
6.1 ブートストラップ構成.....	6

商標

すべての商標は、それぞれの所有者に帰属します。

1 目的

KSZ8081MNX/RNB と DP83826A には多くの類似点がありますが、DP83826A にはいくつかの追加機能が搭載されているため、性能とシステムの最適化が向上します。このシステム ロールオーバー ドキュメントでは、必要な外部部品、ピン機能、機能セット、レジスタ動作などの違いを比較し、KSZ8081MNX/RNB PHY マイクロチップをテキサス・インスツルメンツの DP83826A に置き換える方法の概要を示しています。設計への影響は、使用する PHY の構成と機能によって異なります。

2 必要な変更

このセクションでは、KSZ8081MNX/RNB から DP83826A への移行に必要な変更について説明します。

2.1 ストラップ抵抗の値

DP83826A は、BASIC モードまたは ENHANCED モードをサポートしています。BASIC モードは KSZ8081 と同じブートストラップオプションをサポートしています。DP83826A を BASIC モードに設定するには、ピン 1 (ModeSelect) をグラウンドに接続する必要があります。KSZ8081 設計では、ピン 1 はすでに GND に接続されているため、正しいモードを選択するための変更は必要はありません。DP83826A の BASIC モードと ENHANCED モードの違いについては、DP83826A データシートを参照してください。

どちらのデバイスも、プルアップ抵抗またはプルダウン抵抗を必要とする 2 レベルのストラップを使用します。以下の表に、DP83826A と KSZ8081 のプルアップ抵抗値とプルダウン抵抗値の違いを示します。正しいストラップ抵抗を適切に計算するには、TI プレジジョン ラボのビデオ『[イーサネットのブートストラップの仕組み](#)』を視聴してください。

表 2-1. ストラップ抵抗の値

	KSZ8081MNX/RNB	DP83826A
プルアップ抵抗の値	4.7kΩ	2.49kΩ
プルダウン抵抗値	1kΩ	1.5kΩ

2.2 ピン 2 の外部コンデンサ

KSZ8081 では、ピン 2 に 2.2μF と 0.1μF の 2 個の外付けデカップリング コンデンサが必要になります。DP83826A には、ピン 2 (CEXT) に 2nF の外付けデカップリング コンデンサが 1 つだけ必要です。

表 2-2. ピン 2 の外付けコンデンサの値

	KSZ8081MNX/RNB	DP83826A
外部コンデンサの値	2.2μF, 0.1μF	2nF

2.3 ピン 16 の二重ストラップ (DP83826A BASIC モード)

- KSZ8081 を半二重モードまたは全二重モードのどちらで使用する場合でも、ピン 16 は変更不要です。DP83826A は特定の回路で KSZ8081 と同じモードになるからです。

表 2-3. 全二重と半二重の比較

ピン番号	KSZ8081MNX/RNB	DP83826A BASIC モード
ピン 16	1: 半二重 (デフォルト) 0: 全二重	1: 半二重 (デフォルト) 0: 全二重

2.4 オートネゴシエーションがイネーブルの 10M の選択 (DP83826A BASIC モード)

KSZ8081MNX と DP83826A はデフォルトで 100M の速度に設定。10M の速度を選択するために、KSZ8081 では、ストラップのプルダウンと LED の直列抵抗が推奨されます。DP83826A BASIC モードでは、レジスタ構成により 10M の速度を選択でき、ピン 31 のストラップ抵抗を取り外します。

- 10M を選択する場合は、ピン 31 のストラップ抵抗を取り外します。
- オートネゴシエーションがイネーブルのときに、レジスタ 0x0004 に 0x0061 をプログラムして 10M の速度を選択します。
- オートネゴシエーションを再開するには、レジスタ 0x0000 に 0x3300 を書き込みます。

2.5 EtherCAT スレーブの Tx および Rx 動作のための LED_1 の構成 (DP83826A BASIC モード)

DP83826A と KSZ8081MNX/RNB は、LED_1 を使用して、ホスト ASIC または FPGA からの Tx および Rx の動作を通知できます。DP83826A には、拡張レジスタ構成が必要です。

- レジスタ 0x0460 に、LED を High に維持するために 0x0001 を、LED を点滅させるために 0x0008 をプログラムします
- レジスタ 0x0469 に 0x0004 をプログラムします

2.6 レイアウトでのサーマル パッドの調整

DP83826A のサーマル パッドは KSZ8081 よりも小型です。表 2-4 に、KSZ8081 と DP83826A のパッケージと DAP の寸法の違いを示します。デバイス間のロールオーバーがあるため、ピンと DAP の間には、ピンが短絡しないように十分なギャップが残っています。

表 2-4. パッケージと DAP の寸法の違い

	KSZ8081	DP83826A
パッケージの寸法	5 × 5mm	5 × 5mm
最大 DAP 寸法	3 × 3mm	2.2 × 2.2mm

レイアウトでのベスト プラクティスを得るための推奨設計は、DP83826A サーマル パッドとハンダ ペースト ステンシルを一致させることです。これは、半田ペーストを 3 × 3mm から 2.1 × 2.1mm に削減することを意味します。

2.7 物理レイヤ ID レジスタ

PHY 識別子レジスタ 1 (PHYIDR1) および 2 (PHYIDR2) を使用すると、システム ソフトウェアでベンダのモデル番号に基づいて、デバイス固有ソフトウェアの妥当性を判断できます。識別子レジスタ 1 とレジスタ 2 は、DP83826A のデータシートに記載されています。表 2-5 に示す PHYIDR2 (アドレス 0x3) のビット 9 ~ 4 でベンダ モデル番号が表されます。

表 2-5. PHYID の比較

レジスタ・アドレス	レジスタ名	レジスタの説明	デバイス	
			DP83826A	KSZ8081MNX/RNB
0x03	PHYIDR2	PHY ID 2	0xA116- BASIC	0x1560- Rev A/A2
			0xA136 - ENHANCED	0x1561- Rev A3

3 変更の可能性

以下のセクションでは、DP83826A の設計への変換において必要な、具体的な変更について説明します。DP83826A と KSZ8081MNX/RNB のデフォルト値は、部品間の遷移に十分な値と考えられます。

3.1 ピン 11 の MDIO プルアップ抵抗

KSZ8081 には、PHY の MDIO ピンに外付けプルアップ抵抗が必要です。DP83826A には、このピンに 10kΩ の内部プルアップ抵抗があります。必要に応じて、外部プルアップ抵抗を追加できます。

3.2 MDIO レジスタの書き込み

DP83826A および KSZ8081MNX/RNB には、標準と拡張の両方の SMI/MIIM (MDIO) レジスタがあります。

DP83826A は間接的な方法で標準のレジスタにアクセスできます (IEEE 802.3 に記載されているように、標準のレジスタ 0x000D と 0x000E を使用)。ただし、Microchip KSZ8081MNX/RNB は、(0x000D および 0x000E レジスタを使用せずに) 直接方法でのみ標準レジスタ セットにアクセスできます。

KSZ8081MNX/RNB はすべての拡張レジスタの MMD アドレス (たとえば 2h) も指定しています。DP83826A は拡張レジスタの書き込みおよび読み出しすべてに MMD アドレス 31 (0x001F) のみを使用します。

3.3 磁気部品のセンター タップにあるコンデンサ

KSZ8081MNX/RNB は、磁気素子の各センタータップに 1 個の 0.1μF コンデンサを使用します。一方、DP83826A は、各センター タップに 1 個の 2nF コンデンサを使用します。KSZ8081 を DP83826A に置き換えるときは、このコンデンサの値を変更することを推奨します。

4 情報の変更

このセクションでは、DP83826A と KSZ8081 の機能の違いについて説明します。

表 4-1. DP83826A と KSZ8081MNX/RNB 機能セットの比較

特長	KSZ8081MNX/RNB	DP83826A
VDDIO	1.8V、2.5V、3.3V	1.8V、3.3V
NAND ツリーをサポート	対応	非対応
PHY ブロードキャスト アドレス	対応	非対応
MII バック 2 バック モード	対応	リピータ機能の ENHANCED モードでサポート
低速発振器モード	対応	サポート - ディープ パワー ダウン モードと呼ばれます

5 ピン配置マッピング

5.1 ピン マッピング

以下の表に、DP83826A と KSZ8081MNX/RNB のピン配置マッピングを示します。ピン マッピングと更新の詳細については、[DP83826A データシート](#)を参照してください。

表 5-1. ピン配置マッピング

ピン番号	KSZ8081MNX/RNB のピンの機能	DP83826A の BASIC モードピン機能	DP83826A の ENHANCED モードピン機能
1	GND	Mode Select	Mode Select
2	VDD_1.2	CEXT	CEXT
3	VDDA_3.3	VDDA3V3	VDDA3V3
4	RXM	RD_M	RD_M
5	RXP	RD_P	RD_P
6	TXM	TD_M	TD_M
7	TXP	TD_P	TD_P
8	XO	XO	XO
9	XI	XI/50MHzIn	XI/50MHzIn
10	REXT	RBIAS	RBIAS
11	MDIO	MDIO	MDIO
12	MDC	MDC	MDC
13	PHYAD0 (RXD3)	RX_D3	RX_D3
14	PHYAD1 (RXD2)	RX_D2	RX_D2
15	RXD1/PHYAD2	RX_D1	RX_D1
16	RXD0/ DUPLEX	RX_D0	RX_D0
17	VDDIO	VDDIO	VDDIO
18	RXDV/ CONFIG2	RX_DV/CRS_DV	RX_DV/CRS_DV
19	RXC/ B-CAST_OFF	RX_CLK/50MHz_Output	RX_CLK/50MHz_RMII
20	RXER/ ISO	RX_ER	RX_ER
21	INTRP/ NAND_Tree#	INT	PWRDN/INT
22	TXC	TX_CLK	TX_CLK
23	TXEN	TX_EN	TX_EN
24	TXD0	TX_D0	TX_D0
25	TXD1	TX_D1	TX_D1
26	TXD2	TX_D2	TX_D2
27	TXD3	TX_D3	TX_D3
28	COL/ CONFIG0	COL	COL/LED2/GPIO
29	CRS/ CONFIG1	CRS	CRS/LED3
30	LED0/ NWAYEN I	LED0	LED0
31	LED1/ SPEED	LED1	LED1
32	RST#	RST_N	RST_N

6 DP83826A のストラップ構成

6.1 ブートストラップ構成

以下の表に、BASIC モードでの DP83826A ストラップ構成の概要を示します。前のサブセクションで特に記述のない限り、KSZ8081MNX/RNB のストラップ構成は類似しています。この表とブートストラップ構成の詳細については、[DP83826A のデータシート](#)を参照してください。

表 6-1. PHY アドレス ストラップ表

ピン名	ストラップ名	ピン番号	デフォルト	モード	機能
RX_D3	Strap7	13	1		PHY_ADD0
				0	0
				1	1
RX_D2	Strap8	14	0		PHY_ADD1
				0	0
				1	1
RX_D1	Strap9	15	0		PHY_ADD2
				0	0
				1	1

表 6-2. MAC モード選択ストラップ表

ピン名	ストラップ名	ピン番号	デフォルト	ストラップ 10	ストラップ 4	機能
COL	Strap4	28	0	0	0	MII MAC モード
				0	1	RMII リーダー モード
				1	1	RMII フォロワ モード
CRS	Strap3	29	0	予約済み		
RX_DV	Strap10	18	0			

表 6-3. オートネゴシエーション ストラップ表

ピン名	ストラップ名	ピン番号	デフォルト	モード	機能
LED0	Strap2	30	1	0	オートネゴシエーション ディスエーブル
				1	オートネゴシエーション イネーブル

表 6-4. スピード ストラップ表

ピン名	ストラップ名	ピン番号	デフォルト	モード	機能
LED1	Strap1	31	1	0	速度 10M
				1	速度 100M

表 6-5. 全二重 / 半二重表

ピン名	ストラップ名	ピン番号	デフォルト	モード	機能
RX_D0	Strap0	16	1	0	全二重
				1	半二重

表 6-6. MII 絶縁ブートストラップ

ピン名	ストラップ名	ピン番号	デフォルト	モード	機能
RX_ER	Strap6	20	0	0	MII 絶縁ディスエーブル
				1	MII 絶縁イネーブル

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated