参考資料

Application Note

BQ2575x ファミリ用 MOSFET セレクション ガイド

Nancy Hidalgo, Ethan Galloway

概要

このアプリケーション ノートは、BQ2575x デバイス ファミリで使用するスイッチング MOSFET を選択する際にエンジニアを支援するとともに、MOSFET による電力損失の原因を理解することを目的としています。使用中の MOSFET は、システム全体の効率において大きな役割を果たします。MOSFET の選択は、スイッチング周波数、出力電流、出力電圧、入力電圧などのシステム パラメータに大きく依存します。

目次

1 はじめに.....2
2 降圧と昇圧の各充電器での MOSFET の電力損失.....3
2.1 降圧モードの損失.....3
2.2 昇圧モードの損失.....5
2.3 FET 損失の考えをまとめます.....6
3 ザイン カリキュレータ を使用した MOSFET の評価.....6
3.1 デザイン カリキュレータ パラメータと MOSFET データ シートのパラメータの関連付け.....7
3.2 設計カリキュレータ MOSFET の比較例.....8
4 BOM 評価.....9
5 まとめ.....12
6 参考資料.....13

商標

すべての商標は、それぞれの所有者に帰属します。

Copyright © 2025 Texas Instruments Incorporated

1 はじめに

グリッド (電力網)、自動車業界、IoT (モノのインターネット) の普及が続く中で、現在の多くのシステムで効率的な電力変換がますます重要性を増しています。

BQ2575x ファミリのデバイスは、リチウムイオンおよび LiFePO4 バッテリ用の一連の充電コントローラです。このファミリは、このアプリケーション ノートの発行時点で、BQ25750、BQ25756、BQ25756E、BQ25758、BQ25758A、BQ25758S の各デバイスで構成されています。これらのデバイスは、バッテリ充電または DC/DC 変換向けに効率的な降圧または昇降圧トポロジを設計するために使用できます。図 1-1 に、BQ25756 充電コントローラを使用した充電器システムの例を示します。



図 1-1. BQ25756 デバイスを使用したアプリケーション システム例

このアプリケーション ノートは、これらのデバイスと組み合わせて使用する外付け MOSFET の選択についてのガイドです。これは、によって実現されます

- この種のチャージャ システムでの損失が発生する原因を説明できます。
- 通常は MOSFET データ シートに記載されている重要なパラメータを分析する。
- BQ2575x デバイスの設計カリキュレータの使用方法について解説しています。
- BQ2575x デバイス ファミリを使用してテスト済みの各種 BOM (部品表) を検討することができます。

Copyright © 2025 Texas Instruments Incorporated

2 降圧と昇圧の各充電器での MOSFET の電力損失

スイッチ モード コンバータの場合、総損失は MOSFET 損失と、リアクティブ部品と誘導性部品の寄生抵抗によるものです。エネルギー蓄積素子の場合、各成分の等価直列抵抗による損失が発生します。このアプリケーション ノートでは、MOSFET の損失と、これらの損失に寄与するパラメータに注目します。参照しやすくするために図 2-1 は、MOSFET 寄生モデルを使用します。



図 2-1. MOSFET 寄生モデル

2.1 降圧モードの損失

降圧モードでは上側の FET は同期 FET、下側の FET は非同期 FET です。上側の FET の電力損失は、スイッチング損失と導通損失に分割でき、式 1 で表されます。

$$P_{top} = P_{con_top} + P_{sw_top} \tag{1}$$

MOSFET が静的にオンであることで、導通損失が発生します。

$$P_{con_top} = D \times {I_{L_RMS}}^2 \times R_{DS(on)_top} \tag{2}$$

$${I_{L_RMS}}^2 = {I_{L_DC}}^2 + \frac{{I_{ripple}}^2}{12} \tag{3}$$

スイッチング損失の原因は、FET のターンオンとターンオフ中の電流と電圧のオーバーラップ、寄生ゲート容量、FET に流入するゲート駆動損失です。

$$P_{sw_top} = P_{IV_top} + P_{Qoss_top} + P_{gate_top} \tag{4}$$

ここで、P_{IV_top} は電流と電圧のオーバーラップによる MOSFET の上側損失、P_{Qoss_top} は MOSFET の寄生出力容量による損失、P_{gate_top} はゲート駆動損失です。P_{IV_top} は、次の式で与えられます。

$$P_{IV_top} = 0.5V_{IN} \times I_{valley} \times t_{on} \times f_{sw} + 0.5V_{IN} \times I_{peak} \times t_{off} \times f_{sw} \tag{5}$$

$$I_{valley} = I_{L_DC} - 0.5I_{ripple} \tag{6}$$

$$I_{peak} = I_{L_DC} + 0.5I_{ripple} \tag{7}$$

ここで、I_{L_DC} は DC インダクタ電流、I_{ripple} はインダクタのピーク ツー ピーク リップル電流です。MOSFET のオンおよびオフ時間 t_{on} および t_{off} は以下の式で定義されます。

$$t_{on} = \frac{Q_{sw_top}}{I_{on}} \tag{8}$$

$$t_{off} = \frac{Q_{sw_top}}{I_{off}} \tag{9}$$

English Document: SLUAAX9
Copyright © 2025 Texas Instruments Incorporated

ここで、Q_{sw_top} は上側 FET のスイッチング電荷であり、式 10 を使用して近似できます。

$$Q_{sw_top} = Q_{GD_top} + Q_{GS_top} \quad (10)$$

および I_{on} と I_{off} は以下の式で定義されます。

$$I_{on} = \frac{V_{DRV_SUP} - V_{plt}}{R_{on}} \quad (11)$$

$$I_{off} = \frac{V_{plt}}{R_{off}} \quad (12)$$

ここで、V_{plt} はミラー プラトー電圧、V_{DRV_SUP} は MOSFET のゲート駆動電圧、R_{on} は総ターンオン ゲート抵抗、R_{off} ゲート駆動の総ターンオフ ゲート抵抗です。合計損失計算の次の項 P_{Qoss_top} は、式 13 で計算できます。

$$P_{Qoss_top} = 0.5 V_{IN} \times Q_{oss_total} \times f_{sw} \quad (13)$$

ここで、Q_{oss_total} は寄生出力の総電荷量です。

$$Q_{oss_total} = Q_{gd_top} + Q_{ds_top} + Q_{gd_bot} + Q_{ds_bot} \quad (14)$$

損失式の最後の項は、式 15 で計算できます。

$$P_{gate_top} = V_{IN} \times Q_{gate_top} \times f_{sw} \quad (15)$$

ここで、Q_{gate_top} 上側の MOSFET のゲート電荷、V_{IN} は入力電圧であり、MOSFET のゲート駆動電圧ではありません。これには、充電コントローラの内部 LDO により生成される損失を含めるためです。外部ゲート駆動電圧が供給される場合、LDO の損失を回避するため、式 16 は、代わりに使用できます。

$$P_{gate_top} = V_{DRV_SUP} \times Q_{gate_top} \times f_{sw} \quad (16)$$

下側 MOSFET の損失は、導通損失とスイッチング損失で構成されます。

$$P_{bottom} = P_{con_bottom} + P_{sw_bottom} \quad (17)$$

導通損失は、式 18 で上側の FET と同様の降圧モードでの損失を定義できます。

$$P_{con_bottom} = \left(1 - D\right) \times {I_{L_RMS}}^2 \times R_{DS_ON_bottom} \quad (18)$$

ここで、D はデューティ サイクル、I_{L_RMS} はインダクタを流れる RMS 電流です。導通損失を最小限に抑えるには、R_{DS_ON} を小さくする必要があります。損失計算の次および最終項、スイッチング損失は式 19 で計算できます。

$$P_{sw_bottom} = P_{RR_bottom} + P_{dead_bottom} + P_{gate_bottom} \quad (19)$$

P_{RR_bottom} 項は MOSFET の逆方向回復電荷による損失であり、P_{dead_bottom} はデッド タイム中のボディ ダイオードの導通損失による損失、P_{gate_bottom} はゲート駆動損失です。各項は、次の式で導くことができます。

$$P_{RR_bottom} = V_{IN} \times Q_{rr} \times f_{sw} \quad (20)$$

$$P_{dead_bottom} = V_{SD} \times I_{valley} \times f_{sw} \times t_{dead_rise} + V_{SD} \times I_{peak} \times f_{sw} \times t_{dead_fall} \quad (21)$$

$$P_{gate_bottom} = V_{IN} \times Q_{gate_bottom} \times f_{sw} \quad (22)$$

Copyright © 2025 Texas Instruments Incorporated

Q_{gate_bottom} は下側 MOSFET のゲート電荷、V_{SD} はボディ ダイオードの順方向電圧、V_{IN} は MOSFET のゲート駆動電圧ではなく入力電圧です。これには、本デバイスの内部 LDO により生成される損失が含まれます。外部ゲート ドライブ電圧が供給される場合は、式 23 は、代わりにを使用できます。

$$P_{gate_bottom} = V_{DRV_SUP} \times Q_{gate_bottom} \times f_{sw} \quad (23)$$

2.2 昇圧モードの損失

昇圧モードでは、上側の FET は非同期で下側の FET は同期しています。上側と下側の FET の総電力損失は、次の式を使用して、降圧モードと同じ方法で決定できます。

$$P_{top} = P_{con_top} + P_{sw_top} \quad (24)$$

$$P_{bottom} = P_{con_bottom} + P_{sw_bottom} \quad (25)$$

上側の FET の導通損失は、降圧モード損失に似ています。

$$P_{con_top} = \left(1 - D\right) \times {I_{L_RMS}}^2 \times R_{DS(on)_top} \quad (26)$$

$${I_{L_RMS}}^2 = {I_{L_DC}}^2 + \frac{{I_{ripple}}^2}{12} \quad (27)$$

昇圧モードでは、上側の FET に逆回復電荷、デッド タイム、ゲート容量による損失があります。

$$P_{sw_top} = P_{RR_top} + P_{dead_top} + P_{gate_top} \quad (28)$$

デザイン カリキュレータ パラメータと MOSFET データ シートのパラメータの関連付け

$$P_{RR_top} = V_{IN} \times Q_{rr} \times f_{sw} \quad (29)$$

$$P_{dead_top} = V_{SD} \times I_{valley} \times f_{sw} \times t_{dead_rise} + V_{SD} \times I_{peak} \times f_{sw} \times t_{dead_fall} \quad (30)$$

$$P_{gate_top} = V_{IN} \times Q_{gate_top} \times f_{sw} \quad (31)$$

前述のとおり、外部ゲート ドライブ電圧が供給される場合は、代わりに次の式を使用できます。

$$P_{gate_top} = V_{DRV_SUP} \times Q_{gate_top} \times f_{sw} \quad (32)$$

下側 FET の損失は、同期整流降圧 FET の損失とほぼ同じです。

$$P_{con_bottom} = D \times {I_{L_RMS}}^2 \times R_{DS(on)_bottom} \quad (33)$$

$${I_{L_RMS}}^2 = {I_{L_DC}}^2 + {{I_{ripple}}^2}/{12} \quad (34)$$

スイッチング損失の原因は、FET のターンオンとターンオフ中の電流と電圧のオーバーラップ、寄生ゲート容量、FET に流入するゲート駆動損失です。

$$P_{sw_bottom} = P_{IV_bottom} + P_{Qoss_bottom} + P_{gate_bottom} \quad (35)$$

ここで、P_{IV_top} は電流と電圧のオーバーラップによる MOSFET の上側損失、P_{Qoss_top} は MOSFET の寄生出力容量による損失、P_{gate_top} はゲート駆動損失です。P_{IV_top} は、次の式で与えられます。

$$P_{IV_bottom} = 0.5 V_{IN} \times I_{valley} \times t_{on} \times f_{sw} + 0.5 V_{IN} \times I_{peak} \times t_{off} \times f_{sw} \quad (36)$$

I_{Valley}、I_{Peak}、t_{on} および t_{off} の計算は、降圧モードと同じです。

Copyright © 2025 Texas Instruments Incorporated

2.3 FET 損失の考えをまとめます

これらの式で推測できるように、充電電流が小さい場合、スイッチング損失が支配的になります。電流が増加すると、導通損失も増加し、導通損失もこの式の支配的な損失項となります。効率的な FET を選択するには、充電器のスイッチング周波数と平均充電電流に依存します。

また、スイッチ ノードの容量を、次のように制限することを推奨します。

$$C_{sw}(nF) < \frac{160}{V_{in}} \quad (37)$$

V_{IN} が 60V の場合、スイッチノードの合計容量 (C_{sw}) は 2.67nF 未満にすることを推奨します。これによりスイッチング損失を低減でき、適切なデバイス機能を実現するための要件となります。

参照しやすいように、R_{on} および R_{off} という BQ2575X のゲートドライバ抵抗とデッド タイム (t_{dead_time})をに表 2-1 示します。デッド タイムは 45ns、75ns、105ns、135ns に調整できます。

表 2-1. BQ2575X IC のゲートドライバ特性

パラメータ	標準値
R_{on}	3.4 Ω
R_{off}	1.0 Ω
t_{dead_time} (両側)	45ns

3 ザイン カリキュレータ を使用した MOSFET の評価

BQ25756 ザイン カリキュレータ は、BQ2575X ファミリのすべてのデバイスで使用できます。このカリキュレータは、抵抗のプログラミング、IC の設定、BOM (部品表) 選定プロセスに役立ちます。このカリキュレータは、動作条件、BOM (部品表) 、システム要件に関するユーザー入力を受け取り、電力損失と効率を推定することもできます。このカリキュレータは、磁気コアの損失や銅配線での損失など、他の要因による電力損失を考慮していないことに注意してください。効率カリキュレータは、ある FET と別の FET を比較するのに最適です。

また、このカリキュレータにはサーミスタ認証タブが付属しており、さまざまな温度充電ウィンドウで、温度の立ち下がりと立ち上がりの各スレッショルドに関する最小/代表値/最大値を推定できます。このタブを使用して、関心のあるアプリケーションに合わせてサーミスタを選択することもできますが、このセクションではカリキュレータの電力損失/効率タブに注目します。

この計算機を使用するには、循環参照に関する警告を無視し、黄色のセルを入力します。赤いタブが付いたセルには、隣接するセルに関する追加情報が含まれます。赤いセルは、問題を引き起こす可能性のあるセルを強調しています。デザイン カリキュレータの黄色のセルすべてを記入した後、効率/電力損失アナライザ セクションを使用して、2 個の MOSFET の効率、センス抵抗の損失、電力損失をプロットできます。

図 3-1 は、入力電圧の最大値が動作範囲外であることを示しています。その結果、テキストは赤になります。カーソルが赤いタブにカーソルを合わせると、説明テキストが表示されます。



図 3-1. BQ2575x ザイン カリキュレータの例

Copyright © 2025 Texas Instruments Incorporated

3.1 デザイン カリキュレータ パラメータと MOSFET データ シートのパラメータの関連付け

このセクションでは、MOSFET のデータ シートで一般的に表示されるデバイス パラメータを、設計カリキュレータに含まれているパラメータに関連付けることを目的としています。データ シートにパラメータが記載されていない場合は、デバイスのメーカーに問い合わせてください。

ここに示すパラメータは、設計カリキュレータを使用するために必要な入力です。これらのパラメータは、降圧位相のスイッチング MOSFET と昇圧位相のスイッチング MOSFET について同じです。

Custom Power MOSFETs

Custom MOSFET

Buck-Leg Power MOSFETs (Q_1, Q_2)

	Hi-side	Low-side	
On-State Resistance V_{gs} = 4.5 V, $R_{DS(on)}$	8.6	8.6	mΩ
On-State Resistance V_{gs} = 10 V, $R_{DS(on)}$	5.7	5.7	mΩ
On-State Resistance V_{gs} = Custom Voltage, $R_{DS(on)}$	4.9	4.9	mΩ
Total Gate Charge Vgs = 4.5 V, Q_G	7.3	7.3	nC
Total Gate Charge Vgs = 10 V, Q_G	15	15	nC
Total Gate Charge Vgs = Custom Voltage, Q_G	17	17	nC
Gate-Drain Charge, Q_{GD}	2.9	2.9	nC
Gate-Source Charge, Q_{GS}	3.3	3.3	nC
Output Charge, Q_{OSS}	36	36	nC
Gate Resistance, R_G	1.5	1.5	Ω
Transconductance, g_{FS}	100	100	S
Gate-Source Threshold Voltage, V_{TH}	4	4	V
Diode Forward Voltage, V_{SD}	0.8	0.8	V
Reverse Recovery Charge, Q_{RR}		63	nC
Thermal Resistance, θ_{JA}	50	50	°C/W

図 3-2. BQ2575x 設計カリキュレータの MOSFET パラメータ入力

設計カリキュレータの最初のパラメータは、オン状態抵抗 ($R_{DS(on)}$) です。これは、MOSFET がオンになっているときのドレイン ソース端子間の抵抗です。このカリキュレータでは、4.5V および 10V での $R_{DS(on)}$ を求めます。$R_{DS(on)}$ は通常、データ シートに電気的特性セクション、または V_{gs} と $R_{DS(on)}$ をプロットしたグラフで記載されています。

総ゲート電荷量 (Q_G) とは、MOSFET の実際のゲート電圧が駆動電圧と一致するように、ゲート容量をオンにするのに必要な電荷 (クーロン単位) を指します。これは、スイッチング電荷とは異なります。Q_G は通常、MOSFET のデータ シートに記載されています。通常、ゲート ドレイン電荷 (Q_{GD}) とゲート ソース間電荷 (Q_{GS}) も提供されます。出力電荷 Q_{OSS} は 式 38 で定義されます。

$$Q_{oss} = \int_0^{V_{DS}} C_{oss}\left(v\right)dv \tag{38}$$

内部ゲート抵抗 R_G は、図 2-1 に示すように、MOSFET ゲートと直列の抵抗を使用してモデル化できます。

トランスコンダクタンス (g_{fs}) は、MOSFET の小信号ゲインを意味します。スレッショルド電圧 (V_{TH}) とは、mosfet がアクティブ領域に入り、ドレイン ソース端子とソース端子の間で電流を伝導する電圧です。通常、これらのパラメータはどちらも MOSFET のデータ シートに記載されています。

ダイオード順方向電圧 (V_{SD}) は、MOSFET のボディ ダイオードが順バイアスされたときの、ドレインおよびソース端子間での電圧降下です。

逆方向回復電荷 (Q_{RR}) は、ボディ ダイオードに蓄積される電荷であり、ボディ ダイオードが逆バイアス方向の電流の流れを阻止できる前に放電する必要があります。

熱抵抗は、MOSFET の熱性能の測定値です。熱抵抗が大きいほど、特定の消費電力に対する MOSFET の温度変化は大きくなります。

Copyright © 2025 Texas Instruments Incorporated

3.2 設計カリキュレータ MOSFET の比較例

例としては、ここで設計カリキュレータを使用して、TI の推奨 MOSFET、SiR680LDP、カスタム MOSFET として SiR880BDP を比較します。この例では、両方に対して次の動作条件が使用されています。

他のすべての入力パラメータはデフォルトのままになります。

表 3-1. 設計カリキュレータの動作条件例

パラメータ	値
V_{IN} (最小値)	5V
V_{IN} (公称値)	10V
V_{IN} (最大値)	50V
V_{BAT}	21V
V_{ext_drv}	10V
I_{out}	8A
f_{sw}	200kHz
R_{fsw}	200kΩ
I_{SAT}	19A
選択したインダクタンス、L	10µH
選択したインダクタ DCR	12mΩ

その結果、これらの動作条件により、効率と電力損失のグラフが次のようになります。

黄色のセルを入力した後、カリキュレータはこれらのグラフをプロットできます。プロット 1 は推奨 SiR680LDP、プロット 2 は SiR880BDP です。



図 3-3. MOSFET の比較用に設計カリキュレータの効率と損失のグラフ

この例では、SiR880BDP MOSFET (プロット 2 で示した) は、ゲート容量と出力容量が小さいため、軽負荷で効率が高くなります。容量が小さいほど、スイッチング損失が小さくなります。負荷が大きくなると、導通損失はスイッチング損失より大きくなり、$R_{DS(ON)}$ が小さくなるため、SiR680LDP がより効率的になります。

Copyright © 2025 Texas Instruments Incorporated

4 BOM 評価

効率性と損失について、いくつかの BOM が評価されています。それぞれは、BQ2575x デバイス ファミリを使用して効率的なシステムを設計できることを意味します。表 4-1 に、各 BOM の最高効率の概要を示します。

動作条件は、出力電流、バス電圧、スイッチング周波数、入力電圧、外部ゲートドライブ電圧を示しています。

表 4-1. BOM のまとめ

BOM 番号	MOSFET の主要な特性 ($R_{DS(ON)}$、電圧定格)	スイッチング周波数	インダクタの特性
1	SiR880BDP MOSFET (BVdss = 80V、Vgs = 10、id = 10 の場合、$R_{DS(ON)}$ = 5.3mΩ)	450kHz	CMLB135T - 100ms インダクタ (L = 10uH、DCR = 22mΩ)
2	AON6380 MOSFET (BVdss = 30V、$R_{DS(ON)}$ (Vgs = 10V、Id = 20A) = 5.6mohm)	600kHz	HCM1103-2R2-R インダクタ (L = 2.2uH、DCR = 8.4mΩ)
3	SiR680LDP MOSFET (BVdss=80V、$R_{DS(ON)}$ = 2.33mohm)	250kHz	SRP1050Wa-100M インダクタ (L = 10uH、DCR = 23mΩ)
4	SiR188LDP MOSFET (BVdss=60V、$R_{DS(ON)}$ = 3.1mohm)	350kHz	CMLB135T-6RBMS インダクタ (L = 6.8uH、DCR = 15mΩ)
5	SiR880BDP MOSFET (BVdss = 80V、Vgs = 10、id = 10 の場合、$R_{DS(ON)}$ = 5.3mohm)	450kHz	IHLP6767GZER150M01 インダクタ (L = 15uH、18.8mΩ)

以下のグラフは、これらの BOM それぞれの効率と損失を示しています。

図 4-1 と図 4-2 において、効率は V_{IN} が V_{OUT} にほぼ等しいときに最も高くなります。V_{IN} と V_{OUT} に大きな差があると、デューティ サイクルが減少し、チャージャが動作しやすくなります。昇降圧モードは、降圧位相と昇圧フェーズが低いデューティ サイクルで動作し、スイッチング損失が最小限に抑えられるため、最も効率的なモードです。

図 4-2 では、BOM1 は BQ25758BOM と同じであり、BOM1 は USB-EPR 電圧の全範囲をカバーできます。

図 4-3 で、BOM2 は 100W の PD と組み合わせて動作し、部品を狭い面積に搭載するように設計されています。



図 4-1. V_{IN} = 48V での BOM1 の効率と損失



図 4-2. V_{IN} = 20V での BOM1 の効率と損失

English Document: SLUAAX9
Copyright © 2025 Texas Instruments Incorporated



図 4-3. V_{IN}=20V での BOM2

図 4-4 では、BOM3 は 12V $LiFePO_4$ バッテリと動作する車載アプリケーション向けに設計されています。

図 4-5 で、BOM4 は 140W PD 充電で動作するように設計されています。このグラフでは、BOM4 が 7V という外部ゲートドライブ電源を使用しています。

図 4-6 では、BOM5 は、48V $LiFePO_4$ バッテリを搭載した車載アプリケーション向けの設計を採用しています。



図 4-4. BOM3 の効率グラフ (V_{IN} = 12V)



図 4-5. BOM4 の効率グラフ (V_{IN} = 20V)



図 4-6. BOM5 の効率 (V_{IN} = 48V)

ここで重要なことは、最終アプリケーションが動作条件と BOM の選択を通知できることです。VIN が VOUT に近いときに最高の効率を実現します。これらの決定は、システム全体の効率を大きく左右します。

Copyright © 2025 Texas Instruments Incorporated

次に、さまざまなゲート駆動電圧をより詳細に検討します。ここで、入力電圧、出力電圧、BOM が同じで、ゲートドライブ電圧が異なる複数の事例を比較します。



図 4-7. BOM2、V_{IN} = 20V、V_{OUT} = 15V

なお、本デバイスは、スイッチング コンバータのゲート駆動電圧を供給する LDO を内蔵しています。外部ドライブを使用すると、内部 LDO である REGN に起因する損失が除去されます。入力電圧が高いほど、LDO 損失は大きくなります。この効果は上の図で観察できます。

グラフを読みやすくするために、図 4-8 はゲートドライブ電源を 5A のみで比較しています。



図 4-8. V_{IN} = 20V、V_{OUT} = 15V、I_{CHG} = 5A での BOM2

この場合、7V はスイッチング損失と導通損失が小さい電圧であることがわかりました。10V の場合は、スイッチング損失が大きくなり、FET の導通が減少するとオフセットされます。図 4-9 に、7V の外部ゲートドライブによる効率の向上を示します。

Copyright © 2025 Texas Instruments Incorporated



図 4-9. V_{IN} = 20V、V_{DRV_SUP} = 7 の組み合わせで の BOM2

5 まとめ

BQ2575x デバイス ファミリを使用すると、多彩なアプリケーションに対応する効率的なチャージャ システムを製作できます。これらのシステムの効率は、システムの動作条件と BOM の選択 (特に MOSFET の選択) に応じて変化します。MOSFET のデータ シート パラメータ、特にゲート電荷パラメータと $R_{DS(ON)}$ を確認し、注意深く検討する必要があります。MOSFET を使用するとこれらのパラメータに影響を与える可能性があるため、スイッチング周波数、ゲートドライブ電圧、出力負荷のような動作条件も考慮する必要があります。

Copyright © 2025 Texas Instruments Incorporated

6 参考資料

1. テキサス インスツルメンツ、『GaN が救世主です!』第 1 部:『ボディ ダイオードの逆回復』、技術記事
2. テキサス インスツルメンツ、BQ25756: スタンドアロン/I²C 制御、1～14 セル双方 向昇降圧バッテリ充電コントローラ、データシート
3. テキサス インスツルメンツ、BQ25750:スタンドアロン /I²C 制御、1～14 セル双方向降圧バッテリ充電コントローラ (ダイレクト パワー パス制御付き)、データ シート
4. テキサス インスツルメンツ、BQ25758:I²C 制御、双方向昇降圧コントローラ (広電圧範囲対応)、データ シート
5. テキサス インスツルメンツ、『BQ25756-Design-CALC』、デザイン カリキュレータ
6. 『Vishay、パワー MOSFET の特性の測定』、アプリケーション ノート

Copyright © 2025 Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated