

## Application Note

## デマルチプレクサを適切に使用するためのモデリング、分析、およびヒント



Kelly Tian, Kameron Hill, Yang Wu

## 概要

アナログ マルチプレクサは通常双方向です。各チャネルの特性は双方向で非常に類似しているため、マルチプレクサをマルチプレクサまたはデマルチプレクサとして使用できます。多重化は、マルチチャネル信号の非同期データ収集、ステータスの読み取り、ポーリング システムの監視など、さまざまなアプリケーションで一般的に使用されています。多重化アプリケーションの場合、選択されていない (OFF) チャネルは共通端子に接続されず、マルチプレクサ後のシグナル コンディショニング回路から自然に絶縁されます。ただし、多重分離アプリケーションでは、出力チャネルは常にマルチプレクサの後の信号コンディショニング回路に接続されます。オフ チャネルでは、出力チャネルが正しく扱われない場合に、不要な電圧を検出できます。

このアプリケーション ノートでは、まず、[CD405xB CMOS シングル 8 チャネル アナログ マルチプレクサまたはデマルチプレクサ \(ロジックレベル変換付き\)](#) をベースにしたソーラー システムにおける多重分離アプリケーションの例を示し、データシートではチャネルの不要な電圧の問題を示しています。次に、根本原因の分析を支援するために、オフチャネルの等価モデルが構築されます。最後に、エンジニアがデマルチプレクサを適切に使用できるように、設計と測定に関するヒントについて説明します。

## 目次

1 はじめに.....	2
1.1 太陽系における多重分離アプリケーションの例.....	2
1.2 オフ チャネルでの望ましくない電圧の問題.....	4
2 オフ チャネル モデル解析.....	5
2.1 チャネル構造.....	6
2.2 等価抵抗モデル.....	9
3 チャネル出力電圧をグランドに固定.....	10
3.1 プルダウン抵抗.....	11
3.2 プルダウン コンデンサ.....	13
3.3 1 個のスイッチ付きブリーダ抵抗.....	14
4 試験 / 測定機器.....	16
4.1 測定に関する検討事項.....	16
4.2 テスト結果.....	17
5 まとめ.....	19
6 参考資料.....	20

## 商標

すべての商標は、それぞれの所有者に帰属します。

## 1 はじめに

テキサス インストルメンツは、広範なアナログスイッチとマルチプレクサ製品ラインアップを提供しています。汎用アナログマルチプレクサ **CD405xB** はデジタル制御のアナログ スイッチです。これは双方向であり、各チャンネルは双方向で非常に類似した特性を持つため、デマルチプレクサとしても使用できます。

これらのデバイスをマルチプレクサとして使用する場合、チャンネルの **IN** 端子または **OUT** 端子が入力となり、デマルチプレクサとして使用する場合はその逆になります。図 1-1 に示すように、多重化アプリケーションでは、選択されていない (**OFF**) チャンネルは共通端子に接続されておらず、マルチプレクサ後の信号コンディショニング回路から自然に絶縁されています。ただし、多重分離アプリケーションでは、出力チャンネルは常にマルチプレクサの後の信号コンディショニング回路に接続されます。出力チャンネルが正しく取り扱われない場合、オフ チャンネルで望ましくない電圧が発生する可能性があります。




図 1-1. 代表的なマルチプレクサおよびデマルチプレクサ アプリケーション

### 1.1 太陽系における多重分離アプリケーションの例

デマルチプレクサ アプリケーションの例の 1 つは、これを信号セグメンテーション処理用にゲインが異なるアンプと組み合わせることで使用することです。図 1-2 に、太陽光発電所でのスマートコンバイナ ボックス (PV ストリーム ボックスとも呼ばれます) のアプリケーション シナリオを示します。スマートコンバイナ ボックスは、中央 / 大規模 PV グリッド接続型発電システムで、セントラル インバータと組み合わせて使用します。PV ストリングとインバータの間の接続ラインの数を減らしてメンテナンスを容易にし信頼性を向上させるために、PV ストリングとインバータの間にスマートコンテナ ボックスを追加することができます。機能の 1 つは、電流トランスデューサ (CT) またはホール電流センサから通常発生するマルチチャンネル ストリング電流を監視することです。

電流センサは通常、0 ~ 約 5V の出力電圧、または最大 12V までの電圧を供給します。一方、マイクロコントローラ (MCU) の推奨 ADC フルスケール範囲 (FSR) は、通常は 0 約 3V です。したがって、ADC に接続する前にサンプリング信号を減衰させるため、ゲインが 1 未満のアンプが必要です。また、電流センサは通常、低電流測定の場合、高電流測定の場合と比べて精度がはるかに低いことも事実です。また、シグナル コンディショニング回路のシステム誤差やノイズ ( $V_{os}$  やアンプのドリフトなど) を完全に回避することはできません。低電流の測定精度を比較的高くするためには、小電流信号の減衰は望ましくありません。それに反して、バッファまたは増幅が好まれます。このため、同じフロントエンド センサから異なる振幅電流信号を受け取る場合、異なるバックエンド シグナル コンディショニング回路が必要になります。これにより、図 1-3 に示すデマルチプレクサを使用した信号セグメンテーション処理の例になります。




図 1-2. 太陽光発電所のスマートコンバイナボックスのアプリケーションシナリオ




図 1-3. デマルチプレクサを使用した信号セグメンテーション処理の例

## 1.2 オフ チャネルでの望ましくない電圧の問題

図 1-4 に、CD4053B などのデマルチプレクサの代表的なアプリケーション回路を示します。オンおよびオフチャネル出力は両方ともユニティゲインバッファの入力に直接接続されています。オンチャネルの場合、オン抵抗が存在するため、出力の電圧が入力よりわずかに低くなる場合があります。オフチャネルでは、電圧が入力からブロックされていますが、電源から出力へのリークパスが依然として存在し、これを大きな抵抗としてモデル化できます。セクション 2.1 と セクション 2.2 は、チャネルがオフのときデマルチプレクサ内部で何が行われるかについて詳細に説明します。




図 1-4. CD4053B の Demux としてのアプリケーション回路

一方、ユニティゲインバッファ (OP アンプ) の入力抵抗はかなり大きいです。バッファの入力をチャネルの出力に直接接続する場合、チャネルリークパスの抵抗とバッファの入力抵抗が電圧分圧ネットワークを形成することができます。したがって、オフチャネル出力にゼロ以外の電圧が検出され、チャネルからオペアンプに向かって流れる電流はオフチャネルのリーク電流と呼ばれます。検出された電圧は不要です。これは次のシグナルコンディショニング回路に渡され、MCU が認識できるためです。

また、試験装置が正しく設定されていないと、そのような電圧を測定できない可能性があります。図 1-5 に、一般的な電圧読み取りの問題を示します。この場合は、マルチメータとオシロスコープの両方を使用して、オフチャネルの出力電圧を測定します。マルチメータの読み取り値は約 1V で、オシロスコープの読み取り値はほぼ 0V です。これは、どの測定値が正しいかを判断するために混乱しています。実際、異なる測定値の原因は、これら 2 つの機器の異なる入力抵抗にあります。セクション 4.1 に、測定に関する考慮事項の詳細を示します。




図 1-5. デマルチプレクサ オフチャネル出力での電圧読み取り問題

## 2 オフチャネルモデル解析

アナログ マルチプレクサまたはデマルチプレクサは、基本的にスイッチの組み合わせです。CD4053B の設計は、伝送ゲートスイッチをベースにしています。図 2-1 に示すように、N チャネルトランジスタと P チャネルトランジスタは並列に接続され、リバーズ ロジックで制御されるため、トランジスタを同時にオン/オフできます。このような構造が使用されるのは、図 2-2 に示すように、並列オン抵抗が個々のトランジスタのオン抵抗よりもはるかに平坦であるためです。詳細については、『適切なテキサス インスツルメンツ信号スイッチの選択』、アプリケーション ノートを参照してください。




図 2-1. トランスミッション ゲートスイッチ




図 2-2. 並列 n/p チャネル FET スwitch のオン状態抵抗と入力電圧との関係

## 2.1 チャネル構造

図 2-3 に、CD4053B などの代表的なチャネル構造を示します。NMOS パスは、より平坦なオン抵抗を実現するために、送信ゲートスイッチのように PMOS パスと並列に配置します。NMOS パスを構成するために 2 つのバックツーバック NMOS トランジスタを使用し、トランジスタペアの中間点と VSS の間にもう 1 つのスイッチ SW を接続します。チャネルがオンのとき、トランジスタがオンで、SW がオフになり、電圧信号が入力から出力に伝達されます。チャネルがオフのときはトランジスタがオフになり、SW がオンになり、中間の電圧は VSS にプルダウンされます。





図 2-3. CD4053B のチャネル構造

図 2-3 の PMOS パスは、NMOS パスと同様に動作します。また、ESD ダイオードは IO ピンに配置され、過電圧イベント発生時に出力電圧範囲をクランプして VDD と VSS の間に維持します。

入力が DC 電圧であると仮定し、図 1-5 の例です。オフ状態トランジスタと ESD ダイオードはどちらもあまりオフではないため、トランジスタとダイオードを経由して出力負荷に流れるリーク電流は少量です。オフチャネルリーク電流パスを図 2-4 に示します。



- OFF-channel leakage current paths:
- (1) OUTPUT → NMOS → SW → VSS
  - (2) VDD → SW → PMOS → OUTPUT
  - (3) VDD → ESD diode → OUTPUT
  - (4) OUTPUT → ESD diode → VSS
  - (5) INPUT → NMOS → SW → VSS
  - (6) VDD → SW → PMOS → INPUT
  - (7) VDD → ESD diode → INPUT
  - (8) INPUT → ESD diode → VSS

図 2-4. オフチャネルのリーク電流パス

上述のように、チャネルがオフのとき、SW はオンになり、VSS へのリーク電流をシンクします。SW のオン状態の抵抗は NMOS トランジスタのオフ状態抵抗よりもはるかに小さいため、入力側からのリーク電流のほとんどは、出力ではなく VSS に流れます。同様に、PMOS パスの場合、リーク電流ループは入力と出力の間ではなく入力と VDD の間に形成されます。つまり、図 2-3 でのチャネル構造は、入力から出力へのリークパス (5) (6) (7) (8) をほぼブロックします。

それ以外の出力リークパス (1) (2) (3) (4) では、電流は VDD からソースされるか、VSS からシンクされます。ソース電流とシンク電流は逆方向に流れ、互いに打ち消し合い、出力負荷に流れるリーク電流を非常に低く抑えます。

また、すべてのマルチプレクサチャネル構造に入力から出力へのリークブロッキング機能があるわけではありません。図 2-5 でのチャネル構造を例に説明します。




図 2-5. 入力から出力へのリークブロッキング機能なしのチャネル構造

この構造には、入力リーク電流を VDD/VSS に導く追加のスイッチ パスはありません。オフチャネルリーク電流パスを [図 2-6](#) に示します。




図 2-6. 入力から出力へのリーク電流のあるオフチャネルリーク電流パス

NMOS のオフ状態抵抗は、入力から出力にリーク電流が流れるパス (1) (2) を提供します。パス(3) (4) (5) (6) の他のリーク電流は、[図 2-4](#) と同様に反対方向にキャンセルされます。パス (1) (2) の漏れ電流は同じ方向に流れ、互いにキャンセルすることはできません。したがって、この構造の出力リーク電流が大きくなる可能性があります。

## 2.2 等価抵抗モデル

オフ状態リークを記述するために等価モデルを構築でき、理解と計算が容易になります。図 2-7 に示すように、オフ状態トランジスタと逆バイアスダイオードの両方は、大きな抵抗とみなすことができます。例えば、この場合の単純化のために回路抵抗は無視される。




図 2-7. 複数のトランジスタとダイオードを抵抗へ置き換えます

出力側では、入力からのリーク電流のほとんどはトランジスタの中間点によってシンクされるため、出力には確認できません。したがって、入力にリンクされたパスは、図 2-8 のように除去できます。




図 2-8. 入力にリンクされたリークパスの削除

同じピン (VDD/VSS) にリンクされたパスを結合でき、最終的な等価抵抗モデルを図 2-9 に示します。




図 2-9. オフチャンネルの等価抵抗モデル

等価抵抗  $R_{off,up}$  および  $R_{off,down}$  の値を計算するには、それぞれ出力を VDD と VSS に接続し、出力から流れる電流を測定します。




図 2-10. 等価抵抗値の計算

$R_{off,up}$  および  $R_{off,down}$  の値は、次のように計算できます。

$$R_{off,up} = \frac{VDD - VSS}{|I_{O1}|} \quad (1)$$

$$R_{off,down} = \frac{VDD - VSS}{|I_{O2}|} \quad (2)$$

チャンネル構造が対称であるため、 $R_{off,up}$ 、および  $R_{off,down}$  が同じ程度であると合理的な仮定があります。たとえば、 $R_{off,up}$  が数十  $M\Omega$  である場合も、 $R_{off,down}$  は数十  $M\Omega$  であると仮定できます。

### 3 チャンネル出力電圧をグランドに固定

図 3-1 に示すように、オフチャンネルの出力電圧は VDD と VSS の間に任意の電圧レベルを印加することで定義できます (VDD より高い電圧または VSS より低い電圧の場合、VDD または VSS の ESD ダイオードで出力をクランプできます)。




図 3-1. オフ チャネルの出力電圧を定義します

出力電圧は、キルヒホッフの電流法則式を解くことで計算できます。

$$\frac{V_{DD} - V_{OUT}}{R_{off,up}} + \frac{V_{SS} - V_{OUT}}{R_{off,down}} = \frac{V_{OUT} - V_X}{R_X} \quad (3)$$

通常、不確定なオフ チャネル電圧をグランドに対して固定することを推奨します。これにより、MCU で不要な電圧を読み取ることができません。

このニーズを満たすために、次の 3 つの設計を提案します。

### 3.1 プルダウン抵抗

図 3-2 に示すように、プルダウン抵抗 R1 は出力に接続できます。




図 3-2. プルダウン抵抗

R1 の選択にはトレードオフが存在します。

両端の電圧がほぼゼロになるように、R1 は、オペアンプの入力抵抗と CD4053B のオフ抵抗よりもはるかに小さい値を選択する必要があります。

式 (3) はこれを証明するために使うことができます。VSS = 0 を仮定すると、この場合、V\_X = 0、R\_X = R1 || R\_in,amp、ここで、R\_in,amp はユニティ ゲイン バッファの入力抵抗です。式 3 は次のように書き換えることができます。

$$\frac{V_{DD} - V_{OUT}}{R_{off,up}} - \frac{V_{OUT}}{R_{off,down}} = \frac{V_{OUT}}{R1 \parallel R_{in,amp}} \quad (4)$$

$$V_{OUT} = V_{DD} \frac{R_{off,down} \parallel R1 \parallel R_{in,amp}}{R_{off,down} \parallel R1 \parallel R_{in,amp} + R_{off,up}} \quad (5)$$

R1 << R\_off,up、R\_off,down、R\_in,amp、アイテム R\_off,down || R1 || R\_in,amp ≈ R1、および:

$$V_{OUT} \approx V_{DD} \frac{R_1}{R_1 + R_{off,up}} = V_{DD} \frac{1}{1 + \frac{R_{off,up}}{R_1}} \approx 0 \quad (6)$$

式 6 を検証するには、 $R_1$  は  $R_{off,up}$ 、 $R_{off,down}$  および  $R_{in,amp}$  より少なくとも小さい必要があります。以下の段落では、オペアンプとマルチプレクサのデータシートを使用して、これらの値を計算します。

$R_{in,amp}$  は通常、同相電圧と入力バイアス電流で計算されます。

$$R_{in,amp} = \frac{\Delta V_{CM}}{\Delta I_B} \quad (7)$$

同相電圧と入力バイアス電流の関係は、データシートに記載しています。TLV9004 を例にします。




図 3-3.  $I_B$  および  $I_{os}$  と同相電圧との関係

$\Delta V_{CM} = 5.5V$ 、 $\Delta I_B \approx 0.9pA$ 、 $R_{in,amp}$  は  $6.1T\Omega$  と計算されます。したがって、 $R_1$  は  $610G\Omega$  未満とする必要があります。オフ抵抗  $R_{off,up}$  は式 1 で計算できます。

CD4053B の場合:

- データシートに記載されている  $I_{off}$  の標準値は  $0.3nA$  です ( $V_{DD} = 18V$ 、 $V_{EE} = V_{SS} = 0$ 、周囲温度 =  $25^\circ C$  の場合)。  $R_{off,up}$  は  $60G\Omega$  と計算されます。
- 最大値は  $1000nA$  です ( $V_{DD} = 18V$ 、 $V_{EE} = V_{SS} = 0$ 、周囲温度 =  $85^\circ C$ )。  $R_{off,up}$  は  $18M\Omega$  と計算されます。

$I_{off}$  の標準値を使用して計算すると、 $R_1$  は  $6G\Omega$  未満にする必要があります。  $I_{off}$  の最大値を使用して計算すると、 $R_1$  は  $1.8M\Omega$  未満にする必要があります。

適切な  $R_1$  値を選択するには、ここで 3 つの考慮事項を考慮します。

- $I_{off}$  の標準値では、温度変化を考慮に入れていないため、すべての状況では  $6G\Omega$  未満が適用されるとは限りません。
- $I_{off}$  の最大値は CD4051B にも適用されるため、 $1.8M\Omega$  未満は過大評価になります。これは、8 チャンネルのリーク電流の合計です。
- レイアウトの  $R_1$  の値が大きすぎると、回路がノイズや干渉の影響を受けやすくなります。

信頼性を高めるため、 $R_1$  は  $1M\Omega$  以下にすることを推奨します。

また、チャンネルがオンになったときに  $R_1$  の電圧が入力電圧とほぼ等しくなるように、 $R_1$  は十分に大きくする必要があります。図 3-4 はチャンネルがオンになっているときの信号伝送に対する  $R_1$  の影響をモデル化します。




図 3-4. チャンネルがオンのときのプルダウン抵抗の影響

$V_{SS} = 0$  と仮定すると、 $V_{OUT}$  は次のように記述できます。

$$V_{OUT} = V_{IN} \frac{R_1 \parallel R_{in,amp}}{R_1 \parallel R_{in,amp} + R_{ON}} \quad (8)$$

$R_1$  は通常、オペアンプの入力抵抗に比べて非常に小さいため、

$$V_{OUT} \approx V_{IN} \frac{R_1}{R_1 + R_{ON}} \quad (9)$$

前の式からわかるように、 $V_{OUT}$  は  $V_{IN}$  より小さいため、 $R_1$  が十分大きくない場合は、この影響を無視しない必要があります。入力信号の劣化が大きすぎることを避けるため、 $R_1$  は  $R_{ON}$  10 倍以上にする必要があります。

CD4053B の場合、データシートに記載されている  $R_{ON}$  の最大値は  $1300\Omega$  ( $V_{DD} = 5V$ ,  $V_{EE} = V_{SS} = 0$ , 周囲温度 =  $125^\circ\text{C}$ ) です。したがって、 $R_1$  には少なくとも  $10k\Omega$  が必要です。

合計すると、 $R_1$  の推奨値は  $10k\Omega$  から約  $1M\Omega$  までです。

### 3.2 プルダウン コンデンサ

理論的には、コンデンサは、DC 環境では、オフ チャンネル出力ノードをグラウンドまでプルダウンできません。これは、コンデンサの値にかかわらず、DC 信号に対して無限に大きいインピーダンスとみなされるためです。ただし、実際のテストでは、大容量コンデンサが出力電圧をプルダウンする働きがあります。




図 3-5. プルダウン コンデンサ

これは、コンデンサ製品の性能のために設計されていないためです。絶縁電極の間には少量の電流が流れるため、実際のコンデンサの抵抗値は有限です。この抵抗値を「絶縁抵抗」と呼びます。




図 3-6. 実世界のコンデンサ モデル

絶縁抵抗は、コンデンサのデータシートを参照して計算できます。例として TDK のコンデンサを考えてみましょう。TDK [プロダクト センター](#)によると、定格電圧 6.3 ~ 16V のコンデンサの絶縁抵抗は  $10\text{G}\Omega$  と  $100\text{M}\Omega \cdot \mu\text{F}$  の小さい値です。 $1\mu\text{F}$  の容量の場合、このコンデンサの並列抵抗は  $100\text{M}\Omega$  です。これは、[セクション 3.1](#) で計算されたオフ チャネル等価抵抗の標準値に比べて十分小さいため、出力電圧がグランドにプルダウンされる可能性があります。

さらに、このコンデンサは 50Hz ノイズなどの回路で結合される AC 干渉も低減できます。

この設計は、DC 入力シナリオで適切に動作します。AC 入力では、容量のリアクタンスも考慮する必要がありますが、これはこのアプリケーション ノートでは説明していません。

### 3.3 1 個のスイッチ付きブリーダ抵抗

[セクション 3.1](#) に示すプルダウン抵抗値の選択トレードオフを回避するため、[図 3-7](#) に示すように、スイッチを抵抗と直列に追加できます。




図 3-7. 1 個のスイッチ付きブリーダ抵抗

スイッチ SW1 は、デマルチプレクサのチャンネル選択信号によって制御できます。

- このチャンネルがオフのとき、SW1 がオンになり、プルダウン抵抗 R1 が回路に接続されています。その場合、R1 を使用して出力電圧をグランドに固定できます。
- このチャンネルがオンのとき、SW1 はオフになり、R1 が回路に接続されないようにパスをブロックします。オペアンプの入力抵抗は非常に大きいため、入力電圧信号を損失の少ないオペアンプに伝達できます。




図 3-8. SW1 の制御方式

詳細については、アプリケーション ブリーフ『高入力インピーダンス オペアンプ付きマルチプレクサを使用する際の電圧読み取り誤差の防止方法』を参照してください。

## 4 試験 / 測定機器

### 4.1 測定に関する検討事項

セクション 1.2 で述べたように、マルチメータとオシロスコープの電圧読み取り値は、同じオフチャネル出力ノードで異なります。これは主に 2 つの機器の入力抵抗の差によるものです。図 4-1 に示すように、測定対象デバイス (DUT) の両端にプローブを配置して電圧を検出すると、マルチメータおよびオシロスコープの入力抵抗は、実際には DUT と並列になります。




図 4-1. 試験装置の荷重効果

通常、試験用機器の入力抵抗は十分大きいので、並列接続の影響は無視できます。ただし、DUT の抵抗がテスト機器の入力抵抗と同等、またはそれ以上である場合、並列の影響を無視することはできず、誤差が発生する可能性があります。

そのような例として、CD4053B のアプリケーションでは、オフチャネル等価抵抗の  $R_{off,up}$ 、 $R_{off,down}$ 、およびオペアンプ入力抵抗  $R_{in,amp}$  が非常に大きい場合があります。試験装置が測定に及ぼす影響は、図 4-2 に示す  $R_{TEST}$  を用いてモデル化します。




図 4-2. 試験装置が測定に及ぼす影響

$R_{test}$  は、 $R_{off,down}$ 、 $R_{in,amp}$  と並列に接続されています。並列抵抗  $R_{off,down} \parallel R_{test} \parallel R_{in,amp}$  は、電源電圧を  $R_{off,up}$  で割ります。したがって、 $R_{test}$  の値が異なると、オフチャネル出力で異なる分圧電圧が発生する可能性があります。

例として、オシロスコープの Tektronix TPP0500B プローブを取り上げます。公称プローブ入力抵抗  $R_{test}$  10M $\Omega$ 。 $R_{off,up}$ 、および  $R_{off,down}$  を 60G $\Omega$  および  $R_{in,amp}$  を 6.1T $\Omega$  と仮定します (セクション 3.1 で計算される標準値)。その後、 $R_{test}$  は、 $R_{off,up}$ 、 $R_{off,down}$  および  $R_{in,amp}$  よりはるかに小さくなります。式 6 にしたがって、オシロスコープの読み取り値は、それに応じてほぼ 0V であり、正しい値ではありません。

マルチメータの場合、電圧測定モードの入力抵抗は通常、ネットワーク内の抵抗ネットワークによって定義されます。これはデータシートには規定されておらず、さまざまな製品によって異なります。Keysight 34401A は、10G $\Omega$  を超えるレベルの入力抵抗の設定をサポートしています。この設定でテストすると、約 1V の電圧測定値になる可能性があります。通常、マルチメータの入力抵抗は 10M $\Omega$  に固定されており、電圧読み取り値はオシロスコープの結果と同様にほぼゼロになります。

テスト機器の入力抵抗の影響を除去するために、ユニティゲインバッファの出力で出力電圧をテストします。ユニティゲインバッファの動作原理に従い、出力電圧は入力電圧と等しく、入力は出力から絶縁されます。これは、ユニティゲイン

バッファの出力負荷が入力に影響を与えないことを意味します。また、ユニティゲイン バッファの出力抵抗は、テスト機器の入力抵抗に比べてはるかに小さいため、負荷誤差が発生しない可能性があります (TLV9004 の場合、データシートの開ループ出力インピーダンスは 1.2kΩ)。




図 4-3. ユニティゲイン バッファを活用した電圧測定

## 4.2 テスト結果

図 4-4 および 図 4-5 に、オフ チャネル出力とユニティゲイン バッファ出力 (プルダウン設計を追加しない) でのオシロスコープとマルチメータを使用した電圧測定値を示します。VDD は 5V、VSS は 0V です。測定値は、試験装置の負荷効果のため、オフ チャネル出力ではかなり異なります。ユニティゲイン バッファ出力の測定ポイントを変更することで、両装置で読み取った約 1V の DC 電圧でこのような効果を除去することができます。電圧リップルは、50Hz のライン周波数干渉に起因します。




図 4-4. オフ チャネル出力での電圧読み取り値が不適切




図 4-5. ユニティゲイン バッファ出力での正しい電圧読み取り値

図 4-6 と 図 4-7 に、プルダウン抵抗とコンデンサの設計を配置した場合のテスト結果を示します。2.5V の入力電圧では、オン チャネルにリンクされたユニティゲイン バッファの出力は 2.5V で、オフ チャネルにリンクされたユニティゲイン バッファ出力の出力はほぼ 0V です。




図 4-6. 1MΩ プルダウン抵抗設計での電圧読み取り値




図 4-7. 読み取り値、1μF プルダウン コンデンサを使用した設計

## 5 まとめ

信号路の双方向動作特性により、アナログ マルチプレクサはマルチプレクサとデマルチプレクサの両方の使用をサポートできます。デマルチプレクサ アプリケーションでは、オフ チャネルをオペアンプのような抵抗値の大きい負荷に直接接続すると、オフ チャネルの出力に不要な電圧信号が発生し、処理中のプロセッサに伝達できます。このアプリケーション ノートでは、オフ チャネルに対応する等価抵抗モデルを構築する方法で問題を分析し、解決する必要がある **3** つの設計を提案します。このシナリオは試験装置の入力抵抗に敏感なため、電圧の読み取りミスを防ぐための測定のヒントも提供されます。

## 6 参考資料

- テキサス インストルメンツは、『[CD405xB 8 チャンネルを 1 セット備えた、CMOS アナログ マルチプレクサ/ デマルチプレクサ、ロジックレベル変換付き](#)』、データシート
- テキサス インストルメンツ、『[適切なテキサス インストルメンツ信号スイッチの選択](#)』、データシート
- テキサス インストルメンツ、『[TLV900x 低電力、RRIO、1-MHz オペアンプ、低コスト システム用](#)』、データシート。
- Murata、『[セラミックコンデンサの絶縁抵抗と漏洩電流](#)』村田製作所記事
- テキサス インストルメンツ、『[高入力インピーダンス オペアンプでマルチプレクサを使用するときに電圧読み取りエラーを防止する方法](#)』、アプリケーションブリーフ

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2025, Texas Instruments Incorporated

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2025, Texas Instruments Incorporated