

産業用アナログ電流/電圧出力ドライバ

特 長

- ユーザ選択可能な、電圧あるいは電流出力
- +40V電源電圧
- V_{OUT} : $\pm 10V$ ($\pm 20V$ 電源時に最大 $\pm 17.5V$)
- I_{OUT} : $\pm 20mA$ (最大 $\pm 24mA$ までリニア出力)
- 出力短絡あるいは出力オーブンのエラー表示端子
- 電流シャント不要
- シングル入力モード時の出力ディスエーブル機能
- 過熱保護
- 過電流保護
- ドライバチャネルとレシーバチャネルを分離
- テスタビリティを考慮した設計




図 1. XTR300 基本ブロック図

ア プ リ ケ シ ョ ン

- PLC出力のプログラマブル・ドライバ
- 産業用クロスコネクタ
- 産業用高電圧 I/O
- 3線式センサの電流あるいは電圧出力
- $\pm 10V$ の2線式あるいは4線式電圧出力 特許申請中

概 要

XTR300は、産業用やプロセス制御用アプリケーションに最適な出力ドライバです。その出力はデジタルのI/V選択端子によって、電流あるいは電圧に設定することができます。外付けのシャント抵抗は不要であり、外付けのゲイン設定用抵抗およびループ補償用コンデンサだけで設計できます。

ドライバとレシーバのチャネル間を分離したことにより、使用上の柔軟性が得られます。計装アンプ(IA)は、リモート電圧検知あるいは高電圧、高インピーダンスの測定チャネルとして使用できます。電圧出力モードでは、出力電流のコピー電流が生成されるので、負荷抵抗を算出することができます。

デジタルによる出力モード選択なので、エラー・フラグおよびモニター端子も利用して、リモート操作による本デバイスの設定とトラブルシューティングが可能です。出力およびIA入力におけるエラー状態は、過熱状態と同様にエラーフラグに表示されます。また、モニター端子により、負荷電力あるいは負荷インピーダンスに関する連続的なフィードバックが得られます。さらに保護機能として、最大出力電流の制限および過熱保護があります。

HART®のようなデジタル通信を入力信号に変調することができます。出力に印加されたこの受信信号は、電流および電圧出力モードとともにモニター端子で検出できます。HART通信以外に、本デバイスは信号コネクタを経由してシステムあるいはセンサの設定信号を供給します。

XTR300は、-40°Cから+85°Cの産業用温度範囲および最大40Vの電源電圧で動作するよう設計されています。

HARTは、HART Communication Foundationの登録商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ(日本TI)が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。

絶対最大定格⁽¹⁾

Supply Voltage	+44V
Signal Input Terminals		
Voltage ⁽²⁾	(V-) -0.5V to (V+) + 0.5V
Current ⁽²⁾	±25mA
DGND	±25mA
Output Short Circuit ⁽³⁾	Continuous
Operating Temperature	-55°C to +125°C
Storage Temperature	-55°C to +125°C
Junction Temperature	+150°C
ESD Rating		
Human Body Model	2000V
Charged Device Model	1000V

- (1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「電気的特性」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) 出入力端子は電源レールにダイオード・クランプされています。電源レールを0.5V以上超える入力信号には電流制限を実施する必要があります。
- (3) 過熱保護に関しては、『アプリケーション情報』の『ドライバ出力のディスエーブル』節を参照願います。



静電気放電対策


静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

発注情報⁽¹⁾

PRODUCT	PACKAGE-LEAD	PACKAGE DESIGNATOR	PACKAGE MARKING
XTR300	QFN-20 (5mm x 5mm)	RGW	XTR300

(1) 最新のパッケージおよび発注情報に関しては、本文書末尾の『パッケージ・オプション付録』あるいはTIウェブサイト www.ti.com を参照願います。

端子構成



端子配置

PIN	NAME	FUNCTION
1	M2	Mode Input
2	M1	Mode Input
3	V _{IN}	Noninverting Signal Input
4	SET	Input for Gain Setting; Inverting Input
5	I _{MON}	Current Monitor Output
6	I _{AOUT}	Instrumentation Amplifier Signal Output
7	I _{A_{IN}-}	Instrumentation Amplifier Inverting Input
8	I _{A_{IN}+}	Instrumentation Amplifier Noninverting Input
9	RG1	Instrumentation Amplifier Gain Resistor
10	RG2	Instrumentation Amplifier Gain Resistor
11	V-	Negative Power Supply
12	NC	No Internal Connection
13	DRV	Operational Amplifier Output
14	NC	No Internal Connection
15	V+	Positive Power Supply
16	DGND	Ground for Digital I/O
17	EFCM	Error Flag for Common-Mode Over-Range, Active Low
18	EFLD	Error Flag for Load Error, Active Low
19	EFOT	Error Flag for Over Temperature, Active Low
20	OD	Output Disable, Disabled Low
	Pad	Exposed thermal pad must be connected to V

電気的特性：電圧出力モード

Boldface limits apply over the temperature range, $T_A = -40^{\circ}\text{C}$ to $+85^{\circ}\text{C}$.

All specifications at $T_A = +25^{\circ}\text{C}$, $V_S = \pm 20\text{V}$, $R_{\text{LOAD}} = 800\Omega$, $R_{\text{SET}} = 2\text{k}\Omega$, $R_{\text{OS}} = 2\text{k}\Omega$, $V_{\text{REF}} = 4\text{V}$, $R_{\text{GAIN}} = 10\text{k}\Omega$, Input Signal Span 0V to 4V, and $C_C = 100\text{pF}$, unless otherwise noted.

PARAMETER	CONDITION	XTR300			UNITS
		MIN	TYP	MAX	
OFFSET VOLTAGE Offset Voltage, RTI vs Temperature vs Power Supply	V_{OS} dV_{OS}/dT PSRR			± 0.4 ± 1.6 ± 0.2	± 1.9 ± 6 ± 10 mV $\mu\text{V}/^{\circ}\text{C}$ $\mu\text{V}/\text{V}$
INPUT VOLTAGE RANGE Nominal Setup for $\pm 10\text{V}$ Output Input Voltage For Linear Operation		See Figure 2	$(V-) + 3\text{V}$	$(V+) - 3\text{V}$	V
NOISE Voltage Noise, $f = 0.1\text{Hz}$ to 10Hz , RTI Voltage Noise Density, $f = 1\text{kHz}$, RTI	e_n			3 40	μV_{PP} nV/Hz
OUTPUT Voltage Output Swing from Rail Gain Nonlinearity vs Temperature Gain Error vs Temperature Output Impedance, $dV_{\text{DRV}}/dI_{\text{DRV}}$ Output Leakage Current While Output Disabled Short-Circuit Current Capacitive Load Drive Rejection of Voltage Difference between GND1 and GND2, RTO	I_{B} I_{SC} C_{LOAD}	$I_{\text{DRV}} \leq 15\text{mA}$ Pin $\overline{\text{OD}} = \text{L}(1)$ $C_C = 10\text{nF}$, $R_C = 15(2)$	$(V-) + 3\text{V}$ ± 15	$(V+) - 3\text{V}$ 30 ± 20 1 130	V $\%_{\text{FS}}$ $\text{ppm}/^{\circ}\text{C}$ $\%_{\text{FS}}$ $\text{ppm}/^{\circ}\text{C}$ m nA mA μF dB
FREQUENCY RESPONSE Bandwidth Slew Rate ⁽²⁾ Settling Time ⁽²⁾⁽³⁾ , 0.1%, Small Signal Overload Recovery Time	-3dB SR SR	$G = 5$ $C_C = 10\text{nF}$, $C_L = 1\mu\text{F}$, $R_C = 15\Omega$ $V_{\text{DRV}} = \pm 1\text{V}$ 50% Overdrive		300 1 0.015 8 12	kHz $\text{V}/\mu\text{s}$ $\text{V}/\mu\text{s}$ μs μs

(1) 出力リード電流にはIAの入力バイアス電流も含まれます。

(2) アプリケーション情報の『容量性負荷のドライブ』節を参照願います。

(3) 8 μs +ショッピング回数。アプリケーション情報の『内部電流源およびセトリング・タイム』を参照願います。




図 2. 電圧出力モードの標準回路

電気的特性：電流出力モード

Boldface limits apply over the temperature range, $T_A = -40^{\circ}\text{C}$ to $+85^{\circ}\text{C}$.

All specifications at $T_A = +25^{\circ}\text{C}$, $V_S = \pm 20\text{V}$, $R_{LOAD} = 800\Omega$, $R_{SET} = 2\text{k}\Omega$, $R_{OS} = 2\text{k}\Omega$, $V_{REF} = 4\text{V}$, Input Signal Span 0 to 4V, and $C_C = 100\text{pF}$, unless otherwise noted.

PARAMETER	CONDITION	XTR300			UNITS	
		MIN	TYP	MAX		
OFFSET VOLTAGE Input Offset Voltage vs Temperature vs Power Supply	V_{OS} dV_{OS}/dT PSRR	Output Current $< 1\mu\text{A}$ $V_S = \pm 5\text{V}$ to $\pm 22\text{V}$	± 0.4 ± 1.5 ± 0.2	± 1.8 ± 6 ± 10	mV $\mu\text{V}/^{\circ}\text{C}$ $\mu\text{V}/\text{V}$	
INPUT VOLTAGE RANGE Nominal Setup for $\pm 20\text{V}$ Output Maximum Input Voltage For Linear Operation		See Figure 3	$(V) + 3$	$(V+) - 3$	V	
NOISE Voltage Noise, $f = 0.1\text{Hz}$ to 10Hz , RTI Voltage Noise Density, $f = 1\text{kHz}$, RTI	i_n		3 33		μV_{PP} $\text{nV}/\sqrt{\text{Hz}}$	
OUTPUT Compliance Voltage Swing from Rail Output Conductance, (dI_{DRV}/dV_{DRV}) Transconductance Gain Error vs Temperature Linearity Error vs Temperature Output Leakage Current While Output Disabled Short-Circuit Current Capacitive Load Drive ⁽¹⁾⁽²⁾	I_B I_{SC} C_{LOAD}	$I_{DRV} = \pm 24\text{mA}$ $dV_{DRV} = \pm 15\text{V}$, $dI_{DRV} = \pm 24\text{mA}$ See Transfer Function $I_{DRV} = \pm 24\text{mA}$ $I_{DRV} = \pm 24\text{mA}$ $I_{DRV} = \pm 24\text{mA}$ $I_{DRV} = \pm 24\text{mA}$ Pin $\overline{OD} = \text{L}$	$(V-) + 3$ ± 24.5	0.7 ± 0.04 ± 3.6 ± 0.01 ± 1.5 0.6 ± 32 1	$(V+) - 3$ ± 0.12 ± 10 ± 0.1 ± 6 ± 38.5	V $\mu\text{A}/\text{V}$ $\text{ppm}/^{\circ}\text{C}$ $\text{ppm}/^{\circ}\text{C}$ nA mA μF
FREQUENCY RESPONSE Bandwidth Slew Rate ⁽²⁾ Settling Time ⁽²⁾⁽³⁾ , 0.1%, Small Signal Overload Recovery Time	-3dB SR	$I_{DRV} = \pm 2\text{mA}$ $C_{LOAD} = 0, 50\%$ Overdrive		160 1.3 8 1	kHz $\text{mA}/\mu\text{s}$ μs μs	

(1) アプリケーション情報の『容量性負荷のドライブ』節を参照願います。

(2) 容量性負荷では、スルーレートは出力短絡電流で制限され、電流の変化中に負荷エラー・フラグが立ちます。

(3) 8 μs +ショッピング回数。アプリケーション情報の『内部電流源およびセトリング・タイム』を参照願います。




図3. 電流出力モードの標準回路

電気的特性：オペアンプ (OPA)

Boldface limits apply over the temperature range, $T_A = -40^{\circ}\text{C}$ to $+85^{\circ}\text{C}$.

All specifications at $T_A = +25^{\circ}\text{C}$, $V_S = \pm 20\text{V}$, $R_{\text{LOAD}} = 800\Omega$, unless otherwise noted.

PARAMETER	CONDITION	XTR300			UNITS	
		MIN	TYP	MAX		
OFFSET VOLTAGE Offset Voltage, RTI Drift vs Power Supply	V_{OS} dV_{OS}/dT PSRR	$I_{\text{DRV}} = 0\text{A}$ $V_S = \pm 5\text{V}$ to $\pm 22\text{V}$		± 0.4 ± 1.5 ± 0.2	± 1.8 ± 5	mV $\mu\text{V}/^{\circ}\text{C}$ $\mu\text{V}/\text{V}$
INPUT VOLTAGE RANGE Common-Mode Voltage Range Common-Mode Rejection Ratio	V_{CM} CMRR	$(V-) + 3\text{V} < V_{\text{CM}} < (V+) - 3\text{V}$	$(V-) + 3$ 100	126	$(V+) - 3$	V dB
INPUT BIAS CURRENT Input Bias Current Input Offset Current	I_B I_{OS}			± 20 ± 0.3	± 35 ± 10	nA nA
INPUT IMPEDANCE Differential Common-Mode				$10^8 \parallel 5$ $10^8 \parallel 5$		$\Omega \parallel \text{pF}$ $\Omega \parallel \text{pF}$
OPEN-LOOP GAIN Open-Loop Voltage Gain	A_{OL}	$(V-) + 3\text{V} < V_{\text{DRV}} < (V+) - 3\text{V}$, $I_{\text{DRV}} = \pm 24\text{mA}$	100	126		dB
OUTPUT Voltage Output Swing from Rail Short-Circuit Current Output Leakage Current While Output Disabled	I_{LIMIT} I_{LIMIT} I_{LEAKDRV}	$I_{\text{DRV}} = \pm 24\text{mA}$ $M2 = \text{High}$ $M2 = \text{Low}$ Pin $\overline{OD} = \text{L}$	$(V-) + 3$ ± 25.5 ± 16 10	± 32 ± 20 ± 24	$(V+) - 3$ ± 38.5 ± 24	V mA mA pA
FREQUENCY RESPONSE Gain-Bandwidth Product Slew Rate	GBW SR	$G = 1$		2 1		MHz $\text{V}/\mu\text{s}$

電気的特性：計装アンプ (IA)

Boldface limits apply over the temperature range, $T_A = -40^{\circ}\text{C}$ to $+85^{\circ}\text{C}$.

All specifications at $T_A = +25^{\circ}\text{C}$, $V_S = \pm 20\text{V}$, $R_{IA} = 2\text{k}\Omega$, and $R_{GAIN} = 2\text{k}\Omega$, 特に記述のない限り、図4.参照。

PARAMETER	CONDITION	XTR300			UNITS	
		MIN	TYP	MAX		
OFFSET VOLTAGE Offset Voltage, RTI vs Temperature vs Power Supply	V_{OS} $\frac{dV_{OS}}{dT}$ PSRR	$I_{DRV} = 0\text{A}$ $V_S = \pm 5\text{V}$ to $\pm 22\text{V}$		± 0.7 ± 2.4 ± 0.8	± 2.7 ± 10 ± 10	mV $\mu\text{V}/^{\circ}\text{C}$ $\mu\text{V}/\text{V}$
INPUT VOLTAGE RANGE Common-Mode Voltage Range Common-Mode Rejection Ratio	V_{CM} CMRR	RTI	$(V-) + 3$ 100	130	$(V+) - 3$	V dB
INPUT BIAS CURRENT Input Bias Current Input Offset Current	I_B I_{OS}			± 20 ± 1	± 35 ± 10	nA nA
INPUT IMPEDANCE Differential Common-Mode				$10^8 \parallel 5$ $10^8 \parallel 5$		$\Omega \parallel \text{pF}$ $\Omega \parallel \text{pF}$
TRANSCONDUCTANCE (Gain) Transconductance Error vs Temperature Linearity Error Input Bias Current to G1, G2 Input Offset Current to G1, G2 ⁽¹⁾		$I_{AOUT} = 2(I_{A_{IN+}} - I_{A_{IN-}})/R_{GAIN}$ $I_{AOUT} = \pm 2.4\text{mA}, (V-) + 3\text{V} < V_{IAOUT} < (V+) - 3\text{V}$ $(V-) + 3\text{V} < V_{IAOUT} < (V+) - 3\text{V}$		± 0.04 ± 0.2 ± 0.01 ± 20 ± 1	± 0.1 ± 0.1 ± 0.1	$\%_{\text{FS}}$ $\text{ppm}/^{\circ}\text{C}$ $\%_{\text{FS}}$ nA nA
OUTPUT Output Swing to the Rail Output Impedance Short-Circuit Current	I_{LIMIT} I_{LIMIT}	$I_{AOUT} = \pm 2.4\text{mA}$ $I_{AOUT} = \pm 2.4\text{mA}$ $M2 = \text{High}$ $M2 = \text{Low}$	$(V-) + 3$ 600		$(V+) - 3$	V $\text{M}\Omega$ mA mA
FREQUENCY RESPONSE Gain-Bandwidth Product Slew Rate Settling Time ⁽²⁾ , 0.1% Overload Recovery Time, 50%	GBW SR	$G = 1, R_{GAIN} = 10\text{k}\Omega, R_{IA} = 5\text{k}\Omega$ $G = 1, R_{GAIN} = 10\text{k}\Omega, R_{IA} = 5\text{k}\Omega$ $I_{AOUT} = \pm 40\mu\text{A}, R_{GAIN} = 10\text{k}\Omega, R_{IA} = 5\text{k}\Omega,$ $C_L = 100\text{pF}$ $R_{GAIN} = 10\text{k}\Omega, R_{IA} = 15\text{k}\Omega, C_L = 100\text{pF}$		1 1 6 10		MHz $\text{V}/\mu\text{s}$ μs μs

(1) 標準特性曲線を参照のこと。

(2) $6\mu\text{s}$ +ショッピング回数。アプリケーション情報の『内部電流源およびセトリング・タイム』節を参照願います。

電気的特性：電流モニター

Boldface limits apply over the temperature range, $T_A = -40^{\circ}\text{C}$ to $+85^{\circ}\text{C}$.

All specifications at $T_A = +25^{\circ}\text{C}$, $V_S = \pm 20\text{V}$, 特に記述のない限り、図4.参照。

PARAMETER	CONDITION	XTR300			UNITS	
		MIN	TYP	MAX		
OUTPUT Offset Current vs Temperature vs Power Supply	I_{OS} $\frac{dI_{OS}}{dT}$ PSRR	$I_{DRV} = 0\text{A}$ $V_S = \pm 5\text{V}$ to $\pm 22\text{V}$		± 30 ± 0.06 ± 0.1	± 100 ± 10 ± 10	nA $\text{nA}/^{\circ}\text{C}$ nA/V
Monitor Output Swing to the Rail Monitor Output Impedance		$I_{MON} = \pm 2.4\text{mA}$ $I_{MON} = \pm 2.4\text{mA}$	$(V-) + 3$ 200		$(V+) - 3$	V $\text{M}\Omega$
MONITOR CURRENT GAIN Current Gain Error vs Temperature Linearity Error vs Temperature		$I_{MON} = I_{DRV}/10$ $I_{DRV} = \pm 24\text{mA}$ $I_{DRV} = \pm 24\text{mA}$ $I_{DRV} = \pm 24\text{mA}$ $I_{DRV} = \pm 24\text{mA}$		± 0.04 ± 3.6 ± 0.01 ± 1.5	± 0.12 ± 0.1	$\%_{\text{FS}}$ $\text{ppm}/^{\circ}\text{C}$ $\%_{\text{FS}}$ $\text{ppm}/^{\circ}\text{C}$

電気的特性

Boldface limits apply over the temperature range, $T_A = -40^{\circ}\text{C}$ to $+85^{\circ}\text{C}$.

All specifications at $T_A = +25^{\circ}\text{C}$, $V_S = \pm 20\text{V}$, 特に記述がない限り、図4.参照。

PARAMETER	CONDITION	XTR300			UNITS
		MIN	TYP	MAX	
POWER SUPPLY					
Specified Voltage Range	V_S	± 5		± 20	V
Operating Voltage Range		± 5		± 22	V
Quiescent Current Over Temperature	I_Q	$I_{DRV} = I_{AOUT} = 0\text{A}$	1.8	2.3 2.8	mA mA
TEMPERATURE RANGE					
Specified Temperature Range		-40		+85	$^{\circ}\text{C}$
Operating Temperature Range		-55		+125(1)	$^{\circ}\text{C}$
Storage Temperature Range		-55		+125	$^{\circ}\text{C}$
Thermal Resistance					
Junction-to-Case	θ_{JC}	6			$^{\circ}\text{C}/\text{W}$
Junction-to-Ambient	θ_{JA}	38			$^{\circ}\text{C}/\text{W}$
THERMAL FLAG (EF_{OT}) Output					
Alarm (EF _{OT} pin LOW)			140		$^{\circ}\text{C}$
Return to Normal Operation (EF _{OT} pin HIGH)			125		$^{\circ}\text{C}$
DIGITAL INPUTS (M1, M2, \overline{OD})					
V_{IL} Low-Level Input Voltage			≤ 0.8		V
V_{IH} High-Level Input Voltage			≥ 1.4		V
Input Current			± 1		μA
DIGITAL OUTPUTS (EF_{LD}, EF_{CM}, EF_{OT})					
I_{OH} High-Level Leakage Current (Open-Drain)			-1.2		μA
V_{OL} Low-Level Output Voltage			0.8		V
V_{OL} Low-Level Output Voltage			0.4		V
DIGITAL GROUND PIN		$(V-) \leq DGND \leq (V+) - 7\text{V}$			
Current Input		M1 = M2 = L, $\overline{OD} = H$, All Digital Outputs H	-25		μA

(1) EF_{OT}と \overline{OD} を接続しない。










図 4. 電流出力モードの標準回路







代表的特性

特に記述のない限り、 $T_A = +25^\circ\text{C}$ and $V+ = \pm 20\text{V}$









代表的特性

特に記述のない限り、 $T_A = +25^\circ\text{C}$ and $V+ = \pm 20\text{V}$









代表的特性

特に記述のない限り、 $T_A = +25^\circ\text{C}$ and $V+ = \pm 20\text{V}$









代表的特性

特に記述のない限り、 $T_A = +25^\circ\text{C}$ and $V+ = \pm 20\text{V}$







代表的特性

特に記述のない限り、 $T_A = +25^\circ\text{C}$ and $V+ = \pm 20\text{V}$



代表的特性

特に記述のない限り、 $T_A = +25^\circ\text{C}$ and $V+ = \pm 20\text{V}$



アプリケーション情報




図5. 標準回路構成

強固な高電圧BiCMOSプロセスで製造されるXTR300は、プロセッサ、信号コンバータ、およびアンプに使用される5Vあるいは3V電源領域と、高電圧で高電流の産業用信号環境とをインターフェイスするように設計されています。また、最大±20V電源電圧まで規定され、しかも非対称電源（例えば、+24Vと-5V）も可能です。さらに、外付けの回路保護部品の使用および大容量性負荷の駆動ができるように設計されています。

機能上の特長

XTR300には2つの基本機能ブロックがあります。すなわち、計装アンプ（IA）と電流あるいは電圧出力のためのオペアンプ（OPA）のドライバです。この組み合せにより、電流あるいは電圧出力をデジタル的な設定で同一端子から供給できるアナログ出力段を実現しています。あるいは、独立した測定チャネルとしても設定することができます。

3個のオープンコレクタのエラー信号があり、過電流、開放負荷（EF_{LD}）、IA入力における同相入力範囲の逸脱（EF_{OT}）といった出力に関するエラーを表示します。過温度フラグ（EF_{CM}）は、デバイスを保護するための出力のディスエーブル制御に使用できます。また、モニター出力（I_{MON}およびIA_{OUT}）とエラー・フラグは、動作中および設定中に最適なテスタビリティを提供します。I_{MON}出力は電圧出力モード時の負荷へ流入する電流を表し、IA_{OUT}は電流出力モード時のコネクタ間の電圧を表します。モニター信号は出力モードに応じてどちらかに内部で切り替えられるので、両モニター出力は電流あるいは電圧出力モードで使用する場合にどちらのモードにも対応可能のように相互接続することができます。

電圧出力モード

電圧出力モード（M1およびM2がローに接続あるいはオープン）では、IAを経由する帰還ループにより、保護回路の抵抗、スイッチ、配線、およびコネクタ抵抗を補償して目的の電圧を高インピーダンスでリモートセンシングします。IAの出力は入力電圧に比例した電流です。この電流は図6に示すように、デバイス内部にてマルチプレクサ経由でOPAの負入力に加算されます。

OPAの出力電流の1/10のコピー電流がI_{MON}端子でモニターできます。この出力電流と既知の出力電圧は、負荷抵抗あるいは負荷電力の算出に使用できます。

出力短絡あるいは出力過電流状態では、XTR300の出力電流は制限され、EF_{LD}（負荷エラー、アクティブ・ロー）フラグが立ち上ります。

リモート検知機能を要しないアプリケーションでは、OPAを




図6. 単純化した電圧出力モード設定

スタンダードアローン動作（M1=ハイ）で使用できます。この場合、IAは独立した入力チャネルとして使用できます。

IAのゲインは2個の抵抗R_{GAIN}およびR_{SET}で設定でき、

$$V_{OUT} = \frac{R_{GAIN}}{2R_{SET}} V_{IN} \quad (1)$$

また、オフセット電圧V_{REF}を与えて、シングルエンド入力で両極性出力を得るには、

$$V_{OUT} = \frac{R_{GAIN}}{2} \left(\frac{V_{IN}}{R_{SET}} + \frac{V_{IN} - V_{REF}}{R_{OS}} \right) \quad (2)$$

R_{SET}抵抗は電流出力モードにも使用されます。したがって、R_{SET}を電流モードで定め、次にR_{GAIN}で電流と電圧のスパンの比を設定すると便利です。

電流出力モード

XTR300は高精度のカレントミラー構成を使用しているので、電流制御用のシャント抵抗が不要です。

電流出力モード (M1をローに接続あるいはオープン、M2をハイに接続) では、出力電流の正確に1/10のコピー電流が、デバイス内部にてマルチプレクサ経由でOPAの負入力に加算され、出力電流の制御ループが形成されます。

OPAのドライバ出力は、広い出力電圧範囲で±24mA以上の電流を供給できます。また、設定した電流が流れない出力オープン状態あるいは高インピーダンス負荷の場合、EF_{LD}フラグが立ち上がります。

電流出力モードでは、IA入力間の電圧に比例する電流 (I_{IA}) がIA_{OUT}に送られます。この電流を抵抗で電圧に変換し、負荷電圧のモニターに使用することができます。この回路構成により、レベルシフトが容易になります。

また、IAは1つの独立したモニター・チャネルとしても使用できます。IA出力を使用しない場合は、それを図7に示すようにGNDに接続して、モニタ一段としての機能を適正に維持させます。




図7. 単純化した電流出力モードの設定

相互コンダクタンス (ゲイン) は抵抗 R_{SET} で次式のように設定できます。

$$I_{OUT} = \frac{10}{R_{SET}} V_{IN} \quad (3)$$

また、オフセットを与えてシングルエンド入力で両極性出力を得る場合、

$$I_{OUT} = 10 \left(\frac{V_{IN}}{R_{SET}} + \frac{V_{IN} - V_{REF}}{R_{OS}} \right) \quad (4)$$

入力信号接続

抵抗 R_{OS} とオフセット電圧信号 V_{REF} を追加すると、XTR300を単極性入力で駆動して両極性出力を得ることが可能です。オフセット電圧は、中点電圧あるいは出力電圧を所要の値にシフトする信号電圧にすることができます。

上記の設計を図8a, 図8b, および図8cに示します。通常のオペアンプと同様に、オフセット・シフト回路にはいくつかのオプションがあります。信号入力は反転・非反転入力のどちらにも接続できます。しかし、多くのオペアンプの入力回路とは異なり、図8の構成は電流帰還を採用しています。そこでは帰還抵抗がないため、非反転入力と出力電位との間で電圧関係が成立しません。




図8. オペアンプ出力のレベルシフトのオプション回路

オフセット電圧に対する入力バイアス電流の影響は、反転入力における抵抗とほぼ等しい抵抗を非反転入力に直列に接続すると低減できます。この抵抗を入力端子の直近に接続すると、それがダンピング素子として機能し、RFノイズに対して強い回路設計になります。以上は図5のR₃を参照願います。

外部設定モード：OPAおよびIA

デジタル制御端子（M1をハイ）の設定により、オペアンプ（OPA）と計装アンプ（IA）の精度を相互に独立して使用することができます。このモードでは図4に示すように、IA出力電流がI_{AOUT}に送られ、OPA出力電流のコピー電流がI_{MON}に送られます。

このモードでは、アナログ信号のルートおよび制御ループの外部設定が可能です。

電流出力のIAは、高入力インピーダンス、低オフセット電圧および低ドリフト、そして非常に高同相除去比です。IAの出力電流（I_{IA}）を出力電圧に変換するのに外付け抵抗（R_{IA}）が使用できます。そのゲインは次式で与えられます。

$$I_{IA} = \frac{2}{R_{GAIN}} V_{IN} \text{ or } V_{IA} = \frac{2R_{IA}}{R_{GAIN}} V_{IN} \quad (5)$$

OPAは低ドリフト、大電圧出力振幅であり、その周辺に帰還網を接続して普通のオペアンプのように使用できます。このモードでは、出力電流のコピー電流がI_{MON}端子で得られます（これには帰還網への電流も含まれます）。また、OPAは保護のために出力電流を制限しており、それはM2により2つの範囲に設定できます。このモード時のエラー・フラグは、出力の電源レールまでのドライブおよび過電流状態を示します。

別の方法として、帰還ループをI_{MON}端子経由で構成すると、高精度の電圧・電流コンバータが得られます。

ドライバ出力のディスエーブル

OPA出力（DRV）は、OD制御端子をローにして高インピーダンス・モードに切り換えられます。このOD入力に過温度フラグEF_{OUT}およびプルアップ抵抗を接続すると、負荷開放による過温度から保護することができます。

出力ディスエーブル・モードは、DRV出力に負荷をかけることなく、IA入力端子における電圧の検知および測定に使用できます。このモードでは、I/Oコネクタに見られるいかなる電圧もテストできます。しかしながら、IA入力端子の入力バイアス電流を考慮する必要があります。

デジタル制御端子のM1およびM2は、表1に示すXTR300の4動作モードを設定します。M1がローの場合、M2が電圧あるいは電流モードとともに、そのモードに対応する適切な制限電流（I_{SC}）を決定します。M1がハイの場合、内部帰還路の接続がオープンになり、I_{IA}およびコピー電流（I_{COPY}）がそれぞれの出力端子I_{AOUT}およびI_{MON}に接続され、M2は制限電流（I_{SC}）を決定するだけになります。

SUMMARY OF CONFIGURATION MODES(1)

M1	M2	MODE	DESCRIPTION
L	L	V _{OUT}	Voltage Output Mode, I _{SC} = 20mA
L	H	I _{OUT}	Current Output Mode, I _{SC} = 32mA
H	L	Ext	IA and I _{MON} on ext. pins, I _{SC} = 20mA
H	H	Ext	IA and I _{MON} on ext. pins, I _{SC} = 32mA

(1) ODはM1あるいはM2から独立した制御端子です。

『ドライバ出力のディスエーブル』節を参照。

表1. モード設定

M1およびM2はデバイス内部にて1μAでプルダウンしています。ノイズ結合の防止のため、これら2端子を終端してください。出力ディスエーブル（OD）は内部にて約1μAでプルアップしています。

容量性負荷のドライブおよびループ補償

通常動作時では、ドライバOPAとIAは出力電圧に関するひとつの閉ループに接続されています。また電流出力モードでは、コピー電流がループを直接的に形成しています。

電流出力モードでは、大容量性負荷の場合でもループ補償は重要ではありません。しかし、電圧出力モードでは、容量性負荷は出力インピーダンスおよび保護回路のインピーダンスとともに、余分な位相遅れを発生します。IA入力は、閉ループの位相に影響するローパスフィルタで保護されていることもあります。

ループ補償用のローパスフィルタは、C_CとR_{OS}およびR_{SET}の並列抵抗からなります。大容量性負荷時のループを安定にするには、外部における位相シフトをOPA位相に加える必要があります。すなわち、ループ全体の位相が180°+135°に接近する周波数において、C_CによってOPAの電圧ゲインをゼロに接近させます。

大容量性負荷時の最適の安定性は、小抵抗R_C (15Ω) の付加により得られます。これについては『出力の保護』節を参照願います。

安定性の実験的な評価方法は、方形波入力信号を使用し、過渡状態後のセトリングを観察することです。小さい信号振幅のみを使用します。すると、急峻な信号エッジにより容量性負荷へ過剰な電流の流入が生じ、それが電流制限を機能させて発振を潜めるか、あるいは防止します。小信号の発振は大容量性負荷で隠すことができますが、適当な抵抗（R_{SET} || R_{OS} のような値を使用）を接続した出力においては、そこで安定性に関する問題が生じていることが確認できます。なお、過負荷時（EF_{LD} が立つ）のI_{MON}におけるノイズパルスが見られるが、カレントミラーのサイクリングに起因するものです。

電圧出力モードではIAがループの中に含まれます。IA入力にローパスフィルタを追加すると位相が反転し、そのためループの信号帯域が増加し、その遅延も増加します。したがって、やはりループの安定性に注意する必要があります。なお、IAを過負荷にすると、閉ループおよび出力電圧レールが切り離されます。

内部電流源、スイッチング・ノイズ、およびセトリング・タイム

電流出力モードの精度およびIAのDC性能は、ダイナミック整合のとれたカレントミラーに依存しています。

等しい電流源が交替で動作して、不整合誤差を平均化しています。電流源は、内部の100kHz発振回路(あるいはその周波数の約数)の数クロックでフル精度に到達することができます。この時間により0.1%精度レベルへのセトリング・タイムが決まり、電流出力モードでは100μS、また電圧出力モードでは40μSになります。

小さなスイッチング・グリッチがDRV出力に現れ、それが I_{MON} および IA_{MON} 出力にも現れます。標準的な回路構成では R_C 、 C_4 および C_C を使用します。これらの素子はループ補償および出力保護に必要であり、また信号出力におけるノイズを無視できるレベルまで低減するのに役立ちます。もし必要であれば、モニター出力はシャント・コンデンサでフィルタすることができます。

IAの構造、電圧モニター

計装アンプIAは、出力信号の負荷にならない高インピーダンスのNPNトランジスタ入力を備えています。これは電流出力モードにて特に重要なことです。IAの出力信号は制御された電流であり、SET端子(電圧出力モード時のループを形成)あるいは IA_{MON} 端子(外部アクセス用)にマルチプレクスされます。

計装アンプの基本回路を図9に示します。2個の入力バッファアンプにより、入力の差電圧が R_{GAIN} の両端に再現されます。そのため生ずるこの抵抗を通る電流は、IAの出力に両極性でミ

$$I_{IA} = I_{A_{OUT}} = 2 (I_{A_{IN+}} - I_{A_{IN-}}) / R_{GAIN} \quad (6)$$

ラーされます。このミラー電流は次式の理想的な伝達関数になります。

したがって、 R_{GAIN} の精度とドリフトが電圧・電流変換の精度を定めます。サイクリング・チョッパ手法により、カレントミラー回路の高精度と高安定性が得られています。




図9. IAブロック図

計装アンプの出力電流 $I_{A_{MON}}$ は、内部回路を保護するために制限されています。この電流制限には、M2の状態により制御される2つの設定値があります(電気的特性の短絡電流の仕様を参照)。したがって、 R_{SET} の値が小さ過ぎる場合、計装アンプの電流出力制限が電圧出力モード時のXTR300の閉ループを分断することに注意願います。M2がローの場合、 R_{GAIN} が名目値で10kΩであると、20V_{PP}の入力電圧が可能であり、このとき4mA_{PP}の出力電流が生じます。 R_{GAIN} にもっと低い抵抗を使用すると、より大電流が発生するので、IAの出力電流制限を考慮する必要があります。

電流モニター

電流出力モード(M2がハイ)では、XTR300は高出力インピーダンスになります。高精度のカレントミラーリングにより、正確に出力電流の1/10のコピー電流が発生します。このコピー電流は、電流出力モード時にOPAの加算点に送られて帰還ループを形成し、あるいは他の動作モード時に I_{MON} 端子に送られて出力電流のモニターに使用されます。

この電流分割の高精度および高安定性は、サイクリング・ショッパ手法によるものです。この設計により、高同相電圧除去特性で必要とされる高精度のシャント抵抗や高精度のシャント電圧の測定が不要になります。

DRV出力が飽和状態(エラー・フラグが立つ)の間は、ループがオープンなのでモニター電流出力(I_{MON})は電流ピークを示します。この間、カレントミラー・ショッパによるグリッチがモニター信号に現れます。モニター信号のこの部分は測定に使用できません。

エラー・フラグ

電XTR300はその適正な機能を試験するテスタビリティが設計されており、介入による中断なしに負荷の接続状態を観察できます。

出力信号が伝達関数に従わない場合、エラー・フラグが立ち上ります(ダイナミック応答により制限される)。これらのエラー・フラグは、出力電流(電圧モード時)あるいは出力電圧(電流モード時)の瞬時値の読み取りに使用できるモニター出力 I_{MON} および IA_{OUT} を補佐します。

このエラー・フラグとモニター信号の組み合せにより、XTR300の機能および動作状態の観察が容易にできるので、リモート制御のみならずリモート診断も実現できます。

XTR300のエラー・フラグは、すべて内部5Vへ約1 μ Aでプルアップされたオープンコレクタ出力です。エラー・フラグが3Vあるいは5Vロジックをドライブする場合は、ロジック電圧への外付けプルアップ抵抗が必要になります。

エラー・フラグの出力シンク電流は5mAを超えてはなりません。この値はオプトカプラーを直接駆動するのに十分ですが、電流制限抵抗が必要になります。

エラー・フラグには以下の3種類があります。

- **IA同相範囲オーバー(EF_{CM})**：リニア動作を行う入力同相電圧の限界値にIA入力が達すると同時にローになります。このフラグは、飽和したカレントミラーからのノイズが観測されますが、このノイズはGNDに接続したコンデンサでフィルタ可能です。
- **負荷エラー(EF_{LD})**：負荷を駆動する電圧あるいは電流のフォールト状態を示します。電圧出力モードでは、このエラーは出力振幅の電圧限界と、負荷の短絡あるいは低抵抗に起因する電流制限状態を示します。電流出力モードでは、高抵抗負荷あるいはオープン負荷による電源レールへの飽和を示します。
- **過温度フラグ(EF_{OT})**：チップ温度が+140°Cに達するとローになるデジタル出力であり、チップ温度が+125°Cに低下す

ると同時にリセットされます。このフラグは自動的に出力をシャットダウンせず、ユーザシステムが状況に応じて対処できるようにしています。必要であれば、このフラグ出力を出力ディスエーブル(\overline{OD})に接続し、出力のディスエーブルすなわち発熱源を除去することができます。この接続は自動シャットダウンのように動作しますが、内部電流源を安全に無効にするための外付けプルアップ抵抗が必要になります。なお、IAチャネルはこのフラグの影響を受けず、出力における電圧を観察し続けることができます。

デジタル・コミュニケーション：HART

XTR300の帯域およびドライブ能力は、HARTのようなコミュニケーション信号を転送するのに十分です。電流モニターとIA回路による電圧検知の組み合せにより、信号出力コネクタからモニター端子へのコミュニケーション信号の転送が、電流あるいは電圧の両モードで可能です。電流出力モードでは、信号は IA_{OUT} に送られます。電圧出力モードでは、コミュニケーション信号はDRV電流を変調し、 I_{MON} に送られます。 IA_{OUT} と I_{MON} は出力モードに応じて内部でマルチプレクスされているので($M1$ がローの場合)、互いに接続することができます。

コミュニケーション信号を出力コネクタ経由でシステムやセンサに返すと、出力モードによらず容易な設定、補正、診断、および自在なコミュニケーションが可能になります。

デジタルI/Oおよびグランドの考察

XTR300は電圧出力モード、電流出力モード、外部設定、および計装モード(電圧入力)を提供します。さらに、内部帰還モードを分離して、外部ループを接続することができます。これらのモードは $M1$ および $M2$ によって制御されます(機能表参照)。 \overline{OD} 入力端子は出力段のイネーブルあるいはディスエーブルを制御します(\overline{OD} はアクティブ・ロー)。

デジタルI/OはDGNDを基準とし、その端子の信号はDGND電位の5V以内である必要があります。このDGND端子にはロジック出力のロー電流(シンク電流)が流れます。また、DGNDは電源電圧以内の電位に接続できますが、正電源より8V低い必要があります。DGNDを適切に接続すると、デジタル出力からの電流がアナログ・グランドへ流入するのを防止できます。

通常、DGNDには電源に接続する逆バイアスされたダイオードがあり、これに注意することが重要です。したがって、電源レールをダイオードの順方向電圧以上超える電圧でDGNDが駆動されると、破壊的大電流が流入します。パワーオンとパワーオフの間、この駆動条件は必ず回避してください。

出力保護

XTR300は過酷な産業用環境で動作することを想定しています。したがって、その設計には強固な半導体プロセスを選定しました。しかし、それでも外部保護がいくつか必要になります。

計装アンプ入力は図10に示すように、IC端子の内側にある保護セルへの電流を制限する外付け抵抗で保護することができま
す。この保護セルは、入力電圧が電源電圧を超えると同時にダ
イオード経由で電源ラインに導通します。図の回路構成例は、
これら2個の外付け抵抗の配置方法を示します。

2個の抵抗値が等しい場合、入力バイアス電流の相殺が最適になります。追加したコンデンサC₃は、IAへの入力信号におけるRFノイズを低減するものです。

図 10. 電流制限抵抗

DRV出力の負荷配線は低インピーダンスでなければならず、したがって図11に示すように、外付けの保護ダイオードが過剰電流の処理に必要になります。内部の保護ダイオードは外部より高いチップ温度の影響で、外付けの標準的なPNダイオードよりも早く導通し始めます。ゆえに、ショットキー・ダイオードにするか、入力に直列に1個の抵抗(R_C)を追加するか、いずれかが必要になります。この保護例を図11に示します。外付けの標準ダイオードが電圧を1.4Vに制限し、内部保護ダイオードが電圧を0.7Vにクランプすると仮定すると、この抵抗により内部保護ダイオードへの電流が50mAに制限できます。すなわち、

$$(1.4V - 0.7V) / 15\Omega = 47mA \quad (7)$$

XTP200は過酷な産業用環境で動作することを想定しています。R_Cは推奨するループ補償の一部でもあります。C₄はRFIと高電圧スパイクに対して出力を保護します。




図 11. DRV出力保護の例

パワーオン/オフ・グリッチ

電源をオンあるいはオフするとき、ほとんどのアナログ・アンプは内部回路の閾値や容量充電により、ある程度のグリッチを発生します。電源電圧の特性も、その立ち上りおよび立ち下り時間とともに、出力グリッチに直接影響します。また、負荷抵抗と容量性負荷は同様に振幅にも影響します。

出力ディスエーブル制御(\overline{OD})により、パワーオン、パワーオフ、およびシステム・ダウントайム時に出力を高インピーダンスにすることで、出力をうまく制御することができます。図12a、図12b、および図12cは、パワーオンとパワーオフ時に出力がディスエーブルされたときの出力電圧を示します。図中の出力信号にはグリッチが見られません。 \overline{OD} をローにすると、電流出力モードでもグリッチが防止されます。図12cでは、ディスエーブルからイネーブルへ遷移するときにグリッチが見られません。

図12の測定はすべて1kΩの負荷抵抗でなされ、図5の回路構成で試験されています。 \overline{OD} は内部にて約1μAでプルアップされています。したがって、100kΩの抵抗でパワーオン時に安全にプルダウンできます。また、 \overline{OD} 端子を制御するロジックがグリッチを発生しないようにします。




図 12. パワーオン/オフ時にディスエーブルされた出力の出力信号

レイアウトの考察

電源バイパス・コンデンサはパッケージの近くに配置し、低インピーダンスの導体で接続する必要があります。RGAINへのノイズ結合を回避し、配線抵抗に注意します。熱的管理については、『ヒートシンク』節を参照願います。

XTR300自体のレイアウトは重要ではありませんが、電源デカップリングが適切な(低ダイナミック・インピーダンス)場合に内部の電流チョッピングは最適動作をします。したがって、バイパス・コンデンサへの配線にはスルーホール・コンタクトを排除するか、あるいは複数のスルーホール・コンタクトを使用します。チョッパ型電源からのスイッチング・ノイズは十分にフィルタして、回路への影響を低減する必要があります。小抵抗(例えば 2Ω)あるいはダンピング・コイルを、図13のように電源配線に直列に(DC/DCコンバータとXTR回路の間)接続すると、バイパス・コンデンサとともにデカップリング・フィルタとして働きます。




図 13. ノイジーなチョッパ型電源に対する電源デカップリング案

抵抗を入力端子の近くで接続すると、配線に結合する周囲ノイズを低減できます。したがって、OPAおよびIAの入力に関連する抵抗は、パッケージの近くに配置します。また、 R_{SET} 、 R_{OS} 、および R_{GAIN} に直列の余分な配線抵抗(スルーホール・コンタクトの信頼性に注意)は、ドリフトとともにゲインとオフセットの誤差を生ずるので、これを回避します。1Ωの配線抵抗だけでも1kΩ抵抗の0.1%に相当します。

パッケージ底面の露出したリードフレーム・ダイパッドは、必ずV-すなわち11ピンに接続します(詳細は『QFNパッケージ』参照)。

QFNパッケージ

XTR300はQFNパッケージで提供しております。このリードレスで、ほぼチップサイズのパッケージにより基板スペースを最大化でき、また、その底面パッドにより熱的特性と電気的特性を強化できます。

QFNパッケージは物理的に小さいのでその実装面積も小さく、また熱的性能が改善されています。熱的性能を最適化するために、銅プレーン内にて最低6個のサーマル・ヴィアでパワー・パッドを適当なヒートスラグに接続する必要があります。これについては、www.ti.comからダウンロードで入手あるいは本データシートの末尾にある、RGW (S-PQFP-N20) のランド・パターン例を参照願います。

QFNパッケージは、標準的なプリント基板(PCB)組立技術で容易に実装することができます。この詳細については、www.ti.comからダウンロードして入手できる下記の文献を参照願います。アプリケーション・ノート『QFN/SON PCB Attachment (SLUA271)』アプリケーション・レポート『Quad Flatpack No-Lead Logic Package (SCBA017)』

パッケージ底面の露出したリードフレーム・ダイパッドはV-端子に接続し、適当なヒートシンクを施す必要があります。

ヒートシンク

電力消費は電源、信号、および負荷条件に依存します。また、電力消費はOPAの出力トランジスタが支配的になります。DC信号については、電力消費は出力電流と導通しているトランジスタの両端にかかる出力電圧($V_S - V_{OUT}$)の積になります。

過温度保護回路は、EFOT端子が出力ディスエーブル端子 \overline{OD} に接続されていないかぎり、過温度状態になつてもデバイスをシャットダウンさせないことに注意願います。これについては『ドライバ出力ディスエーブル』節を参照願います。

パッケージで安全に消費できる電力は、周囲温度とヒートシンク設計に依存します。

QFNパッケージは優れた熱放散になるように特別に設計されました。基板設計がパッケージの熱放散に大いに影響します。この詳細については、『QFNパッケージ』節を参照願います。

XTR300の接合・周囲間熱抵抗(θ_{JA})の値は、2オンスの銅プレーンに半田付けした場合に38°C/Wです。この値は強制空冷を加えるとさらに低減できます。QFN-20パッケージの接合・周囲間熱抵抗は表2を参照願います。信頼性動作のため、接合温度は+125°C以下に保つ必要があります。接合温度は次式で計算できます。

$$T_J = T_A + P_D \cdot \theta_{JA}$$

$$\text{ここで, } \theta_{JA} = \theta_{JC} + \theta_{CA}$$

$$T_J = \text{接合温度 } (\text{°C})$$

$$T_A = \text{周囲温度 } (\text{°C})$$

$$P_D = \text{電力消費 (W)}$$

$$\theta_{JA} = \text{接合・周囲間熱抵抗}$$

$$\theta_{JC} = \text{接合・ケース間熱抵抗}$$

$$\theta_{CA} = \text{ケース・空気間熱抵抗}$$

HEATSINKING METHOD	θ_{JA}
The part is soldered to a 2-oz copper pad under the exposed pad.	38
Soldered to copper pad with forced airflow (150lfm).	36
Soldered to copper pad with forced airflow (250lfm).	35
Soldered to copper pad with forced airflow (500lfm).	34

表2. 各種ヒートシンキングによる接合・周囲間熱抵抗

必要なヒートシンク面積を適切に定めるには、所要の電力消費を計算し、また過熱状態を最小にして長期の高信頼性動作が可能なように、電力消費と熱抵抗の関係を考慮する必要があります。

ヒートシンクの効率はEFOT出力信号を使用して試験できます。この出力は名目値+140°Cの接合温度でローになります(許容誤差は6%とする)。そこで、電力消費を最大(例えば、0Ω負荷への最大電流)にした状態で、周囲温度を徐々に上げていくとOTフラグがローに反転します。この反転した時点で、使用可能な動作条件が求まります。

このパッケージの推奨ランド・パターンをRGW(S-PQFP-N20)の文書に示します。内部ヒートシンク用半田パッドの9個(6個以上)のスルーホール・コンタクトは、基板のどこか1層の銅プレーンと接続します。この銅プレーンは、熱を効率よくPCB内に放散できるように十分広い必要があります。また、ヒートシンク用半田パッドは電気的にV-に接続して、デバイスのサブストレートとの接続を維持する必要があります。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
XTR300AIRGWR	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	XTR 300
XTR300AIRGWR.A	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	XTR 300
XTR300AIRGWR.B	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	XTR 300
XTR300AIRGWT	Active	Production	VQFN (RGW) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	XTR 300
XTR300AIRGWT.A	Active	Production	VQFN (RGW) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	XTR 300
XTR300AIRGWT.B	Active	Production	VQFN (RGW) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	XTR 300
XTR300AIRGWTG4	Active	Production	VQFN (RGW) 20	250 SMALL T&R	-	Call TI	Call TI	-55 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION
REEL DIMENSIONS

TAPE DIMENSIONS


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
XTR300AIRGWR	VQFN	RGW	20	3000	330.0	12.4	5.3	5.3	1.5	8.0	12.0	Q2
XTR300AIRGWT	VQFN	RGW	20	250	180.0	12.4	5.3	5.3	1.5	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
XTR300AIRGWR	VQFN	RGW	20	3000	353.0	353.0	32.0
XTR300AIRGWT	VQFN	RGW	20	250	213.0	191.0	35.0

GENERIC PACKAGE VIEW


RGW 20

VQFN - 1 mm max height

5 x 5, 0.65 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4227157/A

PACKAGE OUTLINE

VQFN - 1 mm max height

RGW0020A

PLASTIC QUAD FLATPACK-NO LEAD



4219039/A 06/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGW0020A


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



LAND PATTERN EXAMPLE

SCALE: 15X



SOLDER MASK DETAILS

4219039/A 06/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGW0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
75% PRINTED COVERAGE BY AREA
SCALE: 15X

4219039/A 06/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月