

UCC280x 低消費電力 BiCMOS 電流モード PWM コントローラ

1 特長

- 典型的な起動供給電流 100 μ A
- 典型的な動作供給電流 500 μ A
- 最大 1MHz までの動作
- 内部ソフトスタート
- 内部的なフォルトソフトスタート
- 電流センスの信号の内部リーディングエッジブランキング
- 1A トータムポール出力
- 電流センスからゲートドライブ出力までの典型的な応答時間は 70 ns
- 基準電圧の許容誤差: 1.5%
- UC3842 および UC3842A と同じピン配置

2 アプリケーション

- スイッチモード電源 (SMPS)
- DC/DC コンバータ
- パワー モジュール
- 車載 PSU
- バッテリー駆動 PSU

3 説明

UCC280x ファミリーは、高速で低消費電力の IC で、オフラインおよび DC/DC 固定周波数電流モードのスイッチング電源を最小の部品数で設計するため必要な、すべての制御および駆動部品が含まれています。

これらのデバイスは、UCx84x ファミリーとピン構成が同じで、内部的なフルサイクルソフトスタートや、電流センス入力の内部リーディングエッジブランキングなどの追加機能も提供します。


UCC280x ファミリーは、各種のパッケージ オプション、温度範囲オプション、最大デューティサイクルの選択、クリティカル電圧レベルの選択が使用可能です。UCC2803 や UCC2805 のような低いリファレンス部品は、バッテリー駆動システムに最適ですが、UCC2802 や UCC2804 の高いリファレンスおよび高い UVLO ヒステリシスは、オフライン電源での使用に最適な選択肢となります。

UCC280x シリーズは、 -40°C から 125°C の範囲で動作するように指定されています。

製品情報

部品番号 ⁽¹⁾	パッケージ	本体サイズ (公称)
UCC280x、 UCC380x	SOIC (8)	3.91mm × 4.90mm
	TSSOP (8)	4.40mm × 3.00mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



Copyright © 2016, Texas Instruments Incorporated

アプリケーション概略図



目次

1 特長.....	1	7.4 デバイスの機能モード.....	25
2 アプリケーション.....	1	8 アプリケーションと実装.....	26
3 説明.....	1	8.1 アプリケーション情報.....	26
4 デバイスの比較.....	3	8.2 代表的なアプリケーション.....	26
5 ピン構成および機能.....	3	8.3 電源に関する推奨事項.....	36
6 仕様.....	6	8.4 レイアウト.....	38
6.1 絶対最大定格.....	6	9 デバイスおよびドキュメントのサポート.....	40
6.2 ESD 定格.....	6	9.1 関連リンク.....	40
6.3 推奨動作条件.....	6	9.2 ドキュメントの更新通知を受け取る方法.....	40
6.4 熱に関する情報.....	7	9.3 サポート・リソース.....	40
6.5 電気的特性.....	7	9.4 商標.....	40
6.6 代表的特性.....	9	9.5 静電気放電に関する注意事項.....	40
7 詳細説明.....	11	9.6 用語集.....	41
7.1 概要.....	11	10 Revision History.....	41
7.2 機能ブロック図.....	11	11 メカニカル、パッケージ、および注文情報.....	42
7.3 機能説明.....	11		

4 デバイスの比較

デバイス比較表

部品番号	最大デューティ サイクル	基準電圧	ターンオン スレッシュホルド	ターンオフ スレッシュホルド
UCC2800	100%	5V	7.2V	6.9V
UCC2801	50%	5V	9.4V	7.4V
UCC2802	100%	5V	12.5V	8.3V
UCC2803	100%	4V	4.1V	3.6V
UCC2804	50%	5V	12.5V	8.3V
UCC2805	50%	4V	4.1V	3.6V

温度およびパッケージ選定表

	温度範囲	利用可能なパッケージ
UCC280x	–40°C～125°C	D

5 ピン構成および機能




図 5-1. UCC280x D パッケージ 8 ピン SOIC 上面図




図 5-2. PW パッケージ 8 ピン TSSOP 上面図

表 5-1. ピンの機能

ピン		I/O	説明
名称	SOIC		
COMP	1	O	COMP はエラー アンプの出力であり、PWM コンパレータの入力です。 UCC280x ファミリのエラー アンプは、真の低出力インピーダンスを持つ 2MHz のオペアンプです。そのため、COMP ターミナルは電流を供給および吸収することができます。ただし、エラー アンプは内部的に電流制限されるため、ユーザーは COMP を外部で GND に強制的に接続することでゼロ デューティ サイクルを指定できます。 UCC280x ファミリは、内蔵のフルサイクル ソフト スタート機能を備えています。ソフト スタートは、最大 COMP 電圧に対するクランプとして実装されています。
CS	3	I	CS は、電流センス コンパレータの入力です。UCC280x ファミリには、PWM コンパレータと過電流コンパレータの 2 つの異なる電流センスのコンパレータがあります。 UCC280x ファミリにはデジタル電流センスのフィルタリングが含まれており、OUT ピンの立ち上がりエッジ直後の 100 ns の間隔中に、CS ターミナルを電流センスのコンパレータから切り離します。このデジタル フィルタリングは、リーディングエッジ ブランキングとも呼ばれ、ほとんどのアプリケーションでは CS にアナログ フィルタリング (RC フィルタ) が不要であることを意味します。外部の RC フィルタ技術と比較して、リーディングエッジ ブランキングは、より小さな実効的な CS から OUT への伝播遅延を提供します。ただし、OUT 信号の最小非ゼロ オンタイムは、リーディングエッジ ブランキングおよび CS から OUT への伝播遅延に直接影響されることに注意してください。 過電流コンパレータは故障検出のみに使用され、過電流スレッショルドを超えるとソフト スタート サイクルが発生します。
FB	2	I	FB は、エラー アンプの反転入力です。最大の安定性を得るため、FB リードの長さはできるだけ短くし、FB の浮遊容量をできるだけ少なくします。
GND	5	—	GND は、この部品のすべての機能のリファレンス グランドおよびパワー グランドです。
OUT	6	O	OUT は、ピーク電流が $\pm 750\text{mA}$ を超えるパワー MOSFET のゲートを駆動できる高電流パワー ドライバの出力です。VCC が UVLO スレッショルドを下回ると、OUT はアクティブに Low に保持されます。 高電流パワー ドライバは FET 出力デバイスで構成されており、GND まで、また VCC まですべての範囲でスイッチングできます。出力ステージは、オーバーシュートおよびアンダーシュートに対しても非常に低いインピーダンスを提供します。これにより、多くの場合、外部ショットキー ダイオードによるクランプは不要となります。

表 5-1. ピンの機能 (続き)

ピン		I/O	説明
名称	SOIC		
RC	4	I	<p>RC は発振器のタイミング ピンです。固定周波数動作の場合、REF から RC に抵抗を接続して、タイミング コンデンサの充電電流を設定します。周波数は、RC から GND にタイミング コンデンサを接続することで設定します。最高の性能を得るには、タイミング コンデンサから GND へのリードをできるだけ短く、直線的にします。可能であれば、タイミング コンデンサと他のすべての機能に別々のグラント配線を使用します。発振器の周波数は、次の式で推定できます。</p> $f = \frac{1.5}{R \times C} \quad (1)$ $f = \frac{1.0}{R \times C} \quad (2)$ <p>ここで、</p> <ul style="list-style-type: none"> 周波数は Hz 単位 抵抗はオーム (Ω) 単位 容量はファラド (farads) 単位 <p>推奨されるタイミング抵抗の範囲は 10 k~200 k で、タイミング コンデンサは 100 pF~1000 pF です。10 k より小さいタイミング抵抗を使用してはいけません。</p>
REF	8	O	<p>REF はエラー アンプの電圧基準であり、IC 上の多くの他の機能にも使用されます。REF は、IC の高速スイッチング ロジック用のロジック電源としても使用されます。VCC が 1V より大きく、UVLO スレッシュホールドより小さい場合、REF は 5kΩ の抵抗を通じてグラントに引き下げられます。これにより、REF は電力システムの状態を示すロジック出力としても使用できます。リファレンスの安定性にとって重要なのは、REF ピンにできるだけ近い場所でセラミック コンデンサを使用して GND にバイパスすることです。セラミック コンデンサに加えて電解コンデンサも使用できます。0.1μF 以上のセラミックが必要です。基準電圧に対して外部負荷が 2.5mA を超える場合、追加の REF バイパスが必要です。</p> <p>高速スイッチング過渡によるノイズの問題を防止するため、IC パッケージの非常に近い位置にセラミック コンデンサを配置して、REF をグラントにバイパスします。</p>
VCC	7	I	<p>VCC は、このデバイスの電源入力接続です。通常動作では、電流制限抵抗を経由して VCC に電力を供給します。静止状態での VCC 電流は非常に低いですが、総供給電流は OUT 電流に依存して高くなります。合計 VCC 電流は、静止 VCC 電流と平均 OUT 電流の合計です。動作周波数と MOSFET ゲート電荷 (Q_g) が判明していれば、で平均 OUT 電流を計算できます。</p> $I_{OUT} = Q_g \times f \quad (3)$ <p>ノイズ問題を防止するために、VCC ピンにできるだけ近い場所でセラミック コンデンサを使用して VCC を GND にバイパスする必要があります。セラミック コンデンサに加えて電解コンデンサも使用できます。VCC からグラントへの並列接続には、最小 1μF のコンデンサと 0.1μF のセラミック コンデンサをデバイスに近い位置に配置する必要があります。</p>

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

		最小値	最大値	単位
VCC 電圧 ⁽³⁾			12	V
VCC 電流 ⁽³⁾			30	mA
OUT 電流			±1	A
出力エネルギー (容量性負荷)			20	μJ
アナログ入力 (FB、CS、RC、COMP)		-0.3	6.3 または VCC + 0.3 ⁽⁴⁾	V
T _A < 25°Cでの消費電力	D パッケージ		0.65	W
リード温度、半田付け (10 秒)			300	°C
保存温度、T _{stg}		-65	150	°C
接合部温度、T _J		-55	150	°C

- (1) すべての電圧は GND を基準にしています。すべての電流は指定された端子に流れ込む正の値です。
- (2) 「セクション 6.1」に示された値を上回るストレスがかかった場合、デバイスに永続的な損傷が発生する可能性があります。これらはストレス評価のみであり、セクション 6.3 で示された条件を超えるこれらの条件またはその他の条件下でのデバイスの機能動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (3) 通常の動作では、VCC は電流制限抵抗を通じて供給されます。抵抗は、すべての動作条件下で VCC 電圧が 12V 未満でありながら、ターンオフ スレッシュホールドを上回るようにサイズ設定する必要があります。VCC が低インピーダンスのソースから駆動され、ICC が 30mA を超えない場合、12V の絶対最大値が適用されます。VCC と ICC をこれらの制限値に制限しないと、デバイスに永続的な損傷が生じる可能性があります。これはセクション 8.3 でさらに詳しく説明されています。
- (4) 2 つの値のうち、最小 (小さい) 値を返します。

6.2 ESD 定格

		値	単位
D パッケージ			
V _(ESD) 静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾	±2500	V
	デバイス帯電モデル (CDM)、AEC Q100-011 準拠 ⁽¹⁾	±1500	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
V _{VCC}	VCC バイアス供給電圧 (低インピーダンス ソースから)		11	V
V _{FB} 、V _{CS} 、 V _{RC} 、V _{COMP}	アナログ ピンの電圧	-0.1	6 または V _{VCC}	V
V _{OUT}	ゲートドライバの出力電圧	-0.1	V _{VCC}	V
I _{VCC}	電源バイアス電流		25	mA
I _{OUT}	平均 OUT ピン電流		20	mA
I _{REF}	REF ピン出力電流		5	mA
f _{OSC}	オシレータの周波数		1	MHz
T _A	自由空気での動作温度	-40	125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		UCC280x		単位
		D (SOIC)		
		8 ピン		
R _{θJA}	接合部から周囲への熱抵抗	117.9		°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	60.8		°C/W
R _{θJB}	接合部から基板への熱抵抗	62.2		°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	14.4		°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	61.7		°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	—		°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。
spra953

6.5 電気的特性

UCC280x の場合、 $-40^{\circ}\text{C} \leq T_A \leq 125^{\circ}\text{C}$ 。V_{CC} = 10V⁽¹⁾、R_T = 100k (REF から RC へ)、C_T = 330pF (RC から GND へ)、V_{CC} から GND へ 0.1μF のコンデンサ、V_{REF} から GND へ 0.1μF のコンデンサ、T_A = T_J (特に記載がない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
リファレンス					
出力電圧	T _J = 25°C、I = 0.2mA、UCC2800、UCC2801、UCC2802、および UCC2804	4.925	5	5.075	V
	T _J = 25°C、I = 0.2mA、UCC2803 および UCC2805	3.94	4	4.06	
負荷レギュレーション	0.2mA < I < 5mA UCC280x		10	30	mV
ラインレギュレーション	T _J = 25°C、V _{CC} = 10V でクランプ (I _{VCC} = 25mA)			1.9	mV/V
	T _J = -40°C ~ 125°C、V _{CC} = 10V でクランプ (I _{VCC} = 25mA) UCC280x			2.5	
総変動	UCC2800、UCC2801、UCC2802、および UCC2804 ⁽⁵⁾	4.88	5	5.1	V
	UCC2803 および UCC2805 ⁽⁵⁾	3.9	4	4.08	
出力ノイズ電圧	10Hz ≤ f ≤ 10kHz、T _J = 25°C ⁽⁷⁾		130		μV
長期的安定性	T _A = 125°C、1000 時間 ⁽⁷⁾		5		mV
出力短絡		-5		-35	mA
発振器					
オシレータの周波数	UCC2800、UCC2801、UCC2802、UCC2804 ⁽²⁾	40	46	52	kHz
	UCC2803 および UCC2805 ⁽²⁾	26	31	36	
温度安定性 ⁽⁷⁾			2.5		%
振幅 (ピークツーピーク)		2.25	2.4	2.55	V
発振器のピーク電圧			2.45		V
エラー アンプ					
入力電圧	COMP = 2.5V、UCC2800、UCC2801、UCC2802、および UCC2804	2.44	2.5	2.56	V
	COMP = 2V、UCC2803 および UCC2805	1.95	2	2.05	
入力バイアス電流		-1		1	μA
開ループ電圧ゲイン		60	80		dB
COMP シンク電流	FB = 2.7V、COMP = 1.1V UCC280x	0.3		3.5	mA
COMP ソース電流	FB = 1.8V、COMP = REF - 1.2V	-0.2	-0.5	-0.8	mA
ゲイン帯域幅積 ⁽⁷⁾			2		MHz

6.5 電気的特性 (続き)

UCC280x の場合、 $-40^{\circ}\text{C} \leq T_A \leq 125^{\circ}\text{C}$ 。 $V_{CC} = 10\text{V}^{(1)}$ 、 $R_T = 100\text{k}$ (REF から RC へ)、 $C_T = 330\text{pF}$ (RC から GND へ)、 V_{CC} から GND へ $0.1\mu\text{F}$ のコンデンサ、 V_{REF} から GND へ $0.1\mu\text{F}$ のコンデンサ、 $T_A = T_J$ (特に記載がない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
PWM					
最大デューティ サイクル	UCC2800、UCC2802、および UCC2803	97	99	100	%
	UCC2801、UCC2804、および UCC2805	48	49	50	
電流検出					
ゲイン ⁽³⁾		1.1	1.65	1.8	V/V
最大入力信号	COMP = 5V ⁽⁴⁾	0.9	1	1.1	V
入力バイアス電流		-200		200	nA
CS ブランク時間		50	100	150	ns
過電流スレッシュホールド		1.42	1.55	1.68	V
COMP から CS へのオフセット	CS = 0V	0.45	0.9	1.35	V
出力					
OUT 低レベル	I = 20mA、すべての部品		0.1	0.4	V
	I = 200mA、すべての部品		0.35	0.9	
	I = 50mA、VCC = 5V、UCC2803 および UCC2805		0.15	0.4	
	I = 20mA、VCC = 0V、すべての部品		0.7	1.2	
OUT 高いレベル V _{SAT} (V _{CC} -OUT)	I = 20mA、すべての部品		0.15	0.4	V
	I = 200mA、すべての部品		1	1.9	
	I = 50mA、VCC = 5V、UCC2803 および UCC2805		0.4	0.9	
立ち上がり時間	C _L = 1nF		41	70	ns
立ち下がり時間	C _L = 1nF		44	75	ns
低電圧誤動作防止					
開始スレッシュホールド ⁽⁶⁾	UCC2800	6.6	7.2	7.8	V
	UCC2801	8.6	9.4	10.2	
	UCC2802 と UCC2804	11.5	12.5	13.5	
	UCC2803 と UCC2805	3.7	4.1	4.5	
停止スレッシュホールド ⁽⁶⁾	UCC2800	6.3	6.9	7.5	V
	UCC2801	6.8	7.4	8	
	UCC2802 と UCC2804	7.6	8.3	9	
	UCC2803 と UCC2805	3.2	3.6	4	
開始から停止までのヒステリシス	UCC2800	0.12	0.3	0.48	V
	UCC2801	1.6	2	2.4	
	UCC2802 と UCC2804	3.5	4.2	5.1	
	UCC2803 と UCC2805	0.2	0.5	0.8	
ソフトスタート					
COMP の立ち上がり時間	FB = 1.8V、0.5V から REF - 1V までの上昇		4	10	ms
全般的な					
スタートアップ電流	V _{CC} < 開始スレッシュホールド		0.1	0.2	mA
動作電源電流	FB = 0V、CS = 0V		0.5	1	mA
VCC 内部ツェナー電圧	I _{CC} = 10mA ^{(6) (8)}	12	13.5	15	V
VCC 内部ツェナー電圧マイナス開始スレッシュホールド電圧	UCC2802 および UCC2804 ⁽⁶⁾	0.5	1		V

- (1) VCC を起動スレッシュホールドより高く調整してから、10V に設定します。
- (2) UCCx800、UCC2802、および UCC2803 の発振器の周波数は出力周波数です。UCC2801、UCC2804、および UCC2805 の発振器の周波数は出力周波数の 2 倍です。
- (3) ゲインは $A = \Delta V_{COMP} / \Delta V_{CS}$ 。 $0 \leq V_{CS} \leq 0.8\text{V}$
- (4) パラメータは、Pin 2 が 0V のときのラッチのトリップポイントで測定されます。

- (5) 総変動には、温度安定性および負荷レギュレーションが含まれます。
- (6) 開始スレッショルド、停止スレッショルド、およびツェナー シャント スレッショルドは互いにトラッキングします。
- (7) 設計により保証されています。生産時に 100% テストされていません。
- (8) デバイスはクランプモードで完全に動作しており、強制電流が通常の動作供給電流よりも高いためです。

6.6 代表的特性




図 6-1. エラー アンプのゲインおよび位相応答




図 6-2. UCC2803 および UCC2805 V_{REF} vs V_{CC} , $I_{LOAD} = 0.5\text{mA}$




図 6-3. UCC2800、UCC2801、UCC2802、および UCC2804 発振器の周波数 vs R_T および C_T




図 6-4. UCC2803 および UCC2805 発振器の周波数 vs R_T および C_T




図 6-5. UCC2800、UCC2802、および UCC2803 最大デューティ サイクル vs 発振器の周波数




図 6-6. UCC2801、UCC2804、および UCC2805 最大デューティ サイクル vs 発振器周波数

6.6 代表的特性 (続き)




図 6-7. UCC2800 I_{CC} vs 発振器の周波数




図 6-8. UCC2805 I_{CC} vs 発振器の周波数




図 6-9. デッドタイム vs C_T , $R_T = 100k$




図 6-10. COMP と CS のオフセット vs 温度、CS = 0V




図 6-11. Vref と温度との関係




図 6-12. エラー アンプ. 入力と温度との関係


7 詳細説明

7.1 概要

UCC280x ファミリーは、高速で低消費電力の IC で、オフラインおよび DC/DC 固定周波数電流モードのスイッチング電源を最小の部品数で設計するため必要な、すべての制御および駆動部品が含まれています。

これらのデバイスは、UCx84x ファミリーとピン構成が同じで、内部的なフルサイクル ソフト スタートや、電流センス入力の内部リーディングエッジ ブランキングなどの追加機能も提供します。

7.2 機能ブロック図



Copyright © 2016, Texas Instruments Incorporated

7.3 機能説明

UCC280x ファミリーは、電源設計エンジニアがこれらの厳しい要件を満たすための多くの利点を提供します。

主な特長は下記の通りです。

- Bi-CMOS プロセス
- 低い起動供給電流: 通常 100 μ A
- 低い動作供給電流: 通常 500 μ A
- UC3842 および UC3842A ファミリーとピン配置互換
- 5-V 動作 (UCC2803 および UCC2805)
- 電流センスの信号のリーディング エッジ ブランキング
- オンチップソフト スタート
- 内部フル サイクル再起動遅延
- 1.5% の基準電圧
- 最大 1MHz の発振器
- UVLO 時の低自己バイアス出力
- 外部コンポーネントはほとんど不要
- 電流センスから出力までの応答時間は 70 ns
- サーフেসマウントまたは PDIP パッケージで利用可能

UCC280x ファミリーのデバイスは、UCx84x および UCx84xA ファミリーとピン配置が互換性があります。ただし、これらはプラグイン互換性はありません。一般的に、UCC280x は外部コンポーネントが少なく、動作電流が少ないです。

7.3.1 ピンの詳細説明

7.3.1.1 COMP

他のデバイスとは異なり、UCC280x ファミリのエラー アンプは、真の低出力インピーダンスを持つ 2MHz のオペアンプです。そのため、COMP ターミナルは電流を供給および吸収することができます。ただし、エラー アンプは内部的に電流制限されているため、COMP を外部から GND に接続することでゼロ デューティ サイクルを指定できます。

UCC280x は、電流を供給および吸収する真の低出力インピーダンス エラー アンプを備えています。UC3842 ファミリーに関連するエラー アンプは、電流源と並列に接続されたオープン コレクタです。

UCC280x は、パワーアップ ソフト スタートと故障ソフト スタートをオンチップで搭載しており、固定された COMP の立ち上がり時間で 5V に

4ms で到達します。したがって、外部ソフトスタート回路は不要となり、1 つの抵抗、1 つのコンデンサ、1 つの PNP トランジスタを節約できます。

7.3.1.2 FB

FB は、エラー アンプの反転入力です。最大の安定性を得るため、FB リードの長さはできるだけ短くし、FB の浮遊容量をできるだけ少なくします。

UCC280x は、UC3842 ファミリーの 1MHz に対して 2MHz の帯域幅を持つエラー アンプを特徴としています。フィードバック技術は、UC3842 ファミリーと同じです。

7.3.1.3 CS

CS は PWM コンパレータおよび過電流コンパレータです。UCC280x ファミリーにはデジタル電流センスのフィルタリングが含まれており、OUT ピンの立ち上がりエッジ直後の 100 ns の間隔中に、CS ターミナルを電流センスのコンパレータから切り離します。このデジタル フィルタリングは、リーディングエッジ ブランキングとも呼ばれ、ほとんどのアプリケーションでは CS にアナログ フィルタリング (RC フィルタ) が不要であることを意味します。外部の RC フィルタ技術と比較して、リーディングエッジ ブランキングは、より小さな実効的な CS から OUT への伝播遅延を提供します。ただし、OUT 信号の最小非ゼロ オンタイムは、リーディングエッジブランキングおよび CS から OUT への伝播遅延に直接影響されることに注意してください。過電流コンパレータは故障検出のみに使用され、過電流スレッシュホールドを超えるとソフトスタート サイクルが発生します。

UCC280x の電流センスは、前世代とは大きく異なります。UC3842 ファミリーの電流センス入力、PWM コンパレータに接続します。UCC280x の電流センスの入力は、PWM コンパレータと過電流コンパレータの 2 つのコンパレータに接続されています。内部のリーディング エッジ ブランキングは、電流センスの信号の最初の 100 ns をマスクします。これにより、RC 電流センスのフィルタの必要がなくなり、リーディング エッジ ノイズによる誤動作を防止できます。CS は、MOSFET ソース電流センスの抵抗に直接接続します。UCC280x ファミリーの電流センス アンプのゲインは通常 1.65V/V で、UC3842 ファミリーの通常 3V/V に対して低いです。

7.3.1.4 RC

RC は発振器のタイミング ピンです。固定周波数動作の場合、REF から RC に抵抗を接続して、タイミング コンデンサの充電電流を設定します。周波数は、RC から GND にタイミング コンデンサを接続することで設定します。最高の性能を得るには、タイミング コンデンサから GND へのリードをできるだけ短く、直線的にします。可能であれば、タイミング コンデンサと他のすべての機能に別々のグランド配線を使用します。

UCC280x の発振器は、UC3842 ファミリーの 500kHz に対して 1 MHz までの動作を許可します。両方のデバイスは、コンデンサの充電電流を設定するために外付け抵抗を使用し、これにより発振器の周波数が決まります。UCC2802 および UCC2804 については、式 4 を使用してください。

$$f = \frac{1.5}{R \times C} \quad (4)$$

UCC2803 および UCC2805 については、式 5 を使用してください。

$$f = \frac{1.0}{R \times C} \quad (5)$$

これらの 2 つの式では、スイッチング周波数 (f) は Hz 単位で、R は Ω 単位、C はファラッド単位です。

2 つの方程式は、リファレンス電圧が異なるため異なります。推奨されるタイミング抵抗の値の範囲は 10kΩ～200kΩ で、推奨されるタイミング コンデンサの値の範囲は 100pF～1000pF です。発振器の波形のピーク-ピーク振幅は 2.45V で、UC3842 ファミリの 1.7V に対して増加しています。最高の性能を得るには、タイミング コンデンサから GND へのリードをできるだけ短くします。TI は、タイミング コンデンサと他のすべてのピンのために別々のグラントレースを使用することを推奨しています。UCC2802 および UCC2803 の最大デューティ サイクルは約 99% で、UCC2803 および UCC2804 の最大デューティ サイクルは約 49% です。デューティ サイクルは、UC3842A ファミリーとは異なり、R_T と C_T を調整して簡単に変更することはできません。最大デューティ サイクル制限は、外部発振器充電抵抗 R_T と内部発振器放電トランジスタのオン抵抗の比率によって設定され、これは UC3842 と同様です。ただし、最大デューティ サイクル制限が 90% 未満 (UCC2802 および UCC2803 用) および 45% 未満 (UCC2804 および UCC2805 用) の場合、この方法で信頼性高く設定することはできません。最大デューティ サイクルの制御を改善するためには、UCCx807 の使用を検討してください。

7.3.1.5 GND

GND は、グラントに戻る信号と電力です。信号がスイッチング電流の影響を受けないように、信号のリターン パスと大電流のゲートドライバ パスは分離することをお勧めします。

7.3.1.6 OUT

OUT は、ピーク電流が 750mA を超えるパワー MOSFET のゲートを駆動できる高電流パワー ドライバの出力です。VCC が UVLO スレッシュホールドを下回ると、OUT はアクティブに Low に保持されます。高電流パワー ドライバは FET 出力デバイスで構成されており、GND まで、また VCC まですべての範囲でスイッチングできます。出力ステージは、オーバーシュートおよびアンダーシュートに対しても低インピーダンスを提供します。これにより、多くの場合、外部ショットキー ダイオードによるクランプは不要となります。

UCC280x の出力は CMOS 出力であり、UC3842 ファミリーのバイポーラ出力とは異なります。ピーク出力電流は ±1 A のままで、CMOS 出力は非常に滑らかな上昇および下降波形を提供し、ほぼオーバーシュートやアンダーシュートはありません。さらに、CMOS 出力はオーバーシュートに対して供給に低い抵抗を、アンダーシュートに対してグラントに低い抵抗を提供します。そのため、出力にショットキー ダイオードは必要ない場合があります。さらに、UCC2802 は UVLO 時に自己バイアス型のアクティブ ロー出力を持っています。この機能により、MOSFET ゲートドライブに関連するゲートからソースへのブリーク抵抗が不要となります。最後に、UCC280x ではオンチップ ツェナーダイオードが自動的に出力を VCC にクランプするため、MOSFET ゲート電圧クランプは必要ありません。

7.3.1.7 VCC

VCC は、このデバイスの電源入力接続です。通常動作では、電流制限抵抗を経由して VCC に電力を供給します。静止状態での VCC 電流は非常に低いですが、総供給電流は OUT 電流に依存して高くなります。合計 VCC 電流は、静止 VCC 電流と平均 OUT 電流の合計です。動作周波数と MOSFET ゲート電荷 (Q_g) が判明していれば、式 6 で平均 OUT 電流を計算できます。

$$I_{OUT} = Q_g \times f \quad (6)$$

UCC280x は、UC3842 の 30V に対して、典型的な VCC (供給電圧) クランプが 13.5V と低く設定されています。より高い VCC 電圧を必要とするアプリケーションでは、VCC と直列に抵抗を配置してソース インピーダンスを増加させる必要があります。この抵抗の最大値は、式 7 で計算されます。

$$R_{max} = \frac{V_{IN(min)} - V_{VCC(max)}}{I_{VCC} + Q_g \times f} \quad (7)$$

式 7 で、 $V_{IN(min)}$ は VCC に電源を供給するために使用される最小電圧、 $V_{VCC(max)}$ は最大 VCC クランプ電圧、 I_{VCC} はゲートドライバ電流を除いた IC の電源電流、 Q_g は外部パワー MOSFET のゲート電荷、 f_{SW} はスイッチング周波数です。

さらに、UCC280x には VCC を 13.5V に調整するオンチップのツェナー ダイオードがあります。UCC280x ファミリのターンオンおよびターンオフの閾値は、かなり異なります: UCC2802 および UCC2804 の場合、12.5V および 8V、UCC2803 および UCC2805 の場合、4.1V および 3.6V。5V の PWM 動作が可能になりました。ノイズに関連する問題を確実に防止するため、電解コンデンサで VCC をフィルタし、セラミック コンデンサでグラウンドにバイパスします。これらのコンデンサは、IC のピンの近くに配置します。

7.3.1.8 ピン 8 (REF)

REF はエラー アンプの電圧基準であり、IC 上の多くの他の機能にも使用されます。REF は、IC の高速スイッチング ロジック用のロジック電源としても使用されます。VCC が 1V より大きく、UVLO スレッシュホールドより小さい場合、REF は 5kΩ の抵抗を通じてグラウンドに引き下げられます。これにより、REF は電力システムの状態を示すロジック出力としても使用できます。リファレンスの安定性にとって重要なのは、REF ピンにできるだけ近い場所でセラミック コンデンサを使用して GND にバイパスすることです。セラミック コンデンサに加えて電解コンデンサも使用できます。0.1μF 以上のセラミック コンデンサが必要です。基準電圧に対して外部負荷が 2.5mA を超える場合、追加の REF バイパスが必要です。高速スイッチング過渡によるノイズの問題を防止するため、IC パッケージの近くにセラミック コンデンサを配置して、REF をグラウンドにバイパスします。

UCC2802 および UCC2804 は 5V のリファレンスを持っています。UCC2803 と UCC2805 は 4V のリファレンスを持ち、両方とも ±1.5% で、UC3842 ファミリの ±2% と異なります。出力短絡電流は 5mA で、30mA より低くなっています。REF は、発振やノイズの問題を防止するために、セラミック コンデンサを使ってグラウンドにバイパスする必要があります。REF はロジック出力として使用できます。VCC が UVLO スレッシュホールドより低い場合、REF は低いまま保持されます。

7.3.2 低電圧誤動作防止 (UVLO)

UCC280x デバイスには、電源オンおよび電源オフ シーケンス中の動作を制御するため、低電圧誤動作防止保護回路が搭載されています。供給電圧 (VCC) とリファレンス電圧 (Vref) は、UVLO 回路によって監視されます。UVLO 設計中には、アクティブ ローの自己バイアス型トータム ポール出力も組み込まれており、パワー スイッチ保護が強化されています。

UCC2802、UCC2803、UCC2804、および UCC2805 デバイスの過電圧ロックアウト スレッシュホールドは、前世代の UCx842、UCx843、UCx844、および UCx845 PWM とは異なります。基本的に、スレッシュホールドはオフライン電源と DC-DC コンバータの 2 つのアプリケーション グループに最適化されています。

UCC2802 および UCC2804 は、ターンオンの典型的な UVLO スレッシュホールドが 12.5V、ターンオフが 8.3V であり、4.3V のヒステリシスを提供します。

低電圧入力 (バッテリーおよび 5V アプリケーションを含む) では、UCC2803 および UCC2805 は 4.1V でターンオンし、3.6V でターンオフします。ヒステリシスは 0.5V です。

UCC2800 および UCC2801 は、車載およびバッテリー アプリケーション向けに最適化された UVLO スレッシュホールドを持っています。

UVLO 動作中、IC はおおよそ 100μA の供給電流を消費します。ターンオン スレッシュホールドを越えると、IC の供給電流は通常約 500μA に増加し、バイポーラの対応機器よりも桁違いに低くなります。




図 7-1. IC 供給電流の UVLO

表 7-1. UVLO レベル比較表

デバイス	Vton (V)	Vtoff (V)
UCC2800	7.2	6.9
UCC2801	9.4	7.4
UCC2802, UCC2804	12.5	8.3
UCC2803, UCC2805	4.1	3.6

7.3.3 自己バイアス型アクティブロー出力

図 7-2 に示された自己バイアス型アクティブロー クランプ回路は、問題となる MOSFET のターンオンの可能性を排除します。UVLO 中に PWM 出力電圧が上昇すると、P デバイスが大きな N 型スイッチをオンにし、出力電圧を低くクランプします。この回路に電力を供給するのは外部から上昇するゲート電圧であり、過電圧ロックアウト中の IC の供給電圧に関係なく、完全な保護が提供されます。




図 7-2. UVLO 中に OUT を低く保持する内部回路




図 7-3. UVLO 中の OUT 電圧 vs OUT 電流

7.3.4 基準電圧

UCC2803 および UCC2805 の 4V のリファレンス電圧は供給電圧 (VCC) から供給され、調整を維持するためには約 0.5V のヘッドルームが必要であることに注意してください。VCC が約 4.5V 未満になると、リファレンス電圧も正常動作の指定範囲外に下がります。この遷移中の VCC と V_{REF} の関係は、図 7-5 に示されています。




図 7-5. UCC2803 REF 出力 vs V_{CC}

エラー アンプの非反転入力、PWM のリファレンス電圧 V_{REF} の半分に接続されています。この入力、UCC2803 および UCC2805 では 2V であり、リファレンス電圧が高い部品である UCC2800、UCC2801、UCC2802、UCC2804 では 2.5V です。

7.3.5 発振器

UCC280x 発振器は、RC に鋸歯状波形を生成します。立ち上がり時間は、R_T と C_T の時定数によって設定されます。立ち下がり時間は、C_T と約 130 Ω の内部トランジスタのオン抵抗によって設定されます。立ち下がり時間中、出力はオフになり、最大デューティ サイクルは部品番号に応じて 50% または 100% 以下に減少します。大きなタイミング コンデンサは放電時間を増加させ、最大デューティ サイクルと周波数を減少させます。




図 7-6. 発振器の等価回路

UCC2800 から UCC2805 の BiCMOS デバイスの発振器セクションは、UC3842 型といくつかの類似点がありますが、単一ピンによるプログラミング以外はほとんど似ていません。それでも、発振器の周波数を最大 1MHz までプログラムするために、リファレンス電圧への抵抗とグラウンドへのコンデンサを使用します。低消費電力動作のためには、充電電流を大幅に低くすることが望ましいため、タイミング コンポーネントの値は変更する必要があります。発振器のいくつかの特性は、高速でノイズ耐性のある動作のために最適化されています。発振器のピーク-ピーク振幅は、UC3842 ファミリの 1.7V に対して、典型的に 2.45V に増加しています。下限の発振器閾値は約 0.2V に引き下げられ、上限の閾値は元の 2.8V に比較的近い 2.65V に設定されています。

タイミング コンデンサの放電電流は、約 8mA からほぼ 20mA のピークまで増加しています。これは、放電スイッチとグラウンドに直列に接続された約 130 Ω として表現できます。高周波動作で短いデッド タイムと高いデューティ サイクルを実現

するためには、より高い電流が必要でした。実際のアプリケーションでは、これらの新しい IC を 1MHz のスイッチング周波数で使用できます。




図 7-7. 発振器の波形




図 7-8. 発振器の周波数 vs R_T (いくつかの C_T に対して)

7.3.6 同期

これらの PWM コントローラの同期は、図 7-9 に示された普遍的な技術を使用することで最適に得られます。IC の発振器は、同期周波数の約 20% 低い周波数でフリーランするようにプログラムされています。50Ω の抵抗に短い正のパルスを適用して同期を強制します。通常、100ns の幅を持つ 1V の振幅パルスで、ほとんどのアプリケーションには十分です。

また、IC は発振器 RC ピンに直接パルストレイン入力を同期させることができます。このノードで上限発振器閾値を越えると、IC は内部でこのノードをローレベルに引き下げますので注意してください。この 130Ω のインピーダンスは、ピンが約 0.2V に下げられるまでグラウンドに対してアクティブのままです。外部同期回路は、これらの条件に対応する必要があります。




図 7-9. 発振器の同期

7.3.7 PWM ジェネレータ

これらのデバイスの最大デューティ サイクルは、UC384x の前モデルよりも高くなっています。これは主に、タイミング コンデンサの放電電流と充電電流の比率が高いため、典型的な BiCMOS アプリケーションでは 100 対 1 を超えることがあります。 R_T と C_T のタイミング コンポーネント値を調整して、指定された範囲よりも大幅に下回る発振器の最大デューティ サイクルをプログラムしようとする試みは避けるべきです。この設計手法を避ける理由は 2 つあります。第一に、IC の高い放電電流は、プログラミングに必要以上の高い充電電流を必要とし、低消費電力動作の目的に反します。第二に、低値のタイミング抵抗は、コンデンサが下限閾値まで放電するのを防ぎ、次のスイッチング サイクルを開始しないようにします。

7.3.8 最小オフタイム設定(デッドタイム制御)

デッド タイムとは、各発振器サイクル中に PWM 出力のオフ時間が保証される時間を示す用語です。これは、最大デューティ サイクル時でも、磁気回路要素をリセットするための十分な時間が確保され、飽和を防ぐために使用されます。UCC280x PWM ファミリのデッド タイムは、内部の 130 Ω 放電インピーダンスとタイミング コンデンサの容量によって決まります。大きなキャパシタンス値はデッド タイムを延長しますが、小さな値は同じ動作周波数での最大デューティ サイクルを高くします。デッド タイムとタイミング コンデンサ容量の関係を示す曲線は、図 7-10 に提供されています。図 7-11 に示されているように、デッド タイムを増加させるためには、IC の RC ピンとタイミング コンポーネントの間に抵抗を追加することができます。デッド タイムは、図 7-12 の曲線から示されているように、放電抵抗値が約 470 Ω に増加します。デッド タイムを短くし、発振器のピーク-ピーク振幅を減少させる可能性があるため、高い抵抗値は避けるべきです。 R_T を減少させて過剰な電流 (1mA) を引き込むと、発振器がオフのまま固定され、0.2V の低いコンパレータ閾値電圧への放電を妨げることになります。この放電制御抵抗を追加することには、発振器のプログラミングにいくつかの影響があります。まず、タイミング サイクルの放電部分でコンデンサに DC オフセットを導入しますが、充電部分では導入しないため、使用可能なピーク-ピーク タイミング コンデンサ振幅が低下します。ピーク-ピーク振幅が減少したため、初期の発振器の周波数を正確に得るためには、UC3842 型の設計から C_T の正確な値を調整する必要がある場合があります。細かい数値の増分で簡単に入手可能のため、一つの代替案は、タイミング コンデンサの値を同じに保ちながら、タイミング抵抗と放電抵抗の値を調整することです。





図 7-10. 最小デッド タイム vs C_T



Copyright © 2016, Texas Instruments Incorporated

図 7-11. 制御された最大デューティ サイクルを生成する回路




図 7-12. 最大デューティ サイクル vs R_T = 20kΩ の場合の R_D

7.3.9 リーディング エッジ ブランキング

UCC280x デバイスの電流センスの入力回路には、100 ns のリーディング エッジ ブランキング インターバルが適用されます。この内部機能は、パワー MOSFET のオン時に発生するスイッチング スパイクを抑制するための外部抵抗-コンデンサ フィルタ ネットワークの必要性を排除するために組み込まれています。この 100 ns の期間は、ほとんどのスイッチモード設計には十分ですが、外部 R/C フィルタを追加することで延長できます。100 ns のリーディング エッジ ブランキングは、過電流故障コンパレータに加えて、サイクルごとの電流制限機能にも適用されることに注意してください。




図 7-13. 電流センスのフィルタが必要となる古い PWM IC




図 7-14. リーディング エッジ ブランキングを伴う電流センスの波形

7.3.10 最小パルス幅

リーディング エッジ ブランキング回路は、特定の条件下で最小パルス幅がブランキング インターバルと等しくなることがあります。これは、エラー アンプの出力電圧 (ダイオード降下分を差し引き、1.65 で割った値) が電流センスの入力より低い場合に発生します。ただし、アンプ出力電圧は、ダイオードの順方向電圧降下 (約 0.5V) よりも高くなければなりません。これらの条件下でのみ、最小出力パルス幅がブランキング期間と等しくなることができます。PWM コンパレータには 2 つの入力があり、そのうちの 1 つは電流センスの入力からのものです。もう一方の PWM 入力、エラー アンプ出力で、ダイオードと 2 つの抵抗が直列に接続されてグラウンドに接続されています。このネットワーク内のダイオードは、ゼロ デューティ サイクルが到達できるようにするために使用されます。エラー アンプ出力がダイオードの順方向電圧降下よりも低くなると、抵抗分圧器内には電流が流れなくなり、PWM 入力はゼロになり、パルス幅もゼロになります。





図 7-15. ゼロ デューティ サイクルのオフセット

7.3.11 電流制限

UCC280x ファミリーには、1V (典型値) のサイクルごとの電流制限スレッシュホールドが組み込まれています。この電流制限回路には、100 ns のリーディング エッジ ブランキングパルスが適用されることに注意してください。ブランキングは、電流制限コンパレータの出力をオーバーライドし、リーディング エッジ スイッチ ノイズが電流制限機能をトリガーするのを防ぎます。電流制限コンパレータから出力への伝播遅延は、通常 70 ns です。この高速パスは、ON 時間を短縮することで過負荷時の電力半導体の損失を最小化します。

電流センス回路の効率を向上させるためには、図 7-16 に示された回路を使用することができます。抵抗 R_A と R_B は、実際の電流センスの抵抗の電圧をバイアスし、より小さな電流センスの振幅を使用できるようにします。この回路は、低い電力損失で電流センシングを行い、電流制限保護を提供します。



Copyright © 2016, Texas Instruments Incorporated

図 7-16. 低い電流センスの電圧のために CS をバイアスする




図 7-17. CS ピン電圧のバイアス

示された例では、電流センスの抵抗で 200mV のフルスケール信号を使用しています。抵抗 R_B は、IC の電流制限コンパレータの最小仕様 0.9V に合わせるために、約 700mV でバイアスします。抵抗 R_A の値は、使用する IC によって異なるリファレンス電圧により変化します。抵抗値は、最小の電力損失となるように選定する必要があります。例えば、50μA のバイアスにより、 $R_B = 13k\Omega$ 、 $R_A = 75k\Omega$ (UCCx800、UCC2801、UCC2802、UCC2804)、または UCC2803 および UCC2805 デバイスでは $R_A = 56k\Omega$ が設定されます。

7.3.12 過電流保護とフルサイクル再起動

UCC280x- デバイス内には専用の過電流コンパレータが搭載されており、出力が短絡または深刻な過負荷状態になった場合の動作を処理します。この過電流コンパレータには 1.5V のスレッシュホールドが設定されており、誤動作を防ぐためにリーディング エッジ ブランキング信号によってゲート制御もされています。一度トリガされると、過電流コンパレータは内部のソフトスタート用コンデンサを使用して、再試行までの遅延時間を生成します。ヒックアップとも呼ばれますが、この遅延時間を使用することで、メイン コンバータとスイッチング部品の入力および消費電力を大幅に低減します。フルサイクル ソフトスタートにより、障害時に連続した動作試行の間に 3ms より長い予測可能な遅延が確保されます。図 7-18 に示す回路と図 7-19 のタイミング図に、飽和インダクタなどの重大な障害に対して IC がどのように応答するかを示します。障害が最初に検出されると、内部ソフトスタート コンデンサは即座に放電し、障害が解消されるまで放電したままとなります。同時に、PWM 出力はオフに保持されます。障害が解消されると、このコンデンサの充電はゆっくりと行われ、エラー アンプ出力 (COMP) が上昇します。COMP 電圧が十分に高くなって出力が有効になると、再び異常が発生し、PWM 出力はラッチオフされますが、ソフトスタート用コンデンサはそのまま 4V まで上昇を続け、その後放電されて新しいサイクルの開始が可能になります。これは、深刻な故障が発生した場合、再試行の間隔はソフトスタート用コンデンサが完全に充電されるのに必要な時間によって決まることを意味します。TI は、過電流保護機能を確実に動作させるために、高周波アプリケーションではリーケージ インダクタンスの低いトランス設計を推奨しています。そうしないと、リーディング エッジ ブランキング時間内に過電流コンパレータをトリガするのにスイッチ電流が十分に上昇しない可能性があります。この条件により、サイクル単位の電流制限コンパレータが継続的に周期的にトリガされますが、過電流コンパレータは発生しません。この場合、スイッチング周波数におけるメイン コンバータの短時間の高い消費電力持続時間が得られます。過電流コンパレータの意図は、これらの条件における実効リトライレートを数ミリ秒に下げ、コンバータの短絡消費電力を大幅に低減することです。




図 7-18. 過電流保護の詳細なブロック図




図 7-19. 繰り返し故障時の IC の動作

7.3.13 ソフトスタート

PWM 出力の内部ソフト スタートは、エラー アンプ (E/A) 出力電圧を徐々に増加させることで実現されます。電流モード制御で使用される場合、この実装は各 PWM サイクルごとにピーク スイッチ電流をゆつくりと上昇させ、制御されたスタートアップを強制します。電圧モード (デューティ サイクル) 制御では、この機能はパルス幅を継続的に広げます。




図 7-20. ソフトスタートの詳細なブロック図

内部ソフトスタート コンデンサ (C_{SS}) は、過電圧ロックアウト遷移後や、リファレンス電圧が正常動作の最小値を下回った場合に放電されます。さらに、過電流保護コンパレータが故障によってトリガーされると、 C_{SS} の放電が行われます。ソフトスタートは、UCCx800、UCC2801、UCC2802、UCC2803、UCC2804、UCC2805 デバイス内で、E/A アンプ出力を内部ソフトスタート コンデンサ (C_{SS}) にクランプし、これを電流源で充電することによって行われます。ソフトスタート クランプ回路は、 C_{SS} がエラー アンプによって指示された電圧を超えて充電されると、通常の PWM 動作のためにオーバーライドされます。




図 7-21. IC ソフトスタート動作

7.3.14 スローブ補償

スローブ補償は、ピーク対平均電流誤差をキャンセルするために、すべての電流モード制御アプリケーションに追加できます。スローブ補償は、デューティ サイクルが 50% を超えるアプリケーションには必要ですが、50% 以下の場合でもパフォーマンスを向上させます。一次電流は、コンバータ スイッチと直列に接続された抵抗 R_{CS} を使用して検出されます。タイミグ抵抗は、NPN フォロワーをバイアス アップするために 2 つの直列抵抗に分けることができます。これは、スイッチ

ング サイクルの開始時にスロープ補償のために十分なコンプライアンスを提供するために必要で、特に連続電流コンバータで重要です。NPN ボルテージ フォロワーは、スロープ補償プログラミング抵抗 (R_{sc}) を駆動し、 C_F にスロープ補償電流を提供します。




図 7-22. スロープ補償の追加

7.4 デバイスの機能モード

UCC280x ファミリの高速・低消費電力統合回路には、以下の機能モードがあります。

7.4.1 通常動作

この動作モードでは、IC は電力コンバータを電圧モードまたは電流モード制御に切り替え、コンバータのデューティ サイクルを通じて出力電圧または電流を調整します。レギュレーションは、内蔵のエラー アンプまたは外部フィードバック回路を通じて実現できます。

7.4.2 UVLO モード

システムのスタートアップ時に、VCC 電圧は 0 から上昇を開始します。VCC 電圧が対応するターンオン スレッシュホールドに達する前は、IC は UVLO モードで動作します。このモードでは、REF ピンの電圧は生成されません。VCC が 1V 以上でターンオン スレッシュホールド未満の場合、REF ピンは 5kΩ の抵抗を通じて積極的に低く引き下げられます。これによって、REF ピンをロジック信号として使い、UVLO モードを示すことができます。

7.4.3 ソフト スタート モード

VCC 電圧が UVLO レベルを越えるか、故障モードから復帰すると、ソフト スタート モードに入ります。ソフト スタート中、内部のソフト スタート コンデンサ (C_{SS}) はエラー アンプの出力電圧をクランプし、ゆっくりと上昇させるようにします。これにより、電力コンバータのピーク電流がゆっくりと上昇し、システムへの電圧および電流ストレスが軽減されます。UCC280x ファミリーには、4ms の固定された内蔵ソフトスタート時間があります。

7.4.4 フォルト モード

UCC280x- デバイス内には専用の過電流コンパレータが搭載されており、出力が短絡または深刻な過負荷状態になった場合の動作を処理します。この過電流コンパレータには 1.5V のスレッシュホールドが設定されており、誤動作を防ぐためにリーディング エッジ ブランキング信号によってゲート制御もされています。障害が最初に検出されると、内部ソフトスタートコンデンサは即座に放電し、障害が解消されるまで放電したままとなります。同時に、PWM 出力はオフに保持されます。これはヒカップと呼ばれることがよくあります。この遅延時間を使用することで、メインコンバータとスイッチング部品の入力および消費電力を大幅に低減します。フル サイクル ソフト スタートにより、障害時に連続した動作試行の間に 3 ミリ秒より長い予測可能な遅延が確保されます。障害が解消されると、このコンデンサの充電はゆっくりと行われ、エラー アンプ出力 (COMP) が上昇します。COMP 電圧が十分に高くなって出力が有効になると、再び異常が発生し、PWM 出力はラッチオフされますが、ソフトスタート用コンデンサはそのまま 4V まで上昇を続け、その後放電されて新しいサイクルの開始が可能になります。これは、深刻な故障が発生した場合、再試行の間隔はソフトスタートコンデンサが完全に充電されるのに必要な時間によって決まることを意味します。

8.2.1 設計要件

表 8-1 のパラメータを使用して、UCC2800 PWM コントローラを使用した 12V、48W のオフライン フライバック コンバータの設計を確認します。

表 8-1. 設計仕様

パラメータ	条件	最小値	公称値	最大値	単位
入力特性					
V _{IN} 入力電圧 (RMS)		85		265	V
f _{LINE} ライン周波数		47		63	Hz
出力特性					
V _{OUT} 出力電圧		11.75	12	12.25	V
V _{ripple} 出力リップル電圧				120	mV _{PP}
I _{OUT} 出力電流			4	4.33	A
V _{tran} 出力遷移	0 A から 4 A の負荷ステップで測定された出力電圧	11.75		12.25	V
システム特性					
η 最大負荷効率		85%			

8.2.2 詳細な設計手順

設計は適切なバルク コンデンサの選定から始まります。

一次側バルク コンデンサは、電力レベルに基づいて選定されます。希望する最小バルク電圧レベルに基づいて、バルク コンデンサの容量は式 8 のように計算できます。

$$C_{BULK} = \frac{2P_{IN} \times \left[0.25 + \frac{1}{\pi} \times \arcsin \left(\frac{V_{BULK(min)}}{\sqrt{2} \times V_{IN(min)}} \right) \right]}{\left(2V_{IN(min)}^2 - V_{BULK(min)}^2 \right) \times f_{LINE}} \quad (8)$$

式 8 において、P_{IN} は最大出力電力をターゲット効率で割った値で、V_{IN(min)} は最小 AC 入力電圧 RMS 値です。V_{BULK(min)} はターゲット最小バルク電圧であり、f_{LINE} はライン周波数です。

この方程式に基づき、75V の最小バルク電圧を達成するためには、85% のコンバータ効率と 47Hz の最小ライン周波数を仮定した場合、バルク コンデンサは 127μF より大きくする必要があります。設計では、コンデンサの公差を考慮して 180μF が選ばれました。

トランスの設計は、適切なスイッチング周波数の選定から始まります。一般的に、スイッチング周波数の選定は、シンプルなフライバックトポロジに基づき、コンバータのサイズと効率とのトレードオフに基づいて行われます。通常、スイッチング周波数が高くなるとトランスのサイズが小さくなります。しかし、スイッチング損失が増加し、効率に悪影響を与えます。場合によっては、通信へのノイズ干渉を防ぐために、特定の通信帯域を避けるようスイッチング周波数が選定されることもあります。周波数の選定については、本データシートの範囲外となります。

スイッチング周波数はトランスのサイズを最小化するために 110kHz に選択されます。同時に、レギュレーションは 150kHz で EMI ノイズに制限をかけ始めます。デザインで 110kHz のスイッチング周波数を選定することで、EMI フィルタのサイズを最小化するのに役立ちます。

次に、トランスの巻線比は、目的とする MOSFET の耐圧およびダイオードの耐圧に基づいて選定することができます。最大入力電圧が 265V AC のため、ピーク電圧は式 9 を使って計算できます。

$$V_{BULK(max)} = \sqrt{2} \times V_{IN(max)} \approx 375 \text{ V} \quad (9)$$

システムコストを最小限に抑えるために、一般的な 650V MOSFET が選定されます。MOSFET ドレインの設計マージンと余分な電圧リンギングを考慮すると、反射出力電圧は 120V 未満とする必要があります。トランスの巻線比は、式 10 で選択できます。

$$n_{ps} = \frac{120V}{12V} = 10 \quad (10)$$

ダイオードの電圧ストレスは、出力電圧に反射された入力電圧を加えたものです。ダイオードにかかる電圧ストレスは、式 11 として計算できます。

$$V_{DIODE} = \frac{V_{BULK(max)}}{n_{ps}} + V_{OUT} = \frac{375V}{10} + 12V \approx 50V \quad (11)$$

リング電圧スパイクを考慮し、ダイオードの電圧定格は 50V より高くする必要があります。

トランスのインダクタンスの選択は、CCM の条件に基づいて行われます。大きなインダクタを使用すると、コンバータは CCM 状態を長く維持できます。ただしトランスのサイズを大きくする傾向があります。通常、トランスの励磁インダクタは、コンバータが最小ライン電圧で約 50% の負荷で CCM 動作に入るように選択されます。これは、トランスのサイズと効率の間のトレードオフとなります。この特定の設計では、出力電流が大きいので、コンバータをより深く CCM で動作させ、導通損失と出力リップルを最小限に抑えることが望まれます。このコンバータは、最小バルク電圧において約 10% 負荷で CCM 動作に移行します。

インダクタは式 12 のように計算できます。

$$L_m = \frac{1}{2} \frac{V_{BULK(min)}^2 \times \left(\frac{n_{ps} V_{OUT}}{V_{BULK(min)} + n_{ps} V_{OUT}} \right)^2}{10\% \times P_{IN} \times f_{sw}} \quad (12)$$

この式では、選択したスイッチング周波数は 110kHz です。したがって、トランスのインダクタンスは約 1.7 mH である必要があります。1.5 mH が励磁インダクタの値として選ばれました。

補助巻線は、UCC2800 の通常動作に対して電力を供給します。補助巻線の電圧は、1 次側に反映された出力電圧です。より高い反射電圧を得ることで、IC はトランスから迅速にエネルギーを得て、重負荷のスタートアップを容易にすることができます。ただし、反射電圧が高いほど、IC の消費電力が増加します。したがって、トレードオフが必要になります。

この設計では、補助巻線の電圧を出力電圧と同じに選択し、UVLO レベルを超えて IC とドライブ損失を低く保つようにしています。したがって、出力巻線の巻線比は式 13 で選択します。

$$n_{as} = \frac{12V}{12V} = 1 \quad (13)$$

計算されたインダクタの値とスイッチング周波数に基づいて、MOSFET とダイオードの電流ストレスを計算できます。

MOSFET のピーク電流は式 14 を使用して計算できます。

$$I_{PKMOS} = \frac{P_{IN}}{V_{BULK(min)} \times \frac{n_{ps} V_{OUT}}{V_{BULK(min)} + n_{ps} V_{OUT}}} + \frac{1}{2} \frac{V_{BULK(min)}}{L_m} \times \frac{n_{ps} V_{OUT}}{V_{BULK(min)} + n_{ps} V_{OUT}} \times \frac{1}{f_{sw}} \quad (14)$$

MOSFET のピーク電流は 1.425A です。

ダイオードのピーク電流は、2 次側で反射された MOSFET のピーク電流です。

$$I_{PK_DIODE} = n_{ps} \times I_{PK_MOS} = 14.25 \text{ A} \quad (15)$$

MOSFET の RMS 電流は 式 16 のように計算できます。

$$I_{RMS_MOS} = \sqrt{\frac{1}{3} D^3 \times \left(\frac{V_{BULK(min)}}{L_m \times f_{sw}} \right)^2 - \frac{D^2 I_{PK_MOS} V_{BULK(min)}}{L_m \times f_{sw}} + D \times I_{PK_MOS}^2} \quad (16)$$

式 16 において、D は最小バルク電圧での MOSFET のデューティ サイクルであり、式 17 として計算できます。

$$D = \frac{n_{ps} V_{OUT}}{V_{BULK(min)} + n_{ps} V_{OUT}} \quad (17)$$

MOSFET の RMS 電流は 0.75 A です。したがって、IRFB9N65A が一次側 MOSFET として選定されます。

ダイオードの平均電流は出力電流 4A で、60V の定格と 14.25A のピーク電流能力を持つ 48CTQ060-1 が選定されます。

出力コンデンサは、出力電圧リップル要件に基づいて選定されます。この設計では、0.1% の電圧リップルを想定しています。0.1% のリップル要件に基づき、コンデンサの容量は式 18 に基づいて選択できます。

$$C_{OUT} \geq \frac{I_{OUT} \times \frac{n_{ps} V_{OUT}}{V_{BULK(min)} + n_{ps} V_{OUT}}}{0.1\% \times V_{OUT} \times f_{sw}} = 2105 \mu\text{F} \quad (18)$$

公差および温度効果を考慮し、さらにコンデンサのリップル電流定格を考慮した結果、680μF の出力コンデンサを 3 個並列で選定しました。

電力段の設計が完了した後、周辺部品を選定できます。

8.2.2.1 電流検出ネットワーク

電流センシングネットワークは、 R_{CS} 、 R_{CSF} 、 C_{CSF} 、およびオプションの R_P で構成されています。通常、直流検出信号には、メイン パワー MOSFET のターンオンに関連する大きな振幅のリーディング エッジ スパイク、出力整流器の逆回復、および寄生容量の充電と放電などの他の要因が含まれています。したがって、 C_{CSF} と R_{CSF} はローパス フィルタを形成し、内部のブランキング時間を超える追加の免疫を提供してリーディング エッジ スパイクを抑制します。このコンバータでは、十分なフィルタリングを提供するために C_{CSF} は 270 pF に選ばれています。

R_P がいない場合、 R_{CS} は CS ピンの最大振幅 1V に基づいてトランスの一次側の最大ピーク電流を設定します。1.425A の一次側ピーク電流を達成するために、 R_{CS} には 0.75Ω の抵抗が選ばれています。

高い電流センス スレッシュホールドは、より優れたノイズ耐性を提供しますが、電流センスの損失が増加します。電流センスの損失は、電流センスの信号にオフセット電圧を注入することで最小化できます。 R_P および R_{CS} は、電流センスの信号からデバイスのリファレンス電圧への抵抗分圧ネットワークを形成し、電流センスの電圧をオフセットします。この技法でも、サイクル単位の過電流保護を含めた電流モード制御を実現できます。必要なオフセット値 (Voffset) を計算するには、式 19 を使用します。

$$V_{offset} = \frac{R_{CSF}}{R_{CSF} + R_P} V_{REF} \quad (19)$$

8.2.2.2 ゲート ドライブ抵抗

R_G は、パワー スイッチ Q_A のゲートドライブ抵抗です。この抵抗の値は、EMI 準拠テストや効率テストと合わせて選択する必要があります。大きな R_G は MOSFET のオンおよびオフの立ち上がりを遅くします。スイッチング速度が遅いと、EMI は減少しますが、スイッチング損失が増加します。スイッチング損失と EMI 性能との間のトレードオフは、慎重に検討する必要があります。この設計では、ゲートドライブ抵抗として $10\ \Omega$ が選ばれました。

8.2.2.3 Vref コンデンサ

精密な $5V$ のリファレンス電圧は、いくつかの重要な機能を実行するように設計されています。リファレンス電圧は内部で $2.5V$ に分圧され、エラー アンプの非反転入力に接続されることで、出力電圧を正確にレギュレートします。リファレンス電圧の他の役割は、発振器の上限および下限閾値や過電流制限閾値などの機能のために、内部バイアス電流および閾値を設定することです。このため、リファレンス電圧はセラミック コンデンサ (C_{VREF}) を使用してバイパスする必要があります。このコンバータでは、 $1\mu F$ 、 $16V$ のセラミック コンデンサが選択されています。このコンデンサは、物理的なプリント基板レイアウト上で、各 REF ピンと GND ピンにできるだけ近く配置する必要があります。

8.2.2.4 R_T - C_T

内部発振器は、タイミング コンデンサ (C_T) とタイミング抵抗 (R_T) を使用して、動作周波数と最大デューティ サイクルをプログラムします。動作周波数は、図 6-3 の曲線に基づいてプログラムできます。これらのグラフでは、タイミング コンデンサを選択すると、タイミング抵抗を見つけることができます。タイミング コンデンサの選定は、図 6-5 で提供される最大デューティ サイクルにも影響を与えます。タイミング コンデンサには温度係数がフラットなものを選択してください。ほとんどの COG や NPO タイプのコンデンサは、この条件を満たします。このコンバータでは、 R_T と C_T が $110kHz$ のスイッチングで動作するよう、 $13.6k\Omega$ と $1000pF$ が選択されています。

8.2.2.5 スタートアップ回路

スタートアップ時に、IC は高電圧バルクから高電圧抵抗 RR_H を介して直接電力を受け取ります。スタートアップ抵抗の選択は、電力損失とスタートアップ時間との間のトレードオフです。最小入力電圧で R_H を流れる電流は、UVLO 条件での VCC 電流 (最大値で $0.2mA$) を上回る必要があります。 $150k\Omega$ の抵抗がトレードオフの結果として選ばれます。

VCC が UVLO スレッシュホールドを超えて充電されると、UCC2800 は動作を開始し、完全な動作電流を消費します。最初は、出力電圧が低いため、VCC は補助巻線からエネルギーを得ることができません。VCC コンデンサは、出力が十分に高くなる前のスタートアップ時間中に、その電圧が UVLO を下回らないように十分なエネルギーを保持する必要があります。大きなコンデンサはより多くのエネルギーを保持しますが、スタートアップ時間を遅くします。この設計では、スタートアップ目的に十分なエネルギーを提供するために $120\mu F$ のコンデンサが選ばれました。

8.2.2.6 電圧帰還補償

フィードバック補償、別名クローズドループ制御は、定常状態誤差を減少または排除し、パラメトリック変化に対する感度を低減し、所定の周波数範囲でシステムのゲインまたは位相を変更し、システムの性能に対する小信号負荷の変動やノイズの影響を低減し、安定したシステムを作り出します。次のセクションでは、ピーク電流モード制御を使用して絶縁型フライバック コンバータを補償する方法について説明します。

8.2.2.6.1 電力段のゲイン、ゼロ、極

固定周波数フライバックを補償するための最初のステップは、コンバータが連続導通モード (CCM) と不連続導通モード (DCM) のどちらかを確認することです。一次インダクタンス L_P が、DCM と CCM の境界モード動作のためのインダクタンス、すなわちクリティカルインダクタンス L_{Pcrit} より大きい場合、コンバータは式 20 で計算された CCM で動作します。

$$L_{Pcrit} = \frac{R_{OUT} \times N_{PS}^2}{2 \times f_{SW}} \times \left(\frac{V_{IN}}{V_{IN} + V_{OUT} \times N_{PS}} \right)^2 \quad (20)$$

入力電圧範囲全体にわたって、選択したインダクタの値はクリティカル インダクタよりも大きくなります。したがって、コンバータは CCM で動作し、補償ループは CCM フライバックの式に基づいて設計する必要があります。

電流から電圧への変換は、グランド基準の電流センスの抵抗 R_{CS} と内部分圧抵抗を使用して外部で行われ、内部の電流センスのゲイン $A_{CS} = 1.65$ が設定されます。IC テクノロジーを使用すると、実際の抵抗値の変動にかかわらず、抵抗分圧比を厳密に制御できます。

図 8-1 に示すピーク電流モード制御 CCM フライバック コンバータの固定周波数電圧制御ループの DC 開ループ ゲイン G_O は、最初に出荷負荷 R_{OUT} 、1 次側と 2 次側の巻線比 N_{PS} 、最大デューティ サイクル D を使用して、式 21 で近似されます。

$$G_O = \frac{R_{OUT} \times N_{PS}}{R_{CS} \times A_{CS}} \times \frac{1}{\frac{(1-D)^2}{\tau_L} + (2 \times M) + 1} \quad (21)$$

式 21 で、 D は式 22、 τ_L は式 23、 M は式 24 で計算されます。

$$D = \frac{N_{PS} \times V_{OUT}}{V_{IN} + (N_{PS} \times V_{OUT})} \quad (22)$$

$$\tau_L = \frac{2 \times L_P \times f_{SW}}{R_{OUT} \times N_{PS}^2} \quad (23)$$

$$M = \frac{V_{OUT} \times N_{PS}}{V_{IN}} \quad (24)$$

この設計では、出力電圧 V_{OUT} が 12V で 48W のコンバータは、出力負荷 R_{OUT} に対応し、全負荷時に 3Ω と等しくなります。

最小入力の電圧 75V DC では、デューティ サイクルは最大値 0.615 に達します。電流センスの抵抗 R_{CS} は 0.75 Ω で、1 次側と 2 次側の巻線比 N_{PS} は 10 です。開ループ ゲインは 14.95dB です。

CCM フライバックには注目対象として 2 つのゼロがあります。ESR と出力容量は、電力段に左半平面ゼロを生じさせ、ゼロの周波数 f_{ESRz} は式 25 で計算されます。

$$\omega_{ESRz} = \frac{1}{R_{ESR} \times C_{OUT}} \quad (25)$$

3 つの 680μF コンデンサの容量バンク (合計出力容量 2040μF の場合) で、合計 ESR の 13mΩ について、 f_{ESRz} のゼロは 6kHz に配置されます。

CCM フライバック コンバータは、伝達関数の右半面 RHP にゼロが存在します。RHP のゼロは、周波数の増加による立ち上がりゲイン振幅が左半面のゼロと同じ 20dB/decade ですが、リードの代わりに位相ラグが追加されます。この位相ラグは、ループ全体の帯域幅を制限する傾向があります。式 26 の周波数位置 f_{RHPz} は、出力負荷、デューティ サイクル、1 次側インダクタンス L_P 、1 次側と 2 次側の巻線比 N_{PS} の関数です。

$$f_{RHPz} = \frac{R_{OUT} \times (1-D)^2 \times N_{PS}^2}{2 \times \pi \times L_P \times D} \quad (26)$$

入力電圧が高く、負荷が軽くなるほど、右半面のゼロ周波数は増加します。設計では一般に、右半面のゼロ周波数が最も小さくなるワーストケースを考慮し、入力が最小で負荷が最大の状況でも、コンバータが補償を行える必要があります。75V DC 入力で 1 次インダクタンスが 1.5mH の場合、RHP のゼロ周波数 f_{RHPz} は最大デューティ サイクル、全負荷時で 7.65kHz になります。

電力段には、1 つの支配的な極である ω_{P1} が、低い周波数 f_{P1} の対象領域に存在します。この周波数は、デューティ サイクル D 、出力負荷、出力容量に関係しています。また、コンバータのスイッチング周波数の半分に 2 極 f_{P2} が存在します。この周波数は式 27 および 式 28 で計算されます。

$$f_{P1} = \frac{\frac{(1-D)^3}{\tau_L} + 1 + D}{2 \times \pi \times R_{OUT} \times C_{OUT}} \quad (27)$$

$$f_{P2} = \frac{f_{SW}}{2} \quad (28)$$

Slope compensation is the large signal sub-harmonic instability that can occur with duty cycles that extends beyond 50%. サブハーモニック振動は出力電圧のリプルを増加させ、場合によってはコンバータの電力処理能力を制限してしまうこともあります。

スロープ補償の目標は、スイッチング周波数の半分で理想的な品質係数 Q_p を 1 にすることです。 Q_p は式 29 で計算されます。

$$Q_p = \frac{1}{\pi \times [M_C \times (1-D) - 0.5]} \quad (29)$$

式 29 で、 D は 1 次側スイッチのデューティ サイクル、 M_C はスロープ補償係数で、式 30 によって定義されます。

$$M_C = 1 + \frac{S_e}{S_n} \quad (30)$$

式 30 で、 S_e は補償ランプの勾配、 S_n はインダクタの立ち上がり勾配です。勾配補償の最適な目標は、 Q_p を 1 にすることです。これは、 D が最大値の 0.615 に達したとき、 M_C を 2.128 にする必要があることを意味します。

CS ピンでのインダクタの上昇スロープは 式 31 を使用して計算されます。

$$S_n = \frac{V_{BULK(min)} \times R_{CS}}{L_P} = \frac{75V \times 0.75\Omega}{1.5mH} = 38mV/\mu s \quad (31)$$

補償スロープは、式 32 で計算されます。

$$S_e = (M_C - 1) \times S_n = (2.128 - 1) \times 38 mV / \mu s = 46.3 mV / \mu s \quad (32)$$

補償スロープは、 R_{RAMP} と R_{CSF} によってシステムに追加されます。 C_{RAMP} は高周波の短絡を近似するために選択されます。 C_{RAMP} を開始点として 10nF として選択し、必要に応じて調整を行います。 R_{RAMP} と R_{CSF} は、RC ピンのランプ電圧から電圧分割回路を形成し、スロープ補償を CS ピンに注入します。 R_T 抵抗に対して R_{RAMP} を非常に大きく選択し、周波数設定にほとんど影響を与えないようにします。デザインでは、 R_{RAMP} には 24.9k Ω を選択します。RC ピンのランプの勾配は式 33 で計算されます。

$$S_{RC} = 2.4 V \times 100 kHz = 240 mV / \mu s \quad (33)$$



46.3 mV/ μ s の補償勾配を実現するため、式 34 で抵抗 R_{CSF} を計算します。

$$R_{CSF} = \frac{R_{RAMP}}{\frac{S_{RC}}{R_e} - 1} = \frac{24.9 k\Omega}{\frac{240 mV / \mu s}{46.3 mV / \mu s} - 1} = 5.95 k\Omega \quad (34)$$

電力段の開ループ ゲインおよび位相は、周波数の関数としてプロットできます。周波数の関数としての総ゲインは 式 35 で特徴付けることができます。

$$H_0(S) = G_0 \times \frac{\left(1 + \frac{S}{\omega_{ESRz}}\right) \times \left(1 - \frac{S}{\omega_{RHPz}}\right)}{1 + \frac{s(f)}{\omega_{P1}}} \times \frac{1}{1 + \frac{S}{\omega_{P2} \times Q_P} + \frac{S^2}{\omega_{P2}^2}} \quad (35)$$

ボード線図はそれによってプロットされます (参照: 図 8-2 および 図 8-3)。



8.2.2.6.2 補償ループ

優れた過渡応答を得るには、最終的な設計の帯域幅をできるだけ大きくする必要があります。CCM フライバックの帯域幅 f_{BW} は、RHP ゼロ周波数の 1/4 に制限されます。式 36 より、約 1.9kHz と計算されます。

$$f_{BW} = \frac{f_{RHPz}}{4} \quad (36)$$

f_{BW} におけるオープンループ電力段のゲインは -22.4 dB であり、 f_{BW} における位相は -87° です。最初のステップは、出力電圧検出抵抗の値を選定することです。出力検出抵抗は、許容される電力消費に基づいて選定され、この場合、1mA の検出電流が仮定されています。

TL431 はフィードバック アンプとして使用されます。その 2.5V のリファレンス電圧を考慮して、電圧検出分圧器 R_{FBU} および R_{FBB} は 式 37 および 式 38 で選定できます。

$$R_{FBU} = \frac{V_{OUT} - 2.5 V}{1 mA} = 9.5 k\Omega \quad (37)$$

$$R_{FBB} = \frac{2.5 V}{1 mA} = 2.5 k\Omega \quad (38)$$

次のステップは、補償器のゼロ f_{Cz} を 190Hz に設定することです。これはクロスオーバー周波数の 1/10 に相当します。 C_z を 10 nF の固定値に設定し、ゼロ抵抗値は 式 39 に従って選定します。

$$R_Z = \frac{1}{2\pi \times f_{CZ} \times C_Z} = \frac{1}{2\pi \times 190 \text{ Hz} \times 10 \text{ nF}} = 83.77 \text{ k}\Omega \quad (39)$$

次に、右半平面ゼロまたは ESR ゼロの低い周波数にポールを配置します。前回の解析に基づき、右半平面ゼロは 7.65kHz にあり、ESR ゼロは 6kHz にあります。したがって、補償ループの極は 6kHz に設定する必要があります。このポールは、一次側エラー アンプを通じて追加できます。R_{FB} と C_{FB} が必要なポールを提供します。R_{FB} を 10kΩ として選定し、C_{FB} は 式 40 に従って選定します。

$$C_{FB} = \frac{1}{2\pi \times 10 \text{ k}\Omega \times 6 \text{ kHz}} = 2.65 \text{ nF} \quad (40)$$

補償ループの構造に基づいて、補償ループ全体の伝達関数は式 41 に示すように記述されます。

$$G(S) = \frac{1}{R_{FBT} \cdot R_{LED}} \cdot \frac{1 + S \cdot C_Z \cdot R_Z}{S \cdot C_Z} \cdot \frac{R_{FB2}}{R_{FB1}} \cdot \frac{1}{S \cdot C_{FB} \cdot R_{FB2} + 1} \cdot CTR \cdot R_{EG} \quad (41)$$

この方程式では、CTR はオプ्टカプラの電流転送比です。CTR の名目値として 1 を選定します。R_{EG} はオプトプルダウン抵抗で、デフォルト値として 1kΩ を選定します。この方程式に必要な値は R_{LED} のみです。全体のループゲインは、クロスオーバー周波数で 1 に等しくなければなりません。それに従って、R_{LED} は 1.62kΩ と計算されます。

最終的な閉ループ ボード線図を、図 8-4 と図 8-5 に示します。コンバータは、約 2kHz のクロスオーバー周波数と、約 70° の位相マージンを達成します。

システムの安定性を保証するため、部品の公差を含め、すべてのコーナー ケースにわたってループの安定性をチェックすることをお勧めします。




図 8-4. コンバータの閉ループのボード線図 - ゲイン




図 8-5. コンバータの閉ループのボード線図 - 位相

8.2.3 アプリケーション曲線




図 8-6. 240V AC 入力での 1 次側 MOSFET のドレインからソースへの電圧 (100V/div)




図 8-7. 120V AC 入力での 1 次側 MOSFET のドレインからソースへの電圧 (100V/div)




図 8-8. 0.9A~2.7A の負荷過渡時の出力電圧 (CH1 : AC 結合の出力電圧、200mV/div. CH4 : 出力電流、1A/div)




図 8-9. 全負荷時の出力電圧リップル (100mV/div)




図 8-10. 全負荷スタートアップ時の出力電圧動作 (5V/div)

8.3 電源に関する推奨事項

UCC280x PWM の各メンバーには、供給電圧を約 13.5V に調整する内部 VCC シャントレギュレータが組み込まれています。入力電圧が 12V を超える場合、シャントレギュレータ電流を制限するために、VCC から入力供給源への直列抵抗が必要です。最大 10 mA は、内部レギュレータを使用してグラウンドに接続できます。内部レギュレータは、デバイスの低い起動電流および動作電流と組み合わせることで、電源設計を大幅に簡素化でき、多くのアプリケーションにおいては、安定化されたブートストラップ用の補助電源や巻線を不要にすることも可能です。この電源電圧は MOSFET のゲートレベルと互換性があり、入力電源が電流制限されている場合には、外付けのツェナーダイオードやレギュレータによる保護は不要です。UCC2802 および UCC2804 デバイスでは、UVLO 起動スレッショルドはシャントレギュレータレベルより 1V 低く設定されており、確実に起動します。IC の電源 (VCC) ピンとリファレンス電圧 (REF) ピンを、0.1μF ~ 1μF のセラミックコンデンサでグラウンドにバイパスすることが重要です。最適なノイズフィルタリングを実現するには、コンデンサを実際のピン接続のできるだけ近くに配置する必要があります。また、オフラインアプリケーションでは、スタートアップ時に電源電圧 (VCC) を UVLO ターンオフスレッショルドよりも高く保持するために、より大きなフィルタコンデンサが必要な場合があります。

UCC280-[2,4] デバイスの UVLO 開始スレッショルドは 11.5V ~ 13.5V の範囲にあり、保護用ツェナーダイオードの電圧は 12V ~ 15V の範囲で変動する可能性があります。ただし、この IC の絶対最大電源電圧は 12V に規定されています。この絶対最大値は、低インピーダンス (電圧) ソースから駆動された場合の最も低いツェナー電圧として定義されています。ツェナー電圧は常に UVLO 開始電圧より高くなっています。これら 2 つのパラメータは互いを追跡し、ツェナー電圧が開始電圧を下回ることがないことを保証するためにチップのテストが実施されます。内部クランプツェナーを流れる電流を制限するには、直列抵抗を追加する必要があります。補助電源とコントローラの VCC ピンとの間に直列抵抗を接続しないと、VCC ピンの定格レベル内に電流および電圧ストレスが制限され、コントローラに永続的な損傷を与える可能性があります。PWM コントローラに電力を供給する VCC レールで過渡または電圧変動を引き起こす可能性がある、高電力負荷過渡が発生するリスクがある車載用または産業用アプリケーションでは、VCC ピンの両端に外付けツェナーダイオードを追加することを推奨します。外部ツェナーは、VCC ソースと VCC ピンとの間に直列抵抗によって生じるインピーダンスを保護するための追加の機能を果たします。

MOSFET のゲートに直列に抵抗 R_g を配置することで、MOSFET のスイッチング速度を調整できるほか、ピークゲート駆動電流をコントローラの規定範囲内に抑えることも可能になります。




図 8-11. さまざまなデバイスの電源投入方法


8.4 レイアウト

8.4.1 レイアウトのガイドライン

一般的な電力管理 IC のレイアウト ガイドライン (スター グラウンディング、最小限の電流ループ、適切なインピーダンス レベルなど) に従うことに加えて、UCC280x ファミリのレイアウトでは以下を考慮する必要があります:

- 可能であれば、グラウンド回路の電圧降下と個々のトレースにおける寄生インダクタンスによって引き起こされるノイズを最小限に抑えるために、グラウンド プレーンを使用する必要があります。
- VCC ピンと REF ピンの両方にはデカップリング コンデンサが必要で、両方とも IC にできるだけ近い場所で GND に接続する必要があります。
- 最高の性能を得るには、タイミング コンデンサから GND へのリードをできるだけ短く、直線的にします。可能であれば、タイミング コンデンサと他のすべての機能に別々のグラウンド配線を使用します。
- CS ピンのフィルタ コンデンサは、IC にできるだけ近い場所に配置し、IC のグラウンド ピンに直接接地する必要があります。これにより、最良のフィルタリング効果が得られ、電流センスピンの誤動作の可能性が最小限に抑えられます。
- ゲートドライバのループ面積は、ループ内の高い di/dt 電流による EMI ノイズを減少させるために最小化する必要があります。

8.4.2 レイアウト例



Copyright © 2016, Texas Instruments Incorporated

図 8-12. UCC2800 のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 関連リンク

次の表に、クイック アクセス リンクを示します。カテゴリには、技術資料、サポートとコミュニティ リソース、ツールとソフトウェア、およびご注文へのクイック アクセスが含まれます。

表 9-1. 関連リンク

製品	プロダクト フォルダ	ご注文はこちら	技術資料	ツールとソフトウェア	サポートとコミュニティ
UCC2800	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2801	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2802	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2803	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2804	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2805	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2800	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2801	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2802	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2803	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2804	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2805	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2800	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2801	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2802	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2803	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2804	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
UCC2805	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision G (May 2020) to Revision H (April 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 説明セクションのデバイス情報テーブルに TSSOP パッケージ情報を追加.....	1
• 絶対最大定格セクションから L、N、J パッケージの電力損失情報を削除しました.....	6
• 推奨動作条件セクションで T_A を更新し、 T_J を削除しました。.....	6
• 熱に関する情報セクションにおける D パッケージの更新された熱抵抗.....	7
• 「Vref vs 温度」と「エラー アンプ。入力 vs 温度」の図を典型的な特性セクションに追加しました。.....	9

Changes from Revision F (June, 2016) to Revision G (May, 2020)	Page
• 「電源」セクションを、デバイスの電源オンを反映するように追加しました.....	6

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9451301MPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451301MPA UCC1801
5962-9451302MPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451302MPA UCC1802
5962-9451303MPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451303MPA UCC1803
5962-9451304MPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451304MPA UCC1804
5962-9451305MPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451305MPA UCC1805
UCC1800J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1800J
UCC1800J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1800J
UCC1800J883B	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1800J/ 883B
UCC1800J883B.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1800J/ 883B
UCC1800L883B	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1800L/ 883B
UCC1800L883B.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1800L/ 883B
UCC1801J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1801J
UCC1801J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1801J
UCC1801J883B	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451301MPA UCC1801
UCC1801J883B.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451301MPA UCC1801
UCC1802J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1802J
UCC1802J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1802J
UCC1802J883B	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451302MPA UCC1802
UCC1802J883B.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451302MPA UCC1802

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC1803J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1803J
UCC1803J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1803J
UCC1803J883B	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451303MPA UCC1803
UCC1803J883B.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451303MPA UCC1803
UCC1804J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1804J
UCC1804J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1804J
UCC1804J883B	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451304MPA UCC1804
UCC1804J883B.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451304MPA UCC1804
UCC1805J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1805J
UCC1805J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	UCC1805J
UCC1805J883B	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451305MPA UCC1805
UCC1805J883B.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9451305MPA UCC1805
UCC2800D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	UCC2800
UCC2800DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2800
UCC2800DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2800
UCC2800PW	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2800
UCC2800PW.A	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2800
UCC2801D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	UCC2801
UCC2801DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2801
UCC2801DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2801
UCC2801DTRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2801
UCC2801PW	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2801
UCC2801PW.A	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2801
UCC2802D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	UCC2802
UCC2802DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2802
UCC2802DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2802

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC2802J	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-40 to 125	UCC2802J
UCC2802J.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-40 to 125	UCC2802J
UCC2802PW	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2802
UCC2802PW.A	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2802
UCC2803D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	UCC2803
UCC2803DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2803
UCC2803DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2803
UCC2803PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	-40 to 125	2803
UCC2803PWTR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	2803
UCC2803PWTR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	2803
UCC2804D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	UCC2804
UCC2804DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2804
UCC2804DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2804
UCC2804DTRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2804
UCC2804PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	-40 to 125	2804
UCC2804PWTR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	2804
UCC2804PWTR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	2804
UCC2805D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	UCC2805
UCC2805DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2805
UCC2805DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC2805
UCC2805PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	-40 to 125	2805
UCC2805PWR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	2805
UCC2805PWR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	2805
UCC3800D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	UCC3800
UCC3800DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3800
UCC3800DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3800
UCC3800PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	0 to 70	3800
UCC3801D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	UCC3801
UCC3801DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3801
UCC3801DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3801
UCC3801PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	0 to 70	3801

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC3801PWTR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	0 to 70	3801
UCC3801PWTR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	0 to 70	3801
UCC3802D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	UCC3802
UCC3802DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3802
UCC3802DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3802
UCC3802DTRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3802
UCC3802PW	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	0 to 70	3802
UCC3802PW.A	Active	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	0 to 70	3802
UCC3803D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	UCC3803
UCC3803DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3803
UCC3803DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3803
UCC3803DTRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3803
UCC3804D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	UCC3804
UCC3804DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3804
UCC3804DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3804
UCC3804N	Obsolete	Production	PDIP (P) 8	-	-	Call TI	Call TI	0 to 70	UCC3804N
UCC3804PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	0 to 70	3804
UCC3804PWTR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	0 to 70	3804
UCC3804PWTR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	0 to 70	3804
UCC3805D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	UCC3805
UCC3805DTR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3805
UCC3805DTR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	UCC3805
UCC3805PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	0 to 70	3805

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF UCC1800, UCC1801, UCC1802, UCC1803, UCC1804, UCC1805, UCC2800, UCC2801, UCC2802, UCC2802M, UCC2803, UCC2804, UCC2805, UCC3800, UCC3801, UCC3802, UCC3803, UCC3804, UCC3805 :

- Catalog : [UCC3800](#), [UCC3801](#), [UCC3802](#), [UCC3803](#), [UCC3804](#), [UCC3805](#), [UCC2802](#)
- Automotive : [UCC2800-Q1](#), [UCC2801-Q1](#), [UCC2802-Q1](#), [UCC2802-Q1](#), [UCC2803-Q1](#), [UCC2804-Q1](#), [UCC2805-Q1](#)
- Enhanced Product : [UCC2800-EP](#), [UCC2801-EP](#), [UCC2802-EP](#), [UCC2802-EP](#), [UCC2803-EP](#), [UCC2804-EP](#), [UCC2805-EP](#)
- Military : [UCC2802M](#), [UCC1800](#), [UCC1801](#), [UCC1802](#), [UCC1803](#), [UCC1804](#), [UCC1805](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UCC2800DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC2801DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC2802DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC2803DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC2803PWTR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
UCC2804DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC2804PWTR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
UCC2805DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC2805PWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
UCC3800DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC3801DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC3801PWTR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
UCC3802DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC3803DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC3804DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC3804PWTR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UCC3805DTR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
UCC2800DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC2801DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC2802DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC2803DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC2803PWTR	TSSOP	PW	8	2000	353.0	353.0	32.0
UCC2804DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC2804PWTR	TSSOP	PW	8	2000	353.0	353.0	32.0
UCC2805DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC2805PWR	TSSOP	PW	8	2000	353.0	353.0	32.0
UCC3800DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC3801DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC3801PWTR	TSSOP	PW	8	2000	353.0	353.0	32.0
UCC3802DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC3803DTR	SOIC	D	8	2500	340.5	338.1	20.6
UCC3804DTR	SOIC	D	8	2500	353.0	353.0	32.0
UCC3804PWTR	TSSOP	PW	8	2000	353.0	353.0	32.0
UCC3805DTR	SOIC	D	8	2500	353.0	353.0	32.0

TUBE


*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
UCC1800L883B	FK	LCCC	20	55	506.98	12.06	2030	NA
UCC1800L883B.A	FK	LCCC	20	55	506.98	12.06	2030	NA
UCC2800PW	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC2800PW.A	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC2801PW	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC2801PW.A	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC2802PW	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC2802PW.A	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC3802PW	PW	TSSOP	8	150	508	8.5	3250	2.8
UCC3802PW.A	PW	TSSOP	8	150	508	8.5	3250	2.8

PACKAGE OUTLINE

JG0008A

CDIP - 5.08 mm max height

CERAMIC DUAL IN-LINE PACKAGE



4230036/A 09/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package can be hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification.
5. Falls within MIL STD 1835 GDIP1-T8

EXAMPLE BOARD LAYOUT

JG0008A

CDIP - 5.08 mm max height

CERAMIC DUAL IN-LINE PACKAGE



LAND PATTERN EXAMPLE
NON SOLDER MASK DEFINED
SCALE: 9X

4230036/A 09/2023

GENERIC PACKAGE VIEW


FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229370VA\



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.





TSSOP - 1.2 mm max height

Technical drawing of a 16-pin connector. The drawing includes a top view and a side view. The top view shows a rectangular body with 8 pins on each side. Dimensions include a total width of 6.6 TYP (6.2), a pin pitch of 1.95, and a pin diameter of 0.30. A shaded area is labeled "PIN 1 ID AREA". The side view shows the connector's profile with a maximum height of 1.2 MAX. Callouts A, B, and C indicate specific features or sections.

Dimensions and Callouts:

- Top View:
 - Overall Width: 6.6 TYP (6.2)
 - Pin Pitch: 1.95
 - Pin Diameter: 0.30
 - Pin Spacing: 0.1
 - Pin Count: 8X
 - Pin 1 ID Area: Shaded area on the left side.
 - Callout A: Points to the top edge.
 - Callout B: Points to the bottom edge.
- Side View:
 - Overall Height: 1.2 MAX
 - Callout C: Points to the top edge.



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT



PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月