

UCC23513、4A ソース、5A シンク、5.7kV_{RMS} フォトカプラ互換、シングル・チャネル絶縁型ゲート・ドライバ

1 特長

- 5.7kV_{RMS} フォトカプラ互換入力付きシングル・チャネル絶縁型ゲート・ドライバ
- 光絶縁型ゲート・ドライバに対して、ピン互換でドロップイン・アップグレード可能
- 4.5A ソース / 5.3A シンクのピーク出力電流
- 出力ドライバ電源電圧: 14V~33V
 - 8V (B) および 12V の VCC UVLO を選択可能
- レール・ツー・レール出力
- 伝搬遅延時間: 105ns 以下
- 部品間遅延ばらつき: 25ns 以下
- パルス幅歪み: 35ns 以下
- 同相過渡耐性 (CMTI): 150kV/μs 以上
- 絶縁バリアの寿命: 50 年超
- 入力段は 13V の逆極性電圧に対応可能
- 沿面距離と空間距離が 8.5mm を超える、ストレッチ SO-6 パッケージ
- 動作時の接合部温度、T_J: -40°C~+150°C
- 安全関連認証:
 - DIN V VDE V0884-11: 2017-01 に準拠した 8000V_{PK} の強化絶縁耐性
 - UL 1577 に準拠した 5.7kV_{RMS} の絶縁耐性 (1 分間)
 - GB4943.1-2011 準拠の CQC 認証

2 アプリケーション

- 産業用モータ制御ドライバ
- 産業用電源、UPS
- 太陽光インバータ
- 誘導加熱

3 概要


UCC23513 ドライバ は、IGBT、MOSFET、SiC MOSFET 用のフォトカプラ互換、シングル・チャネル絶縁型ゲート・ドライバです。ソース 4.5A、シンク 5.3A のピーク電流を出力でき、強化絶縁定格は 5.7kV_{RMS} です。電源電圧範囲が 33V と高いため、バイポーラ電源を使用して IGBT および SiC パワー FET を効果的に駆動できます。UCC23513 は、ローサイドとハイサイドの両方のパワー FET を駆動でき主な機能と特性は、標準的なフォトカプラ・ベースのゲート・ドライバに比べて性能と信頼性を大幅に向上させると同時に、回路設計とレイアウト設計の両方でピン互換性を維持しています。同相過渡耐性 (CMTI) が高く、伝搬遅延時間が短く、パルス幅歪みが小さいという特長があります。厳密なプロセス制御により、部品間スキーも小さくなっています。入力段はダイオード・エミュレ

ーション (e-diode) であり、従来の LED に比べて、長期的な信頼性と優れた経時特性を実現します。本デバイスは、材料グループ I (比較トラッキング指数 (CTI) > 600V) のモールド・コンパウンドを採用した、沿面距離と空間距離がどちらも 8.5mm を超えるストレッチ SO-6 パッケージで供給されます。UCC23513 は高性能でありかつ信頼性が高いため、さまざまなモータ駆動、太陽光インバータ、産業用電源、白物家電に理想的です。高い温度で動作するため、従来のフォトカプラでは対応できなかったアプリケーションで活用する機会が広がります。

製品情報 (1)

部品番号	パッケージ	本体サイズ (公称)
UCC23513	ストレッチ SO-6	7.5mm × 4.68mm

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。



UCC23513 (SO6) の機能ブロック図



英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、必ず最新版の英語版をご参照ください。

目次

1 特長	1	7 パラメータ測定情報	13
2 アプリケーション	1	7.1 伝搬遅延、立ち上がり時間と立ち下がり時間	13
3 概要	1	7.2 I_{OH} と I_{OL} のテスト	13
4 改訂履歴	2	7.3 CMTI テスト	13
5 ピン構成および機能	3	8 詳細説明	14
ピン機能	3	8.1 概要	14
6 仕様	4	8.2 機能ブロック図	14
6.1 絶対最大定格	4	8.3 機能説明	15
6.2 ESD 定格	4	8.4 デバイスの機能モード	19
6.3 推奨動作条件	4	9 アプリケーションと実装	20
6.4 熱に関する情報	4	9.1 アプリケーション情報	20
6.5 電力定格	5	9.2 代表的なアプリケーション	21
6.6 の絶縁仕様	6	10 電源に関する推奨事項	28
6.7 安全関連認証	7	11 レイアウト	29
6.8 安全限界値	7	11.1 レイアウトのガイドライン	29
6.9 電気的特性	8	11.2 レイアウト例	30
6.10 スイッチング特性	8	11.3 PCB 材料	33
6.11 絶縁特性曲線	9	12 メカニカル、パッケージ、および注文情報	34
6.12 代表的な特性	10		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

	Page
Changes from Revision D (October 2019) to Revision E ()	
• 8V UVLO 付きの B バージョンを追加	1
Changes from Revision C (June 2019) to Revision D ()	
• 最小内部ギャップの単位を mm から μm に変更。	6
Changes from Revision B (June 2019) to Revision C ()	
• マーケティング・ステータスを事前情報から初回リリースに変更	1
• 「デバイスの機能モード」表を変更	19

5 ピン構成および機能




図 5-1. UCC23513、UCC23513B パッケージ SO-6 上面図

ピン機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
ANODE	1	I	アノード
CATHODE	3	I	カソード
NC	2	-	非接続
V _{CC}	6	P	正の出力電源レール
V _{EE}	4	P	負の出力電源レール
V _{OUT}	5	O	ゲート駆動出力

(1) P = 電源、G = グランド、I = 入力、O = 出力

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
平均入力電流	$I_{F(AVG)}$	-	25	mA
ピーク過渡入力電流	$I_{F(TRAN)} < 1\mu\text{s}$ パルス、300pps		1	A
逆入力電圧	$V_{R(MAX)}$		14	V
出力電源電圧	$V_{CC} - V_{EE}$	-0.3	35	V
出力信号電圧	$V_{OUT} - V_{CC}$		0.3	V
出力信号電圧	$V_{OUT} - V_{EE}$	-0.3		V
接合部温度	T_J ⁽²⁾	-40	150	°C
保存温度	T_{stg}	-65	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示してあり、このような条件や、「推奨動作条件」に記載されている条件を超える条件でデバイスが機能するということを意味するわけではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

(2) T_J の推奨動作条件を維持するには、[セクション 6.4](#) を参照してください。

6.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠 ⁽¹⁾	±4000
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	

(1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

(2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{CC}	出力電源電圧 ($V_{CC} - V_{EE}$)	UCC23513 (12V UVLO バージョン)	14	33	V
		UCC23513B (8V UVLO バージョン)	10	33	V
$I_F(ON)$	入力ダイオードの順方向電流 (ダイオードはオン)		7	16	mA
$V_F(OFF)$	アノード電圧 - カソード電圧 (ダイオードはオフ)		-13	0.9	V
T_J	接合部温度		-40	150	°C
T_A	周囲温度		-40	125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		UCC23513、UCC23513B		単位	
		SO6			
		6 ピン			
$R_{\theta JA}$	接合部から周囲への熱抵抗	126		°C/W	
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	66.1		°C/W	
$R_{\theta JB}$	接合部から基板への熱抵抗	62.8		°C/W	
Ψ_{JT}	接合部から上面への熱特性パラメータ	29.6		°C/W	
Ψ_{JB}	接合部から基板への熱特性パラメータ	60.8		°C/W	

(1) 従来および最新の熱評価基準の詳細については、<http://www.ti.co.jp/lit/SPRA953> アプリケーション・レポートを参照してください。

6.5 電力定格

パラメータ		テスト条件	最小値	標準値	最大値	単位
P_D	入力および出力の最大消費電力 ⁽¹⁾	$V_{CC} = 20V$ 、 $I_F = 10mA$ 10kHz、デューティサイクル 50%、方形波、180nF 負荷、 $T_A = 25^\circ C$		750	750	mW
P_{D1}	最大入力消費電力 ⁽²⁾			10	10	mW
P_{D2}	最大出力消費電力			740	740	mW

(1) 25°Cを超える周囲温度では 6mW/°Cでディレーティング

(2) 推奨最大値 $P_{D1} = 40mW$ 。絶対最大値 $P_{D1} = 55mW$

6.6 の絶縁仕様

パラメータ		テスト条件	仕様	単位
CLR	外部空間距離 ⁽¹⁾	空気を介した最短のピン間距離	>8.5	mm
CPG	沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	>8.5	mm
DTI	絶縁物を介した距離	最小内部ギャップ (内部空間距離)	>17	μm
CTI	比較トラッキング指数	DIN EN 60112 (VDE 0303-11)、IEC 60112	>600	V
	材料グループ	IEC 60664-1 による	I	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V_{RMS} が 600V 以下	I-IV	
		定格商用電源 V_{RMS} が 1000V 以下	I-III	
DIN V VDE 0884-11 (VDE V 0884-11)⁽²⁾				
V_{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	1500	V_{PK}
V_{IOWM}	最大絶縁動作電圧	AC 電圧 (正弦波)、絶縁膜経時破壊 (TDDB) テスト、図 1 を参照	1060	V_{RMS}
		DC 電圧	1500	V_{DC}
V_{IOTM}	最大過渡絶縁電圧	$V_{TEST} = V_{IOTM}$ 、 $t = 60s$ (認定) $V_{TEST} = 1.2 \times V_{IOTM}$ 、 $t = 1s$ (100% 出荷時)	8000	V_{PK}
V_{IOSM}	最大サージ絶縁電圧 ⁽³⁾	IEC 62368 準拠のテスト方法、1.2/50ms 波形、 $V_{TEST} = 1.6 \times V_{IOSM} = 12800V_{PK}$ (認定)	8000	V_{PK}
q_{pd}	見掛けの電荷 ⁽⁴⁾	方法 a: I/O 安全テスト・サブグループ 2/3 の後、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.2 \times V_{IORM} = 1800V_{PK}$ 、 $t_m = 10s$	≤5	pC
		方法 a: 環境テストのサブグループ 1 の後、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.6 \times V_{IORM} = 2400V_{PK}$ 、 $t_m = 10s$	≤5	
		方法 b1: ルーチン・テスト (100% 出荷時) および事前条件設定 (タイプ・テスト) の場合、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 1s$ 、 $V_{pd(m)} = 1.875 \times V_{IORM} = 2813V_{PK}$ 、 $t_m = 1s$	≤5	
C_{IO}	絶縁バリア容量、入力から出力へ ⁽⁵⁾	$V_{IO} = 0.4 \times \sin(2\pi ft)$, $f = 1MHz$	0.5	pF
R_{IO}	絶縁抵抗、入力から出力へ ⁽⁵⁾	$V_{IO} = 500V$, $T_A = 25^\circ C$	$>10^{12}$	Ω
		$V_{IO} = 500V$ ($100^\circ C < T_A \leq 125^\circ C$ 時)	$>10^{11}$	
		$V_{IO} = 500V$ ($T_S = 150^\circ C$ 時)	$>10^9$	
	汚染度		2	
	耐候性カテゴリ		40/125/21	
UL 1577				
V_{ISO}	絶縁耐圧	$V_{TEST} = V_{ISO} = 5700V_{RMS}$ 、 $t = 60s$ (認定)、 $V_{TEST} = 1.2 \times V_{ISO} = 6840V_{RMS}$ 、 $t = 1s$ (100% 出荷時)	5700	V_{RMS}

- (1) 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でアイソレータの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、PCB 上の沿面距離と空間距離が等しくなります。プリント基板上に溝やリブを設けるという技法を使用して、これらの仕様値を大きくすることができます。
- (2) このカプラーは、安全定格内の安全な電気的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、絶縁バリアの固有サージ耐性を判定するため、気中または油中で実行されます。
- (4) 見かけの放電電荷とは、部分放電 (pd) により発生する静電放電です。
- (5) 絶縁膜のそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。

6.7 安全関連認証

VDE	UL	CQC
DIN V VDE V 0884-11: 2017-01 に従う認証	UL 1577 部品認定プログラムに従う認証	GB4943.1-2011 による認証
強化絶縁での最大過渡絶縁電圧: 8000V _{PK} 、 最大反復ピーク絶縁電圧: 1500V _{PK} 、 最大サージ絶縁電圧: 8000V _{PK}	シングル保護: 5700V _{RMS}	強化絶縁、高度 \leq 5000m、熱帯気候
認定番号: 40040142 ⁽¹⁾	ファイル番号: E181974 ⁽¹⁾	進行中

(1) UCC23513B 認証進行中

6.8 安全限界値

パラメータ		テスト条件	最小値	標準値	最大値	単位
I _S	安全入力、出力、または電源電流	R _{qJA} = 126°C/W、V _I = 15V、T _J = 150°C、 T _A = 25°C			50	mA
		R _{qJA} = 126°C/W、V _I = 30V、T _J = 150°C、 T _A = 25°C			25	
P _S	安全入力、出力、または合計電力	R _{qJA} = 126°C/W、T _J = 150°C、T _A = 25°C			750	mW
T _S	最高安全温度 ⁽¹⁾				150	°C

- (1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S および P_S の最大限界値を超過してはなりません。これらの限界値は、周囲温度 T_A によって異なります。「熱に関する情報」表にある接合部から空気への熱抵抗 R_{qJA} は、リードあり表面実装パッケージ用の高 K テスト基板に搭載されているデバイスのものです。これらの式を使用して、以下のように各パラメータの値を計算します。T_J = T_A + R_{qJA} ' P、ここで、P はデバイスで消費される電力です。T_{J(max)} = T_S = T_A + R_{qJA} ' P_S、ここで、T_{J(max)} は最大許容接合部温度です。P_S = I_S ' V_I、ここで、V_I は最大電源電圧です。

6.9 電気的特性

特に記述のない限り、すべての標準値は $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 15\text{V}$ 、 $V_{EE} = \text{GND}$ での値です。すべての最小および最大仕様は、推奨動作条件 ($T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $I_{F(ON)} = 7\text{mA} \sim 16\text{mA}$ 、 $V_{EE} = \text{GND}$ 、 $V_{CC} = 15\text{V} \sim 30\text{V}$ 、 $V_{F(OFF)} = -5\text{V} \sim 0.8\text{V}$) での値です。

パラメータ	テスト条件	最小値	標準値	最大値	単位
入力					
I_{FLH}	入力順方向電流が Low から High になるスレッショルド	$V_{OUT} > 5\text{V}$ 、 $C_g = 1\text{nF}$	1.5	2.8	4 mA
V_F	入力順方向電圧	$I_F = 10\text{mA}$	1.8	2.1	2.4 V
V_{F_HL}	入力電圧が High から Low になるスレッショルド	$V < 5\text{V}$ 、 $C_g = 1\text{nF}$	0.9		V
$\Delta V_F / \Delta T$	入力順方向電圧の温度係数	$I_F = 10\text{mA}$	1	1.35	mV/°C
V_R	入力逆方向ブレークダウン電圧	$I_R = 10\mu\text{A}$	15		V
C_{IN}	入力容量	$F = 0.5\text{MHz}$	15		pF
出力					
I_{OH}	High レベル・ピーク出力電流	$I_F = 10\text{mA}$ 、 $V_{CC} = 15\text{V}$ 、 $C_{LOAD} = 0.18\mu\text{F}$ 、 $C_{VDD} = 10\mu\text{F}$ 、パルス幅 < 10μs	3	4.5	A
I_{OL}	Low レベル・ピーク出力電流	$V_F = 0\text{V}$ 、 $V_{CC} = 15\text{V}$ 、 $C_{LOAD} = 0.18\mu\text{F}$ 、 $C_{VDD} = 10\mu\text{F}$ 、パルス幅 < 10μs	3.5	5.3	A
V_{OH}	High レベル出力電圧	$I_F = 10\text{mA}$ 、 $I_O = -20\text{mA}$ (VCC 基準)	0.07	0.18	0.36 V
		$I_F = 10\text{mA}$ 、 $I_O = 0\text{mA}$		VCC	V
V_{OL}	Low レベル出力電圧	$V_F = 0\text{V}$ 、 $I_O = 20\text{mA}$		25	mV
I_{CC_H}	出力電源電流 (ダイオードはオン)	$I_F = 10\text{mA}$ 、 $I_O = 0\text{mA}$		2.2	mA
I_{CC_L}	出力電源電流 (ダイオードはオフ)	$V_F = 0\text{V}$ 、 $I_O = 0\text{mA}$		2	mA
低電圧誤動作防止、UCC23513 (12V UVLO バージョン)					
$UVLO_R$	低電圧誤動作防止 VCC 立ち上がり	V_{CC_Rising} 、 $I_F = 10\text{mA}$	11	12.5	13.5 V
$UVLO_F$	低電圧誤動作防止 VCC 立ち下がり	$V_{CC_Falling}$ 、 $I_F = 10\text{mA}$	10	11.5	12.5 V
$UVLO_{HYS}$	UVLO ヒステリシス		1.0		V
低電圧誤動作防止、UCC23513B (8V UVLO バージョン)					
$UVLO_R$	低電圧誤動作防止 VCC 立ち上がり	V_{CC_Rising} 、 $I_F = 10\text{mA}$	7.8	8.5	9.2 V
$UVLO_F$	低電圧誤動作防止 VCC 立ち下がり	$V_{CC_Falling}$ 、 $I_F = 10\text{mA}$	7.05	7.75	8.45 V
$UVLO_{HYS}$	UVLO ヒステリシス		0.75		V

6.10 スイッチング特性

特に記述のない限り、すべての標準値は $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 30\text{V}$ 、 $V_{EE} = \text{GND}$ での値です。すべての最小および最大仕様は、推奨動作条件 ($T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $I_{F(ON)} = 7\text{mA} \sim 16\text{mA}$ 、 $V_{EE} = \text{GND}$ 、 $V_{CC} = 15\text{V} \sim 30\text{V}$ 、 $V_{F(OFF)} = -5\text{V} \sim 0.8\text{V}$) での値です。

パラメータ	テスト条件	最小値	標準値	最大値	単位
t_r	出力信号の立ち上がり時間			28	ns
t_f	出力信号の立ち下がり時間			25	ns
t_{PLH}	伝搬遅延、Low から High	$C_g = 1\text{nF}$ $F_{sw} = 20\text{kHz}$ 、(デューティ・サイクル 50%) $V_{CC} = 15\text{V}$	70	105	ns
t_{PHL}	伝搬遅延、High から Low		70	105	ns
t_{PWD}	パルス幅歪み $ t_{PHL} - t_{PLH} $		35		ns
$t_{sk(pp)}$	2 つの部品間における伝搬遅延の部品間スキュー ⁽¹⁾			25	ns

特に記述のない限り、すべての標準値は $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 30\text{V}$ 、 $V_{EE} = \text{GND}$ での値です。すべての最小および最大仕様は、推奨動作条件 ($T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $I_{F(ON)} = 7\text{mA} \sim 16\text{mA}$ 、 $V_{EE} = \text{GND}$ 、 $V_{CC} = 15\text{V} \sim 30\text{V}$ 、 $V_{F(OFF)} = -5\text{V} \sim 0.8\text{V}$) での値です。

パラメータ	テスト条件	最小値	標準値	最大値	単位
t_{UVLO_rec}	V_{CC} が 0V から 15V に上昇		20	30	μs
CMTI_H	$I_F = 10\text{mA}$ 、 $V_{CM} = 1500\text{V}$ 、 $V_{CC} = 30\text{V}$ 、 $T_A = 25^\circ\text{C}$	150			$\text{kV}/\mu\text{s}$
CMTI_L	$V_F = 0\text{V}$ 、 $V_{CM} = 1500\text{V}$ 、 $V_{CC} = 30\text{V}$ 、 $T_A = 25^\circ\text{C}$	150			$\text{kV}/\mu\text{s}$

- (1) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷 (特性化により保証) で動作する異なるデバイスについて、同方向にスイッチングするときの出力間での伝搬遅延時間の差です。

6.11 絶縁特性曲線




図 6-1. VDE に従う制限電流の熱特性低下曲線




図 6-2. VDE に従う制限電力の熱特性低下曲線




図 6-3. 強化絶縁コンデンサの寿命予測

6.12 代表的な特性

$V_{CC} = 15V$ 、 V_{CC} から V_{EE} への $1\mu F$ コンデンサ、 $C_{LOAD} = 1nF$ (タイミング・テスト用) および $180nF$ (I_{OH} および I_{OL} テスト用)、 $T_J = -40^{\circ}C \sim +150^{\circ}C$ (特に記述のない限り)




図 6-4. 出力駆動電流と温度との関係




図 6-5. 電源電流と温度との関係




図 6-6. 電源電流と電源電圧との関係




図 6-7. 順方向スレッショルド電流と温度との関係




図 6-8. 伝搬遅延と温度との関係






図 6-9. 伝搬遅延と順方向電流との関係




A. $I_{out} = 0\text{mA}$

図 6-10. V_{OH} (無負荷) と温度との関係



A. $I_{out} = 20\text{mA}$ (ソース)

図 6-11. V_{OH} (20mA 負荷) と温度との関係



A. $I_{out} = 20\text{mA}$ (シンク)

図 6-12. V_{OL} と温度との関係




図 6-13. 伝搬遅延と電源電圧との関係






図 6-14. 電源電流と周波数との関係



A. $T_A = 25^\circ\text{C}$

図 6-15. 順方向電流と順方向電圧降下との関係



A.

図 6-16. 順方向電圧降下と温度との関係

7 パラメータ測定情報

7.1 伝搬遅延、立ち上がり時間と立ち下がり時間

図 7-1 に、入力順方向電流 I_F から V_{OUT} までの伝搬遅延を示します。この図は、立ち上がり (t_r) および立ち下がり (t_f) 時間と、伝搬遅延 $t_{PD,LH}$ および $t_{PD,HL}$ の測定に使用された回路も示しています。




図 7-1. I_F から V_{OUT} の伝搬遅延、立ち上がり時間、立ち下がり時間

7.2 I_{OH} と I_{OL} のテスト

図 7-2 に、出力駆動電流 I_{OH} および I_{OL} の測定に使用する回路を示します。出力には $180nF$ の負荷容量が使用されます。ゲート・ドライバのピーク・ソースおよびシンク電流を決定するため、コンデンサ電圧のピーク dv/dt を測定します。




図 7-2. I_{OH} と I_{OL}

7.3 CMTI テスト

図 7-3 は CMTI テストの概略図です。同相電圧は $1500V$ に設定されています。このテストは、 $I_F = 6mA$ ($V_{OUT} = \text{High}$) および $I_F = 0mA$ ($V_{OUT} = \text{Low}$) で実行されます。この図は、両方の場合の不合格基準も示しています。 $I_F = 6mA$ で CMTI パルスを印加しているときに V_{OUT} が V_{CC} から $\frac{1}{2}V_{CC}$ に下降すると、不合格とみなされます。 $I_F = 0mA$ の場合、 V_{OUT} が $1V$ を上回ると、不合格と見なされます。




図 7-3. UCC23513 用の CMTI テスト回路

8 詳細説明

8.1 概要

UCC23513 は、フォトカプラ互換入力段を備えたシングル・チャネル絶縁型ゲート・ドライバで、IGBT、MOSFET、SiC FET を駆動できます。ピーク出力電流は 4A で、最大出力ドライバ電源電圧は 33V です。入力と出力は電気的に絶縁されています。UCC23513 は、沿面距離と空間距離が 8.5mm を超える業界標準の 6 ピン (SO6) パッケージで提供されています。動作電圧は 1060V_{RMS}、強化絶縁定格は 5.7kV_{RMS} (60 秒)、サーボ定格は 8kV_{PK} です。標準的な光絶縁型ゲート・ドライバとピン互換性があります。標準的な光絶縁型ゲート・ドライバは LED を入力段として使用しますが、UCC23513 は、ダイオード・エミュレーション (e-diode) を入力段として使用しており、絶縁バリアを介する信号の転送に光放射を使用しません。入力段は、完全な差動構成の直列接続されたデュアル HV SiO₂ コンデンサによって駆動段から絶縁されており、強化絶縁だけでなく、クラス最高である 150kV/μs を超える同相過渡耐性を実現しています。この e-diode 入力段と容量性絶縁技術により、UCC23513 には、標準的な光絶縁型ゲート・ドライバと比較して、いくつかの性能上の利点があります。これらの利点は以下のとおりです。

1.

1. e-diode は動作に光放射を使用しないため、UCC23513 の信頼性と経年特性は、標準的な光絶縁型ゲート・ドライバよりも優れています。
2. 周囲動作温度範囲は、ほとんどの光絶縁型ゲート・ドライバでは 105°C であるのに対し、125°C と高くなっています。
3. e-diode の順方向電圧降下は、部品間のばらつきが少なく、温度範囲全体での変動も小さくなっています。そのため、入力段の動作ポイントは、さまざまな部品や動作温度にわたって安定性があり、予測可能です。
4. 光絶縁型ゲート・ドライバよりも高い同相過渡耐性を実現しています。
5. 伝搬遅延が光絶縁型ゲート・ドライバより短くなります。
6. 容量性絶縁では光絶縁よりも優れたプロセス制御を実現できるため、伝搬遅延の部品間スキューが小さくなり、システム設計がよりシンプルで堅牢なものになります。
7. パルス幅の歪みが光絶縁型ゲート・ドライバよりも小さくなります。

絶縁を介する信号の送信には、オン・オフ・キーイング (OOK) 変調方式を使用し、二酸化ケイ素をベースとする絶縁バリアを介してデジタル・データを送信します (図 8-1 を参照)。トランスマッタは、バリアを介して 1 つのデジタル状態を表す高周波キャリアを送信し、もう 1 つのデジタル状態については信号を送信しません。レシーバは、高度な信号コンディショニングを行ってから信号を復調し、バッファ段経由で出力を生成します。UCC23513 には高度な回路技法も使用されており、CMTI 性能を最大化し、高周波キャリアと IO バッファのスイッチングによる放射ノイズを最小化しています。図 8-2 に、OOK 方式の概念図を示します。

8.2 機能ブロック図




図 8-1. 光エミュレート入力段付き絶縁型ゲート・ドライバ (SO6 パッケージ) の概念ブロック図




図 8-2. オン・オフ・キーイング (OOK) による変調方式

8.3 機能説明

8.3.1 電源

入力段はダイオード・エミュレーションであるため、入力に電源は必要ありません。

出力電源 V_{CC} でサポートされる電圧範囲は 14V~33V です。バイポーラ電源を使用する場合、ゲートの電圧がエミッタまたはソースに対して負になると、電源デバイスがオフになります。この構成では、ミラー効果によって電流が流れるため、電源デバイスが意図せずオンになるのが防止されます。バイポーラ動作用の V_{CC} および V_{EE} 出力電源の標準値は、IGBT では GND に対して 15V および -8V、SiC MOSFET では 20V および -5V です。

ユニポーラ電源を使用する場合、 V_{CC} 電源は IGBT では GND に対して 15V、SiC MOSFET では 20V に接続されます。 V_{EE} 電源は 0V に接続されます。

8.3.2 入力段

UCC23513 の入力段は **e-diode** であり、アノード (ピン 1) とカソード (ピン 3) があります。ピン 2 には内部接続がなく、オープンのままにするか、グランドに接続できます。入力段には、電源ピンとグランド・ピンはありません。カソードに対して正の電圧をアノードに印加すると、**e-diode** が順方向バイアスされ、順方向電流 I_F が **e-diode** に流れます。**e-diode** の順方向電圧降下は 2.1V (標準値) です。外付け抵抗を使用して、順方向電流を制限する必要があります。順方向電流の推奨範囲は 7mA~16mA です。 I_F がスレッショルド電流 I_{FLH} (標準値 2.8mA) を超えると、高周波信号が絶縁バリアである高電圧 SiO_2 コンデンサを経由して転送されます。HF 信号はレシーバによって検出され、 V_{OUT} が High に駆動されます。入力抵抗の選択については、[セクション 9.2.2.1](#) を参照してください。**e-diode** のダイナミック・インピーダンスは非常に小さく (1.0Ω 未満)、**e-diode** の順方向電圧降下の温度係数は 1.35mV/°C 未満です。これにより、すべての動作条件にわたって順方向電流 I_F の安定性が優れたものになります。アノード電圧が V_{F_HL} (0.9V) を下回るか、逆バイアスが印加されると、ゲート・ドライバの出力は Low に駆動されます。**e-diode** の逆方向ブレーカダウン電圧は 15V を超えています。そのため、通常動作では、最大 13V の逆バイアスが許容されます。**e-diode** の大きな逆方向ブレーカダウン電圧により、UCC23513 をインターロック・アーキテクチャで動作させることができます (図 8-3 の例を参照)。この場合、 V_{SUP} は最大 12V になります。適切な入力抵抗を使用することにより、3.3V、5.0V、または最大 12V の PWM 信号ソースを選択して、UCC23513 の入力段を駆動できます。以下の例は、一連の IGBT を駆動する 2 つのゲート・ドライバを示しています。ゲート・ドライバの入力は図に示すように接続され、MCU で制御される 2 つのバッファによって駆動されます。インターロック・アーキテクチャにより、両方の **e-diode** が同時にオンにならないようにし、IGBT での貫通を防止します。また、両方の PWM 信号が誤って High (または Low) に固着した場合も、両方のゲート・ドライバ出力が Low に駆動されます。




図 8-3. インターロック

8.3.3 出力段

UCC23513 ファミリの出力段はプルアップ構造を採用しており、最大のピーク・ソース電流を最も必要なときに供給します。最も必要なときは、パワー・スイッチ・ターンオン遷移のミラー・プラトー領域（パワー・スイッチのドレインまたはコレクタの電圧が dV/dt になるとき）です。出力段のプルアップ構造は、並列接続した P チャネル MOSFET と追加のプルアップ N チャネル MOSFET を備えています。N チャネル MOSFET の役割は、ピーク・ソース電流を短時間ブーストし、高速ターンオンを実現することです。出力の状態を Low から High に変更しようとする短い瞬間だけ、N チャネル MOSFET をターンオンする方法で、高速ターンオンを実現します。この N チャネル MOSFET (R_{NMOS}) のオン抵抗は、アクティブ時に約 5.1Ω です。

表 8-1. UCC23513 および UCC23513B のオン抵抗

R _{NMOS}	R _{OH}	R _{OL}	单位
5.1	9.5	0.40	Ω

R_{OH} パラメータは DC 測定値であり、P チャネル・デバイスのみのオン抵抗を表します。プルアップ N チャネル・デバイスは DC 状態ではオフ状態に保たれ、出力が **Low** から **High** に変化する瞬間にのみターンオンするため、このパラメータは P チャネル・デバイスでのみ使用されます。このため、この短いターンオン段階における UCC23513 のプルアップ段の実効抵抗は、 R_{OH} パラメータが表す値よりもはるかに小さくなり、高速ターンオンが実現されます。ターンオン段階の出力抵抗は、 $R_{OH} \parallel R_{NMOS}$ の並列組み合わせとなります。

UCC23513 のプルダウン構造は、N チャネル MOSFET で構成されています。 V_{CC} と V_{EE} の間の出力電圧スイングは、非常に低いドロップアウトを実現する MOS 出力段により、レール・ツー・レール動作を実現します。




図 8-4. 出力段

8.3.4 保護機能

8.3.4.1 低電圧誤動作防止 (UVLO)

UVLO 機能は V_{CC} および V_{EE} ピンに実装されており、IGBT および MOSFET での駆動不足状態を防止します。デバイス起動時に V_{CC} が $UVLO_R$ を下回っている場合や、起動後に $UVLO_F$ を下回った場合、電圧源の UVLO 機能は、入力順方向電流にかかわりなく、影響を受ける出力を Low に保持します（表 8-2 を参照）。 V_{CC} UVLO 保護機能はヒステリシス機能 ($UVLO_{hys}$) を備えています。このヒステリシスは、電源がグランド・ノイズを生成したときのチャタリングを防止します。これにより、デバイスがスイッチングを開始し、動作電流消費が急激に増加したときに発生するバイアス電圧の小さな降下を許容できます。

V_{CC} が $UVLO_F$ を下回ると、電源電圧が $UVLO_R$ を再度上回ったときに遅延時間 t_{UVLO_rec} が出力で発生します。




図 8-5. UVLO 機能

8.3.4.2 アクティブ・プルダウン

アクティブ・プルダウン機能は、 V_{CC} 電源に電力が接続されていないときに IGBT または MOSFET ゲートを Low 状態にするために使用されます。この機能は、 V_{OUT} ピンを約 2V にクランプすることにより、IGBT と MOSFET が誤ってオンになるのを防止します。

ドライバの出力段にバイアスが印加されていない場合 (V_{CC} はフロート状態)、ドライバ出力 (図 8-4 を参照) はその電圧上昇を制限するアクティブ・クランプ回路によって Low に保持されます。この条件では、上の PMOS と NMOS はオフに保持され、下の NMOS ゲートは内部 $500\text{k}\Omega$ 抵抗を経由してドライバ出力に接続されます。この構成では、下の NMOS デバイスによって出力 (V_{OUT}) が実質的に 2V 未満にクランプされます。

8.3.4.3 短絡クランプ

短絡クランプ機能は、短絡状態のときにドライバ出力の電圧をクランプし、出力ピン V_{OUT} を V_{CC} 電圧よりもわずかに高くなります。短絡クランプ機能は、過電圧による破損や劣化から IGBT または MOSFET ゲートを保護するのに役立ちます。短絡クランプ機能は、専用ピンとドライバ内の V_{CC} ピンの間にダイオード接続を追加することにより実装されます。内部ダイオードは、 $10\mu\text{s}$ の間最大 500mA の電流を供給でき、 20mA の電流を連続供給できます。必要に応じて外部ショットキー・ダイオードを使用し、電流伝導能力を向上させます。

8.4 デバイスの機能モード

表 8-2 に、UCC23513 の機能モードを示します

表 8-2. VCC 立ち上がり時の UCC23513 および UCC23513B の機能表

e-diode	VCC	V _{OUT}
オフ ($I_F < I_{FLH}$)	0V ~ 33V	Low
オン ($I_F > I_{FLH}$)	0V - UVLO _R	Low
オン ($I_F > I_{FLH}$)	UVLO _R - 33V	High

表 8-3. VCC 立ち下がり時の UCC23513 および UCC23513B の機能表

e-diode	VCC	V _{OUT}
オフ ($I_F < I_{FLH}$)	0V ~ 33V	Low
オン ($I_F > I_{FLH}$)	UVLO _F - 0V	Low
オン ($I_F > I_{FLH}$)	33V - UVLO _F	High

8.4.1 ESD 構造

図 8-6 に、UCC23513 デバイスの ESD 保護部品に関する複数のダイオードを示します。これは、本デバイスの絶対最大定格を図で表したもので




図 8-6. ESD 構造

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

UCC23513 は、MOSFET、IGBT、SiC MOSFET などのパワー半導体デバイス用のフォトカプラ入力を備えたシングル・チャネル絶縁型ゲート・ドライバです。モーター制御、産業用インバータ、スイッチ・モード電源などのアプリケーションでの使用を想定しています。標準的な光絶縁型ゲート・ドライバとは異なり、LED 入力段はありません。LED の代わりに、ダイオード・エミュレーション (e-diode) が使用されています。e-diode をオンにするには、7mA～16mA の範囲の順方向電流をアノードで駆動する必要があります。これにより、ゲート・ドライバの出力が High に駆動され、パワー FET がオンになります。通常、MCU では必要な順方向電流を供給できません。そのため、MCU と UCC23513 の入力段の間にバッファを使用する必要があります。代表的なバッファ電源は 5V または 3.3V です。電流を制限するため、バッファと UCC23513 の入力段の間に抵抗が必要です。これはシンプルですが、抵抗値を適切に選択することが重要です。抵抗の選択では、抵抗の許容誤差、バッファの電源電圧の許容誤差、およびバッファの出力インピーダンスを考慮する必要があります。これにより、e-diode の順方向電流が 7mA～16mA の推奨範囲内になります。詳細な設計推奨事項については、[セクション 9.1](#) を参照してください。入力段が電流で駆動されるため、特に MCU を絶縁型ゲート・ドライバの近くに配置できない場合に、大電力のモーター駆動システムで必要とされる優れたノイズ耐性を確保できます。UCC23513 は、1500V の同相電圧で 150kV/μs を超えるクラス最高の CMTI 性能を実現します。

この e-diode は、順方向に 25mA の電流を連続供給できます。e-diode の順方向電圧降下の部品間変動は非常に小さくなっています (最小 1.8V～最大 2.4V)。順方向電圧降下の温度係数は 1.35mV/°C 未満です。順方向バイアス領域における e-diode のダイナミック・インピーダンスは約 1Ω です。これらの要因によって、e-diode の順方向電流の優れた安定性が達成されます。e-diode をオフにするには、アノード - カソード電圧を 0.8V 未満にするか、 I_F を I_{FLH} 未満にする必要があります。e-diode を最大 13V (絶対最大定格 14V) に逆バイアスして、e-diode をオフにし、ゲート・ドライバの出力を Low にすることもできます。入力段の逆方向ブレーカダウン電圧は大きいため、入力段を 12V の PWM 信号で駆動できる柔軟性があり、アノードおよびカソード・ピンに追加のクランプ回路は必要ありません。

UCC23513 の出力電源は、最大 33V (絶対最大定格 35V) です。出力電源は、最大 33V の単一絶縁型電源、または $V_{CC} - V_{EE}$ が 33V を上回らない絶縁型バイポーラ電源として外部から構成できます。または、システムが電源グランドに対して単一電源を使用する場合は、(外部ダイオードとコンデンサを使用して) ブートストラップすることもできます。 V_{CC} からの静止時電源電流の標準値は 1.2mA (最大 2.2mA) です。

9.2 代表的なアプリケーション

図 9-1 に、IGBT を駆動するための代表的なアプリケーションの回路図を示します。




図 9-1. IGBT を駆動するための UCC23513 および UCC23513B の代表的なアプリケーション回路

9.2.1 設計要件

表 9-1 に、UCC23513 ゲート・ドライバの入力と出力を測定するための推奨条件を示します。

表 9-1. UCC23513 および UCC23513B の設計要件

パラメータ	値	単位
V_{CC}	15	V
I_F	10	mA
スイッチング周波数	8	kHz


9.2.2 詳細な設計手順

9.2.2.1 入力抵抗の選択

入力抵抗は、順方向バイアス時に e-diode に流れる電流を制限します。スレッショルド電流 I_{FLH} の標準値は 2.8mA です。順方向電流の推奨動作範囲は 7mA~16mA です (e-diode オン)。すべての電気的仕様は、この範囲内で保証されています。標準的な動作条件では、 I_F が 10mA になるように抵抗を選択する必要があります。この電流の正確な値に影響を及ぼす要因を以下にリストします。

1. 電源電圧 V_{SUP} の変動
2. メーカーの抵抗に対する許容誤差と温度による変動
3. e-diode の順方向電圧降下の変動 ($I_F = 10\text{mA}$ 、 $V_F = \text{標準値 } 2.1\text{V}$ 、最小値 1.8V 、最大値 2.4V 、温度係数 $< 1.35\text{mV/}^{\circ}\text{C}$ 、ダイナミック・インピーダンス $< 1\Omega$)


単一の NMOS と分割抵抗の組み合わせを使用して UCC23513 の入力段を駆動する回路図については、図 9-2 を参照してください。入力抵抗は、次の式を使用して選択できます。



$$R_{EXT} = \frac{V_{SUP} - V_F}{I_F} - R_{M1}$$


図 9-2. 構成 1 : 1 つの NMOS と分割抵抗を使用した UCC23513 の入力段の駆動

1 つのバッファを使用した UCC23513 の入力段の駆動を図 9-3 に、2 つのバッファを使用した入力段の駆動を図 9-4 に示します。



$$R_{EXT} = \frac{V_{SUP} - V_F}{I_F} - R_{OH_buf}$$

図 9-3. 構成 2 : 1 つのバッファと分割抵抗を使用した UCC23513 の入力段の駆動



$$R_{EXT} = \frac{V_{SUP} - V_F}{I_F} - (R_{OH_buf} + R_{OL_buf})$$

図 9-4. 構成 3 : 2 つのバッファと分割抵抗を使用した UCC23513 の入力段の駆動

表 9-2 に、図 9-2、図 9-3、および図 9-4 に示す 3 つの異なる構成における R_{EXT} の値の範囲を示します。 R_{EXT} の範囲の導出に使用した想定は次のとおりです。

1. 目標の順方向電流 I_F は最小値 7mA、標準値 10mA、最大値 16mA
2. e-diode の順方向電圧降下は 1.8V~2.4V
3. V_{SUP} (バッファ電源電圧) は 5V (許容誤差 $\pm 5\%$)
4. R_{EXT} に対するメーカーの許容差 1%
5. NMOS 抵抗は 0.25Ω~1.0Ω (構成 1)
6. R_{OH} (出力 High 状態でのバッファ出力インピーダンス) は最小値 13Ω、標準値 18Ω、最大値 22Ω
7. R_{OL} (出力 Low 状態でのバッファ出力インピーダンス) は最小値 10Ω、標準値 14Ω、最大値 17Ω

表 9-2. 入力段を駆動するための R_{EXT} の値

構成	R_{EXT} Ω		
	最小	標準	最大
1 つの NMOS と R_{EXT}	218	290	331
1 つのバッファと R_{EXT}	204	272	311
2 つのバッファと R_{EXT}	194	259	294

9.2.2.2 ゲート・ドライバの出力抵抗

外部ゲート・ドライバ抵抗 $R_{G(ON)}$ および $R_{G(OFF)}$ は、以下の目的で使用します。

1. 寄生インダクタンスおよび容量に起因するリングングの制限
2. 高電圧または高電流スイッチングの dv/dt 、 di/dt 、ボディ・ダイオードの逆方向回復に起因するリングングの制限
3. ゲート駆動強度 (すなわちピーク・シンクおよびソース電流) の微調整によるスイッチング損失の最適化
4. 電磁干渉 (EMI) の低減

出力段には、P チャネル MOSFET と N チャネル MOSFET を並列接続したプルアップ構造があります。総ピーク・ソース電流は 4.5A です。例として、式 1 を使用してピーク・ソース電流を推定します。

$$I_{OH} = \min \left[4.5A, \frac{V_{CC} - V_{GDF}}{(R_{NMOS} || R_{OH} + R_{GON} + R_{GFET_{INT}})} \right] \quad (1)$$

ここで

- R_{GON} : 外付けターンオン抵抗
- R_{GFET_Int} : パワー・トランジスタのデータシートに記載されているパワー・トランジスタの内部ゲート抵抗。この例では 0Ω と想定されています。
- I_{OH} : ピーク・ソース電流 – 4.5A (ゲート・ドライバ・ピーク・ソース電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値
- V_{GDF} : R_{GON} および R_{GOFF} と直列に接続された各ダイオードの順方向電圧降下。この例では、ダイオードの電圧降下は 0.7V です。

この例では、ピーク・ソース電流は式 2 で計算されたように約 1.7A です。

$$I_{OH} = \min \left[4.5A, \frac{15 - 0.7}{(5.1\Omega || 9.5\Omega + 5\Omega + 0\Omega)} \right] = 1.72A \quad (2)$$

同様に、ピーク・シンク電流を計算するには、式 3 を使用します。

$$I_{OL} = \min \left[5.3A, \frac{V_{CC} - V_{GDF}}{(R_{OL} + R_{GOFF} + R_{GFET_{INT}})} \right] \quad (3)$$

ここで

- R_{GOFF} : 外付けターンオフ抵抗
- I_{OL} : ピーク・シンク電流 – 5.3A (ゲート・ドライバ・ピーク・シンク電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値

この例では、ピーク・シンク電流は式 4 と 5.3A の小さい方の値です。

$$I_{OL} = \min \left[5.3A, \frac{15 - 0.7}{(0.4\Omega + 10\Omega + 0\Omega)} \right] = 1.38A \quad (4)$$

図 9-1 に示す R_{GON} および R_{GOFF} それぞれと直列に接続されているダイオードは、ターンオンおよびターンオフ時に、ゲート駆動電流がそれぞれ目的のパスを経由して流れるようにします。ダイオードの順方向降下により、パワー・スイッチのゲートの電圧レベルが低下することに注意してください。レール・ツー・レールのゲート電圧レベルを実現するには、 V_{OUT} ピンとパワー・スイッチ・ゲートの間に抵抗を追加し、抵抗値を R_{GON} と R_{GOFF} の約 20 倍にします。このセクションで説明する例では、100Ω~200Ω を選択することをお勧めします。

注

推定ピーク電流は、PCB レイアウトと負荷容量の影響も受けます。ゲート・ドライバのループの寄生インダクタンスは、ピーク・ゲート駆動電流を遅れさせ、オーバーシュートとアンダーシュートを発生させる可能性があります。そのため、ゲート・ドライバのループができるだけ小さくすることを強く推奨します。一方、パワー・トランジスタの負荷容量 (C_{ISS}) が非常に小さい（通常 $1nF$ 未満）場合、ピーク・ソースおよびシンク電流はループ寄生素子に支配されます。なぜなら、立ち上がりおよび立ち下がり時間が非常に小さく、寄生リギングの周期に近いためです。

9.2.2.3 ゲート・ドライバの電力損失の推定

ゲート・ドライバ・サブシステムの総損失 P_G には、UCC23513 デバイスの電力損失 (P_{GD}) と、外部ゲート駆動抵抗などのペリフェラル回路の電力損失が含まれます。

P_{GD} 値は、UCC23513 デバイスの熱的安定性に関連する制限値を決定する主要な電力損失で、複数の要素からの損失を計算することにより推定できます。

第 1 の要素は静的電力損失 P_{GDQ_IN} で、無負荷時に特定のスイッチング周波数で動作しているときに、入力段で消費される電力 (P_{GDQ_IN}) と出力段で消費される静止電力 (P_{GDQ_OUT}) が含まれます。 P_{GDQ_IN} は I_F および V_F によって決定され、式 5 で計算されます。 P_{GDQ_OUT} パラメータは、所定の V_{CC} 、スイッチング周波数、周囲温度において、 V_{OUT} ピンに負荷が接続されていない状態でベンチ測定されます。この例では、 V_{CC} は $15V$ です。PWM スイッチングが $10kHz$ の場合の電源の電流は、 $I_{CC} = 1.33mA$ と測定されます。 P_{GDQ_OUT} は式 6 を使用して計算されます。

$$P_{GDQ_IN} = \frac{1}{2} * V_F * I_F \quad (5)$$

$$P_{GDQ_OUT} = V_{CC} * I_{CC} \quad (6)$$

ゲート・ドライバで消費される総静止電力（負荷容量なし）は、式 5 と式 6 を加えたもの（式 7）になります。

$$P_{GDQ} = P_{GDQ_IN} + P_{GDQ_OUT} = 10 \text{ mW} + 20 \text{ mW} = 30 \text{ mW} \quad (7)$$

第 2 の要素はスイッチング動作損失 P_{GDSW} であり、所定の負荷容量によりドライバは各スイッチング・サイクル中に負荷を充放電します。負荷スイッチングからの総ダイナミック損失 P_{GSW} を計算するには、式 8 を使用します。

$$P_{GSW} = V_{CC2} \times Q_G \times f_{SW} \quad (8)$$

ここで

- Q_G : V_{CC} におけるパワー・トランジスタのゲート電荷

この例のアプリケーションでは、式 9 に示すように、負荷スイッチングによる総ダイナミック損失は約 18 mW です。

$$P_{GSW} = 15 \text{ V} \times 120 \text{ nC} \times 10 \text{ kHz} = 18 \text{ mW} \quad (9)$$

Q_G は、 $50A$ で $520V$ をスイッチングするパワー・トランジスタの総ゲート電荷量を表します。テスト条件が変わると、この値も変わることがあります。UCC23513 の出力段のゲート・ドライバ損失 (P_{GDO}) は P_{GSW} の一部です。外部ゲート・ドライバの抵抗とパワー・トランジスタの内部抵抗が 0Ω で、ゲート・ドライバの損失がすべて UCC23513 の内部で消費される場合、 P_{GDO} は P_{GSW} と等しくなります。外部ターンオンおよびターンオフ抵抗が存在する場合、総損失はゲート・ドライバのプルアップ / プルダウン抵抗、外部ゲート抵抗、パワー・トランジスタの内部抵抗に分散されます。ソース / シンク電流が $4.5A/5.3A$ に飽和していない場合、プルアップ / ダウン抵抗は線形かつ固定ですが、ソース / シンク電流が飽和している場

合、プルアップ / ダウン抵抗は非線形であることに注意します。そのため、これらの 2 つの条件によって P_{GDO} は異なります。

ケース 1 - 線形のプルアップ / ダウン抵抗:

$$P_{GDO} = \frac{P_{GSW}}{2} \left[\frac{R_{OH} || R_{NMOS}}{R_{OH} || R_{NMOS} + R_{GON} + R_{GFET_int}} + \frac{R_{OL}}{R_{OL} + R_{GOFF} + R_{GFET_int}} \right] \quad (10)$$

この設計例では、予測されるソースおよびシンク電流はすべて 4.5A および 5.3A 未満であるため、式 10 を使用して UCC23513 のゲート・ドライバ損失を推定します。

$$P_{GDO} = \frac{18 \text{ mW}}{2} \left[\frac{9.5\Omega || 5.1\Omega}{9.5\Omega || 5.1\Omega + 5.1\Omega + 0\Omega} + \frac{0.4\Omega}{0.4\Omega + 10\Omega + 0\Omega} \right] = 3.9 \text{ mW} \quad (11)$$

ケース 2 - 非線形のプルアップ / ダウン抵抗:

$$P_{GDO} = f_{sw} \times \left[4.5A \times \int_0^{T_{R_Sys}} (V_{CC} - V_{OUT}(t)) dt + 5.3A \times \int_0^{T_{F_Sys}} V_{OUT}(t) dt \right] \quad (12)$$

ここで

- $V_{OUT(t)}$ は、ターンオンおよびターンオフ中のゲート・ドライバ出力ピンの電圧です。出力がある期間飽和している場合、この値は負荷コンデンサを充電または放電する定電流源 (ターンオン時は 4.5A、ターンオフ時は 5.3A) として簡素化できます。その結果、 $V_{OUT(t)}$ 波形は線形となり、 T_{R_Sys} と T_{F_Sys} は簡単に予測できます。

一部の条件で、プルアップ回路とプルダウン回路のどちらかのみが飽和し、他方が飽和していない場合、 P_{GDO} はケース 1 とケース 2 の組み合わせとなり、上記の説明に基づいて、プルアップとプルダウンに対して式を簡単に特定できます。

UCC23513 ゲート・ドライバ P_{GD} で消費されるゲート・ドライバの総損失は、式 13 を使用して計算します。

$$P_{GD} = P_{GDQ} + P_{GDO} = 30 \text{ mW} + 3.9 \text{ mW} = 33.9 \text{ mW} \quad (13)$$

9.2.2.4 接合部温度の推定

UCC23513 の接合部温度 (T_J) を推定するには、式 14 を使用します。

$$T_J = T_C + \Psi_{JT} \times P_{GD} \quad (14)$$

ここで

- T_C : 熱電対またはその他の手段で測定された UCC23513 のケース上面温度
- Ψ_{JT} : 表に記載されている接合部から上面への熱特性パラメータ

接合部からケースへの熱抵抗 ($R_{\theta JC}$) の代わりに接合部から上面への熱特性パラメータ (Ψ_{JT}) を使用することで、接合部温度の推定の精度を大幅に向上させることができます。ほとんどの IC の熱エネルギーの大半は、パッケージのリードを経由して PCB に放散されるのに対して、全エネルギーのごく一部のみがケース上面から放散されます (通常は熱電対で測定されます)。 $R_{\theta JC}$ 抵抗は、熱エネルギーの大部分がケースを通して放散される場合 (例: 金属パッケージが使われている場合、IC パッケージにヒートシンクが取り付けられている場合) にのみ有効に使用できます。それ以外の場合に $R_{\theta JC}$ を使っても、真の接合部温度を正確に推定することはできません。 Ψ_{JT} パラメータは、IC の上面を通して放散される大部分のエネルギーが、テスト環境とアプリケーション環境で同等であると仮定することで実験的に求められます。推奨レイアウト・ガイドラインが守られている限り、接合部温度は数°C 以内の精度で推定できます。

9.2.2.5 V_{CC} コンデンサの選択

V_{CC} のバイパス・コンデンサは、信頼性を高めるために不可欠です。十分な電圧定格、温度係数、静電容量公差の表面実装型の低 ESR/ESL 多層セラミック・コンデンサ (MLCC) を推奨します。50V、10 μ F の MLCC と 50V、0.22 μ F の MLCC を C_{VDD} コンデンサとして選択しています。バイアス電源出力が V_{CC} ピンから比較的離れた場所に配置されている場合、10 μ F を超える値のタンタルまたは電解コンデンサを C_{VDD} と並列に接続する必要があります。

注

一部の MLCC の DC バイアスは、実際の容量値に影響を与えます。たとえば、25V、1 μ F X7R のコンデンサは、15V_{DC} の DC バイアスを印加した場合、わずか 500nF に測定されます。

10 電源に関する推奨事項

UCC23513 デバイスの推奨入力電源電圧 (V_{CC}) は 14V～33V です。出力バイアス電源電圧 (V_{CC}) 範囲の下限は、デバイスの内部 UVLO 保護機能によって決定されます。通常動作では、 V_{CC} 電圧が UVLO スレッショルドを下回らないようする必要があります。そうしないと、UVLO 保護機能により、ゲート・ドライバ出力が 20 μ s 以上の間 Low にクランプされる可能性があります。 V_{CC} 範囲の上限は、UCC23513 デバイスで駆動されるパワー・デバイスの最大ゲート電圧によって異なり、推奨される最大 V_{CC} である 33V を超えないようする必要があります。デバイスをバイアスするには、 V_{CC} ピンと V_{EE} ピンの間に 220nF～10 μ F のローカル・バイパス・コンデンサを配置する必要があります。高周波フィルタリングのため、デバイスのバイアス・コンデンサと並列に追加の 100nF コンデンサを配置することを推奨します。両方のコンデンサを、デバイスにできる限り近づけて配置する必要があります。低 ESR のセラミック表面実装コンデンサが推奨されます。

アプリケーションで使用できる 1 次側電源が 1 つだけの場合は、テキサス・インスツルメンツ SN6501 または SN6505A などのトランス・ドライバを使用して、2 次側用の絶縁型電源を生成できます。このようなアプリケーションでは、『SN6501 絶縁電源用の変圧器ドライバ』データシートまたは『SN6505A 絶縁型電源用の低ノイズ、1A 変圧器ドライバ』データシートで、電源の詳細な設計とトランスの選択についての推奨事項を参照できます。

11 レイアウト


11.1 レイアウトのガイドライン

UCC23513 の性能を最適化するには、PCB レイアウトに十分注意する必要があります。主なガイドラインは次のとおりです。

- 部品の配置:
 - ノイズをバイパスし、外付けパワー・トランジスタをターンオンさせる際の大きなピーク電流に対応するため、低 ESR かつ低 ESL のコンデンサを本デバイスの近く、 V_{CC} ピンと V_{EE} ピンの間に接続する必要があります。
 - スイッチ・ノードに接続されている V_{EE} ピンでの大きな負の過渡を防止するため、上側トランジスタのソースと下側トランジスタのソースとの間の寄生インダクタンスを最小限に抑える必要があります。
- 接地に関する注意事項:
 - トランジスタのゲートを充放電する大きいピーク電流が流れる領域を、最小の物理面積に制限することが不可欠です。これによりループのインダクタンスの減少が制限され、トランジスタのゲート端子のノイズが最小限に抑えられます。ゲート・ドライバは、トランジスタのできるだけ近くに配置する必要があります。
- 高電圧に関する注意事項:
 - 1 次側と 2 次側の間の絶縁性能を確保するため、ドライバ・デバイスの下には PCB パターンも銅箔も配置しないようにします。絶縁性能を低下させるおそれがある汚染を防止するため、PCB カットアウトや溝を推奨します。
- 熱に関する検討事項:
 - 駆動電圧が高い、負荷が大きい、またはスイッチング周波数が高い場合、UCC23513 は大きな電力を消費する可能性があります。適切な PCB レイアウトは、デバイスから PCB に熱を放散し、接合部から基板への熱インピーダンス (θ_{JB}) を最小化するのに役立ちます。
 - V_{CC} および V_{EE} ピンに接続する PCB 銅箔を増やすことを推奨します。 V_{EE} への接続を最大化することを優先します。ただし、前述の高電圧 PCB に関する考慮事項に従う必要があります。
 - システムに複数の層がある場合は、 V_{CC} ピンおよび V_{EE} ピンを、適切なサイズの複数のビアを経由して内部のグランドまたは電源プレーンに接続することも推奨します。熱伝導率を最大化するため、これらのビアは IC ピンの近くに配置する必要があります。ただし、異なる高電圧プレーンからのパターンや銅箔が重ならないように注意してください。

11.2 レイアウト例

PCB レイアウトの例を、図 11-1 に示します。この図では、信号と主要なコンポーネントにラベル付けされています。



- A. 1 次側と 2 次側の間に PCB パターンも銅箔も存在しないため、絶縁性能を確保できます。

図 11-1. レイアウト例

図 11-2 と図 11-3 に上層と下層のパターンと銅箔を示します。




図 11-2. 上層のパターンと銅箔





図 11-3. 下層のパターンと銅箔 (反転)

図 11-4 に、PCB 上面図の 3D レイアウトを示します。



A. 1次側と2次側の間の PCB カットアウトの場所に注意します。これにより、絶縁性能を確保しています。

図 11-4. PCB の 3D 図

11.3 PCB 材料

標準的な FR-4 UL94V-0 プリント基板を使用します。この PCB は、高周波での誘電損失の低減、吸湿性の低減、強度と剛性の向上、および自己消火性の特性により、安価な代替品よりも推奨されます。

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあります。ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC23513BDWYR	Active	Production	SOIC (DWY) 6	850 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	UC23513B
UCC23513BDWYR.A	Active	Production	SOIC (DWY) 6	850 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	UC23513B
UCC23513BDWYR.B	Active	Production	SOIC (DWY) 6	850 LARGE T&R	-	Call TI	Call TI	-40 to 125	
UCC23513DWY	Obsolete	Production	SOIC (DWY) 6	-	-	Call TI	Call TI	-40 to 125	UCC23513
UCC23513DWYR	Active	Production	SOIC (DWY) 6	850 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	UCC23513
UCC23513DWYR.A	Active	Production	SOIC (DWY) 6	850 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	UCC23513
UCC23513DWYR.B	Active	Production	SOIC (DWY) 6	850 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF UCC23513 :


- Automotive : [UCC23513-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UCC23513BDWYR	SOIC	DWY	6	850	330.0	16.4	12.15	5.0	3.9	16.0	16.0	Q1
UCC23513DWYR	SOIC	DWY	6	850	330.0	16.4	12.15	5.0	3.9	16.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
UCC23513BDWYR	SOIC	DWY	6	850	353.0	353.0	32.0
UCC23513DWYR	SOIC	DWY	6	850	353.0	353.0	32.0

PACKAGE OUTLINE

SOIC -3.55 mm max height

DWY0006A

SOIC



4223977/A 01/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.70 per side.

EXAMPLE BOARD LAYOUT

DWY0006A

SOIC - 3.55 mm max height

SOIC



LAND PATTERN EXAMPLE

SCALE:6X



SOLDER MASK DETAILS

4223977/A 01/2018

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWY0006A

SOIC - 3.55 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 6X

4223977/A 01/2018

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月