

TXG8122-Q1 I2C 向け ±80V 双方向グランドレベル トランスレータ

1 特長

- 車載アプリケーション向けに AEC-Q100 認証済み
- 双方向 I2C 互換通信
- スタンダード モード、ファースト モード、ファースト モー ド プラスの I2C 動作をサポート
- 最大 ±80V の DV シフトをサポート
- 最大 1MHz のデータレート
- サイド1電源範囲: 3V~5.5V
- サイド2電源範囲: 2.25V~5.5V
- 最大容量性負荷: - 80pF (サイド 1) と 550pF (サイド 2)
- 電流シンク能力を持つオープンドレイン出力: - 3.5mA (サイド 1) と 50mA (サイド 2)
- 400kHz での低消費電力 (標準値):
- $-I_{CC1} = 3.1 \text{mA}$, $I_{CC2} = 0.7 \text{mA}$
- 動作温度範囲:-40℃~+125℃
- 500V/µs *O* CMTI
- JESD 78、Class II 準拠で 100mA 超のラッチアップ 性能
- JESD 22 を上回る ESD 保護
 - 人体モデルで 2000V
 - 荷電デバイスモデルで 500V
- ・ 提供されているパッケージ・オプション: SOIC (8D)、 WSON (8DSG), SOT-23 (8DDF)

2 アプリケーション

- 電動パワーステアリング
- 車両制御ユニット
- オートモーティブ ディスプレイ
- ヘッド ユニット/デジタル コックピット

3 説明

TXG8122-Q1 デバイスは、I2C 用のデュアル双方向、非 ガルバニックベースの電圧およびグランドレベルトランスレ ータです。このデバイスは、設定可能な2 つの独立した電 源レールをサポートしています。サイド 1 は VCC1 (3V~ 5.5V の任意の電源電圧を入力できます) に追従するよう に設計されています。 サイド 2 は VCC2 (2.25V~5.5Vの 任意の電源電圧を入力できます)に追従するように設計さ れています。従来のレベル シフタと比較して、TXG8122-Q1 は最大 ±80V のさまざまなグランド レベルでの電圧変 換の課題を解決できます。GNDA と GNDB の差が -80V ~+80V のままである限り、GNDA と GNDB のどちらもオ フセットグラウンドを持つことができます。

寄生抵抗または容量による GNDA と GNDB の間に DC シフトが発生する一般的な使用事例を 概略ブロック図 に 示します。TXG8122-Q1 は、異なる電源電圧と異なるグラ ンドリファレンスを持つシステム間で、I2C ベースの通信を サポートできます。 VCC と GND が短絡したときの GNDA とGNDBの間のリーク電流は通常 50nA です。

パッケージ情報

	•••••••	^		
部品番号	パッケージ ⁽¹⁾	本体サイズ (公称)		
	DSG (WSON-8)	2.00mm × 2.00mm		
TXG8122-Q1	DDF (SOT-8)	2.80mm × 2.90mm		
	D (SOIC-8)	4.90 mm × 3.90mm		

利用可能なすべてのパッケージについては、データシートの末尾 (1)にある注文情報を参照してください。







目次

1 特長1	6.2 楔
2 アプリケーション1	6.3 楔
3 説明1	6.4 ラ
4 ピン構成および機能 — TXG8122-Q13	7 アプリ
5 仕様4	7.1ア
5.1 絶対最大定格4	7.2 代
5.2 ESD 定格	7.3 電
5.3 推奨動作条件5	7.4 レ
5.4 電気的特性6	8 デバイ
5.5 電源電流特性7	8.1 ラ
5.6 スイッチング特性、V _{CCA} = 3.3 ± 0.3 V9	8.2 ド
5.7 スイッチング特性、V _{CCA} = 5 ± 0.5 V10	8.3 ド
5.8 電気的特性 (85°C)11	8.4 번
5.9 電源電流特性 (85°C)12	8.5 南
5.10 スイッチング特性、V _{CCA} = 3.3 ± 0.3V (85°C)14	8.6 青
5.11 スイッチング特性、V _{CCA} = 5 ± 0.5V (85°C)15	8.7 月
6 詳細説明16	9 改訂和
6.1 概要16	10 メカニ

	6.2 機能ブロック図	.16
	6.3 機能説明	.17
	6.4 デバイスの機能モード	.17
7	アプリケーションと実装	.18
	7.1 アプリケーション情報	.18
	7.2 代表的なアプリケーション	18
	7.3 電源に関する推奨事項	19
	7.4 レイアウト	19
8	デバイスおよびドキュメントのサポート	.20
	8.1 デバイス サポート	.20
	8.2ドキュメントのサポート	20
	8.3ドキュメントの更新通知を受け取る方法	20
	8.4 サポート・リソース	20
	8.5 商標	.20
	8.6 静電気放電に関する注意事項	20
	8.7 用語集	20
9	改訂履歷	21
1	0 メカニカル、パッケージ、および注文情報	.21



4 ピン構成および機能 — TXG8122-Q1



図 4-1. DSG 8 ピン WSON 上面図



ケージ 8 ピン SOIC 上面図

2 2 3 4 1.1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1								
	ピン		1/0	⇒¥ no				
名称	DSG	DDF、D	1/0	12.99				
VCC1	1	1	_	サイド 1 リファレンス電源電圧				
VCC2	8	8	_	サイド2リファレンス電源電圧				
SDA1	2	2	I/O	シリアルデータ入力/出力、サイド 1				
SCL1	3	3	I/O	シリアルクロック入力/出力、サイド1				
SDA2	7	7	I/O	シリアルデータ入力/出力、サイド2				
SCL2	6	6	I/O	シリアルクロック入力/出力、サイド2				
GND1	4	4	_	VCC1 のグランドリファレンス				
GND2	5	5	_	VCC2 のグランドリファレンス				
_	サーマル パッド	_	_	サーマル パッドはフローティングに維持します。				

表 4-1. TXG8122-Q1 のピンの機能



5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内(特に記述のない限り)(1)

			最小值	最大値	単位
V _{CC1} から V _{GND1}	供給電圧からグランド電圧、サイド 1		-0.5	6.5	v
V _{CC2} ⊅∿ら V _{GND2}	供給電圧からグランド電圧、サイド 2		-0.5	6.5	V
V _{GND1} から V _{GND2} へ の比率で す	V _{GND1} から V _{GND2} への比率です	V _{GND1} から V _{GND2} への 比率です	-82	82	V
	SDA1, SCL1	I/O ポート (サイド 1) か ら V _{GND1}	-0.5	V _{CC1} + 0.5	V
	SDA2、SCL2	I/O ポート (サイド 2) か ら V _{GND2}	-0.5	V _{CC2} + 0.5	v
N	SDA1, SCL1	I/O ポート (サイド 1) か ら V _{GND1} へ	-0.5	V _{CC1} + 0.5	V
v0	SDA2、SCL2	I/O ポート (サイド 2) か ら V _{GND2}	-0.5	V _{CC2} + 0.5	v
	SDA1, SCL1	I/O ポート (サイド 1) か ら V _{GND1} へ		20	mA
VGND1から VGND2へ の比率です VI SI V0 SI II II II II II SI SI II SI SI SI SI	SDA2、SCL2	I/O ポート (サイド 2) か ら V _{GND2}		100	mA
	SDA1, SCL1	I/O ポート (サイド 1) か ら V _{GND1} へ		20	mA
0	SDA2, SCL2	I/O ポート (サイド 2) か ら V _{GND2}		100	mA
Tj	接合部温度			150	°C
T _{stg}	保存温度		-65	150	°C

(1) セクション 5.1の一覧に記載された値を超えるストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの 定格のみについて示してあり、このデータシートの「セクション 5.3」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すも のではありません。「セクション 5.3」の一覧に記載された制限を超えて暴露されることにより、デバイスの信頼性に影響することがあります。

5.2 ESD 定格

			値	単位
V	おませま	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
V _(ESD)	静電放電	ゲバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠 ⁽²⁾		v

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。



5.3 推奨動作条件

自由空気での動作温度範囲内(特に記述のない限り)(1)

			最小值	最大値	単位
V _{CC1}	電源電圧 - V _{CC1} から GND1		3.0	5.5	V
V _{CC2}	電源電圧 - V _{CC2} から GND2 へ		2.25	5.5	V
V _{GND1} から V _{GND2} への比率 です	GND1とGND2の間の電圧		-80	80	V
V _{UVLO+}	正方向の低電圧誤動作防止電圧	サイド 1			V
V _{UVLO+}	正方向の低電圧誤動作防止電圧	サイド 2			V
V _{UVLO-}	負方向の低電圧誤動作防止電圧	サイド 1			V
V _{UVLO-}	負方向の低電圧誤動作防止電圧	サイド 2			V
V _{UVLO_Hys}	低電圧誤動作防止ヒステリシス	サイド 1			V
V _{UVLO_Hys}	低電圧誤動作防止ヒステリシス	サイド 2			V
V_{SDA1}, V_{SCL1}	I2C 入出力信号電圧	サイド 1		V _{CC1}	V
V _{SDA2} , V _{SCL2}	I2C 入出力信号電圧	サイド 2		V_{CC2}	V
V _{IL1}	Low レベル入力電圧	サイド 1		606	mV
V _{IH1}	High レベル入力電圧	サイド 1	0.7 x V _{CC1}		V
V _{IL2}	Low レベル入力電圧	サイド 2		0.35 x V _{CC2}	V
V _{IH2}	High レベル入力電圧	サイド 2	0.47 x V _{CC2}		V
I _{OL1}	Low レベル出力電流	サイド 1		3.5	mA
I _{OL2}	Low レベル出力電流	サイド 2		50	mA
C1	容量性負荷	サイド 1		80	pF
C2	容量性負荷	サイド 2		550	pF
f _{MAX}	I2C の動作周波数			1	MHz
T _A	自由空気での動作温度		-40	125	°C

(1) このデバイスのすべての制御入力とデータ I/O には、デバイスへの外部接続が未定義の場合に配線がオープンにならないように弱いプルダウン が搭載されています。この弱いプルダウンからの入力リーク電流は、「セクション 5.4」に記載された I_I の仕様によって定義されます。



5.4 電気的特性

Г

			自由気流			
	パラメータ	テスト条件	-40	℃~125℃		単位
			最小值	標準値	最大値	
V _{ILT1}	電圧入力スレッショルド LOW (SDA1 および SCL1)		481		606	mV
V _{IHT1}	電圧入力スレッショルド HIGH (SDA1 および SCL1)		528		663	mV
V _{HYST1}	電圧入力ヒステリシス	V _{IHT1} - V _{ILT1}	45			mV
V _{OL1}	Low レベル出力電圧 (SDA1 および SCL1)	0.5 mA ≤ (I _{SDA1} および I _{SCL1}) ≤ 3.5 mA			768	mV
ΔV _{OIT1}	Low レベル出力電圧と High レベル入力電圧スレッ ショルドの差、SDA1 および SCL1	0.5mA ≤ (I _{SDA1} および I _{SCL1}) ≤ 3.5mA	51			mV
V _{ILT2}	電圧入力スレッショルド LOW (SDA2 および SCL2)		0.34 x V _{CC2}		0.35 x V _{CC2}	V
V _{IHT2}	電圧入力スレッショルド HIGH (SDA2 および SCL2)		0.47 x V _{CC2}		0.48 x V _{CC2}	V
V _{HYST2}	電圧入力ヒステリシス	V _{IHT2} - V _{ILT2}	0.13 x V _{CC2}			V
V _{OL2}	Low レベル出力電圧	0.5mA ≤ (I _{SDA1} および I _{SCL1}) ≤ 30 mA			0.23	V
l _{l (サイド 1)}	入力リーク電流 (SDA1、SCL1)	V _{SDA1} , V _{SCL1} = V _{CC1} = 5.5V			0.71	μA
l _{l (サイド 2)}	入力リーク電流 (SDA2、SCL2)	V_{SDA2} , V_{SCL2} = V_{CC2} = 5.5V			0.42	μΑ
C _i	ローカルグランドの入力容量	$V_{I} = 0.4 \times \sin (2E6^{*}\pi t) + V_{DD}x / 2$			6	pF
Cour	グランドの間に配置するコン	すべてのチャネルの結合 (Vcc 両側電源オン)			44	pF
GND	デンサ	すべてのチャネルの結合 (Vcc から GND 短絡)			54	pF
		すべてのチャネルの結合 (VCC から GND 短 絡)		0.05	1.85	μA
リーケージ	GndAとGndBの間の電流 リーク	すべてのチャネルの結合 (VCC の両側は電源 オン、入力はすべて High)		0.06	1.85	μA
		すべてのチャネルの結合 (VCC の両側は電源 オン、入力はすべて Low)		32	43	μA
CMTI	同相過渡電圧耐性	入力静的 グランドシフトで最大 80V			0.5	kV/µs
V	正方向の低電圧誤動作防	サイド 1			2.9	V
VUVLO+	止電圧	サイド 2			2.25	V
V	負方向の低電圧誤動作防	サイド 1	2.3			V
VUVLO-	止電圧	サイド 2	1.7			V
Vinacia	低電圧誤動作防止ヒステリシ	サイド 1	60			mV
▼ UVLO_Hys	ス	サイド 2	60			mV



5.5 電源電流特性

N=1. H					自由気流での! (T _A)		
	パラメータ	テスト条件	V _{CC1}	V _{CC2}	−40°C ~ 1	25℃	単位
					最小值 標準值	直 最大値	
		SDA1/SCL1 = V _{CC1}			2.	8 3.31	mA
	重酒重法 井ノド1	SDA1/SCL1 = GND1	31/2.5.51/	2 251/~5 51/	2.	9 3.55	mA
CC1	电你电视、ソイトー	SDA1/SCL1 = 400kHz 方形波	50 - 5.50	2.230 0.50	3.	1 3.72	mA
		SDA1/SCL1 = 1MHz 方形波			3.	2 3.9	mA
		$SDA2/SCL2 = V_{CC2}$			0.	5 0.68	mA
	● 「「「」」」 ● 2 □ 0	SDA2/SCL2 = GND2	2)/- 5 5)/		0.	7 0.91	mA
ICC2	电你电视、サイト Z	SDA2/SCL2 = 400kHz 方形波	30~5.50	2.250~5.50	0.	7 0.92	mA
		SDA2/SCL2 = 1MHz 方形波				1 1.19	mA
	電源電流、サイド 1	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン			2.	5 3.08	mA
CC1	電源電流、サイド 1	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、 R1 および R2 = オープン、C1 および C2 = オープン		2.5V	2.	7 3.18	mA
	電源電流、サイド 2	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン		2.07	0.	6 0.79	mA
ICC2	電源電流、サイド 2	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、R1 および R2 = オープン、C1 およ び C2 = オープン			0.	5 0.65	mA
lasi	雪沥雪法 井ノに1	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン			2.	7 3.13	mA
	电你电视、外门	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、 R1 および R2 = オープン、C1 および C2 = オープン	3 31/	3 3)/	2.	8 3.19	mA
	雪酒雪法 サノビン	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン	0.0 V	0.0 V	0.	7 0.82	mA
I _{CC2}	電源電流、サイド2	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、R1 および R2 = オープン、C1 およ び C2 = オープン			0.	5 0.65	mA

TXG8122-Q1
JAJSWO9 - JUNE 2025



					自由気				
	パラメータ	テスト条件	V _{CC1}	V _{CC2}	-40	単位			
					最小值	標準値	最大値		
I _{CC1}	電源電流、サイド 1	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン				2.8	3.43	mA	
	電源電流、サイド 1	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、 R1 および R2 = オープン、C1 および C2 = オープン	5V	EV.		2.8	3.26	mA	
lass	電源電流、サイド 2	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン	- 50	50	57		0.7	0.89	mA
I _{CC2}	電源電流、サイド2	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、R1 および R2 = オープン、C1 およ び C2 = オープン				0.5	0.67	mA	



5.6 スイッチング特性、V_{CCA} = 3.3 ± 0.3 V

推奨動作条件範囲内(特に記述のない限り)

	1				電源電圧サイド 2 (V _{CC2})							
	パラメータ	ティト冬休	2.	5 ± 0.2	5V	3	3.3 ± 0.3V			5.0 ± 0.5V		
			最小 値	標準 値	最大値	最 小 値	標準 値	最大值	最 小 値	標準 値	最大値	中位
	出力信号の立ち下が	$\begin{array}{l} 0.7 \times V_{CC1} \geq V_O \geq 0.3 \times \\ V_{CC1}, \\ R1 = 300\Omega, \ C1 = 80 pF \end{array}$			21			21			21	ns
Lf1	9時间 (SDAT, SCL1)	0.9 × V _{CC1} ≥ V _O ≥ 900mV、 R1 = 300Ω、C1 = 80pF			37			37			37	ns
	出力信号の立ち下が	$0.7 \times V_{CC2} \ge V_O \ge 0.3 \times V_{CC2}$, R2 = 260Ω, C2 = 550pF			64			26			36	ns
Lf2	9时间 (SDA2, SCL2)	$0.9 \times V_{CC2} \ge V_O \ge$ 400mV, R2 = 260Q, C2 = 550pF			51			75			159	ns
t _{r 1}	出力信号の立ち上が り時間 (SDA1, SCL1)	$0.7 \times V_{CC1} \ge V_O \ge 0.3 \times V_{CC1}$, R1 = 300Q, C1 = 80pF			22			22			22	ns
t _{r2}	出力信号の立ち上が り時間 (SDA2, SCL2)	$0.7 \times V_{CC2} \ge V_O \ge 0.3 \times V_{CC2}$, R2 = 260 Ω , C2 = 550pF			104			104			104	ns
t _{pLH1-2}	Low から High への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 535 \text{mV}, V_{O} = 0.7 \times V_{CC2},$ R1 = 300 Ω , R2 = 260 Ω , C1 = 80pF, C2 = 550pF			209			209			209	ns
t _{pHL1-2}	High から Low への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 550 \text{mV}, V_{O} = 0.7 \times V_{CC2},$ R1 = 300 Ω , R2 = 260 Ω , C1 = 80pF, C2 = 550pF			101			140			86	ns
t _{pLH2-1}	Low から High への 伝搬遅延、サイド 2 か らサイド 1 へ				102			92			94	ns
t _{pHL2-1}	High から Low への 伝搬遅延、サイド 2 か らサイド 1 へ	$V_{I} = 0.4 \times V_{CC2}, V_{O} = 0.3 \times V_{CC1}, R1 = 300\Omega, R2 = 260\Omega, C1 = 80pF, C2 = 550pF$			114			102			92	ns
PWD ₁₋₂	パルス幅歪み t _{pHL1-2} - t _{pLH1-2}	R1 = 300Ω、R2 = 260Ω、 C1 = 80pF、C2 = 550pF			167			160			170	ns
PWD ₂₋₁	パルス幅歪み t _{pHL2-1} - t _{pLH2-1}	R1 = 300Ω、R2 = 260Ω、 C1 = 80pF、C2 = 550pF			36			23.5			26	ns
t _{LOOP1}	サイド 1の往復伝搬遅延	$\begin{array}{l} 0.4 \ V \leq V_{I} \leq 0.3 \times VCC1, \\ R1 = 300\Omega, \ C1 = 80pF, \\ R2 = 260\Omega, \ C2 = 550pF \end{array}$			195			196			201	ns



5.7 スイッチング特性、V_{CCA} = 5 ± 0.5 V 推奨動作条件範囲内 (特に記述のない限り)

	電源電圧サイド 2 (V _{CC2})											
	パラメータ	テスト冬件	2.	5 ± 0.2	5V	3	8.3 ± 0.3	8V	5.0 ± 0.5V			単位
			最 小 値	標準 値	最大値	最 小 値	標準 値	最大值	最 小 値	標準 値	最大値	JEL
	出力信号の立ち下が	$0.7 \times V_{CC1} \ge V_O \ge 0.3 \times V_{CC1}$, R1 = 300Ω, C1 = 80pF			26			26			26	ns
t _{f1}	9時间 (SDA1, SCL1)	0.9 × V _{CC1} ≥ V _O ≥ 900mV、 R1 = 300Ω、C1 = 80pF			51			51			51	ns
tro	出力信号の立ち下が 20時間 (SDA2	$\begin{array}{l} 0.7 \times V_{CC2} \geq V_O \geq 0.3 \times \\ V_{CC2}, \\ R2 = 220\Omega, C2 = 550 pF \end{array}$			63			26			36	ns
Υ <u></u>	SCL2)	0.9 × V _{CC2} ≥ V _O ≥ 400mV、 R2 = 220Ω、C2 = 550pF			51			75			160	ns
t _{r 1}	出力信号の立ち上が り時間 (SDA1, SCL1)	$\begin{array}{l} 0.7 \times V_{CC1} \geq V_O \geq 0.3 \times \\ V_{CC1} \\ R1 = 300 \Omega_{\circ} \ C1 = 80 p F \end{array}$	22		22		22		22	ns		
t _{r2}	出力信号の立ち上が り時間 (SDA2, SCL2)	$\begin{array}{l} 0.7 \times V_{CC2} \geq V_O \geq 0.3 \times \\ V_{CC2} \\ R2 = 220\Omega \\ C2 = 550 pF \end{array}$			104			104			104	ns
t _{pLH1-2}	Low から High への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 535mV, V_{O} = 0.7 \times V_{CC2}, R1 = 300\Omega, R2 = 220, C1 = 80pF, C2 = 550pF$			215.5			215			215	ns
t _{pHL1-2}	High から Low への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 550 \text{mV}, V_{O} = 0.7 \times V_{CC2},$ R1 = 300 Ω , R2 = 220, C1 = 80pF, C2 = 550pF		94		133		79		79	ns	
t _{pLH2-1}	Low から High への 伝搬遅延、サイド 2 か らサイド 1 へ				103.5			94			97	ns
t _{pHL2-1}	High から Low への 伝搬遅延、サイド 2 か らサイド 1 へ	$V_{I} = 0.4 \times V_{CC2}, V_{O} = 0.3$ × V _{CC1} , R1 = 300Ω, R2 = 220, C1 = 80pF, C2 = 550pF			112			99			90	ns
PWD ₁₋₂	パルス幅歪み t _{pHL1-2} - t _{pLH1-2}	R1 = 300Ω、R2 = 220、 C1 = 80pF、C2 = 550pF			174			167			177	ns
PWD ₂₋₁	パルス幅歪み t _{pHL2-1} - t _{pLH2-1}	R1 = 300Ω、R2 = 220、 C1 = 80pF、C2 = 550pF			39			28			32	ns
t _{LOOP1}	サイド 1の往復伝搬遅延	$\begin{array}{l} 0.4 \; V \leq V_{\text{I}} \leq 0.3 \times \text{VCC1}, \\ \text{R1} = 300\Omega, \; \text{C1} = 80\text{pF}, \\ \text{R2} = 220\Omega, \; \text{C2} = 550\text{pF} \end{array}$			203			204			209	ns



5.8 電気的特性 (85°C)

			自由気流			
	パラメータ	テスト条件	-4		単位	
			最小值	標準値 最大	大値	
V _{ILT1}	電圧入力スレッショルド LOW (SDA1 および SCL1)		481		606	mV
V _{IHT1}	電圧入力スレッショルド HIGH (SDA1 および SCL1)		528		663	mV
V _{HYST1}	電圧入力ヒステリシス	V _{IHT1} - V _{ILT1}	43		61	mV
V _{OL1}	Low レベル出力電圧 (SDA1 および SCL1)	0.5mA ≤ (I _{SDA1} および I _{SCL1}) ≤ 3.5 mA			768	mV
ΔV _{OIT1}	Low レベル出力電圧と High レベル入力電圧スレッ ショルドの差、SDA1 および SCL1	0.5mA ≤ (I _{SDA1} および I _{SCL1}) ≤ 3.5mA	51			mV
V _{ILT2}	電圧入力スレッショルド LOW (SDA2 および SCL2)		0.34 x V _{CC2}	0.3 V	35 x ′cc2	V
V _{IHT2}	電圧入力スレッショルド HIGH (SDA2 および SCL2)		0.47 x V _{CC2}	0.4 V	48 x ′cc2	V
V _{HYST2}	電圧入力ヒステリシス	V _{IHT2} - V _{ILT2}	0.13 x V _{CC2}	·		V
V _{OL2}	Low レベル出力電圧	0.5mA ≤ (I _{SDA1} および I _{SCL1}) ≤ 30 mA		().49	V
I _{I (サイド 1)}	入力リーク電流 (SDA1、SCL1)	V_{SDA1} , $V_{SCL1} = V_{CC1} = 5.5V$		÷	未定	μA
I _{I (サイド 2)}	入力リーク電流 (SDA2、SCL2)	V_{SDA2} , $V_{SCL2} = V_{CC2} = 5.5V$				μA
Ci	ローカルグランドの入力容量	$V_1 = 0.4 \times \sin(2E6^*\pi t) + V_{DD}x / 2$			6	pF
Coup	グランドの間に配置するコン	すべてのチャネルの結合 (Vcc 両側電源オン)			44	pF
GND	デンサ	すべてのチャネルの結合 (Vcc から GND 短絡)			51	pF
		すべてのチャネルの結合 (VCC から GND 短 絡)		().37	μA
リーケージ	GndA と GndB の間の電流 リーク	すべてのチャネルの結合 (VCC の両側は電源 オン、入力はすべて High)		().37	μA
		すべてのチャネルの結合 (VCC の両側は電源 オン、入力はすべて Low)			43	μA
СМТІ	同相過渡電圧耐性	入力静的 グランドシフトで最大 80V			0.5	kV/µs
\/	正方向の低電圧誤動作防	サイド 1			2.9	V
VUVLO+	止電圧	サイド 2		2	2.25	V
Vene	負方向の低電圧誤動作防	サイド 1	2.3			V
VUVLO-	止電圧	· サイド 2	1.7			V
Vinacia	低電圧誤動作防止ヒステリシ	サイド 1	87			mV
- UVLO_Hys	ス	サイド 2	156			mV



5.9 電源電流特性 (85°C)

8 } <u>}</u>					自由気流での (T _A)		
	パラメータ	テスト条件	V _{CC1}	V _{CC2}	$-40^{\circ}\text{C} \sim 8$	85℃	単位
					最小值 標準値	〕 最大値	
		SDA1/SCL1 = V _{CC1}	_			3.3	mA
	雪酒雪法 井ノド1	SDA1/SCL1 = GND1	31/~551/	2 25//~5 5//		3.5	mA
	电你电机、外门门	SDA1/SCL1 = 400kHz 方形波	50 - 5.50	2.200 - 0.00		3.67	mA
		SDA1/SCL1 = 1MHz 方形波				3.9	mA
		$SDA2/SCL2 = V_{CC2}$				0.64	mA
	電源電法 井ノド 9	SDA2/SCL2 = GND2	2)/2.5.5)/	2.251/2.5.51/		0.87	mA
ICC2	电你电机、サイト Z	SDA2/SCL2 = 400kHz 方形波	30~5.50	2.250~5.50		0.85	mA
		SDA2/SCL2 = 1MHz 方形波				1.1	mA
	電源電流、サイド 1	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン				3.01	mA
ICC1	電源電流、サイド 1	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、 R1 および R2 = オープン、C1 および C2 = オープン		2.5\		3.15	mA
	電源電流、サイド 2	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン		2.5V		0.72	mA
1002	電源電流、サイド 2	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、R1 および R2 = オープン、C1 およ び C2 = オープン				0.58	mA
	雪酒雪冻 井ノド1	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン				3.06	mA
I _{CC1}		VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、 R1 および R2 = オープン、C1 および C2 = オープン	3 31/	3 31/		3.16	mA
	電源電流、サイド 2	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン				0.76	mA
I _{CC2}		VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、R1 および R2 = オープン、C1 およ び C2 = オープン				0.59	mA



					自由気流での動 [,] (T _A)	作温度	単位	
	パラメータ	テスト条件	V _{CC1}	V _{CC2}	–40°C \sim 85	°C		
					最小值 標準値	最大値		
	電源電流、サイド 1	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン				3.38	mA	
I _{CC1}	電源電流、サイド 1	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、 R1 および R2 = オープン、C1 および C2 = オープン	EV.	EV.		3.25	mA	
	電源電流、サイド 2	VSDA1、VSCL1 = GND1、 VSDA2、VSCL2 = GND2、R1 および R2 = オープン、C1 およ び C2 = オープン	50	57		0.84	mA	
ICC2	電源電流、サイド2	VSDA1、VSCL1 = VCC1、 VSDA2、VSCL2 = VCC2、R1 および R2 = オープン、C1 およ び C2 = オープン				0.63	mA	



5.10 スイッチング特性、V_{CCA} = 3.3 ± 0.3V (85°C) 推奨動作条件範囲内 (特に記述のない限り)

						電源電	王サイド	2 (V _{CC2})					
	パラメータ	テスト冬供	2.	5 ± 0.2	5V	3	3.3 ± 0.3	3V	5.0 ± 0.5V			単位	
			最小 値	標準 値	最大値	最小 値	標準 値	最大值	最 小 値	標準 値	最大値	· 平匹	
	出力信号の立ち下が	$0.7 \times V_{CC1} \ge V_O \ge 0.3 \times V_{CC1}$, R1 = 300 Ω , C1 = 80pF			20			20			20	ns	
Lf1	9時間 (SDA1, SCL1)	0.9 × V _{CC1} ≥ V _O ≥ 900mV、 R1 = 300Ω、C1 = 80pF			35			35			35	ns	
	出力信号の立ち下が	$0.7 \times V_{CC2} \ge V_O \ge 0.3 \times V_{CC2}$, R2 = 220Q, C2 = 550pF			56			24			32	ns	
Lf2	9时间 (SDA2, SCL2)	$0.9 \times V_{CC2} \ge V_O \ge$ 400mV R2 = 220Q, C2 = 550pF			45			67			130	ns	
t _{r 1}	出力信号の立ち上が り時間 (SDA1, SCL1)	$\begin{array}{l} 0.7 \times V_{CC1} \geq V_O \geq 0.3 \times \\ V_{CC1}, \\ R1 = 300\Omega, C1 = 80 pF \end{array}$			22			22			22	ns	
t _{r2}	出力信号の立ち上が り時間 (SDA2, SCL2)	$\begin{array}{l} 0.7 \times V_{CC2} \geq V_O \geq 0.3 \times \\ V_{CC2}, \\ R2 = 220\Omega, C2 = 550 pF \end{array}$			104			104			104	ns	
t _{pLH1-2}	Low から High への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 535mV, V_{O} = 0.7 \times V_{CC2}, R1 = 300\Omega, R2 = 220, C1 = 80pF, C2 = 550pF$			205			205			204	ns	
t _{pHL1-2}	High から Low への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 550 \text{mV}, V_{O} = 0.7 \times V_{CC2},$ R1 = 300 Ω , R2 = 220, C1 = 80pF, C2 = 550pF			87			121			74	ns	
t _{pLH2-1}	Low から High への 伝搬遅延、サイド 2 か らサイド 1 へ	$V_{I} = 0.4 \times V_{CC2}, V_{O} = 0.7$ × V _{CC1} , R1 = 300Ω, R2 = 220, C1 = 80pF, C2 = 550pF			99			90			92	ns	
t _{pHL2-1}	High から Low への 伝搬遅延、サイド 2 か らサイド 1 へ	$V_{I} = 0.4 \times V_{CC2}, V_{O} = 0.3$ × V _{CC1} , R1 = 300Ω, R2 = 220, C1 = 80pF, C2 = 550pF			107			98			90	ns	
PWD ₁₋₂	パルス幅歪み t _{pHL1-2} - t _{pLH1-2}	R1 = 300Ω、R2 = 220、 C1 = 80pF、C2 = 550pF			167			160			170	ns	
PWD ₂₋₁	パルス幅歪み t _{pHL2-1} - t _{pLH2-1}	R1 = 300Ω、R2 = 220、 C1 = 80pF、C2 = 550pF			35			22			27	ns	
t _{LOOP1}	サイド 1の往復伝搬遅延	$\begin{array}{l} 0.4 \ V \leq V_{I} \leq 0.3 \times VCC1, \\ R1 = 300\Omega, \ C1 = 80pF, \\ R2 = 220\Omega, \ C2 = 550pF \end{array}$			189			189			194	ns	



5.11 スイッチング特性、V_{CCA} = 5 ± 0.5V (85°C) 推奨動作条件範囲内 (特に記述のない限り)

			電源電圧サイド 2 (V _{CC2})									
	パラメータ	テスト冬供	2.	.5 ± 0.2	5V	3	3.3 ± 0.3	8V	5.0 ± 0.5V			用位
			最 小 値	標準 値	最大値	最 小 値	標準 値	最大值	最 小 値	標準値	最大値	中位
	出力信号の立ち下が	$0.7 \times V_{CC1} \ge V_O \ge 0.3 \times V_{CC1}$, R1 = 300 Ω , C1 = 80pF			25			25			25	ns
lf1	9时间 (SDA1, SCL1)	0.9 × V _{CC1} ≥ V _O ≥ 900mV, R1 = 300Ω, C1 = 80pF			49			49	49			ns
+	出力信号の立ち下が	$0.7 \times V_{CC2} \ge V_O \ge 0.3 \times V_{CC2}$, R2 = 220Ω, C2 = 550pF			56			24			32	ns
^t f2	SCL2)	$0.9 \times V_{CC2} \ge V_O \ge$ 400mV, R2 = 220Q, C2 = 550pF			45	67					130	ns
t _{r 1}	出力信号の立ち上が り時間 (SDA1, SCL1)	$\begin{array}{l} 0.7 \times V_{CC1} \geq V_O \geq 0.3 \times \\ V_{CC1}, \\ R1 = 300\Omega, \ C1 = 80 pF \end{array}$			22			22			22	ns
t _{r2}	出力信号の立ち上が り時間 (SDA2, SCL2)	$\begin{array}{l} 0.7 \times V_{CC2} \geq V_O \geq 0.3 \times \\ V_{CC2} \\ \text{R2} = 220\Omega \\ \text{C2} = 550 \text{pF} \end{array}$			104			104			104	ns
t _{pLH1-2}	Low から High への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{I} = 535mV, V_{O} = 0.7 \times V_{CC2}, R1 = 300\Omega, R2 = 220, C1 = 80pF, C2 = 550pF$			212			212			211	ns
t _{pHL1-2}	High から Low への 伝搬遅延、サイド 1 か らサイド 2 へ	$V_{1} = 550 \text{mV}, V_{0} = 0.7 \times V_{CC2},$ R1 = 300 Ω , R2 = 220, C1 = 80pF, C2 = 550pF		83		116		69		69	ns	
t _{pLH2-1}	Low から High への 伝搬遅延、サイド 2 か らサイド 1 へ	$\label{eq:V_1} \begin{array}{l} V_{1} = 0.4 \ x \ V_{CC2}, \ V_{O} = 0.7 \\ x \ V_{CC1}, \\ R1 = 300\Omega, \ R2 = 220, \\ C1 = 80 p F, \ C2 = 550 p F \end{array}$			101			93			94	ns
t _{pHL2-1}	High から Low への 伝搬遅延、サイド 2 か らサイド 1 へ	$V_{I} = 0.4 \times V_{CC2}, V_{O} = 0.3$ × V _{CC1} , R1 = 300Ω, R2 = 220, C1 = 80pF, C2 = 550pF			104			94			86	ns
PWD ₁₋₂	パルス幅歪み t _{pHL1-2} - t _{pLH1-2}	R1 = 300Ω、R2 = 220、 C1 = 80pF、C2 = 550pF			174			167			178	ns
PWD ₂₋₁	パルス幅歪み t _{pHL2-1} - t _{pLH2-1}	R1 = 300Ω、R2 = 220、 C1 = 80pF、C2 = 550pF			39			28			32	ns
t _{LOOP1}	サイド 1の往復伝搬遅延				198			197			203	ns



6 詳細説明

6.1 概要

TXG8122-Q1 は、デュアル双方向トランスレータで、I2C および SMBus システム用に設計されています。このトランスレ ータは、±80V までのロジックレベル シフトとグランドレベル シフトをサポートできます。標準的な I2C システムと同様に、 SDA および SCL I/O ラインはオープンドレインであり、システムの電源レールに外部プルアップ抵抗が必要です。

- アイドル状態: デバイスがバスを駆動しない場合、プルアップ抵抗が SDA と SCL を強制的に High にします。これは ロジック「1」を表します
- アクティブ Low: どのデバイスも、それぞれのラインをグランドにプルすることでロジック「0」をアサートできます。

プルアップ抵抗の値を選択する場合は、測定されたバス容量と電源電圧について、I2C の立ち上がり時間仕様が満たされるような値にします。詳細については、『I2C バスのプルアップ抵抗値の計算』を参照してください。TXG8122-Q1 は Standard Mode (≤100kHz)、Fast Mode (≤400kHz)、Fast Mode Plus (≤1MHz) をサポートできます。

このデバイスのサイド 1 は 3V ~ 5.5V で動作し、サイド 2 は 2.25V ~ 5.5V の範囲で動作します。最高のシグナル イン テグリティを実現するため、サイド 1 (SDA1、SCL1) をホスト コントローラ (MCU、SoC、または任意のシングルマスタ ノー ド) に接続します。 複数のペリフェラルをリンクする共有 I2C バスにサイド (SDA2、SCL2) を接続します。 サイド 1 の最大 負荷は ≤80pF、サイド 2 の最大負荷は ≤550pF です。

6.2 機能ブロック図





6.3 機能説明

6.3.1 双方向レベル変換

TXG8122-Q1 は、混在モード アプリケーションで、双方向電圧レベル変換 (昇圧変換および降圧変換)を行います。サイド 1 が 3V ~ 5.5V、サイド 2 が 2.25V ~ 5.5V で動作します。

6.4 デバイスの機能モード

VCC1	VCC2	入力	出力				
PU	PU	Hまたはオープン	Н				
		L	L				

表 6-1. 機能表



7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・イン スツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お 客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、シ ステムの機能を確認する必要があります。

7.1 アプリケーション情報

TXG8122-Q1 はレベル変換に使用され、異なるインターフェイス電圧やグランド電圧で動作するデバイスやシステム間の 通信を可能にします。TXG8122-Q1 デバイスは、オープンドレインドライバがデータ I/O に接続されているアプリケーションで使用するのに最適です。図 7-1 は、I²C インターフェイスを介して 3.3V から 5.5V に変換すると同時に、GND1 が 0V であるときに GND2 のグランド シフトが -5V である 2 つのシステムの一例です。グランド シフトは、48V バッテリ グラ ンドと 12V バッテリ グランドを自動車のシャーシに接続するために使用するケーブルの寄生抵抗が原因で発生します。

7.2 代表的なアプリケーション



図 7-1. 車載用途での TXG8122-Q1

7.2.1 設計要件

この設計例では、表 7-1の設計パラメータを使用します。

表 7-1. 設計パラメータ

設計パラメータ	例の値
入力電圧範囲	$1.71 \mathrm{V} \sim 5.5 \mathrm{V}$
出力電圧範囲	$1.71 m V \sim 5.5 m V$



7.3 電源に関する推奨事項

GND ピンには最初に必ずグランドリファレンス電圧を印加してください。このデバイスは、グリッチの発生しない電源シーケンシング用に設計されており、ランプの順序やランプレートなどの電源シーケンシング要件はありません。VCC と GND の差が常に最大 6.5V であるようにしてください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント回路基板レイアウトのガイドラインに従うことを推奨します。

- 電源ピンにバイパスコンデンサを使用し、デバイスのできる限り近くに配置します。0.1µFのコンデンサを推奨しますが、バイパスコンデンサとして1µFと0.1µFのコンデンサを並列に使用することで、過渡性能を向上させることができます。
- CMTIの性能を改善するために、GNDAとGNDBの間に0.1µFコンデンサを追加することもできます。

7.4.2 *レイアウト例*



図 7-2. レイアウト例 – TXG8122-Q1



8 デバイスおよびドキュメントのサポート 8.1 デバイス サポート

8.1.1 規制要件

このデバイスに適用される法規制要件はありません。

この製品には特殊特性はありません。

8.2 ドキュメントのサポート

8.2.1 **関連資料**

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『シュミットトリガについて』アプリケーションレポート
- ・ テキサス・インスツルメンツ、『CMOS の消費電力と Cnd の計算』アプリケーション レポート

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jpのデバイス製品フォルダを開いてください。[通知]をク リックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細に ついては、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E[™] サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツ ルメンツの使用条件を参照してください。

8.5 商標

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずか に変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。



9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
June 2025	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本 データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンスデザインを含みます)、アプリケーショ ンや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性 および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否しま す。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種 規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated



PACKAGING INFORMATION

Orderable part number	Status (1)	Material type	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
						(4)	(5)		
PTXG8122QDRQ1	Active	Preproduction	SOIC (D) 8	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our product life cycle.

(2) Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

D0008A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.

- 2. This drawing is subject to change without notice.
- 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- 4. This dimension does not include interlead flash.
- 5. Reference JEDEC registration MS-012, variation AA.



D0008A

EXAMPLE BOARD LAYOUT

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



D0008A

EXAMPLE STENCIL DESIGN

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

9. Board assembly site may have different recommendations for stencil design.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みま す)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある 「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証 も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様 のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様の アプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任 を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツル メンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらの リソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権の ライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、 費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは 一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ ースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありませ ん。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated