

TXB0108 8 ビット双方向電圧レベルトランスレータ、自動方向検出機能および±15kV ESD 保護機能搭載

1 特長

- 1.2V~3.6V (A ポート)、1.65V~5.5V (B ポート) ($V_{CCA} \leq V_{CCB}$)
- V_{CC} 絶縁機能:どちらかの V_{CC} 入力が GND レベルになると、すべての出力が高インピーダンス状態
- V_{CCA} を基準とする出力イネーブル (OE) 入力回路
- 低消費電力、最大 I_{CC} : $4\mu A$
- I_{off} により部分的パワーダウン モード動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護
 - A ポート
 - 2000V、人体モデル (A114-B)
 - 1000V、デバイス帯電モデル (C101)
 - B ポート
 - ±15kV、人体モデル (A114-B)
 - ±8kV、人体モデル (A114-B) (YZP パッケージのみ)
 - 1000V、デバイス帯電モデル (C101)

2 アプリケーション

- ハンドセット
- スマートフォン
- タブレット
- デスクトップ PC

3 説明

この 8 ビット非反転トランスレータは、設定可能な 2 本の独立した電源レールを使用します。A ポートは V_{CCA} に追従するように設計されています。 V_{CCA} ピンには、1.2V~3.6V の電源電圧を入力できます。B ポートは、 V_{CCB} に追従する設計になっています。 V_{CCB} ピンには、1.65V~

5.5V の電源電圧を入力できます。これにより、1.2V、1.5V、1.8V、2.5V、3.3V、5V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。 V_{CCA} が V_{CCB} を上回ることはできません。

出力イネーブル (OE) 入力が Low のとき、全出力が高インピーダンス状態になります。

TXB0108 は、OE 入力回路が V_{CCA} によって給電されるように設計されています。


このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 I_{off} 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE をプルダウン抵抗経由で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流ソース能力によって決まります。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	本体サイズ(公称)
TXB0108DQS	SON (20)	2.00 mm × 4.00mm
TXB0108ZXY	BGA MICROSTAR JUNIOR (20)	2.50 mm × 3.00mm
TXB0108PW	TSSOP (20)	6.50 mm × 4.40mm
TXB0108RGY	VQFN (20)	4.50 mm × 3.50mm
TXB0108YZP	DSGGA (20)	1.90 mm × 2.40mm
TXB0108NME	nFBGA (20)	2.50 mm × 3.00mm
TXB0108RUK	WQFN (20)	3.00mm × 3.00mm
TXB0108DGS	VSSOP (20)	5.10 mm × 3.00mm
TXB0108RKS	VQFN (20)	4.50 mm × 2.50mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



TXB0108 の代表的なアプリケーション ブロック図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	5.19 スイッチング特性:$V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$ (その他 のパッケージ)	13
2 アプリケーション	1	5.20 スイッチング特性:$V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (DGS/RUK/RKS)	13
3 説明	1	5.21 スイッチング特性:$V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (その他 のパッケージ)	13
4 ピン構成および機能	3	5.22 動作特性	14
5 仕様	6	5.23 代表的特性	15
5.1 絶対最大定格	6	6 パラメータ測定情報	16
5.2 ESD 定格	6	7 詳細説明	17
5.3 推奨動作条件	6	7.1 概要	17
5.4 熱に関する情報	7	7.2 機能ブロック図	17
5.5 電気的特性 (DGS/RUK/ RKS)	7	7.3 機能説明	18
5.6 電気的特性 (他のパッケージ)	8	7.4 デバイスの機能モード	19
5.7 タイミング要件: $V_{CCA} = 1.2 \text{ V}$	9	8 アプリケーションと実装	20
5.8 タイミング要件: $V_{CCA} = 1.5 \text{ V} \pm 0.1 \text{ V}$	9	8.1 アプリケーション情報	20
5.9 タイミング要件: $V_{CCA} = 1.8 \text{ V} \pm 0.15 \text{ V}$	9	8.2 代表的なアプリケーション	20
5.10 タイミング要件: $V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$	10	9 電源に関する推奨事項	22
5.11 タイミング要件: $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$	10	10 レイアウト	22
5.12 スイッチング特性: $V_{CCA} = 1.2 \text{ V}$ (DGS/RUK/RKS)	10	10.1 レイアウトのガイドライン	22
5.13 スイッチング特性: $V_{CCA} = 1.2 \text{ V}$ (他のパッケー ジ)	10	10.2 レイアウト例	22
5.14 スイッチング特性: $V_{CCA} = 1.5 \text{ V} \pm 0.1 \text{ V}$ (DGS/RUK/RKS)	11	11 デバイスおよびドキュメントのサポート	23
5.15 スイッチング特性: $V_{CCA} = 1.5 \text{ V} \pm 0.1 \text{ V}$ (その他 のパッケージ)	11	11.1 ドキュメントの更新通知を受け取る方法	23
5.16 スイッチング特性: $V_{CCA} = 1.8 \text{ V} \pm 0.15 \text{ V}$ (DGS/RUK/RKS)	11	11.2 サポート・リソース	23
5.17 スイッチング特性: $V_{CCA} = 1.8 \text{ V} \pm 0.15 \text{ V}$ (その他 のパッケージ)	12	11.3 商標	23
5.18 スイッチング特性: $V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$ (DGS/RUK/RKS)	12	11.4 静電気放電に関する注意事項	23
		11.5 用語集	23
		12 改訂履歴	23
		13 メカニカル、パッケージ、および注文情報	24

4 ピン構成および機能




図 4-1. DGS/PW パッケージ (上面図)




図 4-2. DQS パッケージ (上面図)




図 4-3. RGY/RKS パッケージ (上面図)




図 4-4. RUK パッケージ (上面図)

- A. RKS/RGY/RUK パッケージでは、中央の露出したサーマル パッドをグランドに接続する必要があります。
- B. ロジック I/O において、両側にプルアップ抵抗を配置する必要はありません。
- C. プルアップ抵抗またはプルダウン抵抗が必要な場合、抵抗の値は $50\text{k}\Omega$ を上回る必要があります。
- D. $50\text{k}\Omega$ は安全な推奨値ですが、顧客がより高い V_{OL} またはより低い V_{OH} を受け入れることができ、より小さなプルアップまたはプルダウン抵抗が許可されている場合、概算値は $V_{OL} = V_{CCOUT} \times 4.5\text{k}/(4.5\text{k} + R_{PU})$ および $V_{OH} = V_{CCOUT} \times R_{DW}/(4.5\text{k} + R_{DW})$ になります。
- E. プルアップ抵抗が必要な場合は、TXS0108 を参照するか、テキサス・インストゥルメンツにお問い合わせください。
- F. 詳細については、『[TXB 型トランスレータによる電圧変換ガイド](#)』を参照してください。




図 4-5. NME/GXY/ZXY パッケージ (底面図)

⁽¹⁾ See orderable addendum at the end of the data sheet

表 4-1. ピンの機能

ピン	信号名	PW、RGY 番号	DQS 番号	YZP グリッド ロケータ	I/O ⁽¹⁾	機能
A1	1	1		A3	I/O	入出力 1。V _{CCA} を基準とする。
V _{CCA}	2	5		C4	S	A ポートの電源電圧。1.1V ≤ V _{CCA} ≤ 3.6V, V _{CCA} ≤ V _{CCB} 。
A2	3	2		A4	I/O	入出力 2。V _{CCA} を基準とする。
A3	4	3		B3	I/O	入出力 3。V _{CCA} を基準とする。
A4	5	4		B4	I/O	入出力 4。V _{CCA} を基準とする。
A5	6	7		C3	I/O	入出力 5。V _{CCA} を基準とする。
A6	7	8		E4	I/O	入出力 6。V _{CCA} を基準とする。
A7	8	9		D3	I/O	入出力 7。V _{CCA} を基準とする。
A8	9	10		E3	I/O	入出力 8。V _{CCA} を基準とする。
OE	10	6		D4	I	出力有効。OE を Low にすると、すべての出力が 3 ステート モードになります。V _{CCA} を基準とする。
GND	11	15		D1	S	グランド
B8	12	11		E2	I/O	入出力 8。V _{CCB} を基準とする。
B7	13	12		D2	I/O	入出力 7。V _{CCB} を基準とする。
B6	14	13		E1	I/O	入出力 6。V _{CCB} を基準とする。
B5	15	14		C2	I/O	入出力 5。V _{CCB} を基準とする。
B4	16	17		B1	I/O	入出力 4。V _{CCB} を基準とする。
B3	17	18		B2	I/O	入出力 3。V _{CCB} を基準とする。
B2	18	19		A1	I/O	入出力 2。V _{CCB} を基準とする。
V _{CCB}	19	16		C1	S	B ポートの電源電圧。1.65V ≤ V _{CCB} ≤ 5.5V。
B1	20	20		A2	I/O	入出力 1。V _{CCB} を基準とする。
サーマル パッド	—	—	—	—	—	RGY/RUK パッケージでは、中央の露出したサーマル パッドをグランドに接続する必要があります。

(1) I = 入力、O = 出力、I/O = 入力および出力、S = 電源

表 4-2. ピン構成 (20 ポール NME/GXY/ZXY パッケージ)

	1	2	3	4	5
D	V _{CCB}	B2	B4	B6	B8
C	B1	B3	B5	B7	GND
B	A1	A3	A5	A7	OE
A	V _{CCA}	A2	A4	A6	A8

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V_{CCA}	電源電圧範囲	-0.5	4.6	V
V_{CCB}	電源電圧範囲	-0.5	6.5	V
V_I	入力電圧範囲 ⁽²⁾	-0.5	6.5	V
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	-0.5	6.5	V
V_O	High または Low 状態で出力に印加される電圧範囲 ^{(2) (3)}	A 入力 B 入力	-0.5 -0.5	$V_{CCA} + 0.5$ $V_{CCB} + 0.5$
I_{IK}	入力クランプ電流	$V_I < 0$	-50	mA
I_{OK}	出力クランプ電流	$V_O < 0$	-50	mA
I_O	連続出力電流		± 50	mA
	V_{CCA}, V_{CCB} 、または GND を流れる連続電流		± 100	mA
T_{stg}	保管温度範囲	-65	150	°C
T_J	接合部温度		150	°C

- (1) 「セクション 5.1」に示された値を上回るストレスがかかった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、このデータシートの「セクション 5.3」に示された値と等しい、またはそれを超える条件で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。
- (3) V_{CCA} および V_{CCB} の値は、推奨動作条件の表に記載されています。

5.2 ESD 定格

		最小値	最大値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾ 、A ポート	2	kV
		人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾ 、B ポート	-15 15	
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾ 、A ポート	1	
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠、すべてのピン ⁽²⁾ 、A ポート (YZP パッケージのみ)	-8 8	
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾ 、B ポート	1	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) ^{(1) (2)}

		V_{CCA}	V_{CCB}	最小値	最大値	単位
V_{CCA}	電源電圧			1.2	3.6	V
				1.65	5.5	
V_{IH}	High レベル入力電圧	データ入力	1.2V ~ 3.6V	1.65V ~ 5.5V	$V_{CCI} \times 0.65^{(3)}$	V
		OE			$V_{CCA} \times 0.65$	
V_{IL}	Low レベル入力電圧	データ入力	1.2V ~ 5.5V	1.65V ~ 5.5V	0 $V_{CCI} \times 0.35^{(3)}$	V
		OE	1.2V ~ 3.6V		0 $V_{CCA} \times 0.35$	

自由気流での動作温度範囲内 (特に記述のない限り) (1) (2)

		V _{CCA}	V _{CCB}	最小値	最大値	単位	
$\Delta t/\Delta v$ 入力遷移の 立ち上がりレートと立ち下がり レート		A ポート入力 1.2V ~ 3.6V	1.65V ~ 5.5V	40		ns/V	
		B ポート入力 1.2V ~ 3.6V	1.65V ~ 3.6V	40			
			4.5V ~ 5.5V	30			
T _A	自由空気での動作温度			-40	85	°C	

(1) 未使用のデータ I/O ベアの A 側と B 側は、同じ状態に保持する必要があります。つまり、V_{CCI} と GND の両方に保持する必要があります。

(2) V_{CCA} は V_{CCB} 以下で、3.6V 未満にする必要があります。

(3) V_{CCI} は、入力ポートに関連付けられた電源です。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TXB0108										単位
		PW	RGY	DQS	YZP	GXY	ZXY	NME	RUK	DGS	RKS	
		20 ピン										
R _{θJA}	接合部から周囲への熱抵抗	101.8	35.3	108.5	66.2	156.7	156.7	131.4	56.4	111.9	58.8	°C/W
R _θ JC(top))	接合部からケース (上面) への熱抵抗	35.5	42.1	32.3	0.4	39.9	39.9	56.5	59.1	51.5	63.9	°C/W
R _{θJB}	接合部から基板への熱抵抗	52.8	11.1	42.4	52.0	85.9	85.9	83.2	30.5	67	31.6	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	2.2	0.7	0.7	1.5	1.1	1.1	1.5	2.7	3.7	5.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	52.2	11.2	42	51.9	85.4	85.4	82.6	30.5	66.2	31.6	°C/W
R _θ JC(bot))	接合部からケース (底面) への熱抵抗	-	3.8	-	-	-	-	-	15.1	-	15.3	°C/W

(1) 従来および新しい熱評価基準の詳細については、『IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性 (DGS/RUK/ RKS)

自由気流での推奨動作温度範囲内 (特に記述のない限り) (1) (2)

パラメータ	テスト条件	V _{CCA}	V _{CCB}	T _A = 25°C			-40°C ~ 85°C			単位	
				最小値	標準値	最大値	最小値	最大値			
V _{OHA}	I _{OH} = -20μA	1.2V		1.1			V _{CCB} - 0.4			V	
		1.4V ~ 3.6V									
V _{OLA}	I _{OL} = 20μA	1.2V		0.3			0.4			V	
		1.4V ~ 3.6V									
V _{OHB}	I _{OH} = -20μA		1.65V ~ 5.5V				V _{CCB} - 0.4			V	
V _{OLB}	I _{OL} = 20μA		1.65V ~ 5.5V				0.4			V	
I _I	OE	1.2V ~ 3.6V	1.65V ~ 5.5V	±1			±2			μA	
I _{off}	A ポート	0V	0V ~ 5.5V	±1			±2			μA	
	B ポート	0V ~ 3.6V	0V	±1			±2				
I _{OZ}	A または B ポート	OE = GND	1.2V ~ 3.6V	1.65V ~ 5.5V	±1			±2			μA
I _{CCA}	V _I = V _{CCI} または GND、 I _O = 0	1.2V	1.65V ~ 5.5V	0.45			5			μA	
		1.4V ~ 3.6V									
		3.6V	0V				2				
		0V	5.5V				-2				

自由気流での推奨動作温度範囲内 (特に記述のない限り) (1) (2)

パラメータ	テスト条件	V_{CCA}	V_{CCB}	$T_A = 25^\circ\text{C}$			$-40^\circ\text{C} \sim 85^\circ\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
I_{CCB}	$V_I = V_{CCI}$ または GND、 $I_O = 0$	1.2V	1.65V ~ 5.5V	3.4					μA
		1.4V ~ 3.6V					5		
		3.6V	0V				-2		
		0V	5.5V				2		
$I_{CCA} + I_{CCB}$	$V_I = V_{CCI}$ または GND、 $I_O = 0$	1.2V	1.65V ~ 5.5V	3.5					μA
		1.4V ~ 3.6V					10		
I_{CCZA}	$V_I = V_{CCI}$ または GND、 $I_O = 0$ 、 $OE = \text{GND}$	1.2V	1.65V ~ 5.5V	0.05					μA
		1.4V ~ 3.6V					5		
I_{CCZB}	$V_I = V_{CCI}$ または GND、 $I_O = 0$ 、 $OE = \text{GND}$	1.2V	1.65V ~ 5.5V	3.3					μA
		1.4V ~ 3.6V					5		
C_I	OE		1.65V ~ 5.5V	5			6.5	pF	
C_{IO}	A ポート		1.65V ~ 5.5V	5			6.5	pF	
	B ポート			8			13.3		

(1) V_{CCI} は、入力ポートに関連付けられた電源です。

(2) V_{CCO} は、出力ポートに関連付けられた電源です。

5.6 電気的特性 (その他のパッケージ)

自由気流での推奨動作温度範囲内 (特に記述のない限り) (1) (2)

パラメータ	テスト条件	V_{CCA}	V_{CCB}	$T_A = 25^\circ\text{C}$			$-40^\circ\text{C} \sim 85^\circ\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
V_{OHA}	$I_{OH} = -20\mu\text{A}$	1.2V		1.1					V
		1.4V ~ 3.6V					$V_{CCA} - 0.4$		
V_{OLA}	$I_{OL} = 20\mu\text{A}$	1.2V		0.3					V
		1.4V ~ 3.6V					0.4		
V_{OHB}	$I_{OH} = -20\mu\text{A}$		1.65V ~ 5.5V				$V_{CCB} - 0.4$		V
V_{OLB}	$I_{OL} = 20\mu\text{A}$		1.65V ~ 5.5V				0.4		V
I_I	OE	1.2V ~ 3.6V	1.65V ~ 5.5V		± 1		± 2		μA
I_{off}	A ポート	0V	0V ~ 5.5V		± 1		± 2		μA
	B ポート	0V ~ 3.6V	0V		± 1		± 2		
I_{OZ}	A または B ポート	$OE = \text{GND}$	1.2V ~ 3.6V	1.65V ~ 5.5V		± 1	± 2		μA
I_{CCA}	$V_I = V_{CCI}$ または GND、 $I_O = 0$	1.2V	1.65V ~ 5.5V	0.06					μA
		1.4V ~ 3.6V					5		
		3.6V	0V				2		
		0V	5.5V				-2		
I_{CCB}	$V_I = V_{CCI}$ または GND、 $I_O = 0$	1.2V	1.65V ~ 5.5V	3.4					μA
		1.4V ~ 3.6V					5		
		3.6V	0V				-2		
		0V	5.5V				2		

自由気流での推奨動作温度範囲内 (特に記述のない限り) (1) (2)

パラメータ	テスト条件	V _{CCA}	V _{CCB}	T _A = 25°C		-40°C ~ 85°C		単位
				最小値	標準値	最大値	最小値	
I _{CCA} + I _{CCB}	V _I = V _{CCI} または GND、I _O = 0	1.2V	1.65V ~ 5.5V	3.5				μA
		1.4V ~ 3.6V					10	
I _{CCZA}	V _I = V _{CCI} または GND、I _O = 0、OE = GND	1.2V	1.65V ~ 5.5V	0.05				μA
		1.4V ~ 3.6V					5	
I _{CCZB}	V _I = V _{CCI} または GND、I _O = 0、OE = GND	1.2V	1.65V ~ 5.5V	3.3				μA
		1.4V ~ 3.6V					5	
C _I	OE	1.2V ~ 3.6V	1.65V ~ 5.5V	5			5.5	pF
C _{io}	A ポート	1.2V ~ 3.6V	1.65V ~ 5.5V	5			6.5	pF
	B ポート			8			10	

(1) V_{CCI} は、入力ポートに接続された電源です。

(2) V_{CCO} は、出力ポートに接続された電源です。

5.7 タイミング要件 : V_{CCA} = 1.2V

T_A = 25°C、V_{CCA} = 1.2V

		V _{CCB} = 1.8V	V _{CCB} = 2.5V	V _{CCB} = 3.3V	V _{CCB} = 5V	単位
		標準値	標準値	標準値	標準値	
データレート		20	20	20	20	Mbps
t _w パルス幅	データ入力	50	50	50	50	ns

5.8 タイミング要件 : V_{CCA} = 1.5V ± 0.1V

自由気流での推奨動作温度範囲内、V_{CCA} = 1.5V ± 0.1V (特に記述のない限り)

		V _{CCB} = 1.8 V ± 0.15 V	V _{CCB} = 2.5V ± 0.2V	V _{CCB} = 3.3V ± 0.3V	V _{CCB} = 5V ± 0.5V	単位
		最小値	最大値	最小値	最大値	
データレート		50	50	50	50	Mbps
t _w パルス幅	データ入力	20	20	20	20	ns

5.9 タイミング要件 : V_{CCA} = 1.8V ± 0.15V

自由気流での推奨動作温度範囲内、V_{CCA} = 1.8V ± 0.15V (特に記述のない限り)

		V _{CCB} = 1.8 V ± 0.15 V	V _{CCB} = 2.5V ± 0.2V	V _{CCB} = 3.3V ± 0.3V	V _{CCB} = 5V ± 0.5V	単位
		最小値	最大値	最小値	最大値	
データレート		52	60	60	60	Mbps
t _w パルス幅	データ入力	19	17	17	17	ns

5.10 タイミング要件 : $V_{CCA} = 2.5V \pm 0.2V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5V \pm 0.2V$ (特に記述のない限り)

		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
		最小値	最大値	最小値	最大値	最小値	最大値	
データ レート		70		100		100		Mbps
t_w	パルス幅	14		10		10		ns
データ入力								

5.11 タイミング要件 : $V_{CCA} = 3.3V \pm 0.3V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3V \pm 0.3V$ (特に記述のない限り)

		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
		最小値	最大値	最小値	最大値	
データ レート		100		100		Mbps
t_w	パルス幅	10		10		ns
データ入力						

5.12 スイッチング特性 : $V_{CCA} = 1.2V$ (DGS/RUK/RKS)

$T_A = 25^\circ C$, $V_{CCA} = 1.2V$

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8V$	$V_{CCB} = 2.5V$	$V_{CCB} = 3.3V$	$V_{CCB} = 5V$	単位
			標準値	標準値	標準値	標準値	
t_{pd}	A	B	9.5	7.9	7.6	8.5	ns
	B	A	9.2	8.8	8.4	8	
t_{en}	OE	A	1	1	1	1	μs
		B	1	1	1	1	
t_{dis}	OE	A	392	392	392	392	ns
		B	392	392	392	392	
t_{fA} , t_{fB}	A ポートの立ち上がりおよび立ち下がり時間		4.1	4.4	4.1	3.9	ns
t_{fB} , t_{fA}	B ポートの立ち上がりおよび立ち下がり時間		5	5	5.1	5.1	ns
$t_{SK(O)}$	チャネル間スキュー		2.4	1.7	1.9	7	ns
最大データ レート			20	20	20	20	Mbps

5.13 スイッチング特性 : $V_{CCA} = 1.2V$ (その他のパッケージ)

$T_A = 25^\circ C$, $V_{CCA} = 1.2V$

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8V$	$V_{CCB} = 2.5V$	$V_{CCB} = 3.3V$	$V_{CCB} = 5V$	単位
			標準値	標準値	標準値	標準値	
t_{pd}	A	B	9.5	7.9	7.6	8.5	ns
	B	A	9.2	8.8	8.4	8	
t_{en}	OE	A	1	1	1	1	μs
		B	1	1	1	1	
t_{dis}	OE	A	20	17	17	18	ns
		B	20	16	15	15	
t_{fA} , t_{fB}	A ポートの立ち上がりおよび立ち下がり時間		4.1	4.4	4.1	3.9	ns
t_{fB} , t_{fA}	B ポートの立ち上がりおよび立ち下がり時間		5	5	5.1	5.1	ns
$t_{SK(O)}$	チャネル間スキュー		2.4	1.7	1.9	7	ns

$T_A = 25^\circ\text{C}$, $V_{CCA} = 1.2\text{V}$

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8\text{V}$	$V_{CCB} = 2.5\text{V}$	$V_{CCB} = 3.3\text{V}$	$V_{CCB} = 5\text{V}$	単位
			標準値	標準値	標準値	標準値	
最大データレート			20	20	20	20	Mbps

5.14 スイッチング特性 : $V_{CCA} = 1.5\text{V} \pm 0.1\text{V}$ (DGS/RUK/RKS)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.5\text{V} \pm 0.1\text{V}$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8\text{V} \pm 0.15\text{V}$	$V_{CCB} = 2.5\text{V} \pm 0.2\text{V}$	$V_{CCB} = 3.3\text{V} \pm 0.3\text{V}$	$V_{CCB} = 5\text{V} \pm 0.5\text{V}$	単位				
			最小値	最大値	最小値	最大値					
t_{pd}	A	B	1.4	12.9	1.2	10.1	1.1	10	0.8	9.9	ns
	B	A	0.9	14.2	0.7	12	0.4	11.7	0.3	13.7	
t_{en}	OE	A		1		1		1		1	μs
		B		1		1		1		1	
t_{dis}	OE	A	278	390	236	305	236	305	236	305	ns
		B	278	390	236	305	236	305	236	305	
t_{rA}, t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.8	6.5	0.8	6.3	0.8	6.3	0.8	6.3	ns
t_{rB}, t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		1	7.3	0.7	4.9	0.7	4.6	0.6	4.6	ns
$t_{SK(O)}$	チャネル間スキュー			2.6		1.9		1.6		1.3	ns
最大データレート			50		50		50		50		Mbps

5.15 スイッチング特性 : $V_{CCA} = 1.5\text{V} \pm 0.1\text{V}$ (その他のパッケージ)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.5\text{V} \pm 0.1\text{V}$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8\text{V} \pm 0.15\text{V}$	$V_{CCB} = 2.5\text{V} \pm 0.2\text{V}$	$V_{CCB} = 3.3\text{V} \pm 0.3\text{V}$	$V_{CCB} = 5\text{V} \pm 0.5\text{V}$	単位				
			最小値	最大値	最小値	最大値					
t_{pd}	A	B	1.4	12.9	1.2	10.1	1.1	10	0.8	9.9	ns
	B	A	0.9	14.2	0.7	12	0.4	11.7	0.3	13.7	
t_{en}	OE	A		1		1		1		1	μs
		B		1		1		1		1	
t_{dis}	OE	A	6.6	33	6.4	25.3	6.1	23.1	5.9	24.6	ns
		B	6.6	35.6	5.8	25.6	5.5	22.1	5.6	20.6	
t_{rA}, t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.8	6.5	0.8	6.3	0.8	6.3	0.8	6.3	ns
t_{rB}, t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		1	7.3	0.7	4.9	0.7	4.6	0.6	4.6	ns
$t_{SK(O)}$	チャネル間スキュー			2.6		1.9		1.6		1.3	ns
最大データレート			50		50		50		50		Mbps

5.16 スイッチング特性 : $V_{CCA} = 1.8\text{V} \pm 0.15\text{V}$ (DGS/RUK/RKS)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8\text{V} \pm 0.15\text{V}$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8\text{V} \pm 0.15\text{V}$	$V_{CCB} = 2.5\text{V} \pm 0.2\text{V}$	$V_{CCB} = 3.3\text{V} \pm 0.3\text{V}$	$V_{CCB} = 5\text{V} \pm 0.5\text{V}$	単位				
			最小値	最大値	最小値	最大値					
t_{pd}	A	B	1.6	11	1.4	7.7	1.3	6.8	1.2	6.5	ns
	B	A	1.5	12	1.2	8.4	0.8	7.6	0.5	7.1	
t_{en}	OE	A		1		1		1		1	μs
		B		1		1		1		1	

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8V \pm 0.15V$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t_{dis}	OE	A	278	389	191	253	190	248	189	248	ns
		B	278	389	191	253	190	248	189	248	
t_{rA}, t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.7	5.1	0.7	5	1	5	0.7	5	ns
t_{rB}, t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		1	7.3	0.7	5	0.7	3.9	0.6	3.8	ns
$t_{SK(O)}$	チャネル間スキー		0.8		0.7		0.6		0.6		ns
最大データレート			52		60		60		60		Mbps

5.17 スイッチング特性 : $V_{CCA} = 1.8 V \pm 0.15 V$ (その他のパッケージ)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8V \pm 0.15V$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t_{pd}	A	B	1.6	11	1.4	7.7	1.3	6.8	1.2	6.5	ns
		A	1.5	12	1.2	8.4	0.8	7.6	0.5	7.1	
t_{en}	OE	A	1		1		1		1		μs
		B	1		1		1		1		
t_{dis}	OE	A	5.9	26.7	5.6	21.6	5.4	18.9	4.8	18.7	ns
		B	6.1	33.9	5.2	23.7	5	19.9	5	17.6	
t_{rA}, t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.7	5.1	0.7	5	1	5	0.7	5	ns
t_{rB}, t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		1	7.3	0.7	5	0.7	3.9	0.6	3.8	ns
$t_{SK(O)}$	チャネル間スキー		0.8		0.7		0.6		0.6		ns
最大データレート			52		60		60		60		Mbps

5.18 スイッチング特性 : $V_{CCA} = 2.5V \pm 0.2V$ (DGS/RUK/RKS)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5V \pm 0.2V$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
t_{pd}	A	B	1.1	6.4	1	5.3	0.9	4.7	ns
		A	1	7	0.6	5.6	0.3	4.4	
t_{en}	OE	A	1		1		1		μs
		B	1		1		1		
t_{dis}	OE	A	190	252	137	184	133	169	ns
		B	190	252	137	184	133	169	
t_{rA}, t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.8	3.6	0.6	3.6	0.5	3.5	ns
t_{rB}, t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		0.6	4.9	0.7	3.9	0.6	3.2	ns
$t_{SK(O)}$	チャネル間スキー		0.4		0.3		0.3		ns
最大データレート			70		100		100		Mbps

5.19 スイッチング特性 : $V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$ (その他のパッケージ)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 2.5 \text{ V} \pm 0.2 \text{ V}$		$V_{CCB} = 3.3 \text{ V} \pm 0.3 \text{ V}$		$V_{CCB} = 5 \text{ V} \pm 0.5 \text{ V}$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
t_{pd}	A	B	1.1	6.4	1	5.3	0.9	4.7	ns
	B	A	1	7	0.6	5.6	0.3	4.4	
t_{en}	OE	A		1		1		1	μs
		B		1		1		1	
t_{dis}	OE	A	5	16.9	4.9	15	4.5	13.8	ns
		B	4.8	21.8	4.5	17.9	4.4	15.2	
t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.8	3.6	0.6	3.6	0.5	3.5	ns
t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		0.6	4.9	0.7	3.9	0.6	3.2	ns
$t_{SK(O)}$	チャネル間スキー			0.4		0.3		0.3	ns
最大データレート			70		100		100		Mbps

5.20 スイッチング特性 : $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (DGS/RUK/RKS)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 3.3 \text{ V} \pm 0.3 \text{ V}$		$V_{CCB} = 5 \text{ V} \pm 0.5 \text{ V}$		単位
			最小値	最大値	最小値	最大値	
t_{pd}	A	B	0.9	4.9	0.8	4	ns
	B	A	0.5	5.4	0.2	4	
t_{en}	OE	A		1		1	μs
		B		1		1	
t_{dis}	OE	A	137	183	97.6	127	ns
		B	137	183	97.6	127	
t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.5	3	0.5	3	ns
t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		0.7	3.9	0.6	3.2	ns
$t_{SK(O)}$	チャネル間スキー			0.4		0.3	ns
最大データレート			100		100		Mbps

5.21 スイッチング特性 : $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (その他のパッケージ)

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 3.3 \text{ V} \pm 0.3 \text{ V}$		$V_{CCB} = 5 \text{ V} \pm 0.5 \text{ V}$		単位
			最小値	最大値	最小値	最大値	
t_{pd}	A	B	0.9	4.9	0.8	4	ns
	B	A	0.5	5.4	0.2	4	
t_{en}	OE	A		1		1	μs
		B		1		1	
t_{dis}	OE	A	4.5	13.9	4.1	12.4	ns
		B	4.1	17.3	4	14.4	
t_{fA}	A ポートの立ち上がりおよび立ち下がり時間		0.5	3	0.5	3	ns
t_{fB}	B ポートの立ち上がりおよび立ち下がり時間		0.7	3.9	0.6	3.2	ns
$t_{SK(O)}$	チャネル間スキー			0.4		0.3	ns

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3V \pm 0.3V$ (特に記述のない限り)


パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	
最大データレート			100		100		Mbps

5.22 動作特性

$T_A = 25^\circ\text{C}$


パラメータ		テスト条件	V_{CCA}							単位	
			1.2V	1.2V	1.5V	1.8V	2.5V	2.5V	3.3V		
			V_{CCB}								
			5V	1.8V	1.8V	1.8V	2.5V	5V	3.3V ~ 5V		
C_{pdA}		$C_L = 0, f = 10\text{MHz}, t_r = t_f = 1\text{ns}, OE = V_{CCA}$ (出力イネーブル)	9	8	7	7	7	7	8	pF	
			12	11	11	11	11	11	11		
C_{pdB}			35	26	27	27	27	27	28		
			26	19	18	18	18	20	21		
C_{pdA}		$C_L = 0, f = 10\text{MHz}, t_r = t_f = 1\text{ns}, OE = GND$ (出力ディセーブル)	0.01	0.01	0.01	0.01	0.01	0.01	0.01	pF	
			0.01	0.01	0.01	0.01	0.01	0.01	0.01		
C_{pdB}			0.01	0.01	0.01	0.01	0.01	0.01	0.03		
			0.01	0.01	0.01	0.01	0.01	0.01	0.03		

5.23 代表的特性




V_{CCB} = 3.3V

図 5-1. OE ピンの入力容量 (C_I) と電源 (V_{CCA}) との関係



V_{CCB} = 3.3V


図 5-2. A ポート I/O ピンの容量 (C_{IO}) と電源 (V_{CCA}) との関係




V_{CCA} = 1.8V

図 5-3. B ポート I/O ピンの容量 (C_{IO}) と電源 (V_{CCB}) との関係

6 パラメータ測定情報




LOAD CIRCUIT FOR MAX DATA RATE,
PULSE DURATION PROPAGATION
DELAY OUTPUT RISE AND FALL TIME
MEASUREMENT




LOAD CIRCUIT FOR
ENABLE/DISABLE
TIME MEASUREMENT

TEST	S1
t_{PLH}/t_{PLZ}	$2 \times V_{CCO}$
t_{PHL}/t_{PZH}	Open



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES



VOLTAGE WAVEFORMS
PULSE DURATION

- A. C_L includes probe and jig capacitance.
- B. All input pulses are supplied by generators having the following characteristics: PRR \leq 10 MHz, $Z_0 = 50 \Omega$, $dv/dt \geq 1 \text{ V/ns}$.
- C. The outputs are measured one at a time, with one transition per measurement.
- D. t_{PLH} and t_{PHL} are the same as t_{pd} .
- E. V_{CCI} is the V_{CC} associated with the input port.
- F. V_{CCO} is the V_{CC} associated with the output port.
- G. All parameters and waveforms are not applicable to all devices.


図 6-1. 負荷回路および電圧波形

7 詳細説明

7.1 概要

TXB0108 は、ロジック電圧レベルの変換に特化した、8 ビット双方向電圧レベル変換デバイスです。A ポートは 1.2V ~ 3.6V の範囲の I/O 電圧に対応しており、B ポートは 1.65V ~ 5.5V の範囲の I/O 電圧に対応しています。このデバイスは、バッファ アーキテクチャとエッジ レート アクセラレータ (ワンショット) を使用して、全体のデータ レートを改善しています。このデバイスは、プッシュプル CMOS ロジック出力のみを変換できます。オープンドレイン信号変換については、テキサス・インストゥルメンツの [TXS](#) 製品をご覧ください。

7.2 機能ブロック図



7.3 機能説明

7.3.1 アーキテクチャ

TXB0108 アーキテクチャ(図 7-1 を参照)では、A から B へ、または B から A へのデータフローの方向を制御するための方向制御信号は必要ありません。DC 状態では、TXB0108 の出力ドライバは High または Low を維持できますが、弱さを持つように設計されているため、バス上のデータが逆方向に流れ始めたときに、ドライバを外部ドライバによってオーバードライブできます。出力ワンショットは、A または B ポートの立ち上がりまたは立ち下がりエッジを検出します。立ち上がりエッジの間、ワンショットによって PMOS トランジスタ (T1, T3) が短時間オンになり、Low から High への遷移が高速化されます。同様に、フォールエッジ時には、ワンショット回路が NMOS トランジスタ (T2, T4) を短時間オンにし、high から low への遷移を高速化します。出力遷移時の標準出力インピーダンスは、 $V_{CCO} = 1.2V \sim 1.8V$ で 70Ω 、 $V_{CCO} = 1.8V \sim 3.3V$ で 50Ω 、 $V_{CCO} = 3.3V \sim 5V$ で 40Ω です。





図 7-1. TXB0108 I/O セルのアーキテクチャ

7.3.2 入力ドライバの要件

TXB0108 の I_{IN} と V_{IN} の代表的な特性を 図 7-2 に示します。正常に動作させるには、TXB0108 のデータ I/O を駆動するデバイスの駆動強度が $\pm 2mA$ 以上である必要があります。



A. V_T is the input threshold voltage of the TXB0108 (typically $V_{CC}/2$).
B. V_D is the supply voltage of the external driver.

図 7-2. I_{IN} と V_{IN} の代表的な曲線

7.3.3 出力負荷に関する検討事項

テキサス・インスツルメンツでは、過度の容量性負荷を防止し、適切なワンショット (O.S.) トリガを確実に実行するため、PCB 配線長を短くして慎重に PCB レイアウトを行うことを推奨します。PCB 信号の配線長は、反射の往復遅延がワンショット持続時間よりも短くなるように、十分に短くする必要があります。これにより、すべての反射でドライバのインピーダンスを確実に低くし、シグナル インテグリティを向上させます。これらの O.S. 回路は、約 10ns にわたってオンを維持するよう設計されています。駆動可能な集中負荷の最大容量も、ワンショット持続時間に直接依存します。非常に大きな容量性負荷では、信号が正のレールまで完全に駆動される前にワンショットがタイムアウトする可能性があります。O.S. 持続時間は、動的 ICC、負荷駆動能力、最大ビットレートに関する検討事項間のトレードオフを最適化するように設定されています。PCB 配線長とコネクタの両方が TXB0108 の出力で認識される容量に加算されるため、この集中負荷容量を考慮して、O.S. リトリガ、バス競合、出力信号発振、またはその他のシステム レベルの悪影響を回避することをお勧めします。

7.3.4 イネーブルおよびディセーブル

TXB0108 には OE 入力があります。OE を Low に設定すると、デバイスがディセーブルされ、すべての I/O が高インピーダンス (Hi-Z) 状態になります。ディセーブル時間 (t_{dis}) は、OE が Low になってから出力が実際にディセーブル (Hi-Z) になるまでの遅延を示します。イネーブル時間 (t_{en}) は、OE が High になった後、ワンショット回路が動作するまでにユーザーが許容する必要がある時間を示します。

7.3.5 I/O ラインのプルアップ抵抗またはプルダウン抵抗

TXB0108 は、最大 70pF の容量性負荷を駆動するように設計されています。TXB0108 の出力ドライバは、DC ドライブ能力が低く設計されています。プルアップ抵抗またはプルダウン抵抗をデータ I/O の外部に接続する場合は、これらの値が TXB0108 の出力ドライバと競合しないように、50kΩ を上回る値に維持する必要があります。同様の理由から、TXB0108 は、I2C や 1 線式など、オープンドレイン ドライバが双方方向データ I/O に接続されているアプリケーションでは使用しないでください。これらのアプリケーションでは、テキサス・インスツルメンツの TXS01xx シリーズのレベルトランスレータのデバイスを使用します。

7.4 デバイスの機能モード

TXB0108 デバイスには、イネーブルとディセーブルの 2 つの機能モードがあります。デバイスをディセーブルにするには、OE 入力を Low に設定します。これにより、すべての I/O が高インピーダンス状態になります。OE 入力を High に設定すると、デバイスがイネーブルになります。

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TXB0108 は、デバイスのインターフェイス用レベル変換アプリケーションや相互に異なるインターフェイス電圧で動作するシステム間で使用することができます。プッシュプル CMOS ロジック出力のみを変換できます。オープンドレイン信号変換については、テキサス・インストゥルメンツの TXS010X 製品をご覧ください。50k Ω を超える外付けのプルダウンまたはプルアップ抵抗を推奨します。

8.2 代表的なアプリケーション




図 8-1. 代表的な動作回路

8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを使用します。VCCA ≤ VCCB を確認します。

表 8-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	1.2V ~ 3.6V
出力電圧範囲	1.65V ~ 5.5V

8.2.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲
 - TXB0108 デバイスを駆動しているデバイスの電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High の場合、値は入力ポートの VIH を超えている必要があります。有効なロジック Low の場合、値は入力ポートの VIL 未満である必要があります。
- 出力電圧範囲
 - TXB0108 デバイスが駆動しているデバイスの電源電圧を使用して、出力電圧範囲を決定します。

- 外付けのプルアップまたはプルダウン抵抗を使用することは推奨されません。必須の場合は、値を $50\text{k}\Omega$ より大きくすることを推奨します。

外付けのプルダウンまたはプルアップ抵抗により、出力 V_{OH} および V_{OL} が低下します。以下の式を使用して、外部プルダウンおよびプルアップ抵抗の結果として V_{OH} および V_{OL} を推定します。

$$V_{OH} = V_{CCx} \times R_{PD} / (R_{PD} + 4.5\text{k}\Omega)$$

$$V_{OL} = V_{CCx} \times 4.5\text{k}\Omega / (R_{PU} + 4.5\text{k}\Omega)$$

ここで

- V_{CCx} は $VCCA$ または $VCCB$ の出力ポート電源電圧です。
- R_{PD} は外部プルダウン抵抗の値です。
- R_{PU} は外部プルアップ抵抗の値です。
- $4.5\text{k}\Omega$ は、I/O ラインのシリアル抵抗 $4\text{k}\Omega$ の変動をカウントしたものです。『[外部プルアップ/プルダウン抵抗が TXB にたらす影響](#)』アプリケーション ノートを参照してください。

8.2.3 アプリケーション曲線




図 8-2. 2.5MHz 信号のレベル変換

9 電源に関する推奨事項

動作中は、常に $V_{CCA} \leq V_{CCB}$ なるようにしてください。電源投入シーケンス中、 $V_{CCA} \geq V_{CCB}$ はデバイスに損傷を与えないため、電源を最初に立ち上げることができます。TXB0108-Q1 には、どちらかの VCC がオフになったとき ($V_{CCA/B} = 0V$)、すべての出力ポートをディセーブルする回路があります。

出力イネーブル (OE) 入力回路は、 V_{CCA} から電力が供給されるように設計されており、OE 入力が Low のときはすべての出力が高インピーダンス状態になります。電源オンまたは電源オフ時に出力の高インピーダンス状態を確保するには、OE 入力ピンをプルダウン抵抗経由で GND に接続する必要があります。 V_{CCA} および V_{CCB} が完全に立ち上がり、安定するまでイネーブルにしないでください。グランドへのプルダウン抵抗の最小値は、ドライバの電流ソース能力によって決まります。


10 レイアウト

10.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント回路基板レイアウトのガイドラインに従うことを推奨します。

- 電源にはバイパスコンデンサを使用する必要があります。 V_{CCA} 、 V_{CCB} ピン、GND ピンのできるだけ近くに配置します。
- 過度の負荷を避けるため、配線長を短くする必要があります。
- PCB 信号の配線長は、反射の往復遅延が 1 回のショット持続時間である約 10ns 未満になるように十分に短くする必要があります、ソースドライバで反射が低インピーダンスに達することを保証します。

10.2 レイアウト例



11 デバイスおよびドキュメントのサポート

11.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

11.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

11.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

11.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

11.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

12 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision J (February 2025) to Revision K (July 2025)	Page
• DQS パッケージを更新.....	3

Changes from Revision I (December 2024) to Revision J (February 2025)	Page
• 「製品情報」表に DGS および RKS パッケージ オプションを追加.....	1
• RUK、DGS、RKS パッケージの熱に関する情報を更新.....	7

Changes from Revision H (August 2020) to Revision I (December 2024)	Page
• 「製品情報」表に RUK パッケージ オプションを追加.....	1

Changes from Revision G (December 2018) to Revision H (August 2020)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 「製品情報」表に NME パッケージ オプションを追加.....	1
• ピン割り当てテーブルに NME パッケージを追加.....	3

Changes from Revision F (November 2014) to Revision G (December 2018)	Page
• ZYPR2 パッケージ オプションのピン配置画像を追加.....	3
• ピン機能テーブルの YZP 列に「GRID LOCATOR」というテキスト文字列を追加し、「信号名」からピンの位置を明確化.....	3

Changes from Revision E (April 2012) to Revision F (October 2014)	Page
• 「ピン構成および機能」セクション、「取り扱いに関する定格」の表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加.....	1

Changes from Revision D (September 2011) to Revision E (April 2012)	Page
• ピン配置図に注を追加.....	3

Changes from Revision C (August 2011) to Revision D (September 2011)	Page
• 「特長」に ± 8kV、人体モデル (A114-B) (YZP パッケージのみ) を追加.....	1

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TXB0108DGSR	Active	Production	VSSOP (DGS) 20	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108DGSR.A	Active	Production	VSSOP (DGS) 20	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108DQSR	Active	Production	USON (DQS) 20	3000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	5MR 5MH
TXB0108DQSR.A	Active	Production	USON (DQS) 20	3000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	5MR 5MH
TXB0108DQSR.B	Active	Production	USON (DQS) 20	3000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	5MR 5MH
TXB0108NMER	Active	Production	NFBGA (NME) 20	2500 LARGE T&R	Yes	SNAGCU	Level-2-260C-1 YEAR	-40 to 85	29WW
TXB0108NMER.B	Active	Production	NFBGA (NME) 20	2500 LARGE T&R	Yes	SNAGCU	Level-2-260C-1 YEAR	-40 to 85	29WW
TXB0108PWR	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108PWR.A	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108PWR.B	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108PWRG4	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108RGYR	Active	Production	VQFN (RGY) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YE08
TXB0108RGYR.A	Active	Production	VQFN (RGY) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YE08
TXB0108RGYR.B	Active	Production	VQFN (RGY) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YE08
TXB0108RGYRG4	Active	Production	VQFN (RGY) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YE08
TXB0108RGYRG4.A	Active	Production	VQFN (RGY) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YE08
TXB0108RGYRG4.B	Active	Production	VQFN (RGY) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YE08
TXB0108RUKR	Active	Production	WQFN (RUK) 20	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YE08
TXB0108YZPR	Active	Production	DSBGA (YZP) 20	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	5M
TXB0108YZPR.B	Active	Production	DSBGA (YZP) 20	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	5M
TXB0108YZPR2	Active	Production	DSBGA (YZP) 20	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	EK
TXB0108YZPR2.B	Active	Production	DSBGA (YZP) 20	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	EK
TXB0108ZXYR	Obsolete	Production	BGA MICROSTAR JUNIOR (ZXY) 20	-	-	Call TI	Call TI	-40 to 85	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TXB0108 :


- Automotive : [TXB0108-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TXB0108DGSR	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
TXB0108DQSR	USON	DQS	20	3000	177.8	12.4	2.21	4.22	0.81	4.0	12.0	Q1
TXB0108NMER	NFBGA	NME	20	2500	330.0	12.4	2.85	3.4	1.34	4.0	12.0	Q2
TXB0108PWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
TXB0108RGYR	VQFN	RGY	20	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1
TXB0108RGYRG4	VQFN	RGY	20	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1
TXB0108RUKR	WQFN	RUK	20	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TXB0108YZPR	DSBGA	YZP	20	3000	180.0	8.4	1.99	2.49	0.56	4.0	8.0	Q1
TXB0108YZPR2	DSBGA	YZP	20	3000	180.0	8.4	1.99	2.49	0.56	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS





*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TXB0108DGSR	VSSOP	DGS	20	5000	353.0	353.0	32.0
TXB0108DQSR	USON	DQS	20	3000	202.0	201.0	28.0
TXB0108NMER	NFBGA	NME	20	2500	336.6	336.6	31.8
TXB0108PWR	TSSOP	PW	20	2000	353.0	353.0	32.0
TXB0108RGYR	VQFN	RGY	20	3000	353.0	353.0	32.0
TXB0108RGYRG4	VQFN	RGY	20	3000	353.0	353.0	32.0
TXB0108RUKR	WQFN	RUK	20	3000	367.0	367.0	35.0
TXB0108YZPR	DSBGA	YZP	20	3000	182.0	182.0	20.0
TXB0108YZPR2	DSBGA	YZP	20	3000	182.0	182.0	20.0

MECHANICAL DATA

DQS (R-PUSON-N20)

PLASTIC SMALL OUTLINE NO-LEAD



Bottom View


4210558/B 03/11

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. SON (Small Outline No-Lead) package configuration.

LAND PATTERN DATA

DQS (R-PUSON-N20)


PLASTIC SMALL OUTLINE NO-LEAD



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.

YZP (R-XBGA-N20)

DIE-SIZE BALL GRID ARRAY



- NOTES:
- All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - This drawing is subject to change without notice.
 - NanoFree™ package configuration.

4204741-9/M 11/13

NanoFree is a trademark of Texas Instruments.

GENERIC PACKAGE VIEW


RGY 20

VQFN - 1 mm max height

3.5 x 4.5, 0.5 mm pitch


PLASTIC QUAD FGLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225264/A


RGY0020A



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4225320/A 09/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4225320/A 09/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 21
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4225320/A 09/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW


RUK 20

WQFN - 0.8 mm max height

3 x 3, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229651/A


PACKAGE OUTLINE

RUK0020B



WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RUK0020B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4222676/A 02/2016

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RUK0020B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD 21:
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X


4222676/A 02/2016

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


NME0020A

PACKAGE OUTLINE



NFBGA - 1 mm max height

PLASTIC BALL GRID ARRAY



4224888/C 05/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


NME0020A

NFBGA - 1 mm max height

PLASTIC BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:25X



4224888/C 05/2023

NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

NME0020A

NFBGA - 1 mm max height

PLASTIC BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 25X


4224888/C 05/2023

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.


PACKAGE OUTLINE

ZXY0020A



VFBGA - 0.61 mm max height

PLASTIC BALL GRID ARRAY



4222996/A 12/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


ZXY0020A

VFBGA - 0.61 mm max height

PLASTIC BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:25X



4222996/A 12/2016

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

ZXY0020A

VFBGA - 0.61 mm max height

PLASTIC BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 25X

4222996/A 12/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.


PACKAGE OUTLINE

PW0020A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



PACKAGE OUTLINE

DGS0020A



VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月