

TS5A3157 10Ω SPDT アナログスイッチ

1 特長

- 低いオン抵抗 (10Ω)
- 制御入力は 5V 許容
- 少ない電荷注入
- 優れたオン抵抗マッチング
- 低い全高調波歪み (THD)
- 1.65V から 5.5V の単一電源動作
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 準拠で ESD 性能をテスト済み:
 - 人体モデルで 2000V (A114-B、クラス II)
 - 1000V、デバイス帶電モデル (C101)

2 アプリケーション

- サンプル アンド ホールド回路
- バッテリ動作装置
- オーディオおよびビデオ信号のルーティング
- 信用回路

3 説明


TS5A3157 デバイスは单極双投 (SPDT) のアナログスイッチで、1.65V～5.5V で動作するよう設計されています。このデバイスは、デジタルとアナログの両方の信号を扱います。最大で V_+ までの信号を、どちらの方向にも伝送できます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TS5A3157	DBV (SOT-23, 6)	2.9mm × 2.8mm
	DCK (SC70, 6)	2mm × 1.5mm
	YZP (DSBGA, 6)	1.75mm × 1.25mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ(長さ × 幅)は公称値であり、該当する場合はピンも含まれます。



機能ブロック図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: SCDS219

目次

1 特長	1	7.3 機能説明.....	15
2 アプリケーション	1	7.4 デバイスの機能モード.....	15
3 説明	1	8 アプリケーションと実装	16
4 ピン構成および機能	3	8.1 アプリケーション情報.....	16
5 仕様	4	8.2 代表的なアプリケーション.....	16
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項.....	17
5.2 ESD 定格.....	4	8.4 レイアウト.....	17
5.3 熱に関する情報.....	5	9 デバイスおよびドキュメントのサポート	19
5.4 推奨動作条件.....	5	9.1 デバイス サポート.....	19
5.5 電気的特性.....	6	9.2 ドキュメントのサポート.....	20
5.6 スイッチング特性.....	7	9.3 ドキュメントの更新通知を受け取る方法.....	20
5.7 (YZP のみ) スイッチング特性.....	8	9.4 サポート・リソース.....	20
5.8 アナログ チャネルの仕様.....	9	9.5 商標.....	20
6 パラメータ測定情報	11	9.6 静電気放電に関する注意事項.....	20
7 詳細説明	15	9.7 用語集.....	20
7.1 概要.....	15	10 Revision History	20
7.2 機能ブロック図.....	15	11 メカニカル、パッケージ、および注文情報	21

4 ピン構成および機能




図 4-1. DBV および DCK パッケージ、6 ピン SOT-23 および SC-70 (上面図)




図 4-2. YZP パッケージ、6 ピン DSBGA (底面図)

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
番号	名称		
1	なし	I/O	ノーマル オープン スイッチ ポート
2	GND	—	グランド
3	NC	I/O	ノーマル クローズ スイッチ ポート
4	COM	I/O	共通スイッチ ポート
5	V+	—	電源
6	IN	I	スイッチ選択。High = COM は NO に接続、Low = COM は NC に接続。

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(2) (1)

		最小値	最大値	単位
V_+	(YZP のみ) 電源電圧(3)	-0.5	6.5	V
V_+	電源電圧 (3)	-0.5	6	V
V_{NO} V_{NC} V_{COM}	アナログ電圧(3) (4) (5)	-0.5	$V_+ + 0.5V$	V
I_K	アナログ ポート ダイオード電流 $V_{NO}, V_{NC}, V_{COM} < 0$ または $V_{NO}, V_{NC}, V_{COM} > V_+$	-50	50	mA
I_{NO} I_{NC} I_{COM}	オン状態スイッチ電流 $V_{NO}, V_{NC}, V_{COM} = 0$ から V_+	-50	50	mA
V_I	デジタル入力電圧 (3) (4)	-0.5	6	V
I_{IK}	デジタル入力クランプ電流 $V_+ < 0$	-50		mA
I_+	V_+ を流れる連続電流	-100	100	mA
I_{GND}	GND を流れる連続電流	-100	100	mA
T_{stg}	保存温度	-65	150	C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみに関するものであり、絶対最大定格において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 代数規約。これにより、最も大きな負の値は最小値になり、最も大きな正の値は最大値になります。
- (3) 特に指定のない限り、すべての電圧値はグランドを基準にしています。
- (4) 入力と出力の電流の定格を順守しても、入力の負電圧と出力電圧の定格を超えることがあります。
- (5) この値は最大 5.5V に制限されています。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	± 2000
		荷電デバイス モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 ⁽²⁾	± 1000

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 热に関する情報

热評価基準 ⁽¹⁾		TS5A3157			単位
		DBV (SOT-23)	DCK (SC70)	YZP (DSBGA)	
		6 ピン	6 ピン	6 ピン	
R _{θJA}	接合部から周囲への熱抵抗	258.2	286.4	132	°C/W
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	182.8	224.6	該当なし	°C/W
R _{θJB}	接合部から基板への熱抵抗	142.8	143.7	該当なし	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	118.4	124.5	該当なし	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	142.2	142.8	該当なし	°C/W
R _{θJC(bot)}	接合部からケース(底面)への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.4 推奨動作条件

自由気流での動作温度範囲内(特に記述のない限り)⁽¹⁾

		最小値	公称値	最大値	単位
V _{I/O}	スイッチ入力または出力電圧(最大 V _{CC})	0	V ₊	V	V
V ₊	電源電圧	1.65	5.5	5.5	V
V _I	制御入力電圧	0	5.5	5.5	V
T _A	動作温度	-40	85	85	°C

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、VCC または GND に固定する必要があります。TI のアプリケーション レポート『低速またはフローティング CMOS 入力の影響』(SCBA004) を参照してください。

5.5 電気的特性

$T_A = -40^\circ\text{C}$ から 85°C (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件			最小値	標準値	最大値	単位
TS5A3157								
$r_{ON} (\text{YZPのみ})$	オン状態スイッチ抵抗	1.65V	$0 \leq (V_{NO} \text{ または } V_{NC}) \leq V_+$	$I_{C OM} = -4\text{mA}$	25°C	140	160	Ω
		2.3V		$I_{C OM} = -8\text{mA}$	フル		160	
		3V		$I_{C OM} = -24\text{mA}$	25°C	35	45	
		4.5V		$I_{C OM} = -30\text{mA}$	フル		50	
					25°C	12	20	
					フル		20	
r_{ON}	オン状態スイッチ抵抗	1.65V	$0 \leq (V_{NO} \text{ または } V_{NC}) \leq V_+$	$I_{C OM} = -4\text{mA}$	25°C	140	180	Ω
		2.3V		$I_{C OM} = -8\text{mA}$	フル		180	
		3V		$I_{C OM} = -24\text{mA}$	25°C	35	45	
		4.5V		$I_{C OM} = -30\text{mA}$	フル		50	
					25°C	12	20	
					フル		20	
Δr_{ON}	任意の 2 チャネル間の最大オノン抵抗	1.65V	$V_{NO} \text{ または } V_{NC} = 1.16\text{V}$	$I_{C OM} = -4\text{mA}$	25°C	0.5	0.6	Ω
		2.3V	$V_{NO} \text{ または } V_{NC} = 1.6\text{V}$	$I_{C OM} = -8\text{mA}$	フル		0.75	
		3V	$V_{NO} \text{ または } V_{NC} = 2.1\text{V}$	$I_{C OM} = -24\text{mA}$	25°C	0.3	0.5	
		4.5V	$V_{NO} \text{ または } V_{NC} = 3.15\text{V}$	$I_{C OM} = -30\text{mA}$	フル		0.7	
				25°C	0.2	0.4		
				フル		0.4		
$r_{on(\text{flat})} (\text{YZPのみ})$	オン抵抗の平坦性	1.65V	$0 \leq (V_{NO} \text{ または } V_{NC}) \leq V_+$	$I_{C OM} = -4\text{mA}$	25°C	125	130	Ω
		2.3V		$I_{C OM} = -8\text{mA}$	フル		140	
		3V		$I_{C OM} = -24\text{mA}$	25°C	30	40	
		4.5V		$I_{C OM} = -30\text{mA}$	フル		40	
					25°C	9	11	
					フル		12	
$r_{on(\text{flat})}$	オン抵抗の平坦性	1.65V	$0 \leq (V_{NO} \text{ または } V_{NC}) \leq V_+$	$I_{C OM} = -4\text{mA}$	25°C	125	160	Ω
		2.3V		$I_{C OM} = -8\text{mA}$	フル		180	
		3V		$I_{C OM} = -24\text{mA}$	25°C	30	50	
		4.5V		$I_{C OM} = -30\text{mA}$	フル		60	
					25°C	8	13	
					フル		14	

$T_A = -40^\circ\text{C}$ から 85°C (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件			最小値	標準値	最大値	単位
$I_{NO(OFF)}$ 、 $I_{NC(OFF)}$	NO, NC オフ リーク電流	1.65~5.5V	$V_{NO} \geq 0$ $V_{NC} \geq 0$ $V_{COM} \leq V_+$	25°C	± 0.05	± 0.1	μA	
$I_{NO(ON)}$ 、 $I_{NC(ON)}$	NO, NC オン リーク電流			フル				
$I_{COM(ON)}$	COM オン リーク電流	5.5V	$V_{NO} = V_+$ または GND $V_{NC} = V_+$ または GND $V_{COM} = \text{オープン}$	25°C	± 0.05	± 0.1	μA	
V_{IH}	入力ロジック High			フル				
V_{IL}	入力ロジック Low			フル	0	$V_+ \times 0.3$	V	
I_{IH}	入力リーク電流	1.65~5.5V	5.5V または 0	25°C	0.05	± 0.1	μA	
I_+	電源電流			フル				
C_I	デジタル入力容量	5	$V_I = V_+$ または GND	25°C	2.8		pF	
$C_{NO(OFF)}$ 、 $C_{NC(OFF)}$	NO, NC オフ 容量	5	V_{NO} または $V_{NC} = V_+$ または GND スイッチ オフ	25°C	5.5		μA	
$C_{NO(ON)}$ 、 $C_{NC(ON)}$	NO, NC オン 容量							
$C_{COM(ON)}$	COM オン 容量	5	V_{NO} または $V_{NC} = V_+$ または GND スイッチ オン	25°C	17.5		pF	

(1) 代数規約。これにより、最も大きな負の値は最小値になり、最も大きな正の値は最大値になります。

5.6 スイッチング特性

 $T_A = -40\text{~}+85^\circ\text{C}$

パラメータ		V_{CC}	T_A	最小値	公称値	最大値	単位
t_{ON}	$R_L = 300\Omega$, $C_L = 50\text{pF}$, $V_{load} = V_{CC}$	1.8V ± 0.15V	25°C	5	11	24	ns
			フル	5		24	
		2.5V ± 0.2V	25°C	3.5	8	13.5	
			フル	3.5		14	
		3.3V ± 0.3V	25°C	3.5	7	9.5	
			フル	1.5		10.5	
		5V ± 0.5V	25°C	1	6	8.5	
			フル	1		9.5	

$T_A = -40 \sim +85^\circ\text{C}$

パラメータ		V_{CC}	T_A	最小値	公称値	最大値	単位
t_{OFF}	$R_L = 300\Omega, C_L = 50\text{pF}, V_{load} = V_{CC}, V_\Delta = 0.3\text{V}$	1.8V $\pm 0.15\text{V}$	25°C	3	6	11	ns
			フル	3		13	
		2.5V $\pm 0.2\text{V}$	25°C	1	3.5	7.5	
			フル	1		7.5	
		3.3V $\pm 0.3\text{V}$	25°C	1	3.5	6.5	
			フル	1		7.5	
		5V $\pm 0.5\text{V}$	25°C	1	3.5	6.5	
			フル	1		7.5	
T_{B-M}	ブレイク ビフォー メイク時間	1.8V $\pm 0.15\text{V}$	25°C	2	5.5	9	ns
			フル	2		12	
		2.5V $\pm 0.2\text{V}$	25°C	2	5	7	
			フル	2		7.5	
		3.3V $\pm 0.3\text{V}$	25°C	1	3	6	
			フル	1		6	
		5V $\pm 0.5\text{V}$	25°C	1	2	5	
			フル	1		5	

5.7 (YZP のみ) スイッチング特性

 $T_A = -40 \sim +85^\circ\text{C}$

パラメータ		V_{CC}	T_A	最小値	公称値	最大値	単位
t_{ON}	$R_L = 300\Omega, C_L = 50\text{pF}, V_{load} = V_{CC}$	1.8V $\pm 0.15\text{V}$	25°C	5	15	24	ns
			フル	7		24	
		2.5V $\pm 0.2\text{V}$	25°C	5	8	13.5	
			フル	3.5		14	
		3.3V $\pm 0.3\text{V}$	25°C	3.5	7	9.5	
			フル	1.5		10.5	
		5V $\pm 0.5\text{V}$	25°C	1	6	8.5	
			フル	1		9.5	
t_{OFF}	$R_L = 300\Omega, C_L = 50\text{pF}, V_{load} = V_{CC}, V_\Delta = 0.3\text{V}$	1.8V $\pm 0.15\text{V}$	25°C	1	3.5	6.5	ns
			フル	1		7.5	
		2.5V $\pm 0.2\text{V}$	25°C	1	3.5	6.5	
			フル	1		7.5	
		3.3V $\pm 0.3\text{V}$	25°C	1	3.5	6.5	
			フル	1		7.5	
		5V $\pm 0.5\text{V}$	25°C	1	3.5	6.5	
			フル	1		7.5	

$T_A = -40 \sim +85^\circ\text{C}$

パラメータ		V _{cc}	T _A	最小値	公称値	最大値	単位
T _{B-M}	ブレイクビフォー メイク時間	1.8V ± 0.15V	25°C	5.5	7.5	9	ns
			フル	5.2		12	
		2.5V ± 0.2V	25°C	3.5	5	7	
			フル	3		7.5	
		3.3V ± 0.3V	25°C	2.5	3	5	
			フル	2		5	
		5V ± 0.5V	25°C	1.8	2	3	
			フル	1.8		3.5	

5.8 アナログ チャネルの仕様

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{cc}	最小値	公称値	最大値	単位
周波数応答 (スイッチオン時) ⁽¹⁾	R _L = 50Ω, f _{in} = サイン波	1.65V		300		MHz
		2.3V		300		
		3V		300		
		4.5V		300		
クロストーク (スイッチ間) (YZPのみ) ⁽²⁾	R _L = 50Ω, f _{in} = 10MHz (サイン波)	1.65V		-66		dB
		2.3V		-66		
		3V		-66		
		4.5V		-66		
クロストーク (スイッチ間) ⁽²⁾	R _L = 50Ω, f _{in} = 10MHz (サイン波)	1.65V		-60		dB
		2.3V		-60		
		3V		-60		
		4.5V		-60		
フィードスルー減衰量 (スイッチオフ) (YZPのみ) ⁽²⁾	C _L = 5pF, R _L = 50Ω, f _{in} = 10MHz (サイン波)	1.65V		-65		dB
		2.3V		-65		
		3V		-65		
		4.5V		-65		
フィードスルー減衰量 (スイッチオフ) ⁽²⁾	C _L = 5pF, R _L = 50Ω, f _{in} = 10MHz (サイン波)	1.65V		-57		dB
		2.3V		-57		
		3V		-57		
		4.5V		-57		
電荷注入	C _L = 0.1nF, R _L = 1MΩ	1.65V		1		pC
		2.3V		2		
		3.3V		3		
		5V		7		
全高調波歪み (YZPのみ)	V _I = 1.4V _{p-p} , V _{bias} = V _{cc} /2, R _L = 10kΩ, f _{in} = 600Hz~20kHz (サイン波)	1.65V		0.015		%

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{cc}	最小値	公称値	最大値	単位
全高調波歪	V _I = 1.4V _{p-p} 、V _{bias} = V _{cc} /2、R _L = 10kΩ、f _{in} = 600Hz～20kHz (正弦波)	1.65V		0.5		%
	V _I = 2.0V _{p-p} 、V _{bias} = V _{cc} /2、R _L = 10kΩ、f _{in} = 600Hz～20kHz (正弦波)	2.3V		0.025		
	V _I = 2.5V _{p-p} 、V _{bias} = V _{cc} /2、R _L = 10kΩ、f _{in} = 600Hz～20kHz (正弦波)	3V		0.015		
	V _I = 4.0V _{p-p} 、V _{bias} = V _{cc} /2、R _L = 10kΩ、f _{in} = 600Hz～20kHz (正弦波)	4.5V		0.01		

- (1) f_{in} を 0dBm に設定し、0.4V のバイアスを加えます。挿入損失よりも 3dB 小さくなるまで f_{in} の周波数を上げてください。
- (2) f_{in} を 0dBm に設定し、0.4V のバイアスを加えてください。

6 パラメータ測定情報




図 6-1. オン抵抗 (r_{on})




図 6-2. オフ リーク電流 ($I_{NC(OFF)}$ 、 $I_{NO(OFF)}$)







図 6-3. オン リーク電流 ($I_{COM(ON)}$ 、 $I_{NC(ON)}$ 、 $I_{NO(ON)}$)

図 6-4. 容量 (C_I 、 $C_{COM(ON)}$ 、 $C_{NC(OFF)}$ 、 $C_{NO(OFF)}$ 、 $C_{NC(ON)}$ 、 $C_{NO(ON)}$)

- A. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR $\leq 10\text{MHz}$, $Z_O = 50\Omega$, $t_r < 5\text{ns}$, $t_f < 5\text{ns}$
- B. C_L にはプローブと治具の容量が含まれます。
- C. V_{COM} については「電気的特性」を参照してください。

図 6-5. ターンオン (t_{ON}) およびターンオフ時間 (t_{OFF})

- A. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR $\leq 10\text{MHz}$, $Z_O = 50\Omega$, $t_r < 5\text{ns}$, $t_f < 5\text{ns}$
- B. C_L にはプローブと治具の容量が含まれます。

図 6-6. ブレイク ビフォー メイクの時間遅延 (t_{BBM})




図 6-7. 帯域幅 (BW)




図 6-8. オフ絶縁 (OISO)






図 6-9. クロストーク (XTALK)



- A. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR $\leq 10\text{MHz}$, $Z_0 = 50\Omega$, $t_r < 5\text{ns}$, $t_f < 5\text{ns}$
- B. C_L にはプローブと治具の容量が含まれます。

図 6-10. 電荷注入 (Q_C)

- A. C_L にはプローブと治具の容量が含まれます。

図 6-11. 全高調波歪み (THD)


7 詳細説明

7.1 概要

TS5A3157 は単極双投 (SPDT) のソリッドステート アナログ スイッチです。TS5A3157 は、その他のアナログ スイッチと同様に双方向です。電源をオンになると、各 COM ピンは NC ピンに接続されます。このデバイスの場合 NC はノーマルクローズの略で NO はノーマル オープンの略です IN が Low の場合、COM は NC に接続されます。IN が High の場合、COM は NO に接続されます。

TS5A3157 は、ブレイクビフォームイク スイッチです。つまり、スイッチング中に、新しい接続が確立される前に接続が切断されます。NC ピンと NO ピンは、互いに接続されることはありません。

7.2 機能ブロック図



7.3 機能説明

TS5A3157 の低いオン抵抗、オン抵抗マッチング、電荷注入により、このスイッチは歪みを最小限に抑える必要があるアナログ信号に最適です。また、THD が小さいため、オーディオ信号がデバイスを通過するときにオーディオ信号をより明確に保持できます。

1.65V から 5.5V で動作することにより、より多くのロジック レベルとの互換性が可能であり、双方向 I/O は 0V から V₊ のアナログ信号を低歪みで通過させることができます。制御入力は 5V 耐性があり、V_{CC} がなくても制御信号が存在することができます。

7.4 デバイスの機能モード

表 7-1. 機能表

IN	NC から COM、 COM から NC	NO から COM、 COM から NO
L	オン	オフ
H	オフ	オン

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TS5A3157 はさまざまな顧客システムに使用できます。TS5A3157 は、1 つのラインで通過するために複数のアナログまたはデジタル信号を選択する必要がある場所で使用できます。

8.2 代表的なアプリケーション




図 8-1. システム回路図 (TS5A3157)

8.2.1 設計要件

この特定のアプリケーションでは、 V_+ は 1.8V でしたが、 V_+ は [セクション 5.4](#) で指定されている任意の電圧にすることができます。 V_+ ピンには、デカッピング コンデンサを推奨します。詳細については、[セクション 8.3](#) を参照してください。

8.2.2 詳細な設計手順

このアプリケーションでは、IN はデフォルトで GND に Low にプルされます。GPIO の電流駆動強度、必要な消費電力、およびスイッチング周波数 (該当する場合) に基づいて、抵抗サイズを選択します。GPIO がオープンドレインの場合、代わりにプルアップ抵抗を使用します。

8.2.3 アプリケーション曲線




図 8-2. 電源電流と温度との関係 ($V_+ = 5V$)

8.3 電源に関する推奨事項

電源には、「セクション 5.4」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。単一電源のデバイスには、 $0.1\mu F$ のバイパスコンデンサを推奨します。複数のピンに V_{CC} というラベルが付いている場合、 V_{CC} ピンは内部で互いに接続されるため、各 V_{CC} には $0.01\mu F$ または $0.022\mu F$ のコンデンサを推奨します。 V_{CC} と V_{DD} など、異なる電圧で動作するデュアル電源ピンを備えたデバイスでは、各電源ピンに $0.1\mu F$ のバイパスコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$ と $1\mu F$ のコンデンサは並列に使用されます。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

反射と整合はループアンテナの理論と密接に関連していますが、十分に異なるため、別途議論する価値があります。PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。これは主に、パターンの幅の変化が原因です。曲がりの頂点では、パターン幅が 1.414 倍に増加します。これにより、伝送ラインの特性が乱れ、特にパターンの分布静電容量や自己インダクタンスに影響を与え、反射が発生します。すべての PCB パターンが直線的であるとは限らないため、コーナーを曲げる必要があります。下図に、コーナーを丸める斬新で優れた方法を示します。最後の例のみが一定のパターン幅を維持し、反射を最小限に抑えます。

NO、NC、COM などの未使用スイッチ I/O は、フローティングのままにするか、GND に接続します。ただし、IN ピンは High または Low に駆動する必要があります。制御入力がスレッショルド レベルにあるときに部分的なトランジスタのターンオンが原因で、フローティング制御入力により、 I_{CC} または未知のスイッチ選択状態が増加する可能性があります。

8.4.2 レイアウト例




図 8-3. パターン例

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.1.1 デバイスの命名規則

表 9-1. パラメータの説明

記号	説明
V_{COM}	COM の電圧
V_{NC}	NC の電圧
V_{NO}	NO の電圧
r_{on}	チャネルがオンのときの COM ポートと NC ポート間、または COM ポートと NO ポート間の抵抗
Δr_{on}	特定のデバイスのチャネル間の r_{on} の差
$r_{on(flat)}$	指定された条件範囲におけるチャネルの r_{on} の最大値と最小値の差
$I_{NC(OFF)}$	対応チャネル (NC から COM) がオフ状態のとき、NC ポートで測定されるリーク電流
$I_{NO(OFF)}$	対応チャネル (NO から COM) がオフ状態のとき、NO ポートで測定されるリーク電流
$I_{NC(ON)}$	対応チャネル (NC から COM) がオン状態、出力 (COM) がオープンのとき、NC ポートで測定されるリーク電流
$I_{NO(ON)}$	対応チャネル (NO から COM) がオン状態、出力 (COM) がオープンのとき、NO ポートで測定されるリーク電流
$I_{COM(ON)}$	対応チャネル (COM から NO、または COM から NC) がオン状態、出力 (NC または NO) がオープンのとき、COM ポートで測定されるリーク電流
V_{IH}	制御入力 (IN) のロジック HIGH の最小入力電圧
V_{IL}	制御入力 (IN) のロジック LOW の最大入力電圧
V_I	制御入力 (IN) の電圧
I_{IH}, I_{IL}	制御入力 (IN) で測定されるリーク電流
t_{ON}	スイッチのターンオン時間このパラメータは、指定された条件の範囲内で、スイッチがオンになったときのデジタル制御 (IN) 信号とアナログ出力 (COM、NC、または NO) 信号間の伝搬遅延により測定されます。
t_{OFF}	スイッチのターンオフ時間このパラメータは、指定された条件の範囲内で、スイッチがオフになったときのデジタル制御 (IN) 信号とアナログ出力 (COM、NC、または NO) 信号間の伝搬遅延により測定されます。
t_{BBM}	ブレイク ビフォー メイク時間。このパラメータは、規定された条件の範囲で、制御信号の状態が変化するときの 2 つの隣接するアナログチャネル (NC および NO) の出力間の伝播遅延により測定されます。
Q_C	電荷注入は、制御 (IN) 入力からアナログ (NC、NO、COM) 出力への、望ましくない信号のカップリングの測定値です。この値はクロノン (C) 単位で、制御入力のスイッチングによって誘導される合計電荷により測定されます。電荷注入 $Q_C = C_L \times \Delta V_{COM}$ で、 C_L は負荷容量、 ΔV_{COM} はアナログ出力電圧の変化です。
$C_{NC(OFF)}$	対応チャネル (NC から COM) がオフのときの NC ポートの容量
$C_{NO(OFF)}$	対応チャネル (NO から COM) がオフのときの NO ポートの容量
$C_{NC(ON)}$	対応チャネル (NC から COM) がオンのときの NC ポートの容量
$C_{NO(ON)}$	対応チャネル (NO から COM) がオンのときの NO ポートの容量
$C_{COM(ON)}$	対応チャネル (COM から NC、または COM から NO) がオンのときの COM ポートの容量
C_I	制御入力 (IN) 容量
O_{ISO}	スイッチのオフ絶縁は、オフ状態のスイッチのインピーダンス測定値です。これは、オフ状態の対応チャネル (NC から COM、または NO から COM) で、特定の周波数について dB 単位で測定されます。
X_{TALK}	クロストークは、オンのチャネルからオフのチャネルへ (NC から NO、または NO から NC) の、望ましくない信号カップリングの測定値です。この値は特定の周波数について、dB 単位で測定されます。
BW	スイッチの帯域幅。オン状態のチャネルのゲインが DC ゲインより -3 dB 低くなる周波数です。
THD	全高調波歪は、アナログ スイッチにより発生する信号の歪みを示します。この値は、2 次、3 次、およびさらに高次の高調波の二乗平均 (RMS) 値と、基本波の絶対振幅との比として定義されます。
I_+	制御 (IN) ピンが V_+ または GND であるときの静的消費電流

9.2 ドキュメントのサポート

9.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』

9.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (May 2025) to Revision D (July 2025)

Page

- | | |
|---|---|
| • 関連する DBV および DCK の仕様を他のパッケージから分離..... | 4 |
|---|---|

Changes from Revision B (May 2015) to Revision C (May 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• パッケージリード サイズを含めるよう「パッケージ情報」表を更新.....	1
• R_{on} および平坦性の値を更新.....	6
• すべての電圧範囲を同じ表に追加し、それに応じて条件を更新.....	6
• 1.8V および 2.5V におけるイネーブル タイミングの更新.....	7
• 1.8V および 2.5V におけるディセーブル タイミングの更新.....	7
• 1.8V, 2.5V, 3.3V, 5V の bbm タイミングの更新.....	7

Changes from Revision A (September 2004) to Revision B (May 2015)	Page
• 「ピン構成および機能」セクション、「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加.....	1
• 「注文情報」表を削除。.....	1

Changes from Revision * (August 2004) to Revision A (September 2004)	Page
• 新しいテキサス・インスツルメンツのデータシートフォーマットにドキュメントを更新 - 仕様変更なし。.....	1

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TS5A3157DBVR	Active	Production	SOT-23 (DBV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	JC5R
TS5A3157DBVR.A	Active	Production	SOT-23 (DBV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	JC5R
TS5A3157DBVR.B	Active	Production	SOT-23 (DBV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	JC5R
TS5A3157DCKR	Active	Production	SC70 (DCK) 6	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	(JC5, JCF, JCJ, JC R)
TS5A3157DCKR.A	Active	Production	SC70 (DCK) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(JC5, JCF, JCJ, JC R)
TS5A3157DCKR.B	Active	Production	SC70 (DCK) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(JC5, JCF, JCJ, JC R)
TS5A3157YZPR	Active	Production	DSBGA (YZP) 6	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	JCN
TS5A3157YZPR.B	Active	Production	DSBGA (YZP) 6	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	JCN

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TS5A3157DBVR	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TS5A3157DCKR	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TS5A3157YZPR	DSBGA	YZP	6	3000	178.0	9.2	1.02	1.52	0.63	4.0	8.0	Q1


TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TS5A3157DBVR	SOT-23	DBV	6	3000	210.0	185.0	35.0
TS5A3157DCKR	SC70	DCK	6	3000	180.0	180.0	18.0
TS5A3157YZPR	DSBGA	YZP	6	3000	220.0	220.0	35.0


PACKAGE OUTLINE

DCK0006A



SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214835/D 11/2024

NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.15 per side.
- Falls within JEDEC MO-203 variation AB.

EXAMPLE BOARD LAYOUT


DCK0006A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



4214835/D 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0006A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214835/D 11/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

DBV0006A



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
- Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
- Reference JEDEC MO-178.

EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




YZP0006



PACKAGE OUTLINE

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



4219524/A 06/2014

NOTES:

NanoFree is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. NanoFree™ package configuration.

EXAMPLE BOARD LAYOUT

YZP0006


DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE

SCALE:40X



SOLDER MASK DETAILS
NOT TO SCALE

4219524/A 06/2014

NOTES: (continued)


4. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For more information, see Texas Instruments literature number SBVA017 (www.ti.com/lit/sbva017).

EXAMPLE STENCIL DESIGN

YZP0006

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4219524/A 06/2014

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月