


TPS92205x 65V 2A / 4A 降圧 LED ドライバ、誘導性高速調光機能付き

1 特長

- 広い入力電圧範囲 4.5V ~ 65V
- LED は、コモン アノード接続に対応
- 内蔵 150mΩ MOSFET、代表値 3A / 6A 電流制限
- オプションのスイッチング周波数: ARM: 100 kHz ~ 2.2 MHz
- TPS922053 および TPS922055 の拡散スペクトラム
- 高度な調光オプション:
 - アナログ調光 (256:1)
 - 高速 PWM 調光 (パルス幅 150ns)
 - ハイブリッドで柔軟な調光 (20kHz PWM で 2,000:1、4kHz PWM で 10,000:1、120Hz PWM で 1,000,000:1)
- CC/CV 充電モード
- 包括的な保護機能を搭載:
 - LED の断線 / 短絡保護
 - スイッチング FET の断線 / 短絡保護
 - 外部部品の障害保護
 - サイクル単位の電流制限
 - サーマル シャットダウン
 - フォルト出力 (オープンドレイン)
- サーマル フォールドバック曲線を設定可能
- VSON、WSON、SOT23 パッケージ オプション

2 アプリケーション

- 常時照明:
 - 屋内、屋外、職業上の照明
 - 医療用 / 外科用照明
 - プロジェクタ、レーザー TV、プリンタ、IP カメラ
- 瞬間照明:
 - マシンビジョン、カメラ フラッシュ
 - 火災報知器、ストロボ
- CC と CV ソース:
 - LCD バックライト
 - バッテリ充電
 - TEC 制御



概略回路図

3 概要


TPS92205x ファミリは 2A / 4A 非同期 降圧 LED ドライバで、4.5V~65V の広い入力電圧範囲に対応しています。ローサイド NMOS スイッチを内蔵することにより、このデバイスは LED を駆動できるだけでなく、高電力密度および高効率でバッテリを充電することができます。また、このファミリは、コモン アノード接続および单層 PCB 設計もサポートしています。スイッチング周波数は 100kHz~2.2MHz で構成可能で、オプションのスペクトラム拡散機能により EMI 性能が向上します。

TPS92205x ファミリは、アナログ、PWM、ハイブリッド、フレキシブル調光を含む 4 つの調光オプションをサポートしています。各調光方法は、PWM および ADIM 入力ピンを通して単純な High 信号と Low 信号によって構成できます。このファミリは、適応型オフ時間電流モード制御とスマートで正確なサンプリングを採用して、誘導性高速調光 (IFD) を可能にし、高い調光精度を実現します。

TPS92205x ファミリは、LED の断線と短絡、センス抵抗の開放と短絡、構成可能なサーマル フォールドバック、サーマル シャットダウンなど、複数の系統的な保護機能も提供します。フォルト出力は、フォルト状態が検出されるとすぐにアクノリッジ信号を送信します。

製品情報

部品番号	パッケージ	本体サイズ (公称)
TPS92205x	VSON (14)	4.5 mm × 3.0mm
	WSON (12)	3.0 mm × 3.0mm
TPS922052、 TPS922053	SOT-23-THN (14)	4.2 mm × 3.3mm



LED 輝度の直線性



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.3 機能説明 n	12
2 アプリケーション	1	8 アプリケーションと実装	21
3 概要	1	8.1 アプリケーション情報	21
4 デバイス比較表	3	8.2 代表的なアプリケーション	21
5 ピン構成および機能	4	8.3 電源に関する推奨事項	31
6 仕様	6	8.4 レイアウト	31
6.1 絶対最大定格	6	9 デバイスおよびドキュメントのサポート	33
6.2 ESD 定格	6	9.1 ドキュメントの更新通知を受け取る方法	33
6.3 推奨動作条件	6	9.2 サポート・リソース	33
6.4 熱に関する情報	6	9.3 商標	33
6.5 電気的特性	7	9.4 静電気放電に関する注意事項	33
6.6 代表的特性	9	9.5 用語集	33
7 詳細説明	11	10 改訂履歴	33
7.1 概要	11	11 メカニカル、パッケージ、および注文情報	34
7.2 能プロック図	11		

4 デバイス比較表

部品番号	パッケージ	標準的な電流制限	スペクトラム拡散	動作時接合部温度
TPS922052DMTR	VSON (14)	3A	ディセーブル	-40°C ~ 125°C
TPS922052DRRR	WSON (12)	3A	ディセーブル	-40°C ~ 125°C
TPS922052DYYR	SOT-23-THN (14)	3A	ディセーブル	-40°C ~ 125°C
TPS922053DMTR	VSON (14)	3A	イネーブル	-40°C ~ 125°C
TPS922053DRRR	WSON (12)	3A	イネーブル	-40°C ~ 125°C
TPS922053DYYR	SOT-23-THN (14)	3A	イネーブル	-40°C ~ 125°C
TPS922054DMTR	VSON (14)	6A	ディセーブル	-40°C ~ 125°C
TPS922054DRRR	WSON (12)	6A	ディセーブル	-40°C ~ 125°C
TPS922054MDMTR	VSON (14)	6A	ディセーブル	-55°C ~ 125°C
TPS922055DMTR	VSON (14)	6A	イネーブル	-40°C ~ 125°C
TPS922055DRRR	WSON (12)	6A	イネーブル	-40°C ~ 125°C
TPS922055MDMTR	VSON (14)	6A	イネーブル	-55°C ~ 125°C

5 ピン構成および機能




図 5-1. 14 ピン VSON (上面図)




図 5-2. 12 ピン WSON (上面図)




図 5-3. 14 ピン SOT-23-THIN (上面図)

表 5-1. ピンの機能

ピン				種類 ⁽¹⁾	説明
名称	SOT23-14	VSON-14	WSON-12		
PGND	1	1	サーマル パッド	G	電源グランドピン。
AGND	2	2	サーマル パッド	G	アナログ グランドピン。
VIN	3	3	1	P	入力電源ピン。
VCC	4	4	2	P	内部 LDO 出力ピン。10V、1- μ F コンデンサを AGND に接続します。コンデンサの値によって、ソフトスタート時間も異なります。
ADIM/HD	5	5	3	I	アナログ調光またはハイブリッド調光ピン。PWM 調光のみの場合は High にし、ハイブリッド調光の場合は Low にし、アナログ調光の場合は入力 PWM 信号です。
EN/PWM	6	6	4	I	イネーブルピンまたは PWM 調光ピン。常時オンの場合は High にし、デバイスをディスエーブルする場合は Low にし、PWM 調光用に PWM 信号を入力します。
FAULT	7	7	5	O	オープンドレイン出力ピン。故障が検出されると、内部で Low になります。故障ピンが未使用時は AGND ピンに接続してください。
TEMP	8	8	6	I/O	サーマルフォールドバックピン。各種の抵抗値を AGND に配置することで、各種のサーマルフォールドバック動作曲線を設定できます。AGND に直接接続すると、サーマルフォールドバックがディスエーブルになります。
FSET	9	9	7	I/O	スイッチング周波数設定ピン、100kHz~2.2MHz の範囲。さまざまなスイッチング周波数について、AGND に異なる抵抗値を追加します。ピンをフローティングのままにしないでください。
COMP	10	10	8	I/O	エラー アンプ出力ピン。コンデンサを AGND に接続します。コンデンサの値によって、さまざまな帯域幅が決まります。
UVP	11	11	9	I	低電圧検出ピン。LED 開放検出スレッショルドを設定するために、各種の分圧抵抗を追加します。低電圧スレッショルドが 0 の場合は、ピンをフローティングのままにします。
CSP	12	12	10	I	LED 電流センスの正のピン。
CSN	13	13	11	I	LED 電流センスの負のピン。
SW	14	14	12	P	スイッチングノードピン。ローサイド MOSFET への内部接続。パワーインダクタおよびショットキーダイオードと接続します。
サーマル パッド	該当なし	Y	Y	G	WSON-12 パッケージの電源/アナロググランドピン。

(1) I = 入力、O = 出力、P = 電源、G = グランド

6 仕様

6.1 絶対最大定格

動作時周囲温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
ピンの電圧	VIN, UVP, CSP, CSN, SW	-0.3	65	V
ピンの電圧	VCC, ADIM/HD, EN/PWM, FAULT, TEMP, FSET, COMP	-0.3	5.5	V
動作時接合部温度	T _J	-40	125	°C
動作時接合部温度 (TPS922054MDMTR, TPS922055M DMTR)	T _J	-55	125	°C
保存温度	T _{stg}	-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間さらした場合、本製品の信頼性に影響を与える可能性があります。

6.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM), ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000
		デバイス帯電モデル (CDM), JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	±500

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

動作時周囲温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
入力電圧範囲	VIN	4.5	63	V
入力電圧範囲	UVP, CSP, CSN	0	63	V
入力電圧範囲	VCC, ADIM/HD, EN/PWM, TEMP, FSET	0	5	V
出力電圧範囲	SW	0	63	V
	FAULT, COMP	0	5	V
動作時接合部温度	T _J	-40	125	°C
動作時接合部温度 (TPS922054MDMTR, TPS9220 55MDMTR)	T _J	-55	125	°C

6.4 热に関する情報

熱評価基準 ⁽¹⁾		TPS92205x	TPS92205x	TPS92205x	単位
		SOT	WSON	VSON	
		14 ピン	12 ピン	14 ピン	
R _{θJA}	接合部から周囲への熱抵抗	96.0	47.4	39.1	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	33.5	44.2	39.5	°C/W
R _{θJB}	接合部から基板への熱抵抗	33.1	19.7	14.7	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.7	1.0	0.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	32.9	19.7	14.7	°C/W

- (1) 従来の熱評価基準と最新の熱評価基準の詳細については、半導体およびIC パッケージの熱評価基準アプリケーション レポート、SPRA953 をご覧ください。

6.5 電気的特性

ここで規定される電気的定格は、特に記述のない限り、このドキュメント内のすべての仕様に適用されます。これらの仕様は、デバイスの寿命全体にわたり、デバイスの特性や機能の仕様を劣化させない条件として解釈されます。 $T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、 $V_{IN} = 4.5\text{V} \sim 60\text{V}$ （特に記述のない限り）。

パラメータ		テスト条件	最小値	標準値	最大値	単位
入力電源電圧						
V_{VIN_UVLO}	V_{IN} 低電圧誤動作防止	上昇時 V_{IN}	3.0	3.2	3.4	V
		立ち下がり V_{IN}	2.8	3.0	3.2	V
	ヒステリシス		0.2			V
I_{SD}	V_{IN} からのシャットダウン電流	$V_{IN} = 12\text{V}$ 、 $V_{EN/PWM} = 0\text{V}$ 、デバイスはディスエーブル	0.8	2.3		μA
I_{OFF}	V_{IN} からの PWM オフの静止電流	$V_{IN} = 12\text{V}$ 、 $V_{EN/PWM} = 0\text{V}$ 、デバイスはイネーブル	2.5			mA
I_{OP}	通常の動作電流	400kHz のスイッチング周波数	4.6			mA
I_{OP}	通常の動作電流	2.2MHz のスイッチング周波数	10.0			mA
V_{VCC}	内部 LDO 出力電圧	$I_{VCC} = 10\text{mA}$	5.0	5.15	5.3	V
I_{VCC_LIM}	内部 LDO 出力電流制限		38	47	56	mA
調光						
V_{PWM_L}	Low レベル入力電圧		0.4			V
V_{PWM_H}	High レベル入力電圧		1.2			V
V_{ADIM_L}	Low レベル入力電圧		0.4			V
V_{ADIM_H}	High レベル入力電圧		1.2			V
$t_{PWM_OUT_ON}$	PWM 出力の最小オン時間		150			ns
$t_{PWM_IN_ON}$	PWM 入力の最小オン時間		150			ns
$t_{PWM_IN_OFF}$	デバイスを無効化するための PWM 入力の最小オフ時間		57	77		ms
f_{ADIM}	アナログ調光入力周波数	6 ビット ADIM 分解能	0.1	156		kHz
f_{ADIM}	アナログ調光入力周波数	8 ビット ADIM 分解能	0.1	39		kHz
フォルト						
V_{OL}	出力レベル Low	$I = 3\text{mA}$	0.1			V
$I_{LEAKAGE}$	出力リーク電流	$V = 5\text{V}$	1			μA
フィードバックおよびエラー アンプ						
$g_{M(ea)}$	相互コンダクタンスのゲイン	ADIM 100% デューティサイクル、 $V_{CSP-CSN} = 200\text{mV}$ 、 $V_{COMP} = 1.5\text{V}$	205	265	325	$\mu\text{A/V}$
I_{COMP}	ソース/シンク電流	ADIM 100% デューティサイクル、 $V_{CSP-CSN} = 200\text{mV} \pm 200\text{mV}$ 、 $V_{COMP} = 1.5\text{V}$	± 24	± 40	± 56	μA
$V_{CSP-CSN}$	電流センスレッショルド	ADIM 100% デューティサイクル	194	200	206	mV
$V_{CSP-CSN}$	電流センスレッショルド	ADIM 12.5% デューティサイクルで、100% デューティサイクルで比較します	11.875	12.5	13.125	%
$V_{CSP-CSN}$	電流センスレッショルド	ADIM 1.17% デューティサイクルで、100% デューティサイクルで比較します	0.82	1.17	1.52	%
$I_{LEAK_CSP/N}$	CSP + CSN ピンのリーク電流	$V_{IN} = 60\text{V}$ 、 $V_{EN/PWM} = 5\text{V}$	22	31		μA
$I_{LEAK_CSP/N}$	CSP + CSN ピンのリーク電流	$V_{IN} = 60\text{V}$ 、 $V_{EN/PWM} = 0\text{V}$	10	15		μA
電力段						
R_{DSON}	スイッチング FET オン抵抗	$V_{IN} \geq 5\text{V}$	150			$\text{m}\Omega$
t_{min_ON}	スイッチング FET の最小オン時間		100			ns
t_{min_OFF}	スイッチング FET 最小オフ時間		100			ns
f_{SW}	スイッチング FET 周波数		0.1	2.2		MHz
電流制限						
I_{LIM}	スイッチング FET のサイクル単位の電流制限 (TPS922052, TPS922053)		2.6	3	3.6	A

6.5 電気的特性 (続き)

ここで規定される電気的定格は、特に記述のない限り、このドキュメント内のすべての仕様に適用されます。これらの仕様は、デバイスの寿命全体にわたり、デバイスの特性や機能の仕様を劣化させない条件として解釈されます。 $T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、 $V_{IN} = 4.5\text{V} \sim 60\text{V}$ (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{LIM}	スイッチング FET のサイクル単位の電流制限 (TPS922054, TPS922055)		5.2	6	7	A
熱保護						
T_{th}	サーマル フォールドバック開始温度スレッショルド	$R_{TEMP} = 20\text{k}\Omega$	130			°C
T_{TSD}	サーマル シャットダウン温度 ヒステリシス		165			°C
			15			°C

6.6 代表的特性

$V_{IN} = 24V$, $I_{OUT} = 3A$, LED count = 2, $L = 10\mu H$, $F_{SW} = 400kHz$, 特に記述のない限り




図 6-1. 最出力電流と入力電圧との関係




図 6-2. 出力電流と LED 数の関係




図 6-3. アナログ調光での ADIM デューティサイクルと CSP-CSN 電圧との関係




図 6-4. 20kHz ハイブリッド調光での PWM デューティサイクルと CSP-CSN 電圧との関係




図 6-5. シャットダウン電流と接合部温度との関係





図 6-6. 内部 LDO 出力対接合部温度

6.6 代表的特性 (続き)



7 詳細説明


7.1 概要

TPS92205x ファミリは 2A / 4A 非同期 降圧 LED ドライバで、4.5V~65V の広い入力電圧範囲に対応しています。ローサイド NMOS スイッチと定電流および定電圧制御を統合することにより、このデバイスは LED を駆動するだけでなく、高電力密度と高効率でバッテリーを充電することもできます。また、このデバイスは、同相アノード接続および単層 PCB 設計もサポートしているため、コネクタ、ハーネス、PCB のコストを削減できます。スイッチング周波数は FSET ピンを介して 100kHz 2.2MHz の範囲で設定可能で、オプションのスペクトラム拡散機能により EMC 放射を低減し、入力フィルタのサイズを小型化できます。

このデバイスは、アナログ調光、PWM 調光、ハイブリッド調光、柔軟な調光の 4 つの調光オプションをサポートしています。各調光方法は、起動時に単純な高/低シーケンス信号を使用して、PWM および ADIM 入力ピンを介して設定できます。PWM 調光モードでは、調光モードを構成すると、PWM 入力ピンでの PWM 入力信号のオンとオフに対応して LED がオンおよびオフになります。PWM 調光モードは、最小 150ns の非常に狭いパルス幅をサポートします。アナログ調光モードでは、ADIM 入力ピンの PWM 入力信号のパルス幅デューティサイクルに対応して LED 電流が制御されます。ハイブリッド調光モードでは、LED 電流はアナログ調光と PWM 入力ピンの PWM 入力信号による、あらかじめ決められた組み合わせによって制御されます。柔軟な調光モードでは、ADIM 入力ピンの PWM 入力信号によるアナログ調光と、PWM 入力ピンの PWM 入力信号による PWM 調光によって LED 電流がそれぞれ制御されます。このデバイスは、適応型オフ時間電流モード制御とスマートで正確なサンプリングを採用して、誘導性高速調光 (IFD) を可能にし、高い調光精度を実現します。補償帯域幅は、システムの要件に基づいて、外付けコンデンサを使用して調整できます。

安全性と保護のため、このデバイスは LED のオープンヒョート、センス抵抗のオープンヒョート、設定可能なサーマルフォールドバック、サーマル シャットダウン保護など、完全な体系的な保護機能をサポートしています。故障出力ピンは、故障状態が検出されるとすぐに確認信号を送信します。

7.2 能プロック図



7.3 機能説明 n

7.3.1 アダプティブオフ時間電流モード制御

TPS92205x デバイスは、適応型オフ時間電流モード制御を採用しているため、広い範囲の動作について高速な過渡応答をサポートします。スイッチング周波数は FSET ピンにより 2.2MHz の範囲で設定可能です。

平均出力電流レギュレーションのため、CSP ピンと CSN ピンの間で検出される電圧が、エラーアンプ経由で内部の電圧リファレンス V_{REF} と比較されます。エラーアンプの出力 V_{COMP} は、外部補償回路を通して、PWM コンパレータのピーク電流帰還と比較されます。各スイッチングサイクル中、内部 NMOS FET がオンになると、内部 FET でピーク電流が検出されます。PWM コンパレータの入力でピーク電流の検出値が V_{COMP} に達すると、NMOS FET がオフになり、適応型オフ時間カウンタがカウントを開始します。適応型オフ時間カウンタがカウントを停止すると、NMOS FET がオフのままになるまでカウンタはリセットされます。カウントオフ時間は、FSET ピンに接続される外付け抵抗と入力/出力フィードフォワードによって決定されます。これにより、このデバイスは定常状態でほぼ一定のスイッチング周波数を維持し、出力平均電流を目的の値にレギュレートできます。




図 7-1. 適応型オフ時間電流モード制御方式

7.3.1.1 スイッチング周波数の設定

TPS92205x TPS922053 TPS92365x TPS92365x デバイスのスイッチング周波数は、FSET ピンと AGND との間に接続された R_{FSET} を変更することにより、2.2MHz に調整できます。

抵抗値と対応するスイッチング周波数を以下の表に示します。

表 7-1. スイッチング周波数と R_{FSET} 抵抗の値との関係

スイッチング周波数	抵抗値 (kΩ)
100kHz	232
200kHz	138
300kHz	83
400kHz	59
600kHz	38
800kHz	28
1MHz	23
1.2MHz	18
1.5MHz	13
1.8MHz	11
2.2MHz	9

たとえば、 R_{FSET} が 59kΩ に設定されている場合、対応するスイッチング周波数は 400kHz に設定されます。

ほとんどの場合、スイッチング周波数が低いほど、システム効率が向上し、熱特性が改善されます。

7.3.1.2 スペクトラム拡散

TPS922053 and TPS922055 デバイスは、スイッチング周波数およびその高次高調波での EMI ノイズを低減するスペクトラム拡散機能 (中心周波数から $\pm 7\%$ 、変調周波数から 2kHz) を実現しています。

一方、TPS922052 and TPS922054 デバイスは、スペクトラム拡散機能を無効にし、低輝度シナリオで優れた輝度性能を実現します。

7.3.2 LED の電流設定

LED 電流は、CSP ピンと CSN ピンの間の外付けの検出抵抗によって設定されます。内部基準電圧 V_{REF} は、フルスケール LED 電流 I_{LED_FS} の場合 200mV に固定されており、検出抵抗は式 1 で計算できます。

$$R_{SENSE} = \frac{V_{REF}}{I_{LED_FS}} \quad (1)$$

ここで、

- $V_{REF} = 200 \text{ mV}$

7.3.3 低電圧誤動作防止

TPS92205x ファミリは、VCC ピンに接続した内部低電圧誤動作防止 (UVLO) 回路を実装しています。VCC ピンの電圧が内部 UVLO スレッショルド電圧 V_{VIN_UVLO} (標準値 3.0V) を下回ると、UVLO がトリガされ、デバイスは d ディスエーブルになります。VCC ピンは、VIN ピンから入力が供給される内部レギュレータの出力です。したがって、VIN ピンの電圧が V_{VIN_UVLO} (より約 500mV 高い値) 付近に低下すると、UVLO がトリガされます。

7.3.4 内部ソフトスタート

TPS92205x ファミリは、内部ソフトスタート機能を実装しています。VIN が V_{VIN_MIN} を上回ると、内部 LDO が VCC コンデンサの充電を開始します。1- μF コンデンサを VCC ピンに接続している場合、VCC が V_{VIN_UVLO} を上回るには約 800 μs が必要です。VCC が V_{VIN_UVLO} を上回る前に EN/PWM ピンが High にプルアップされると、VCC が V_{VIN_UVLO} を上回った直後に POR が有効になり、100 μs が調光モードを開始するまで待機します。VCC が V_{VIN_UVLO} を上回るまで上昇した後、EN/PWM ピンは 5 μs より長い間 High に維持する必要があります。この場合、1- μF V CC コンデンサを使用する場合は、VIN が V_{VIN_MIN} を上回った後に、調光モードを開始するまで 1ms 待つことを推奨します。

VCC が V_{VIN_UVLO} を上回った後に EN/PWM ピンに最初の PWM パルスが現れている場合、本デバイスは 200 μs を待機して POR をイネーブルにし、別の 100 μs で調光モードを開始します。したがって、VIN UVLO をトリガしないで、本デバイスはディスエーブル後に再度イネーブルにし、300 μs が調光モードを開始するまで待つことができます。デバイスをイネーブルするには、EN/PWM 入力ピンに 5 μs よりも長い初期イネーブル PWM パルスが必要であることに注意してください。調光モードが開始された後、デバイスは ADIM/HD ピンの設定と EN/PWM ピンに基づいて、4 種類の調光モードに移行します。




図 7-2. スタートアップ シーケンス

7.3.5 調光モード

TPS92205x ファミリには、次の 4 つのオプションの調光モードがあります。

- PWM 調光
- アナログ調光
- ハイブリッド調光機
- フレキシブル調光

調光モードは、 V_{IN} が UVLO または $300\mu s$ を終了してから $1ms$ で開始されます。その後、EN/PWM ピンで再度インペルされます。4 つの調光モードのいずれかへの設定を以下に示します。

表 7-2. 調光モード構成

調光モード	EN/PWM ピン	ADIM/HD ピン
PWM 調光	PWM 信号	HIGH
アナログ調光	HIGH	PWM 信号
ハイブリッド調光	PWM 信号	LOW
フレキシブル調光	PWM 信号	PWM 信号

7.3.5.1 PWM 調光

TPS92205x ファミリは、直接 PWM 調光用に、最小 150ns の特別に狭いパルス幅の PWM 入力信号をサポートしています。ADIM/PWM ピンが常に High であり、EN/PWM ピンが PWM 入力信号によって設定されているとき、アナログ調光モードが有効化されます。

PWM 調光モードでは、PWM ピンの PWM 入力信号が Low から High になると、内部の NMOS FET がスイッチングを開始し、インダクタ電流が決定した値まで上昇します。その後、PWM 入力信号が High に維持されている限り、LED 電流は特定した値にコントロールされます。PWM 入力信号が HIGH から LOW に変わると、内部の FET がオフになり、インダクタ電流が 0 に低下します。PWM 入力信号が Low にとどまっている限り、内部の FET はオフ状態を維持し、LED 電流は 0 のままです。

7.3.5.2 アナログ調光

TPS92205x ファミリはアナログ調光をサポートしており、ADIM/HD ピンでの PWM 入力信号を通して LED 電流をレギュレートします。EN/PWM ピンが常に High であり、ADIM/HD ピンが PWM 入力信号によって構成されているとき、アナログ調光モードが有効化されます。

内部基準電圧 V_{REF} は、ADIM/HD ピンに最初の PWM パルスが発生した後で上昇を開始します。内部デジタル回路がアナログ調光モードに移行するには、最初の PWM パルスの $1-\mu s$ 最小オン時間が必要です。PWM のデューティサイクルは、2 番目の PWM サイクルの終了まで検出され、その後、PWM パルスのデューティサイクルに比例して V_{REF} が目的の値に変化します。デジタル回路がデューティサイクルを検出するため、最初の PWM パルス以外の最小オン時間は 100ns です。

V_{REF} は、ADIM/HD ピンの PWM 入力信号のデューティサイクルが 90% の場合に 180mV であり、PWM 入力信号のデューティサイクルが 10% の場合には V_{REF} が 20mV です。ADIM/HD ピンが常に Low にプルされている場合、または ADIM/HD ピンが常に High にプルされている場合に 0% PWM デューティサイクルを検出するには、約 15ms が必要です。 V_{REF} が 200mV の場合、最初の変化には約 5ms が必要です。アナログ調光は 8 ビットの分解能を実現します。これは、ADIM/HD ピンでの 0.4% のデューティサイクルのステップ変化に対応します。また、この回路は、PWM 入力信号のデューティサイクル変化に数十 μs の遅延で応答することができます。

7.3.5.3 ハイブリッド調光

TPS92205x ファミリは、特に高い調光周波数と高い調光比が必要な場合に、独自のハイブリッド調光機能をサポートしているため、最大限の調光性能を実現できます。ハイブリッド調光モードは、ADIM/HD ピンが常に Low であり、EN/PWM ピンが PWM 入力信号によって設定されると有効化されます。ハイブリッド調光モードに移行するには EN/PWM ピンでの最初の立ち下がりエッジが必要であり、100% デューティサイクルにわたって EN/PWM ピンを常に High にできます。ADIM/HD ピンに立ち上がりエッジが現れると、デバイスはハイブリッド調光モードを終了します。デバイスがハイブリッド調光モードを終了した後は、デバイスは無効化されて再び有効になるまで、PWM、アナログ、またはフレキシブル調光モードでのみ動作できます。

ハイブリッド調光モードでは、LED 電流はアナログ調光によって高輝度レベル (12.5%~100%) で、PWM 調光によって低輝度レベル (0%~12.5%) でレギュレートされます。高輝度レベルでは、内部基準電圧 V_{REF} は、EN/PWM ピンにおける PWM 入力信号のデューティサイクルに比例して 8 ビットの分解能で変化します。低輝度レベルでは、 V_{REF} は変化せず、内部 PWM ジェネレータがイネーブルになります。そのため、EN/PWM ピンの PWM 入力信号によって周波数とデューティサイクルが設定される内部 PWM 信号のオンおよびオフに対応して、LED がオンおよびオフになります。また、PWM 入力のデューティサイクルが増加と減少の間で変化すると、内部 PWM 信号には 0.4% のヒステリシス応答があります。詳細なハイブリッド調光動作を下図に示します。




図 7-3. ハイブリッド調光

7.3.5.4 フレキシブル調光

TPS92205x ファミリは、調光比と調光制御の柔軟性を最大限に高めるフレキシブル調光もサポートしており、LED 電流値とオン/オフ動作を個別にコントロールできます。このフレキシブル調光モードは、ADIM/HD ピンと EN/PWM ピンの両方を PWM 入力信号によって同時に設定すると有効化されます。したがって、フレキシブル調光モードでは、EN/PWM ピンの PWM 入力信号のオンとオフに応じて LED がオンまたはオフになります。一方、基準電圧は ADIM/HD ピンの PWM 入力信号のデューティサイクルに比例して変化します。PWM 調光とアナログ調光のすべての初期条件と解像度がフレキシブル調光に適用されます。




図 7-4. フレキシブル調光

7.3.6 CC/CV 充電モード

TPS92205x ファミリは UVP ピンを構成することで、定電流 (CC)/定電圧 (CV) 充電動作を実現します。CC 充電動作の場合、デバイスは ADIM/HD ピンの PWM 信号で制御される制御可能な出力電流を生成します。低電流のプリチャージが必要な場合、デバイスは ADIM/HD ピンの低デューティサイクルの PWM 信号で制御される比較的小さい出力電流を生成できます。CV 充電動作がイネーブルになり、 V_{UVP} が 1.4V 下回る V_{OVP} が 1.15V を上回ると、出力電流が連続的に低下します。 V_{UVP} が 1.0V を下回り、を上回ると、デバイスはスイッチングを完全に停止します。 V_{UVP} が 1.4V を上回り、を下回ると、デバイスは CC 充電動作に復帰できます。




図 7-5. CC/CV モード遷移

7.3.7 フォルト保護

TPS92205x ファミリは、LED 開放、 $\text{LED} \pm$ 短絡、LED グランドへの短絡、センス抵抗の開放と短絡、内部スイッチング FET の開放と短絡、サーマルシャットダウンなど、多くのフォルト条件でフォルト通知信号を送信できます。

表 7-3. 保護機能

タイプ	条件	動作
LED 開放負荷	$V_{UVP} < 1V$	フォルトピンは Low にプルされます。 $V_{UVP} > 1.05V$ になると、デバイスはスイッチングを停止し、復帰します。
LED + および LED の短絡	$V_{IN} - V_{CSN} < 750\text{mV}$	フォルトピンは Low にプルされます。このデバイスは、最小オン時間でスイッチングを継続します。
LED- PGND への短絡	$V_{UVP} < 1V$	フォルトピンは Low にプルされます。 $V_{UVP} > 1.05V$ になると、デバイスはスイッチングを停止して回復します。
センス抵抗の断線	$V_{CSP} - V_{CSN} > 300\text{mV}$	フォルトピンは Low にプルされます。 $V_{CSP} - V_{CSN} < 300\text{mV}$ になると、デバイスはスイッチングを停止して回復します。
センス抵抗の短絡	COMP ピンは High にクランプされます	フォルトピンは Low にプルされます。このデバイスは、サイクル単位の電流制限下でスイッチングを続けます。
スイッチング FET の断線	COMP ピンは High にクランプされます	フォルトピンは Low にプルされます。断線が解消されると、デバイスはスイッチングを停止し、復帰します。
スイッチング FET の短絡	$V_{CSP} - V_{CSN} > 300\text{mV}$	フォルトピンは Low にプルされます。短絡が解消されると、デバイスはスイッチングを停止し、復帰します。
サーマル シャットダウン	$T_J > T_{TSD}$	フォルトピンは Low にプルされます。 T_J がヒステリシスレベルを下回ると、本デバイスはスイッチングを停止して復帰します。

7.3.8 サーマル フォールドバック

TPS92205x ファミリには、デバイスの過熱を防ぐためのサーマルシャットダウン保護機能が内蔵されています。システムの熱性能に関する設計マージンを確保するため、デバイスはプログラム可能なサーマルフォールドバック機能を有効にし、接合部温度が高いときにフルスケールの最大出力電流 I_{MAX} を自動的に低減します。デバイスおよび LED を同じサーマル基板上に取り付けると、デバイスと LED の両方の消費電力が削減されるため、熱性能が効果的に向上します。

デバイスの接合部温度がサーマルフォールドバックスレッショルド温度 T_{TH} を上回ると、下の図に示す電流温度曲線に従ってフルスケールの最大電流が低減を開始します。電流は、フルスケールの 50% に低下するまで、 $I_{MAX} / ^\circ C$ の 2% (標準値) の割合で 100% レベルから減少し始めます。接合部温度が $25^\circ C$ が T_{TH} を超えると、温度が過熱シャットダウンスレッショルド温度 T_{TSD} を上回るまで、電流は低い割合で減少し続けます。




図 7-6. サーマル フォールドバック

T_{TH} は、TEMP ピンと AGND ピンとの間に接続される抵抗 R_{TEMP} を変更することで調整できます。 T_{TH} および対応する R_{TEMP} 値を以下の表に示します。

表 7-4. T_{TH} と R_{TEMP} 抵抗値との関係

T_{TH} ($^\circ C$)	抵抗値 ($k\Omega$)
80	200
90	100
100	60
110	40
120	28
130	20
140	15
150	10

8 アプリケーションと実装

8.1 アプリケーション情報

TPS92205x ファミリは通常、4.5V~63V の範囲の入力から 1 つ以上の LED を駆動する 降圧 コンバータとして使用されます。

8.2 代表的なアプリケーション

8.2.1 TPS922054 24V 入力、4A 出力、4 ピース WLED ドライバ、アナログ調光付き




図 8-1. 24V 入力、4A 出力、4 ピース WLED、アナログ調光リファレンスデザイン

8.2.1.1 設計要件

この設計例では、次の表に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

パラメータ	値
入力電圧範囲	24V ±10%
LED 順方向電圧	3.0V
出力電圧	12V (3.0 × 4)
最大 LED 電流	4A
インダクタ電流リップル	最大インダクタ電流の 30%
LED 電流リップル	200mA 以下
入力電圧リップル	300mV 以下
調光タイプ	TPS922054 によるアナログ調光:ADIM ピンで 1kHz、1%~100% の PWM 入力

8.2.1.2 詳細な設計手順

8.2.1.2.1 インダクタの選択

この設計の入力電圧は 24V、10%の変動付きレール。出力は 4 個の白色 LED を直列接続し、インダクタ電流リップルは、要件により最大インダクタ電流の 30% 未満です。適切なピークツーピークのインダクタ電流リップルを選択するには、コンバータが全負荷状況で動作するときは、ローサイド FET の電流制限に違反しないようにします。この場合、ピークツーピークのインダクタリップル電流が、その制限値より低くなるようにする必要があります。もう 1 つの検討事項は、ピークツーピーク電流リップルに起因するインダクタのコア損失と銅損を適切に確保することです。このピークツーピークのインダクタリップル電流を選択した後、式 2 を使用して出力インダクタ L の推奨値を計算します。

$$L = \frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times K_{IND} \times I_{L(max)} \times f_{SW}} \quad (2)$$

ここで、

- K_{IND} は、最大 LED 電流に対するインダクタのリップル電流の量を示す係数です。
- $I_{L(max)}$ はインダクタ電流の最大値。
- f_{SW} : スイッチング周波数。
- $V_{IN(MAX)}$ は最大入力電圧。
- V_{OUT} は、LED 負荷の両端の電圧とセンス抵抗の両端の電圧の和です。

選択したインダクタ値により、式 3 を使用して実際のインダクタ電流リップルを計算できます。

$$I_{L(ripple)} = \frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times L \times f_{SW}} \quad (3)$$

インダクタの RMS 電流および飽和電流の定格は、システム要件に示される値よりも大きい必要があります。これは、インダクタの過熱や飽和が発生しないようにするためにです。パワーアップ時、過渡状態、または障害状態中は、インダクタ電流が通常の動作電流を超えて、電流制限値に達する場合があります。したがって、コンバータの電流制限以上の飽和電流定格を選択することを推奨します。ピークインダクタ電流と RMS 電流の式を式 4 と式 5 に示します。

$$I_{L(peak)} = I_{L(max)} + \frac{I_{L(ripple)}}{2} \quad (4)$$

$$I_{L(rms)} = \sqrt{I_{L(max)}^2 + \frac{I_{L(ripple)}^2}{12}} \quad (5)$$

この設計では $V_{IN(max)} = 24V$ 、 $V_{OUT} = 12V$ 、 $I_{LED} = 4A$ 、 $f_{SW} = 400kHz$ 、 $K_{IND} = 0.3$ を選択すると、計算されるインダクタインスは $12.5\mu H$ です。 $15\mu H$ のインダクタが選択されます。このインダクタでは、インダクタのリップル、ピーク、RMS 電流はそれぞれ 1A、4.5A、4.01A です。

8.2.1.2.2 入力コンデンサの選択

入力電源から引き出されるサージ電流と、デバイスから流入するスイッチング・ノイズを低減するために、入力コンデンサが必要です。エネルギー蓄積のために電解コンデンサを推奨します。X5R または X7R 誘電体を持つセラミックコンデンサは、ESR が低く、温度係数が小さいため、強く推奨されます。ほとんどのアプリケーションでは、高周波フィルタリングを行うために、 $10\mu F$ セラミックコンデンサと、VIN~PGND/AGND の間に $0.1\mu F$ コンデンサを配置することを推奨します。コンデンサの電圧定格は、最大入力電圧よりも大きい必要があります。式 6 を使用して入力リップル電圧を計算します。ここで、 ESR_{CIN} は入力コンデンサの ESR、 K_{DR} は印加された DC 電圧におけるセラミック容量のディレーティング係数です。

$$V_{IN(ripple)} = I_{L(max)} \times \left(\frac{V_{OUT}}{K_{DR} \times C_{IN} \times f_{SW} \times V_{IN(max)}} + ESR_{CIN} \right) \quad (6)$$

この設計では、 $68\mu\text{F}$ 、 100V 電解コンデンサ、 $22\mu\text{F}$ 、 100V X7R セラミックコンデンサ、および $0.1\mu\text{F}$ 、 100V X7R セラミックコンデンサを選択しており、約 240mV の入力リップル電圧が得られます。

8.2.1.2.3 出力コンデンサの選択

出力コンデンサにより、LED ストリングを介した高周波電流リップルが低減されます。過度の電流リップルにより、LED ストリングの RMS 電流が増加し、LED の温度が上昇します。

1.LED メーカーのデータシートを使用して、LED ストリング (R_{LED}) の合計動的抵抗を計算します。

2.LED ストリングを流れる許容可能なピークツーピークリップル電流 $I_{LED(ripple)}$ から、出力コンデンサに必要なインピーダンス (Z_{OUT}) を計算します。 $I_{L(ripple)}$ は、選択したインダクタで計算されるピークツーピークのインダクタリップル電流です。

3.必要な最小実効出力容量を計算します。

4.印加される DC 電圧のディレーティング効果により、出力容量を適切に増やします。

式 8 と式 9 と式 7 を参照してください。

$$R_{LED} = \frac{\Delta V_F}{\Delta I_F} \times \# \text{ of LEDs} \quad (7)$$

$$Z_{COUT} = \frac{R_{LED} \times I_{LED(ripple)}}{I_{L(ripple)} - I_{LED(ripple)}} \quad (8)$$

$$C_{COUT} = \frac{1}{2\pi \times f_{SW} \times Z_{COUT}} \quad (9)$$

出力コンデンサを選択した後、式 10 を使用して、LED ストリングを通してのピークツーピークリップル電流を推定できます。

$$I_{LED(ripple)} = \frac{Z_{COUT} \times I_{L(ripple)}}{Z_{COUT} + R_{LED}} \quad (10)$$

ここでは CREE WLED が使用されています。LED の動的抵抗は、順方向電流 3A 時に 0.67Ω です。X5R または X7R 誘電体を持つセラミックコンデンサは、ESR が低く、温度係数が小さいため、強く推奨されます。この設計では、 $2.2\mu\text{F}$ 、 100V の X7R セラミックコンデンサと、 $0.1\mu\text{F}$ 、 100V の X7R セラミックコンデンサ 1。LED のリップル電流を計算すると、約 210mA となります。

8.2.1.2.4 センス抵抗の選択

最大 LED 電流は 100% PWM デューティーで 4A で、対応する V_{REF} は 200mV です。式 1 を使って、検出抵抗は $50\text{m}\Omega$ で計算されます。


センスの抵抗の消費電力は 800mW であり、選定時に抵抗の定格電力に対して十分な余裕が必要となります。

8.2.1.2.5 その他外付け部品の選択

この設計では、CSP ピンの R_{FLT} に 100Ω 、0603 の抵抗を推奨し、ノイズ注入を防止して堅牢性を向上させます。検出フィードバックの高周波ノイズをフィルタするため、CSP-CSN ピンの C_{FLT} には、オプションの 1nF 、 50V の X7R セラミックコンデンサを選択します。


ループ安定性のため、 C_{COMP} に 1nF 、 10V の X7R セラミックコンデンサ、 R_{COMP} にはオプションで 100Ω の抵抗を選択することを推奨します。スタートアップ時のオーバーシュート電流を抑制するため、 R_{DAMP} にはオプションの $1\text{M}\Omega$ 抵抗を選択します。コモンノードのリーク電流を補償し、それが LED を通過しないようにするために、 R_{LK_COMP} にはオプションの抵抗を選択します。

8.2.1.3 アプリケーション曲線




水色:SW、オレンジ:インダクタ電流、ディープ・ブルー:LED 電流
リップル (AC)

図 8-2. $\text{PWM}_{\text{ADIM}} = 100\%$ 、 1kHz 、 $F_{\text{SW}} = 400\text{kHz}$ での LED 電流リップル




水色:SW、オレンジ:インダクタ電流、ディープ・ブルー:LED 電流
リップル (AC)

図 8-3. $\text{PWM}_{\text{ADIM}} = 10\%$ 、 1kHz 、 $F_{\text{SW}} = 400\text{kHz}$ での LED 電流リップル




黒: PWM_{ADIM} 、水色:SW、オレンジ:インダクタ電流、ディープ・ブルー:LED 電流

図 8-4. PWM_{ADIM} が 1% から 99%、 1kHz での LED 電流過渡応答




黒: PWM_{ADIM} 、水色:SW、オレンジ:インダクタ電流、ディープ・ブルー:LED 電流

図 8-5. PWM_{ADIM} が 99% から 1%、 1kHz での LED 電流過渡応答



黒: PWM_{PBM} 、水色:SW、オレンジ:インダクタ電流、ディープ・ブルー:LED 電流

図 8-6. $\text{PWM}_{\text{ADIM}} = 100\%$ 、 1kHz でのスタートアップ



黒: PWM_{PBM} 、水色:SW、オレンジ:インダクタ電流、ディープ・ブルー:LED 電流

図 8-7. $\text{PWM}_{\text{ADIM}} = 100\%$ 、 1kHz でのシャットダウン




図 8-8. LED 負荷開放保護




図 8-9. LED-PGND 短絡保護




図 8-10. LED+ および LED- 短絡保護




図 8-11. スイッチング FET 短絡保護




図 8-12. センス抵抗の開路保護




図 8-13. センス抵抗短絡保護

8.2.2 TPS922054 48V 入力、2A 出力、12 ピース PWM 調光付きのWLED ドライバ




図 8-14. 48V 入力、2A 出力、12 ピース WLED、PWM 調光、リファレンスデザイン

8.2.2.1 設計要件

この設計例では、次の表に記載されているパラメータを使用します。

表 8-2. 設計パラメータ

パラメータ	値
入力電圧範囲	$48V \pm 10\%$
LED 順方向電圧	3.0V
出力電圧	36V (3.0×12)
最大 LED 電流	2A
インダクタ電流リップル	最大インダクタ電流の 40%
LED 電流リップル	200mA 以下
入力電圧リップル	600mV 以下
調光タイプ	TPS922054: 20kHz、1%~100% の PWM 入力

8.2.2.2 詳細な設計手順

8.2.2.2.1 インダクタの選択

この設計の入力電圧は、48V10% の変動付きレール。出力は 12 個の白色 LED を直列接続し、インダクタ電流リップルは、要件により最大インダクタ電流の 40% 未満です。適切なピークツーピークインダクタ電流リップルを選択するには、コンバータが無負荷状況で動作するときは、ローサイド FET の電流制限に違反しないようにします。この場合、ピークツーピークのインダクタリップル電流が、その制限値より低くなるようにする必要があります。もう 1 つの検討事項は、ピークツーピーク電流リップルに起因するインダクタのコア損失と銅損を適切に確保することです。このピークツーピークのインダクタリップル電流を選択した後、式 11 を使用して出力インダクタ L の推奨値を計算します。

$$L = \frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times K_{IND} \times I_{L(max)} \times f_{SW}} \quad (11)$$

ここで、

- K_{IND} は、最大 LED 電流に対するインダクタのリップル電流の量を示す係数です。
- $I_{L(max)}$ はインダクタ電流の最大値です。
- f_{SW} : スイッチング周波数。
- $V_{IN(MAX)}$ は最大入力電圧です。
- V_{OUT} は、LED 負荷の両端の電圧とセンス抵抗の両端の電圧の和です。

選択したインダクタ値により、式 12 を使用して実際のインダクタ電流リップルを計算できます。

$$I_{L(ripple)} = \frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times L \times f_{SW}} \quad (12)$$

インダクタの RMS 電流および飽和電流の定格は、システム要件に示される値よりも大きい必要があります。これは、インダクタの過熱や飽和が発生しないようにするためにです。パワーアップ時、過渡状態、または障害状態中は、インダクタ電流が通常の動作電流を超えて、電流制限値に達する場合があります。したがって、コンバータの電流制限以上の飽和電流定格を選択することを推奨します。ピークインダクタ電流と RMS 電流の式を式 13 と式 14 に示します。

$$I_{L(peak)} = I_{L(max)} + \frac{I_{L(ripple)}}{2} \quad (13)$$

$$I_{L(rms)} = \sqrt{I_{L(max)}^2 + \frac{I_{L(ripple)}^2}{12}} \quad (14)$$

この設計では、 $V_{IN(max)} = 48V$, $V_{OUT} = 36V$, $I_{LED} = 2A$, $f_{SW} = 1.2MHz$, を選択して $K_{IND} = 0.4$, のインダクタンスは $9.4\mu H$ を計算します。 $.10\mu H$ のインダクタが選択されます。このインダクタで、インダクタのリップル、ピーク、RMS 電流は、それぞれ 0.75A、2.4A、2.01A です。

8.2.2.2.2 入力コンデンサの選択

入力電源から引き出されるサージ電流と、デバイスから流入するスイッチングノイズを低減するために、入力コンデンサが必要です。エネルギー蓄積のために電解コンデンサを推奨します。X5R または X7R 誘電体を持つセラミックコンデンサは、ESR が低く、温度係数が小さいため、強く推奨されます。ほとんどのアプリケーションでは、高周波フィルタリングを行うために、10- μF コンデンサとともに、VIN～PGND/AGND の間に 0.1- μF コンデンサを配置することを推奨します。コンデンサの入力電圧定格は、最大入力電圧よりも大きい必要があります。式 15 を使用して入力リップル電圧を計算します。ここで、 ESR_{CIN} は入力コンデンサの ESR、 K_{DR} は印加された DC 電圧におけるセラミック容量のディレーティング係数です。

$$V_{IN(ripple)} = I_{L(max)} \times \left(\frac{V_{OUT}}{K_{DR} \times C_{IN} \times f_{SW} \times V_{IN(max)}} + ESR_{CIN} \right) \quad (15)$$

この設計では、 $10\text{-}\mu\text{F}$ 、 100V 電解コンデンサ、 $2.2\text{-}\mu\text{F}$ 、 100V X7R セラミックコンデンサ、 $0.1\text{-}\mu\text{F}$ 、 100V X7R セラミックコンデンサを選択しており、約 570-mV の入力リップル電圧が得られます。

8.2.2.2.3 出力コンデンサの選択

出力コンデンサにより、LED ストリングを介した高周波電流リップルが低減されます。過度の電流リップルにより、LED ストリングの RMS 電流が増加し、LED の温度が上昇します。

1.LED メーカーのデータシートを使用して、LED ストリング (R_{LED}) の総動的抵抗を計算します。

2.LED ストリングを流れる許容可能なピークツーピークリップル電流 $I_{LED(ripple)}$ から、出力コンデンサに必要なインピーダンス (Z_{OUT}) を計算します。 $I_{L(ripple)}$ は、選択したインダクタで計算されるピークツーピークのインダクタリップル電流です。

3.必要な最小実効出力容量を計算します。

4.印加される DC 電圧のディレーティング効果により、出力容量を適切に増やします。

式 17 と式 18 と式 16 を参照してください。

$$R_{LED} = \frac{\Delta V_F}{\Delta I_F} \times \# \text{ of LEDs} \quad (16)$$

$$Z_{COUT} = \frac{R_{LED} \times I_{LED(ripple)}}{I_{L(ripple)} - I_{LED(ripple)}} \quad (17)$$

$$C_{COUT} = \frac{1}{2\pi \times f_{SW} \times Z_{COUT}} \quad (18)$$

出力コンデンサを選択した後、式 19 を使用して、LED ストリングを通してのピークツーピークリップル電流を推定できます。

$$I_{LED(ripple)} = \frac{Z_{COUT} \times I_{L(ripple)}}{Z_{COUT} + R_{LED}} \quad (19)$$

ここでは Cree WLED が使用されています。LED の動的抵抗は 1-A 順方向電流時 $0.67\ \Omega$ です。X5R または X7R 誘電体を持つセラミックコンデンサは、ESR が低く、温度係数が小さいため、強く推奨されます。この設計では、 $1\text{-}\mu\text{F}$ 、 100-V の X7R セラミックコンデンサと、 $0.1\text{-}\mu\text{F}$ 、 100-V の X7R セラミックコンデンサを使用しています。を選択しています。LED のリップル電流を計算すると、約 120 mA となります。

8.2.2.2.4 センス抵抗の選択

最大 LED 電流は 100% PWM デューティ時に 2A で、対応する V_{REF} は 200mV です。を使用して式 1、検出抵抗は $100\text{ m}\Omega$ として計算されます。


センス抵抗の消費電力は 400mW であり、選択には抵抗の定格電力の十分なマージンが必要であることに注意してください。

8.2.2.2.5 その他外付け部品の選択

この設計では、CSP ピンの R_{FLT} に $100\ \Omega$ 、 0603 の抵抗を推奨し、ノイズ注入を防止して堅牢性を向上させます。検出フィードバックの高周波ノイズをフィルタするため、CSP-CSN ピンの C_{FLT} には、オプションの 1nF 、 50V の X7R セラミックコンデンサを選択します。


ループ安定性のため、 C_{COMP} に 1nF 、 10V の X7R セラミックコンデンサ、 R_{COMP} にはオプションで $100\ \Omega$ の抵抗を選択することを推奨します。PWM オンの立ち上がりエッジでのオーバーシュート電流を抑制するため、 R_{DAMP} にはオプションの $1\text{M }\Omega$ 抵抗を選択します。コモンノードのリーク電流を補償し、それが LED を通過しないようにするために、 R_{LK_COMP} にはオプションの抵抗を選択します。

8.2.2.3 アプリケーション曲線




水色:SW、オレンジ:インダクタ電流、濃い青:LED 電流リップル
(AC)

図 8-15. $\text{PWM}_{\text{ADIM}} = 100\%$ 、 1kHz 、 $F_{\text{sw}} = 1.2\text{MHz}$ での LED 電流リップル




黒: PWM_{PWM} 、水色:SW、オレンジ:インダクタ電流、濃い青:LED 電流

図 8-16. $\text{PWM}_{\text{PWM}} = 90\%$ 、 20kHz での LED PWM 調光




黒: PWM_{PWM} 、水色:SW、オレンジ:インダクタ電流、濃い青:LED 電流

図 8-17. $\text{PWM}_{\text{PWM}} = 50\%$ 、 20kHz での LED PWM 調光の立ち上がりエッジ




黒: PWM_{PWM} 、水色:SW、オレンジ:インダクタ電流、濃い青:LED 電流

図 8-18. $\text{PWM}_{\text{PWM}} = 50\%$ 、 20kHz での LED PWM 調光の立ち下がりエッジ




黒: PWM_{PWM} 、水色:SW、オレンジ:インダクタ電流、濃い青:LED 電流

図 8-19. PWM_{PWM} が 1% から 99%、 20kHz へ遷移したときの LED 電流過渡応答




黒: PWM_{PWM} 、水色:SW、オレンジ:インダクタ電流、濃い青:LED 電流

図 8-20. PWM_{PWM} が 99% から 1%、 20kHz へ遷移したときの LED 電流過渡応答




黒:PWM_{PWM}、水色:SW、オレンジ:インダクタ電流、濃い青:LED電流

図 8-21. PWM_{PWM} = 100%、20kHz での起動




黒:PWM_{PWM}、水色:SW、オレンジ:インダクタ電流、濃い青:LED電流

図 8-22. PWM_{PWM} = 100%、20kHz でのシャットダウン



黒:PWM_{PWM}、水色:SW、オレンジ:インダクタ電流、濃い青:LED電流

図 8-23. PWM_{PWM} = 10%、20kHz での起動



黒:PWM_{PWM}、水色:SW、オレンジ:インダクタ電流、濃い青:LED電流

図 8-24. PWM_{PWM} = 10%、20kHz でのシャットダウン

8.3 電源に関する推奨事項

デバイスは、4.5V～65V の入力電源電圧範囲で動作するように設計されています。この入力電源には適切なレギュレーションが行われる必要があります。このデバイスでは、入力電源から引き出されるサージ電流とデバイスからのスイッチングノイズを低減するために入力コンデンサが必要です。X5R または X7R 誘電体を持つセラミックコンデンサは、ESR が低く、温度係数が小さいため、強く推奨されます。ほとんどのアプリケーションでは、10 μ F のコンデンサで十分です。

8.4 レイアウト

TPS92205x ファミリが、最適な性能を発揮ためには適切なレイアウトが必要です。以下のセクションでは、適切なレイアウトを確保するためのガイドラインを紹介します。

8.4.1 レイアウトのガイドライン

TPS92205x ファミリの適切なレイアウト例を [セクション 8.4.2](#) に示します。

- 良好な電気的特性および熱特性を得るには、大きな PGND プレーンを作成することが重要です。
- パターンのインピーダンスを低減するには、IN と PGND のパターンができるだけ広くする必要があります。パターンが広いほど、優れた放熱性能が得られます。
- サーマルビアを使用すれば、上側の PGND プレーンを追加のプリント基板(PCB)層に接続し、放熱とグランド配線を行うことができます。
- 入力バイアスコンデンサ CIN は、IN および PGND ピンからできるだけ近い位置に配置する必要があります。
- LDO 出力電圧の安定を確保するため、VCC コンデンサは VCC ピンからできるだけ近い位置に配置する必要があります。
- 寄生インダクタンスを低減することにより過渡電圧スパイクを低減するためには、SW パターンをできるだけ短くする必要があります。また、SW パターンが短いと、放射ノイズと EMI も低減されます。
- デバイスの下をスイッチング電流が流れないようにしてください。
- CSN および CSP のパターン配線は、並列に配置し、できる限り短くして、高電圧のスイッチングパターンとグランドシールドから離して配置することをお勧めします。
- 発振およびシステムの不安定性を防ぐため、補償コンデンサは COMP ピンからできるだけ近い位置に配置する必要があります。

8.4.2 レイアウト例




図 8-25. 14 ピン VSON 上面レイアウト例




図 8-26. 12 ピン WSON 上面レイアウト例




図 8-27. 14 ピン SOT-23-TH 上面レイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

Changes from Revision A (September 2023) to Revision B (February 2025)	Page
• 概略回路図に RFLT を追加.....	1
• ピンの機能の説明で、VCC、FAULT、TEMP、FSET、COMP の表現を変更.....	4
• 0% および 100% アナログ調光に関するコメントを追加.....	15
• ハイブリッド調光モードの開始と終了についてのコメントを追加.....	15
• CC/CV モードの表現を変更し、遷移図に CV ヒステリシスウィンドウを追加.....	17
• 保護動作の表現を変更.....	19
• リファレンスデザイン回路図に RFLT を追加.....	21
• 他の外付け部品の選択の表現を変更.....	23
• リファレンス・ザイン回路図に RFLT を追加.....	26
• 他の外付け部品の選択の表現を変更.....	28

Changes from Revision * (June 2023) to Revision A (September 2023)	Page
• ドキュメントを「事前情報」から「量産データ」に更新.....	1

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS922052DMTR	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2052
TPS922052DMTR.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2052
TPS922052DRRR	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22052
TPS922052DRRR.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22052
TPS922052DYYR	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2052
TPS922052DYYR.A	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2052
TPS922053DMTR	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2053
TPS922053DMTR.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2053
TPS922053DRRR	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22053
TPS922053DRRR.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22053
TPS922053DYYR	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2053
TPS922053DYYR.A	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2053
TPS922054DMTR	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2054
TPS922054DMTR.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2054
TPS922054DRRR	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22054
TPS922054DRRR.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22054
TPS922054MDMTR	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	T204M
TPS922054MDMTR.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	T204M
TPS922055DMTR	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2055
TPS922055DMTR.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T2055
TPS922055DRRR	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22055
TPS922055DRRR.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T22055
TPS922055MDMTR	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	T205M
TPS922055MDMTR.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	T205M

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

(2) Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) RoHS values: Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



(5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS922052DMTR	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
TPS922052DRRR	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS922052DYYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TPS922053DMTR	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
TPS922053DRRR	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS922053DYYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TPS922054DMTR	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
TPS922054DRRR	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS922054MDMTR	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
TPS922055DMTR	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
TPS922055DRRR	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS922055MDMTR	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS922052DMTR	VSON	DMT	14	3000	367.0	367.0	35.0
TPS922052DRRR	WSON	DRR	12	3000	367.0	367.0	35.0
TPS922052DYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TPS922053DMTR	VSON	DMT	14	3000	367.0	367.0	35.0
TPS922053DRRR	WSON	DRR	12	3000	367.0	367.0	35.0
TPS922053DYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TPS922054DMTR	VSON	DMT	14	3000	367.0	367.0	35.0
TPS922054DRRR	WSON	DRR	12	3000	367.0	367.0	35.0
TPS922054MDMTR	VSON	DMT	14	3000	367.0	367.0	35.0
TPS922055DMTR	VSON	DMT	14	3000	367.0	367.0	35.0
TPS922055DRRR	WSON	DRR	12	3000	367.0	367.0	35.0
TPS922055MDMTR	VSON	DMT	14	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


DMT 14

VSON - 0.9 mm max height

3 x 4.5, 0.65 mm pitch


PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225088/A


DMT0014D



PACKAGE OUTLINE

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4229426/A 02/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

DMT0014D

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



4229426/A 02/2023

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DMT0014D

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 15
77.4% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4229426/A 02/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW


DRR 12

WSON - 0.8 mm max height

3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD


This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4223490/B


PACKAGE OUTLINE

DRR0012C



WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222932/A 05/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRR0012C

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4222932/A 05/2016

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRR0012C

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 13
81.7% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4222932/A 05/2016


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




4224643/D 07/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
 5. Reference JEDEC Registration MO-345, Variation AB



PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X




SOLDER MASK DETAILS

4224643/D 07/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 20X

4224643/D 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月