

TPS7H4011-SP および TPS7H4011-SEP 4.5V~14V 入力、 12A、耐放射線強化同期整流降圧コンバータ

1 特長

- 吸収線量 (TID) 特性評価済み
 - 放射線耐性保証 (RHA): 最大 100krad(Si)
- シングル イベント効果 (SEE) の特性
 - シングル イベント ラッチアップ (SEL)、シングル イベント バーンアウト (SEB)、シングル イベント ゲート ラプチャー (SEGR) の最大線エネルギー付与 (LET) = 75MeV-cm²/mg に対する耐性
 - シングル イベント機能割り込み (SEFI) およびシングル イベント過渡 (SET) の最大 LET = 75MeV-cm²/mg に対する耐性
- 4.5V~14V の入力電圧範囲
- 最大出力電流: 12A
- 高効率 (VIN = 12V、VOUT = 3.3V、f_{sw} = 500kHz 時の代表値)
 - 2A で 91% (CFP)、91% (プラスチック)
 - 9A で 87% (CFP)、88% (プラスチック)
 - 12A で 85% (CFP)、86% (プラスチック)
- HS 45mΩ(CFP)/31mΩ (プラスチック)、および LS 33mΩ(CFP)/27mΩ (プラスチック) MOSFET (12V での代表値) を内蔵
- 柔軟なスイッチング周波数オプション:
 - 100kHz~1MHz、高精度 (±15% 以上)、調整可能な内部発振器
 - 100kHz~1MHz の外部同期機能
 - SYNC ピンは、最大 4 個のデバイスを並列に配置し、90°の位相差で構成可能
- ライン、温度、放射線の全範囲にわたる 0.6V ±0.67% (CFP)、±0.83% (プラスチック) の電圧リファレンス
- 差動リモート センシング
- 電流制限を選択可能
- FAULT 入力ピンによる柔軟なフォルト管理
- プリバイアス出力への単調スタートアップ
- 調整可能な勾配補償とソフトスタート
- 調整可能な入力イネーブルとパワーグッド出力による電源シーケンシング
- 低電圧および過電圧用パワーグッド出力モニタ
- 反転昇降圧トポロジをサポート

- ASTM E595 に準拠したガス排出試験済みのプラスチックパッケージ
- 軍用温度範囲 (-55°C~125°C) を供給可能

2 アプリケーション

- 人工衛星のポイントオブロード電源
- 衛星用電源システム (EPS)
- 通信ペイロード
- レーダー画像処理ペイロード
- 放射線耐性強化電源

3 説明

TPS7H4011 は、14V、12A の同期整流降圧コンバータで、宇宙環境での使用に最適化されています。このピーク電流モードコンバータは、優れた過渡性能と部品点数の低減により、高効率を実現しています。

TPS7H4011 は電圧範囲が広いいため、12V または 5V レールから直接変換するポイントオブロードレギュレータとして使用できます。起動時の出力電圧ランプは、SS_TR ピンによって制御されます。EN および PWRGD ピンにより電源シーケンスが可能です。


このデバイスは、電流能力を高めるため、外部クロックなしで最大 4 つのデバイスを並列に構成できます。さらに、差動リモートセンシング、選択可能な電流制限、柔軟なフォルト入力ピン、構成可能な補償などの各種機能が搭載されています。

製品情報

部品番号 ⁽¹⁾	グレード	パッケージ ⁽²⁾
5962R2122101VXC	QMLV-RHA	30 ピン セラミック 7.84mm × 19.28mm 質量 = 2.27g
TPS7H4011HLB/EM	エンジニアリング サンプル	
5962R2122102PYE ⁽³⁾	QMLP-RHA	44 ピン プラスチック 6.10mm × 14.00mm 質量 = 218mg
TPS7H4011MDDWTSEP ⁽⁴⁾	SEP	

- (1) 詳細は、[デバイス オプション表](#)をご覧ください。
- (2) 寸法と質量の値は公称値です。
- (3) 製品プレビュー。
- (4) 事前情報





概略回路図

目次

1 特長	1	8.2 機能ブロック図	35
2 アプリケーション	1	8.3 機能説明	36
3 説明	1	8.4 デバイスの機能モード	58
4 デバイスのオプション表	4	9 アプリケーションと実装	59
5 ピン設定および機能	5	9.1 アプリケーション情報.....	59
6 仕様	8	9.2 代表的なアプリケーション.....	59
6.1 絶対最大定格.....	8	9.3 電源に関する推奨事項.....	68
6.2 ESD 定格.....	8	9.4 レイアウト.....	68
6.3 推奨動作条件.....	9	10 デバイスおよびドキュメントのサポート	70
6.4 熱に関する情報.....	9	10.1 ドキュメントのサポート.....	70
6.5 電気的特性.....	10	10.2 ドキュメントの更新通知を受け取る方法.....	70
6.6 電気的特性 - セラミック (CFP) パッケージ.....	14	10.3 サポート・リソース.....	70
6.7 電気的特性 - プラスチック (HTSSOP) パッケージ.....	16	10.4 商標.....	70
6.8 品質適合検査.....	18	10.5 静電気放電に関する注意事項.....	70
6.9 代表的特性.....	19	10.6 用語集.....	70
7 パラメータ測定情報	32	11 改訂履歴	71
8 詳細説明	35	12 メカニカル、パッケージ、および注文情報	72
8.1 概要.....	35	12.1 メカニカル データ.....	72

4 デバイスのオプション表

ジェネリック型番	放射線定格 ⁽¹⁾	グレード ⁽²⁾	パッケージ	発注用製品型番
TPS7H4011-SP	TID: 100 krad(Si) RLAT、 DSEE: 75 MeV-cm ² /mg まで耐 性あり	QMLV-RHA	30 ピン CFP HLB	5962R2122101VXC
		QMLP-RHA	44 ピン HTSSOP DDW	5962R2122102PYE ⁽⁵⁾
	なし	エンジニアリングモデル ⁽³⁾	30 ピン CFP HLB	TPS7H4011HLB/EM
TPS7H4011-SEP	TID: 50 krad(Si) RLAT、 DSEE: 43 MeV-cm ² /mg まで耐 性あり	宇宙向けに強化されたプ ラスチック	44 ピン HTSSOP DDW	TPS7H4011MDDWTSEP ⁽⁴⁾
SN0030HLB	該当なし	メカニカル「ダミー」パッケ ージ (ダイなし)	30 ピン CFP HLB	SN0030HLB

- (1) TID は総電離線量、DSEE は破壊的シングル イベント効果です。詳細については、関連する TID レポートおよび各製品の SEE レポートを参照してください。
- (2) 部品のグレードについて詳細は、[SLYB235](#) をご覧ください。
- (3) これらのユニットは、技術的な評価のみを目的としています。非標準のフローで処理されています (バーンインがない、25°Cでのテストしか行わないなど)。これらのユニットは、認定、量産、放射線テスト、航空での使用には適していません。部品は、温度または動作寿命全体にわたる性能を保証されていません。
- (4) 詳細情報。
- (5) 製品プレビュー。

5 ピン設定および機能




図 5-1. HLB パッケージ、30 ピン CFP
(上面図)




図 5-2. DDW パッケージ、44 ピン HTSSOP
(上面図)

表 5-1. ピンの機能

名称	ピン		I/O ⁽¹⁾	説明
	CFP (30)	HTSSOP (44)		
GND	1	1, 2	—	グラウンド。制御回路用のリターン。
EN	2	3	I	イネーブル。このピンを High に駆動するとデバイスがイネーブルになり、Low に駆動するとデバイスがディセーブルになります。VIN と GND の間の分圧抵抗を使用して、本デバイスのターンオンレベルを設定できます。
RT	3	4	I/O	RT と GND との間に抵抗を接続することで、コンバータのスイッチング周波数が設定されます。スイッチング周波数範囲は 100kHz～1MHz です。デバイスが外部クロックを使用するように構成されている場合、このピンはフローティングのままにするか、外部クロックが失われた際のバックアップ周波数を提供するために抵抗を使用することができます。
VIN	4	5	I	入力電圧。スイッチングレギュレータの制御回路用電源。PVIN と同じ電圧にする必要があるため、VIN を外部から PVIN に接続することを推奨します。
LDOCAP	5	6	O	リニアレギュレータの出力コンデンサピン。内部のリニアレギュレータ用に、このピンに 1μF コンデンサを配置する必要があります。出力電圧 AVDD は公称 5V です。このピンは、(データシートに明示的に許可され記載されている回路以外の) 追加の外部回路で負荷をかけないでください。
SYNCM	6	7	I	同期モードピン。このピンを GND に接続すると、RT でプログラムされた周波数と、SYNC1 と SYNC2 の出力同期信号でスイッチされます。このピンは未接続のままにして、RT で設定された周波数でのスイッチを入れ、SYNC1 と SYNC2 の出力信号を使わないようにします。このピンを AVDD (LDOCAP 出力) に接続すると、外部入力クロックを使用できます。追加情報については、セクション 8.3.7 を参照してください。

表 5-1. ピンの機能 (続き)

ピン			I/O ⁽¹⁾	説明
名称	CFP (30)	HTSSOP (44)		
SYNC1	7	8	I/O	同期ピン 1。このピンは、出力クロック同期ピン (他のデバイスを同期するため、またはデバイス監視の際に役立つため)、または外部クロックへの入力として使用されます。SYNC1 は、SYNDCM が接地されているとき、TPS7H4011 のスイッチング周波数と位相が同じであるクロック信号を出力します。SYNC1 は、SYNDCM が AVDD に接続されている場合に、本デバイスのスイッチング周波数を設定するための外部クロック入力です。SYNC1 は使用されません。SYNDCM の切断時は、フローティングのままにするか、グラウンドに接続します。追加情報については、 セクション 8.3.7 を参照してください。
SYNC2	8	9	I/O	同期ピン 2。このピンは、SYNC1 に外部クロックを使用する場合の出力クロック同期ピン (他のデバイスを同期するため、またはデバイス監視のため) またはデバイス設定ピンとして使用されます。SYNC2 は、SYNDCM が接地されているときに、クロック信号が TPS7H4011 のスイッチング周波数に対して 90 度の位相差を出力します。SYNC2 は、SYNC1 の入力クロックが AVDD に接続されている場合、TPS7H4011 のスイッチング周波数と同位相か、180 度位相がずれているかを決定します。SYNC2 が GND に接続されている場合、本デバイスは SYNC1 の入力周波数と 180 度位相差のあるスイッチングを行います。SYNC2 が AVDD (LDOCAP 出力) に接続されている場合、デバイスは SYNC1 の入力周波数と同位相でスイッチングを行います。SYNC2 は使用されません。SYNDCM の切断時は、フローティングのままにするか、グラウンドに接続します。追加情報については、 セクション 8.3.7 を参照してください。
PVIN	9 ~ 11	11 ~ 15	I	電力段の入力電圧。スイッチングレギュレータの出力段の電源。
PGND	12 ~ 15	16 ~ 22	—	電力段のグラウンド。ローサイドパワー MOSFET のリターン。PCB 上の GND に接続。
SW	16 ~ 21	23 ~ 34	O	スイッチングノードピン。スイッチノードの出力。SW と PGND の間にショットキーダイオードを接続することを推奨します。
PWRGD	22	36	O	パワーグッドピン。これはオープンドレインピンです。このピンは、VOUT (VOUT が 7V 未満であることを前提) または希望するロジックレベルにプルアップするために、プルアップ抵抗を使用してください。PWRGD は、出力電圧が設定値の ±5% (代表値) 以内にあるときにアサートされます。出力電圧が設定値の 8% (代表値) を超えている場合、またはフォルト状態 (サーマルシャットダウン、) 際に、PWRGD はデアサートされます。
フォルト	23	37	I	FAULT ピンこのピンにより、(過電圧または外部フォルト入力など) 柔軟なフォルト管理が可能です。このピンの立ち上がりスレッショルド 0.6V (代表値) を超えると、デバイスはスイッチングを停止します。このピンの立ち下がりスレッショルド 0.5V (代表値) が満たされると、デバイスは 31 サイクル (代表値) の遅延後にスイッチングを再開します。このピンは内部でプルダウンされており、未使用の場合はグラウンドに接続するか未接続のままにしてもかまいません。追加情報については、 セクション 8.3.5 を参照してください。
ILIM	24	38	I	電流制限ピン。このピンの電圧が AVDD (LDOCAP 出力) に対する割合により、FET ハイサイド電流制限に適用される 4 つの電流制限のうちどれが選択されるかが決定されます。18.3A (代表値) の電流制限の場合、このピンを AVDD に接続します。13.4A (代表値) の電流制限の場合、AVDD から GND に向けて $R_{ILIM_TOP} = 49.9k\Omega$ および $R_{ILIM_BOT} = 100k\Omega$ の分圧抵抗を使用してください (これにより ILIM は AVDD の約 66% に設定されます)。9A (代表値) の電流制限の場合、 $R_{ILIM_TOP} = 100k\Omega$ および $R_{ILIM_BOT} = 49.9k\Omega$ の分圧抵抗を使用してください (これにより ILIM は AVDD の約 33% に設定されます)。5.6A (代表値) の電流制限の場合、このピンを GND に接続してください。
RSC	25	39	I/O	スローブ補償ピン。RSC から GND に接続された抵抗によって、目的のスローブ補償が設定されます。
SS_TR	26	40	I/O	ソフトスタートおよびトラッキング。このピンと VSNS- の間に外付けコンデンサを接続することで、内部リファレンスの立ち上がり時間が遅くなります。この回路は、トラッキングとシーケンシングにも使用できます。
VSNS-	27	41	I	負電圧センス。差動センシングの場合は、このピンをリモートグラウンドに接続します。差動センシングが不要な場合は、このピンをローカルグラウンドに接続します。追加情報については、 セクション 8.3.3 を参照してください。
VSNS+	28	42	I	正電圧センス。これはフィードバックピンで、適切な分圧抵抗回路を選択することで、公称 0.6V に設定されます。追加情報については、 セクション 8.3.3 を参照してください。
COMP	29	43	I/O	補償ピン。これは、相互コンダクタンス (OTA) 誤差アンプの出力で、スイッチ電流コンパレータへの入力です。このピンに周波数補償を接続します。

表 5-1. ピンの機能 (続き)

ピン			I/O ⁽¹⁾	説明
名称	CFP (30)	HTSSOP (44)		
REFCAP	30	44	O	リファレンスコンデンサのピン。内部バンドギャップレファレンスには、470nF の外付けコンデンサが必要です。電圧 V_{BG} は 公称 1.2V です。このピンには外部回路を接続しないでください。
NC	該当なし	10, 35	—	接続なし。これらのピンは内部で電氣的に接続されていません。電荷の蓄積を防ぐため、これらのピンを GND に接続することを推奨しますが、これらのピンはオープンのままにすることも、GND と VIN の範囲の任意の電圧に接続することもできます。
サーマルパッド	31	45	—	GND に内部で接続されたサーマルパッド。放熱のため、大きなグランドプレーンに接続します。GND または PGND に電氣的に接続することを推奨しますが、必要に応じて電氣的に接続したままにすることもできます。
PGND パッド	32	該当なし	—	電源グランドパッド。このパッドは、ローサイドパワー MOSFET から PGND への低電気抵抗経路を提供するために使用されます。PGND ピンに接続する必要があります。
SW パッド	33	該当なし	O	スイッチ ノード。このパッドは、スイッチング電流を流すための低電気抵抗経路を提供するために使用されます。SW ピンに接続する必要があります。
金属製ふた	ふた	該当なし	—	GND に内部接続します。

(1) I = 入力、O = 出力、I/O = 入力または出力、— = その他

6 仕様

6.1 絶対最大定格

動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
入力電圧	VIN, PVIN	-0.3	16	V
	EN, FAULT, ILIM, PWRGD, SYNC1, SYNC2, SYNCM	-0.3	7.5	
	VSNS+, VSNS-	-0.3	3.6	
出力電圧	SW	-1	16	V
	SW (80ns 過渡応答)	-3	20	
	LDOCAP	-0.3	7.5	
	RSC, COMP, RT, SS_TR	-0.3	3.6	
	REFCAP	-0.3	1.9	
Vdiff	(GND から露出サーマルパッド)	-0.2	0.2	V
ソース電流	SW		電流制限	A
	PVIN		電流制限	
	PGND		電流制限	
	RT	-100	100	
シンク電流	SW		電流制限	A
	PGND		電流制限	
	COMP	-200	200	μA
	PWRGD	-0.1	5	mA
動作時接合部温度		-55	150	°C
保管温度、T _{stg}		-65	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

6.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±1000
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	±500

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
入力電圧	VIN, PVIN ⁽¹⁾	4.5		14	V
	EN, FAULT, ILIM, PWRGD, SYNCM	0		7	
	SYNC1, SYNC2 ⁽²⁾	0		5.3	
		0		VIN	
	VSNS+	0	0.6	1	
VSNS-	-0.1		0.1		
出力電圧	SW	0		14	V
	RSC, COMP, RT	0		3.3	
	SS_TR	0	0.6	1	
出力電流	SW _(avg)	0		12	A
	RT	-100		100	μA
入力電流	COMP	-200		200	μA
	PWRGD	0		2	mA
動作時接合部温度	T _J	-55		125	°C

- (1) Vin は、同時に PVIN とスタートアップと等しい必要があります。通常、これは、それらと同じ電圧レールに接続することで達成されます。
- (2) SYNC1 と SYNC2 の最大入力電圧は、VIN と 5.3V の低い方に設定する必要があります。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS7H4011-SP	TPS7H4011-SP, -SEP	単位
		CFP HLB	DDW (HTSSOP)	
		30 ピン	44 ピン	
R _{θJA}	接合部から周囲への熱抵抗	21.5	21.1	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	4.3	8.8	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	0.33	0.6	°C/W
R _{θJB}	接合部から基板への熱抵抗	6.3	4.4	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	1.2	0.1	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	6.1	4.4	°C/W

- (1) 従来および最新の熱測定基準の詳細については、アプリケーションレポート『半導体および IC パッケージの熱評価基準』(SPRA953) を参照してください。

6.5 電気的特性

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{in} = V_{in}$ 、 $VSNS- = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。

パラメータ		テスト条件	サブグループ ②	最小値	標準値	最大値	単位	
電源と電流								
V_{UVLOR_PVIN}	PVIN 内部 UVLO 立ち上がりスレッシュホールド		1, 2, 3	3.2	3.4	3.6	V	
$V_{UVLOHYST_PVIN}$	PVIN 内部 UVLO ヒステリシス		1, 2, 3	425	450	500	mV	
V_{UVLOR_VIN}	VIN 内部 UVLO 立ち上がりスレッシュホールド		1, 2, 3	3.4	3.6	3.8	V	
$V_{UVLOHYST_VIN}$	VIN 内部 UVLO ヒステリシス		1, 2, 3	140	155	170	mV	
I_{SHDN_VIN}	VIN のシャットダウン時消費電流	$V_{EN} = 0V$	VIN = 4.5 V	1, 2, 3	2	2.9	mA	
			VIN = 14 V	1, 2, 3	2	3		
I_{SHDN_PVIN}	PVIN のシャットダウン時消費電流	$V_{EN} = 0V$	PVIN = 4.5V	1, 2, 3	2.6	3.5	mA	
			PVIN = 14 V	1, 2, 3	3.5	4.7		
I_{Q_VIN}	VIN 入力動作静止電流 (スイッチングなし)	$V_{EN} = 7V$ 、 $V_{SENSE} = 1V$ ⁽³⁾	1, 2, 3		2.6	5	mA	
イネーブルと故障								
$V_{EN(rising)}$	イネーブル立ち上がりスレッシュホールド (ターンオン)		1, 2, 3	0.555	0.61	0.655	V	
$V_{EN(falling)}$	イネーブル立ち下がりスレッシュホールド (ターンオフ)		1, 2, 3	0.455	0.51	0.554		
$t_{EN(delay)}$	イネーブル伝搬遅延	EN High から SW High, SS ピンがオープン	1, 2, 3		52	100	μs	
$I_{EN(LKG)}$	イネーブル入力リーク電流	$V_{EN} = 7V$	1, 2, 3		2	100	nA	
$V_{FAULT(rising)}$	FAULT スレッシュホールド立ち上がり (ターンオフ)		1, 2, 3	0.555	0.6	0.635	V	
$V_{FAULT(falling)}$	FAULT スレッシュホールド立ち下がり (ターンオン)		1, 2, 3	0.455	0.5	0.535		
$V_{FAULT(HYS)}$	FAULT ヒステリシス電圧		1, 2, 3	90	100	110	mV	
$I_{FAULT(LKG)}$	フォルト入力リーク電流	$V_{FAULT} = 7V$	1, 2, 3		3	5	μA	
$t_{FAULT(min)}$	FAULT 最小パルス幅	図 7-1 参照	9, 10, 11	0.4		1.4	μs	
$t_{FAULT(delay)}$	フォルト遅延時間	図 7-1 参照	9, 10, 11	26	31	44	$(1/f_{sw}) s$	
電圧リファレンスおよびリモートセンシング								
V_{BG}	バンドギャップ電圧 (REFCAP ピンでの電圧)	$C_{REFCAP} = 470nF$	1, 2, 3	1.184	1.2	1.222	V	
$I_{VSNS+(LKG)}$	VSNS+ 入力リーク電流	$VSNS+ = 0.6V$	1, 2, 3		10	30	nA	
I_{VSNS-}	VSNS- 出力電流		1, 2, 3	8	10	12	μA	
エラー アンプ								
V_{IO}	エラー アンプ入力オフセット電圧	$V_{SENSE} = 0.6V$ ⁽³⁾	1, 2, 3	-2.9		2.9	mV	
g_{mEA}	エラー アンプの相互コンダクタンス	$-10\mu A < I_{COMP} < 10\mu A$ 、 $V_{COMP} = 1V$	$T_A = -55^\circ C$	11	1400	2050	2700	μS
			$T_A = 25^\circ C$	9	1200	1650	2100	
			$T_A = 125^\circ C$	10	1000	1250	1500	
EA_{DC}	エラーアンプの DC ゲイン	$V_{SENSE} = 0.6V$ ⁽³⁾			11500		V/V	
EA_{ISRC}	エラーアンプソース	$V_{COMP} = 1V$ 、100mV 入力オーバードライブ	1, 2, 3	90	125	200	μA	
EA_{ISNK}	エラーアンプのシンク			90	125	200		
EA_{Ro}	エラー アンプ出力抵抗				7		M Ω	
EA_{BW}	エラーアンプの帯域幅				9		MHz	
過電流保護								

6.5 電気的特性 (続き)

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PVIN = VIN$ 、 $VSNS- = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。

パラメータ		テスト条件	サブグループ ⁽²⁾	最小値	標準値	最大値	単位
$I_{OC_LS(sink)}$	ローサイドスイッチの吸い込み過電流スレッショルド	$T_A = -55^\circ C$	3	1.6	2.3	3.6	A
		$T_A = 25^\circ C$	1	1.5	2.2	3.3	
		$T_A = 125^\circ C$	2	1.4	2	2.8	
$I_{LIM(kg)}$	ILIM の入力リーク電流	ILIM = 7 V	1, 2, 3		2	100	nA
COMP _{SHDN}	COMP シャットダウン電圧		1, 2, 3	1.7	1.9	2.1	V
$t_{COMP(delay)}$	COMP シャットダウン遅延				30		μs

6.5 電気的特性 (続き)

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{in} = V_{in}$ 、 $VSNS- = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。

パラメータ		テスト条件		サブグループ ⁽²⁾	最小値	標準値	最大値	単位		
ソフト スタートおよびトランッキング										
t_{SS}	ソフト スタート時間	V_{SS_TR} 10%~90%、 $VSNS- = GND$ 、 $V_{OUT(set)} = 3.3V$	$C_{SS} = 5.6nF$	9, 10, 11	1.5			ms		
			$C_{SS} = 22nF$	9, 10, 11	4.7	5.8	7.3			
			$C_{SS} = 100nF$	9, 10, 11	24.7					
$R_{SS(discharge)}$	ソフトスタート放電プルダウン抵抗			1, 2, 3	200	442	700	Ω		
$SS_{startup}$	スタートアップ前の SS 上の最大電圧 ⁽⁴⁾				20			mV		
スロープ補償										
SC	18.3A (代表値) の電流制限におけるスロープ補償	$f_{SW} = 100kHz$ 、 $ILIM = AVDD$	$R_{SC} = 1.1M\Omega$		-0.7			A/ μs		
			$f_{SW} = 500kHz$ 、 $ILIM = AVDD$	$R_{SC} = 80.6k\Omega$		-8.8				
				$R_{SC} = 196k\Omega$		-4.2				
			$f_{SW} = 1000kHz$ 、 $ILIM = AVDD$	$R_{SC} = 1.1M\Omega$		-1.2				
				$R_{SC} = 80.6k\Omega$		-10.5				
				$R_{SC} = 196k\Omega$		-5.1				
SC	13.4A (代表値) の電流制限におけるスロープ補償	$f_{SW} = 500kHz$ 、 $R_{ILIM_TOP} = 49.9k\Omega$ 、 $R_{ILIM_BOT} = 100k\Omega$	$R_{SC} = 196k\Omega$		-3.2			A/ μs		
			9A (代表値) の電流制限におけるスロープ補償	$R_{SC} = 196k\Omega$		-2.4			A/ μs	
				5.6A (代表値) の電流制限におけるスロープ補償	$R_{SC} = 196k\Omega$		-1.8			A/ μs
最小オン時間とデッドタイム										
$t_{on(min)}$	最小オン時間	V_{IN} の 50%~50%、 $I_{SW} = 2A$	$V_{IN} = 4.5V$	9, 10, 11	210	235			ns	
			$V_{IN} = 5V$	9, 10, 11	213	250				
			$V_{IN} = 12V$	9, 10, 11	199	250				
			$V_{IN} = 14V$	9, 10, 11	199	250				
$t_{off(min)}$	最小オフ時間	$I_{SW} = 2A$			306			ns		
t_{dead}	デッドタイム				70			ns		
スイッチング周波数および同期										
f_{SW}	RT にプログラムされたスイッチング周波数	$R_{RT} = 511k\Omega$		4, 5, 6	90	100	120		kHz	
			$R_{RT} = 90.9k\Omega$	4, 5, 6	450	500	550			
			$R_{RT} = 40.2k\Omega$	$V_{IN} = 4.5V$	4, 5, 6	850	1000	1150		
				$5 \leq V_{IN} \leq 14$	4, 5, 6	870	1000	1170		
t_{SYNC_R}	SYNC1, SYNC2 出力の Low から High への立ち上がり時間 (10%~90%)	SYNCM = GND, Cloud = 25pF、 図 7-3 を参照		9, 10, 11	10			21	ns	
t_{SYNC_F}	SYNC1, SYNC2 出力の High から Low への立ち下がり時間 (90%~10%)	SYNCM = GND, Cloud = 25pF、 図 7-3 を参照		9, 10, 11	10			21	ns	
$SYNC_{PH_2_1}$	SYNC2 から SYNC1 への立ち上がりエッジの位相シフト	SYNCM = GND、図 7-4 を参照		9, 10, 11	82	90	98		°	

6.5 電気的特性 (続き)

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{IN} = V_{IN}$ 、 $VSNS- = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。

パラメータ		テスト条件		サブグループ ⁽²⁾	最小値	標準値	最大値	単位
t_{SYNC_D}	SYNC1 から SW への遅延	非反転 SYNC1 入力 (SYNC2 = AVDD、 SYNCM = AVDD)、 <input checked="" type="checkbox"/> 7-5 を参照	VIN = 4.5V	9, 10, 11	140	225	350	ns
			$5V \leq V_{IN} \leq 14V$	9, 10, 11	120	210	270	
			VIN = 12V、 IOUT = 12A			224		
		反転 SYNC1 入力 (SYNC2 = GND、 SYNCM = AVDD)、 <input checked="" type="checkbox"/> 7-6 を参照	VIN = 4.5 V	9, 10, 11	150	256	390	ns
			$5V \leq V_{IN} \leq 14V$	9, 10, 11	140	240	300	
			VIN = 12V、 IOUT = 12A			246		
		SYNC1 出力 (SYNCM = GND)、 <input checked="" type="checkbox"/> 7-7 を参照	VIN = 4.5V	9, 10, 11	110	180	280	ns
			$5V \leq V_{IN} \leq 14V$	9, 10, 11	90	175	250	
			VIN = 12V、 IOUT = 12A			184		
$V_{SYNC(OH)}$	SYNC1、SYNC2 出力 High	SYNCM = GND、 $I_{OH} = 2mA$	$4.5V \leq V_{IN} \leq 5V$	1, 2, 3	VIN-0.3			V
$V_{SYNC(OL)}$	SYNC1、SYNC2 出力 Low	SYNCM = GND、 $I_{OL} = 2mA$	VIN > 5V	1, 2, 3	4.5	5	5.2	V
$V_{SYNC(IH)}$	SYNC1 入力 High スレッショルド	SYNCM = AVDD						1.7
$V_{SYNC(IL)}$	SYNC1 入力 Low スレッショルド	SYNCM = AVDD						V
f_{SYNC}	SYNC1 入力周波数範囲	SYNCM = AVDD			100		1000	kHz
D_{SYNC}	SYNC1 入力デューティサイクル範囲	SYNCM = AVDD、外部クロックのデューティサイクル			40%		60%	
$t_{CLK_E_I}$	外部クロックから内部クロックまでの検出時間	SYNCM = AVDD、RT を実装済み		9, 10, 11		2	5	$(1/f_{sw})$ s
$t_{CLK_I_E}$	内部クロックから外部クロックへの検出時間	SYNCM = AVDD、RT を実装済み		9, 10, 11		1	2	$(1/f_{sw})$ s
パワーグッドとサーマルシャットダウン								
$PWRGD_{LOW_F\%}$	PWRGD 立ち下がりスレッショルド (フォルト)、Low	PWRGD のスレッショルド (V_{REF} の割合として $V_{SENSE}^{(3)}$)、 $VSNS- = 0V$	VSENSE 立ち下がり	1, 2, 3	90%	92%	95%	
$PWRGD_{LOW_R\%}$	PWRGD 立ち上がりスレッショルド (良好)、Low		VSENSE 立ち上がり	1, 2, 3	93%	95%	98%	
$PWRGD_{HIGH_R\%}$	PWRGD 立ち上がりスレッショルド (フォルト)、High		VSENSE 立ち上がり	1, 2, 3	106%	108%	112%	
$PWRGD_{HIGH_F\%}$	PWRGD 立ち下がりスレッショルド (良好)、High		VSENSE 立ち下がり	1, 2, 3	103%	105%	109%	
$I_{PWRGD(LKG)}$	出力 High リーク	$V_{SENSE} = V_{REF}$ 、 $V_{PWRGD} = 7V$		1, 2, 3		50	500	nA
$V_{PWRGD(OL)}$	パワーグッド出力 Low	$I_{PWRGD(SINK)} = 0mA \sim 2mA$		1, 2, 3		250	300	mV
$V_{IN_MIN_PWRGD}$	有効な PWRGD 出力の最小 VIN	V_{PWRGD} が $100\mu A$ で $0.5V$ 以下のときに測定		1, 2, 3		1	2	V
$T_{SD(enter)}$	サーマルシャットダウン入口温度					170		°C
$T_{SD(exit)}$	サーマルシャットダウン出口温度					135		
$T_{SD(HYS)}$	サーマルシャットダウンヒステリシス					35		

- (1) QML RHA デバイスの詳細については 5962R21221 SMD を、SEP デバイスの詳細については VID を参照してください。
- (2) サブグループは QML 部品に適用されます。サブグループの定義については、品質適合性検査表を参照してください。
- (3) $V_{SENSE} = (VSNS+) - (VSNS-)$
- (4) 適切なソフトスタート機能を確保するため、SS の電圧が $S_{startup}$ を下回るまで、本デバイスはスタートアップを開始しません。

6.6 電気的特性 - セラミック (CFP) パッケージ

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{IN} = V_{IN}$ 、 $VSNS = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。

パラメータ		テスト条件	サブグループ ア ⁽²⁾	最小値	標準値	最大値	単位	
電圧リファレンスおよびリモートセンシング								
V_{REF}	内部電圧リファレンス (エラーアンプ V_{IO} を含む)	(3) 参照	$T_A = -55^\circ C$	3	0.595	0.598	0.603	V
			$T_A = 25^\circ C$	1	0.596	0.6	0.603	
			$T_A = 125^\circ C$	2	0.596	0.599	0.603	
$V_{REF(internal)}$	内部電圧リファレンス (エラーアンプを含まない)	$V_{REF(internal)} = V_{SS_TR} - VSNS$	1, 2, 3	0.593	0.6	0.606	V	
エラー アンプ								
g_{mps}	電力段の相互コンダクタンス、 18.3A (代表値) の電流制限	$I_{OUT} = 12A$ 、 $ILIM = AVDD$	$T_A = -55^\circ C$	3	14.4	19.4	24.8	S
			$T_A = 25^\circ C$	1	15.2	20.4	26.1	
			$T_A = 125^\circ C$	2	16	21	27	
g_{mps}	電力段の相互コンダクタンス、 13.4A (代表値) の電流制限	$I_{OUT} = 9A$ 、 $R_{ILIM_TOP} = 49.9k\Omega$ 、 $R_{ILIM_BOT} = 100k\Omega$	$T_A = -55^\circ C$	3	9.3	13.3	17	S
			$T_A = 25^\circ C$	1	9.6	13.8	17.5	
			$T_A = 125^\circ C$	2	9.7	14	18.1	
g_{mps}	電力段の相互コンダクタンス、 18.3A (代表値) の電流制限	$V_{COMP} = 0.6V$ 、 $ILIM = AVDD$	1, 2, 3	17.8	22.4	28.3	S	
g_{mps}	電力段の相互コンダクタンス、 13.4A (代表値) の電流制限	$V_{COMP} = 0.65V$ 、 $R_{ILIM_TOP} = 49.9k\Omega$ 、 $R_{ILIM_BOT} = 100k\Omega$	1, 2, 3	12.8	16.1	20.6	S	
g_{mps}	電力段の相互コンダクタンス、 9A (代表値) の電流制限	$V_{COMP} = 0.7V$ 、 $R_{ILIM_TOP} = 100k\Omega$ 、 $R_{ILIM_BOT} = 49.9k\Omega$	1, 2, 3	8	11	15.5	S	
g_{mps}	電力段の相互コンダクタンス、 5.6A (代表値) の電流制限	$V_{COMP} = 0.75V$ 、 $ILIM = GND$	1, 2, 3	4.6	7.2	9.2	S	
過電流保護								
I_{OC_HS1}	ハイサイドスイッチの電流制限値 スレッシュホールド 1 ⁽⁴⁾	$R_{SHORT} = 100m\Omega$	$ILIM = GND$	1, 2, 3		5.6	7.5	A
			$R_{ILIM_T} = 100k\Omega$ 、 $R_{ILIM_B} = 49.9k\Omega$	1, 2, 3		9	11.9	
			$R_{ILIM_T} = 49.9k\Omega$ 、 $R_{ILIM_B} = 100k\Omega$	1, 2, 3		13.4	17.8	
			$ILIM = AVDD$	1, 2, 3		18.3	24.9	
I_{OC_HS2}	ハイサイドスイッチの電流制限値 スレッシュホールド 2	$V_{IN} = 12V$ 、 $R_{SHORT} \approx 4m\Omega$	$ILIM = GND$			6.6		A
			$R_{ILIM_T} = 100k\Omega$ 、 $R_{ILIM_B} = 49.9k\Omega$			11.1		
			$R_{ILIM_T} = 49.9k\Omega$ 、 $R_{ILIM_B} = 100k\Omega$			17		
			$ILIM = AVDD$			23.9		
MOSFET								
$R_{DS_ON_HS}$	$I_{HS} = 12A$ ⁽⁵⁾ 時の ハイサイドスイッチ抵抗	$PV_{IN} = V_{IN} = 4.5V$	$T_A = -55^\circ C$	3		38	53	mΩ
			$T_A = 25^\circ C$	1		50	61	
			$T_A = 125^\circ C$	2		64	79	
		$PV_{IN} = V_{IN} = 5V$	$T_A = -55^\circ C$	3		36	50	
			$T_A = 25^\circ C$	1		48	60	
			$T_A = 125^\circ C$	2		62	73	
		$PV_{IN} = V_{IN} = 12V$	$T_A = -55^\circ C$	3		34	45	
			$T_A = 25^\circ C$	1		45	53	
			$T_A = 125^\circ C$	2		59	67	
		$PV_{IN} = V_{IN} = 14V$	$T_A = -55^\circ C$	3		34	45	
			$T_A = 25^\circ C$	1		45	53	
			$T_A = 125^\circ C$	2		59	67	

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{in} = V_{in}$ 、 $VSNS = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。

パラメータ		テスト条件		サブグループ ⁽²⁾	最小値	標準値	最大値	単位
R _{DS_ON_LS}	I _{LS} = 12A ⁽⁵⁾ 時の ローサイドスイッチ抵抗	PVIN = VIN = 4.5V	T _A = -55°C	3			25 40	mΩ
			T _A = 25°C	1		35 51		
			T _A = 125°C	2		51 61		
		PVIN = VIN = 5V	T _A = -55°C	3		23 35		
			T _A = 25°C	1		33 45		
			T _A = 125°C	2		48 56		
		PVIN = VIN = 12V	T _A = -55°C	3		23 32		
			T _A = 25°C	1		33 42		
			T _A = 125°C	2		47 55		
		PVIN = VIN = 14V	T _A = -55°C	3		23 32		
			T _A = 25°C	1		33 42		
			T _A = 125°C	2		47 55		

- (1) QML RHA デバイスの詳細については 5962R21221 SMD を、SEP デバイスの詳細については VID を参照してください。
- (2) サブグループは QML 部品に適用されます。サブグループの定義については、品質適合性検査表を参照してください。
- (3) 出力電圧を設定するには、この V_{REF} の値を使用します。図 7-2 に示すように、非スイッチング構成で測定。
- (4) 詳細については、セクション 8.3.9.1.1 を参照してください。
- (5) リード長が約 3mm のピンで測定。

6.7 電気的特性 - プラスチック (HTSSOP) パッケージ

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{in} = V_{in}$ 、 $VSNS = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。プラスチック部品は非公式情報であり、仕様は変更される可能性があることにご注意ください。

パラメータ		テスト条件	サブグループ 番号 ⁽²⁾	最小値	標準値	最大値	単位	
電圧リファレンスおよびリモートセンシング								
V_{REF}	内部電圧リファレンス (エラーアンプ V_{IO} を含む)	(3) 参照	$T_A = -55^\circ C$	3	0.595	0.598	0.603	V
			$T_A = 25^\circ C$	1	0.596	0.6	0.603	
			$T_A = 125^\circ C$	2	0.597	0.599	0.605	
$V_{REF(internal)}$	内部電圧リファレンス (エラーアンプを含まない)	$V_{REF(internal)} = V_{SS_TR} - VSNS-$	1, 2, 3	0.593	0.6	0.607	V	
エラー アンプ								
g_{mps}	電力段の相互コンダクタンス、 17.5A (代表値) の電流制限	$I_{OUT} = 12A$ 、 $ILIM = AVDD$	$T_A = -55^\circ C$	3	14.4	19.4	24.8	S
			$T_A = 25^\circ C$	1	15.2	20.1	26.1	
			$T_A = 125^\circ C$	2	15.7	20.2	26.7	
g_{mps}	電力段の相互コンダクタンス、 12.8A (代表値) の電流制限	$I_{OUT} = 9A$ 、 $R_{ILIM_TOP} = 49.9k\Omega$ 、 $R_{ILIM_BOT} = 100k\Omega$	$T_A = -55^\circ C$	3	9.3	13.3	17	S
			$T_A = 25^\circ C$	1	9.5	13.5	17.5	
			$T_A = 125^\circ C$	2	9	13.2	17.7	
g_{mps}	電力段の相互コンダクタンス、 17.5A (代表値) の電流制限	$V_{COMP} = 0.6V$ 、 $ILIM = AVDD$	1, 2, 3	17.8	22.4	28.3	S	
g_{mps}	電力段の相互コンダクタンス、 12.8A (代表値) の電流制限	$V_{COMP} = 0.65V$ 、 $R_{ILIM_TOP} = 49.9k\Omega$ 、 $R_{ILIM_BOT} = 100k\Omega$	1, 2, 3	12.8	16.1	20.6	S	
g_{mps}	電力段の相互コンダクタンス、 9A (代表値) の電流制限	$V_{COMP} = 0.7V$ 、 $R_{ILIM_TOP} = 100k\Omega$ 、 $R_{ILIM_BOT} = 49.9k\Omega$	1, 2, 3	8	11	15.5	S	
g_{mps}	電力段の相互コンダクタンス、 5.6A (代表値) の電流制限	$V_{COMP} = 0.75V$ 、 $ILIM = GND$	1, 2, 3	4.6	7.2	9.2	S	
過電流保護								
I_{OC_HS1}	ハイサイドスイッチの電流制限値 スレッシュホールド 1 ⁽⁴⁾	$R_{SHORT} = 100m\Omega$	$ILIM = GND$	1, 2, 3		5.3	7.4	A
			$R_{ILIM_T} = 100k\Omega$ 、 $R_{ILIM_B} = 49.9k\Omega$	1, 2, 3		8.6	11.7	
			$R_{ILIM_T} = 49.9k\Omega$ 、 $R_{ILIM_B} = 100k\Omega$	1, 2, 3		12.8	17.5	
			$ILIM = AVDD$	1, 2, 3		17.5	24.3	
I_{OC_HS2}	ハイサイドスイッチの電流制限値 スレッシュホールド 2	$V_{IN} = 12V$ 、 $R_{SHORT} \approx 4m\Omega$	$ILIM = GND$			6.6	A	
			$R_{ILIM_T} = 100k\Omega$ 、 $R_{ILIM_B} = 49.9k\Omega$			11.1		
			$R_{ILIM_T} = 49.9k\Omega$ 、 $R_{ILIM_B} = 100k\Omega$			17		
			$ILIM = AVDD$			23.9		
MOSFET								
$R_{DS_ON_HS}$	$I_{HS} = 12A$ 時の ハイサイドスイッチ抵抗	$PV_{in} = V_{in} = 4.5V$	$T_A = -55^\circ C$	3		29	44	m Ω
			$T_A = 25^\circ C$	1		37	50	
			$T_A = 125^\circ C$	2		47	65	
		$PV_{in} = V_{in} = 5V$	$T_A = -55^\circ C$	3		27	39	
			$T_A = 25^\circ C$	1		35	47	
			$T_A = 125^\circ C$	2		44	58	
		$PV_{in} = V_{in} = 12V$	$T_A = -55^\circ C$	3		24	35	
			$T_A = 25^\circ C$	1		31	43	
			$T_A = 125^\circ C$	2		39	53	
		$PV_{in} = V_{in} = 14V$	$T_A = -55^\circ C$	3		24	35	
			$T_A = 25^\circ C$	1		31	43	
			$T_A = 125^\circ C$	2		39	53	

特に記述のない限り、 $4.5V \leq V_{in} \leq 14V$ 、 $PV_{in} = V_{in}$ 、 $VSNS = 0V$ 、開ループ構成、 $I_{OUT} = 0A$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$) にわたる仕様。QML RHA および SEP デバイス⁽¹⁾ においてサブグループ番号がある場合は、 $T_A = 25^\circ C$ における RLAT も含まれます。プラスチック部品は非公式情報であり、仕様は変更される可能性があることにご注意ください。

パラメータ		テスト条件		サブグループ ⁽²⁾	最小値	標準値	最大値	単位	
R _{Ds_ON_LS}	I _{LS} = 12A 時の ローサイドスイッチ抵抗	PVIN = VIN = 4.5V	T _A = -55°C	3			20	33	mΩ
			T _A = 25°C	1			28	41	
			T _A = 125°C	2			41	52	
		PVIN = VIN = 5V	T _A = -55°C	3			20	31	
			T _A = 25°C	1			27	39	
			T _A = 125°C	2			39	49	
		PVIN = VIN = 12V	T _A = -55°C	3			19	28	
			T _A = 25°C	1			27	36	
			T _A = 125°C	2			38	48	
		PVIN = VIN = 14V	T _A = -55°C	3			19	28	
			T _A = 25°C	1			27	36	
			T _A = 125°C	2			38	48	

- (1) QML RHA デバイスの詳細については 5962R21221 SMD を、SEP デバイスの詳細については VID を参照してください。
- (2) サブグループは QML 部品に適用されます。サブグループの定義については、品質適合性検査表を参照してください。
- (3) 出力電圧を設定するには、この V_{REF} の値を使用します。図 7-2 に示すように、非スイッチング構成で測定。
- (4) 詳細については、セクション 8.3.9.1.1 を参照してください。


6.8 品質適合検査

MIL-STD-883、方法 5005 - グループ A

サブグループ	説明	温度 (°C)
1	静的テスト	25
2	静的テスト	125
3	静的テスト	-55
4	動的テスト	25
5	動的テスト	125
6	動的テスト	-55
7	機能テスト	25
8A	機能テスト	125
8B	機能テスト	-55
9	スイッチング テスト	25
10	スイッチング テスト	125
11	スイッチング テスト	-55


6.9 代表的特性

30 ピン CFP (HLB) パッケージ、 $V_{IN} = P_{VIN}$ 、 $V_{IN} = 12V$ 、 $C_{SS} = 22nF$ 、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、 $T_A = 25^\circ C$ (特に記述のない限り)。




$L_{OUT} = 15\mu H$ 、破線はプラスチックパッケージ (HTSSOP)

図 6-1. V_{OUT} 全体での効率と負荷との関係
($V_{IN} = 5V$ 、 $100kHz$)




A. $L_{OUT} = 15\mu H$ 、破線はプラスチックパッケージ (HTSSOP)

図 6-2. V_{OUT} 全体での効率と負荷との関係
($V_{IN} = 12V$ 、 $100kHz$)



$L_{OUT} = 2.2\mu H$ 、破線はプラスチックパッケージ (HTSSOP)

図 6-3. V_{OUT} 全体での効率と負荷との関係
($V_{IN} = 5V$ 、 $500kHz$)




$L_{OUT} = 2.2\mu H$ 、破線はプラスチックパッケージ (HTSSOP)

図 6-4. V_{OUT} 全体での効率と負荷との関係
($V_{IN} = 12V$ 、 $500kHz$)


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。




L_{OUT} = 1μH、破線はプラスチックパッケージ (HTSSOP)

図 6-5. V_{OUT} 全体での効率と負荷との関係
 (VIN = 5V、1MHz)




L_{OUT} = 1μH、破線はプラスチックパッケージ (HTSSOP)

図 6-6. V_{OUT} 全体での効率と負荷との関係
 (VIN = 12V、1MHz)




L_{OUT} = 15μH、破線はプラスチックパッケージ (HTSSOP)

図 6-7. 温度全体に対する効率と負荷との関係
 (100kHz、VIN = 5V、V_{OUT} = 2.5V)




L_{OUT} = 15μH、破線はプラスチックパッケージ (HTSSOP)

図 6-8. 温度全体に対する効率と負荷との関係
 (100kHz、VIN = 5V、V_{OUT} = 1.8V)



L_{OUT} = 15μH、破線はプラスチックパッケージ (HTSSOP)

図 6-9. 温度全体に対する効率と負荷との関係
 (100kHz、VIN = 5V、V_{OUT} = 1.1V)




L_{OUT} = 15μH、破線はプラスチックパッケージ (HTSSOP)

図 6-10. 温度全体に対する効率と負荷との関係
 (100kHz、VIN = 12V、V_{OUT} = 5V)


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。




L_{OUT} = 15μH、破線はプラスチックパッケージ (HTSSOP)

図 6-11. 温度に対する効率と負荷との関係 (100kHz、VIN = 12V、VOUT = 3.3V)




L_{OUT} = 15μH、破線はプラスチックパッケージ (HTSSOP)

図 6-12. 温度全体に対する効率と負荷との関係 (100kHz、VIN = 12V、VOUT = 1.8V)




L_{OUT} = 2.2μH、破線はプラスチックパッケージ (HTSSOP)

図 6-13. 温度全体に対する効率と負荷との関係 (500kHz、VIN = 5V、VOUT = 2.5V)




L_{OUT} = 2.2μH、破線はプラスチックパッケージ (HTSSOP)

図 6-14. 温度全体に対する効率と負荷との関係 (500kHz、VIN = 5V、VOUT = 1.8V)



L_{OUT} = 2.2μH、破線はプラスチックパッケージ (HTSSOP)

図 6-15. 温度全体に対する効率と負荷との関係 (500kHz、VIN = 5V、VOUT = 1.1V)









L_{OUT} = 2.2μH、破線はプラスチックパッケージ (HTSSOP)

図 6-16. 温度全体に対する効率と負荷との関係 (500kHz、VIN = 12V、VOUT = 5V)


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。




6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、CSS = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、TA = 25°C (特に記述のない限り)。




L_{OUT} = 3.3μH

図 6-23. 温度全体に対する低電流効率と負荷との関係 (500kHz、VIN=12V、VOUT =5V)




L_{OUT} = 3.3μH

図 6-24. 温度全体に対する低電流効率と負荷との関係 (500kHz、VIN=12V、VOUT =2.5V)



L_{OUT} = 3.3μH

図 6-25. 温度全体に対する低電流効率と負荷との関係 (500kHz、VIN=5V、VOUT =1.8V)



V_{EN} = 0V

図 6-26. VIN シャットダウン電流と温度との関係

6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、 $V_{IN} = P_{VIN}$ 、 $V_{IN} = 12V$ 、 $C_{SS} = 22nF$ 、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、 $T_A = 25^\circ C$ (特に記述のない限り)。




図 6-27. P_{VIN} シャットダウン電流と温度との関係




図 6-28. V_{IN} 静止電流 (非スイッチング時) と温度との関係




図 6-29. FAULT リーク電流と温度との関係




図 6-30. V_{SNS+} リーク電流と温度との関係




図 6-31. V_{REF} と入力電圧との関係





図 6-32. 500kHz での V_{SENSE} と出力電流との関係


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、 $V_{IN} = P_{VIN}$ 、 $V_{IN} = 12V$ 、 $C_{SS} = 22nF$ 、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、 $T_A = 25^\circ C$ (特に記述のない限り)。




$L_{OUT} = 1\mu H$ 、 $V_{SENSE} = (VSNS+) - (VSNS-)$ 、
SS10P4-M3/87A ショットキーダイオードを活用時

図 6-33. 1MHz での VSENSE と出力電流との関係




$L_{OUT} = 2.2\mu H$ 、 $V_{SENSE} = (VSNS+) - (VSNS-)$ 、
SS10P4-M3/87A ショットキーダイオードを活用時

図 6-34. 500kHz での VSENSE と温度との関係



$V_{COMP} = 1V$

図 6-35. エラーアンプの相互コンダクタンス (g_{mEA}) と温度との関係




$V_{COMP} = 0.6V$ 、 $ILIM = AVDD$

図 6-36. 電力段の相互コンダクタンス (g_{mPS}) と温度との関係
($I_{OC_HS1} = 18.3A$)


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。




V_{COMP} = 0.65V、R_{ILIM_TOP} = 49.9kΩ、R_{ILIM_BOT} = 100kΩ

図 6-37. 電力段の相互コンダクタンス (g_{mps}) と温度との関係 (I_{OC_HS1} = 13.4A)




V_{COMP} = 0.7V、R_{ILIM_TOP} = 100kΩ、R_{ILIM_BOT} = 49.9kΩ

図 6-38. 電力段の相互コンダクタンス (g_{mps}) と温度との関係 (I_{OC_HS1} = 9A)



V_{COMP} = 0.75V、ILIM = GND

図 6-39. 電力段の相互コンダクタンス (g_{mps}) と温度との関係 (I_{OC_HS1} = 5.6A)




R_{SHORT} = 100mΩ

図 6-40. ハイサイド電流制限スレッシュヨルド 1 (I_{OC_HS1}) と温度との関係

6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。



R_{SHORT} ≈ 4mΩ

図 6-41. ハイサイド電流制限スレッショルド 2 (I_{OC_HS2}) と温度との関係






図 6-42. ローサイドシンク電流制限スレッショルド (I_{OC_LS(sink)}) と温度との関係



R_{SC} = 1.1MΩ、ILIM = AVDD

図 6-43. スロープ補償と温度との関係 (100kHz 時)




R_{SC} = 196kΩ、ILIM = AVDD

図 6-44. スロープ補償と温度との関係 (500kHz 時)


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。




R_{SC} = 196kΩ, ILIM = AVDD

図 6-45. スロープ補償と温度との関係 (1MHz 時)




R_{RT} = 511kΩ

図 6-46. スイッチング周波数と入力電圧との関係




R_{RT} = 511kΩ

図 6-47. スイッチング周波数と温度との関係




SYNC2 = AVDD, SYNCM = AVDD

図 6-48. SYNC1 から SW への遅延 (非反転入力) と入力電圧との関係



SYNC2 = AVDD, SYNCM = AVDD

図 6-49. SYNC1 から SW への遅延 (非反転入力) と出力電流との関係




SYNC2 = GND, SYNCM = AVDD

図 6-50. SYNC1 から SW への遅延 (反転入力) と入力電圧との関係


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、CSS = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、TA = 25°C (特に記述のない限り)。




SYNC2 = GND, SYNCM = AVDD

図 6-51. SYNC1 から SW への遅延 (反転入力) と出力電流との関係




SYNCM = GND

図 6-52. SYNC1 から SW への遅延 (出力) と入力電圧との関係




SYNCM = GND

図 6-53. SYNC1 から SW への遅延 (出力) と出力電流との関係




VIN の 10%~90%、ISW = 2A

図 6-54. 最小オン時間と入力電圧との関係



VIN の 50%~50%、ISW = 2A

図 6-55. 最小オン時間と温度との関係




CSS = 22nF

図 6-56. ソフトスタート時間と温度との関係


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、VIN = PVIN、VIN = 12V、C_{SS} = 22nF、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、T_A = 25°C (特に記述のない限り)。



VSENSE = V_{REF}, V_{PWRGD} = 7V

図 6-57. パワーグッドリーク電流と温度との関係



I_{PWRGD (SINK)} ≤ 2mA

図 6-58. パワーグッド出力 Low と温度との関係




図 6-59. ハイサイド FET 抵抗と電流との関係






図 6-60. ローサイド FET 抵抗と電流との関係



I_{HS} = 12A

図 6-61. ハイサイド FET 抵抗と温度との関係




I_{LS} = 12A

図 6-62. ローサイド FET 抵抗と温度との関係


6.9 代表的特性 (続き)

30 ピン CFP (HLB) パッケージ、 $V_{IN} = P_{VIN}$ 、 $V_{IN} = 12V$ 、 $C_{SS} = 22nF$ 、Kemet MPXV1D2213L シリーズインダクタ、効率テスト用、 $T_A = 25^\circ C$ (特に記述のない限り)。




スルーレート = $225A/\mu s$ 、 $V_{OUT} = 3.3V$ 、 $f_{SW} = 500kHz$ 、 $C_{OUT} = 1013\mu F$

図 6-63. 負荷ステップ : 0.6A~10.5A



スルーレート = $450A/\mu s$ 、 $V_{OUT} = 3.3V$ 、 $f_{SW} = 500kHz$ 、 $C_{OUT} = 1013\mu F$


図 6-64. 負荷ステップ : 10.6A~0.6A



$I_{OUT} = 0A$ 、 $V_{OUT(set)} = 3.3V$ 、 $f_{SW} = 500kHz$ 、 $C_{OUT} = 1013\mu F$


図 6-65. スタートアップ

7 パラメータ測定情報



- A. FAULT 波形は、本デバイスがフォルトモードに移行するまで増加するデューティサイクル付き入力信号です (SS_TR が 0.55 V に低下したときに判断されます)。
- B. $t_1, t_2 < t_{FAULT}(\text{min})$
- C. $t_3 \geq t_{FAULT}(\text{min})$

図 7-1. FAULT の最小パルス幅と遅延期間



- A. $V_{REF} = V_{COMP} - VSNS-$: この正確なリファレンス電圧の値には、エラーアンプのオフセット V_{IO} が含まれます。この値を使用して出力電圧を設定します。

図 7-2. 基準電圧測定




図 7-3. SYNCx 立ち上がりおよび立ち下がり時間




図 7-4. SYNC2 から SYNC1 への立ち上がりエッジの位相シフト




図 7-5. SYNC1 から SW への遅延：非反転同期




図 7-6. SYNC1 から SW への遅延：反転同期





図 7-7. SYNC1 から SW への遅延：SYNC1 出力

8 詳細説明

8.1 概要

TPS7H4011 デバイスは、14V、12A の同期整流降圧型 (バック) コンバータで、ハイサイド用の PMOS、ローサイド用の NMOS、2 つの MOSFET が内蔵されています。ライン過渡および負荷過渡時に性能を向上させるには、外部周波数補償機能も簡素化できる一定周波数のピーク電流モード制御をデバイスに実装します。スイッチング周波数の範囲が広い (100kHz~1MHz) ため、出力フィルタ部品の選択時に、効率とサイズを最適化できます。MOSFET を内蔵しており、最大 12A の連続出力電流で高効率の電源を設計できます。MOSFET は、デューティサイクルが低いアプリケーションに対して効率を最適化するようにサイズが設定されています。

8.2 機能ブロック図



A. V_{REF} は、バンドギャップ電圧から得られた公称 0.6V のリファレンスです。セクション 8.3.2 を参照してください。

8.3 機能説明

8.3.1 VIN および電源 VIN ピン (VIN および PVIN)

VIN ピンは、内部制御回路に電力を供給します。PVIN ピンと PVIN パッドは、内部のハイサイド FET に入力電圧を供給します。両者のピンは、4.5V ~ 14V の入力電圧範囲で動作します。これらのピンは同じ公称電圧である必要があり、同時にパワーアップとパワーダウンが必要です。一般に、これは同じ電圧源から供給することで達成されます。

VIN と PVIN の両方に、個別の UVLO (低電圧誤動作防止) の立ち上がりスレッシュホールドである V_{UVLOR_VIN} と V_{UVLOR_PVIN} があります。これにより、最小電圧に達するまで、本デバイスの内部回路が既知のオフ状態を維持することができます。さらに、VIN と PVIN にはそれぞれ個別の UVLO 立ち下がりスレッシュホールドである V_{UVLOF_VIN} と V_{UVLOF_PVIN} があります。電圧が低下してこれらの値に達すると、デバイスはオフになります。

セクション 8.3.4 で説明したように、EN ピンに接続された分圧器を使用して、実効デバイス UVLO を構成できます。

8.3.2 電圧リファレンス

デバイスは、内部の公称 1.2V バンドギャップリファレンス電圧 V_{BG} を生成します。これは、定常状態動作時に REFCAP ピンに印加される電圧です。適切な電氣的動作のために、またデバイスの堅牢なセット性能を確保するために、REFCAP ピンでグラウンドとの間に 470nF のコンデンサが必要です。このバンドギャップ電圧を使用して、エラーアンプの公称 0.6V のリファレンス電圧 $V_{REF(internal)}$ を生成します。

誤差増幅器に供給される基準電圧を使用して、出力電圧を設定します。ただし、エラーアンプには固有のオフセット V_{IO} が存在し、全体的な精度誤差に寄与します。したがって、出力電圧の設定に実際に使用される電圧は $V_{REF(internal)} + V_{IO}$ です。この合成値は V_{REF} と定義され、出力電圧を設定するための正確な値として設計されています。 V_{REF} は、「電氣的特性」で、ライン、温度、TID の全範囲にわたって規定されています。 V_{REF} は開ループ構成で測定されるため、スイッチング周波数や負荷が V_{REF} に与える影響は仕様に含まれていません。電流とスイッチング周波数が出力検知電圧に及ぼす影響が最小限であることを示す代表的なグラフ図 6-32 および図 6-33 を参照してください。出力電圧の精度の計算の詳細については、セクション 9.2.2.8 を参照してください。

8.3.3 リモートセンシングと VOUT の設定

TPS7H4011 は VSNS+ および VSNS- ピンを備えており、差動リモートセンシングを可能にします。したがって、誤差アンプの実効電圧は $(VSNS+) - (VSNS-)$ (単純化のため VSENSE と定義) です。図 8-1 に示すように、これは高電流や大きな寄生抵抗 (青で表示) の可能性がある FPGA を電源供給する際に特に有用です。R_{parasitic1} は、FPGA に電力を供給する高電流入力電圧パスの寄生抵抗を表します。これは、負荷ポイントから帰還分圧抵抗の上部までのセンスラインを使用することで補償されます。R_{parasitic2} は、高電流のグランドパスの寄生抵抗を表します。これは、ローカルグランドと VSNS- ピンの間にセンスラインを接続することで実現されます。一部の FPGA には、この目的で使用できるセンスラインがあります。センスラインがない場合は、VSNS ピンを FPGA のグランドピン自体の近くに接続できます。




図 8-1. FPGA リモートセンスの例

図 8-2 に、リモートセンシングの一般化された事例を示します。




図 8-2. リモートセンスの図

定常状態の動作では、 V_{SENSE} は基準電圧 V_{REF} (0.6V 代表値) と等しくなります。 $VSNS+$ の分圧抵抗を適切に設定し、 $VSNS-$ をリモートグラウンドに接続することで、式 1 を使用して、負荷の両端の出力電圧値 V_{LOAD} を設定できます。1% 以下の公差の抵抗器を推奨します。最初は R_{FB_TOP} に 10k Ω を設定し、式 1 を使用して R_{FB_BOT} を計算します。軽負荷時の効率を向上させるには、より大きな値の抵抗の使用を検討します。値が大きすぎると、レギュレータがノイズや電圧誤差の影響を受けやすくなります。

$$R_{FB_BOT} = \frac{V_{REF}}{V_{OUT(set)} - V_{REF}} \times R_{FB_TOP} \quad (1)$$

ここで、

- $V_{REF} = 0.6V$ (代表値)
- $V_{OUT(set)} =$ 電圧設定ポイント。これは負荷の両端にレギュレートされた電圧です

差動センシング機能を使用する場合、 $VSNS-$ をリモートグラウンドに接続し、リモートグラウンドの電圧によって、エラーアンプに対する非反転入力のリファレンス電圧がそれに対応する量 ($V_{EA+} = V_{REF} + PGND_{REMOTE}$) でオフセットされます。エラーアンプでのこのオフセットにより、異なる出力 V_{OUT_LOCAL} がコマンドになります。この出力電圧により、負荷自体 V_{LOAD} の両端で、プログラミングされた電圧が確実に観測されます。したがって、 V_{LOAD} を目的の値にレギュレートするには、 V_{OUT_LOCAL} がより高くなる可能性があることに注意する必要があります。

差動センシングが不要な場合は、VSNS を GND に接続します。その後、V_{REF} はエラーアンプの非反転入力に現れます。この設定での動作は標準の非差動帰還と同じです。したがって、R_{parasitic2} ではなく、R_{parasitic1} のみが考慮されません。

VSNS+ は、最小のリーク電流である高インピーダンス入力です。正常に動作させるため、VSNS は約 10μA の小さなバイアス電流を出力します。したがって、この電流では、R_{parasitic_VSNS-} と R_{parasitic2} の両端の電圧降下が小さくなります。この電圧降下は VSNS ピンに誤差項も少なくなります。これらの寄生抵抗が最小化されている場合、誤差項は一般に無視できるほど小さくなります。

このリモートセンシングアーキテクチャは、±100mV のリモートグラウンドとローカルグラウンドの間のオフセットを検出することができます。したがって、PGND_{LOCAL} と PGND_{REMOTE} の差は 100mV 未満にする必要があります。

8.3.3.1 最小出力電圧

すべての電流モード制御降圧コンバータと同様に、設定可能な最小出力電圧も存在します。まず、出力電圧を内部電圧リファレンスである 0.6V (代表値) よりも低くできません。また、最小オン時間 t_{on(min)} によって最小出力電圧が制限されます。t_{on(min)} は 250ns (最大値) と規定されています。詳細については、「電气的特性」をご覧ください。最小出力電圧は、式 2 で概算できます。

$$V_{OUT(min)} \approx V_{IN} \times t_{ON(min)} \times f_{SW} \quad (2)$$

この式では、

- V_{OUT(min)} は可能な最小出力電圧です
- V_{IN} はアプリケーションの入力電圧
- t_{on(min)} は最小オン時間であり、最悪の場合の計算には、t_{on(min)} の最大値を使用してください
- f_{SW} はスイッチング周波数であり、最悪の場合の計算には可能な限り最大の f_{SW} を使用してください

表 8-1 に、t_{on(min)} = 250ns と仮定した f_{SW} および V_{IN} の値について計算された最小出力電圧を示します。

表 8-1. 計算された最小出力電圧

f _{sw}	V _{IN}	V _{OUT(min)}
100kHz	5V	0.6V ⁽¹⁾
	12V	0.6V ⁽¹⁾
	14V	0.6V ⁽¹⁾
500kHz	5V	0.625V
	12V	1.5V
	14V	1.75V
1MHz	5V	1.25V
	12V	3V
	14V	3.5V

- (1) 計算値はより小さくなりますが、最小値は V_{REF} 自体に制限されており、通常は 0.6V です。

8.3.3.2 最大出力電圧

TPS7H4011 には、最小オフ時間 $t_{off(min)}$ により、最大出力電圧があります。この最小オフ時間は、一部の降圧レギュレータのような内部チャージポンプによるものではありません。代わりに、最小オフ時間はスイッチングノイズを保証し、内部回路の動作によって過度のデューティサイクルジッタが引き起こされないようにすることです。最大出力電圧は、式 2 で概算できます。

$$V_{OUT(max)} \approx V_{IN} \times (1 - t_{OFF(min)} \times f_{SW}) \quad (3)$$

この式では、

- $V_{OUT(max)}$ は実現可能な出力電圧の最大値
- V_{IN} はアプリケーションの入力電圧
- $t_{off(min)}$ は最小オフ時間
- f_{SW} はスイッチング周波数

表 8-2 は、 $t_{off(min)} = 306\text{ns}$ とした場合の f_{SW} および V_{IN} の選択値に対する最大出力電圧の計算値を示しています。

表 8-2. 計算された最大出力電圧

f_{sw}	V_{IN}	$V_{OUT(max)}$
100kHz	5V	4.85V
	12V	11.63V
	14V	13.57V
500kHz	5V	4.24V
	12V	10.16V
	14V	11.86V
1MHz	5V	3.47V
	12V	8.33V
	14V	9.72V

8.3.4 イネーブル

イネーブルピンが Low になると、デバイスはシャットダウンモードに移行し、出力電圧のレギュレーションは行われません。通常、 V_{IN} と GND の間に外付け分圧抵抗を使用して EN を供給します。式 4 に示すように、目的のプリセット入力電圧に達したときにデバイスをオンにするよう、抵抗のサイズを適切に設定できます。これを使用して、 V_{IN} ピンおよび PV_{IN} ピンに印加されるデフォルトの内部 UVLO 電圧を補完する、調整可能な UVLO を作成できます。

$$R_{EN_BOT} = \frac{V_{EN(rising)}}{V_{IN(rising)} - V_{EN(rising)}} \times R_{EN_TOP} \quad (4)$$

ここで、

- $V_{IN(rising)}$ = EN が High になる V_{IN} 値
- $V_{EN(rising)} = 0.61\text{V (typ)}$
- R_{EN_TOP} = V_{IN} から EN への帰還抵抗
- R_{EN_BOT} = EN から GND への帰還抵抗

EN ピンには 100mV (typ) のヒステリシスがあります。したがって、式 5 を使用して $V_{IN(falling)}$ 電圧を計算できます。

$$V_{IN(falling)} = V_{EN(falling)} \times \frac{R_{EN_TOP} + R_{EN_BOT}}{R_{EN_BOT}} \quad (5)$$

ここで、

- $V_{IN(falling)}$ = EN が Low になり、TPS7H4011 がオフになる V_{IN} 値
- $V_{EN(falling)}$ = 0.51V (typ)

または、EN ピンをマイクロコントローラまたは FPGA から直接駆動することもできます。イネーブルピンの電圧スレッシュホールドは低いため、1.1、1.8、2.5、3.3V のロジックレベルに対応できます。

8.3.5 フォルト入力 (FAULT)

フォルト管理を支援するため、入力用 FAULT ピンが用意されています。印加された電圧が $V_{FAULT(rising)}$ (通常 0.6V) を $t_{FAULT(min)}$ (最大 1.4 μ s) より長い時間超えると、デバイスはスイッチングを停止します。FAULT ピンの電圧が $V_{FAULT(falling)}$ (通常 0.5V) を下回るまで、デバイスはこのフォルト状態に維持されます。フォルト状態が解消されると、TPS7H4011 は $t_{FAULT(delay)}$ 秒間 (通常、31 スwitching 周期) を待機します。この遅延により、システムはフォルトをクリアしてから、ソフトスタートによるレギュレーションを再開するまでの時間を確保できます。

図 8-3 は、FAULT ピンが外部で High に駆動される例を示しています。これは、システムのマイコンまたはモニタから使用できます。




図 8-3. FAULT ピンの波形は外部信号です

図 8-4 は、監視対象の電圧 (VIN または VOUT など) から分圧抵抗によって FAULT が駆動される例を示しています。分圧抵抗回路を適切に選択することで、電圧値に達したときに FAULT がトリガされます。このため、FAULT ピンは OVP (過電圧保護) を提供するように設定することができます。




図 8-4. 外付け分圧抵抗による FAULT ピンの波形

8.3.6 パワーグッド (PWRGD)

PWRGD ピンはオープンドレイン出力であり、出力電圧が適切な範囲に達するとアサートされます。PWRGD ピンは、抵抗を介して VOUT、またはデバイスの推奨動作条件内で別の電圧レベルにプルアップできます。PWRGD が吸い込む最大電流が、推奨動作条件の最大値である 2mA を下回るように、抵抗値を選定してください。通常は、10kΩ のプルアップ抵抗で十分です。より大きな抵抗値を使用することで電力損失を最小限に抑えることができますが、プルアップが弱くなるため、スイッチングノイズが PWRGD 信号に結合する可能性があります。

VOUT がプログラムされた値の一定の割合内にあると、PWRGD がアサートまたはデアサートされます。これは、VSENSE (VSENSE = VSNS+ - VSNS-) の電圧を ($V_{REF} + VSNS-$) と比較することで達成できます。これにより、差動リモートセンシングを使用するかどうかに関係なく、同じパワーグッドレベルを使用できます。差動リモートセンシングを使用しない場合 (つまり、VSNS- = GND)、VSNS+ の電圧が V_{REF} と比較されるように簡素化しています。

たとえば、VSENSE が最終値の PWRGD_{LOW_R%} (通常 95%) に達すると、PWRGD がアサートされます。VSENSE が PWRGD_{LOW_F%} (通常 92%) を下回ると、PWRGD がデアサートされます。各波形については、図 8-5 を参照してください。




図 8-5. パワーグッドの LOW スレッシュホールド

VOUT で過電圧事象が発生すると、パワーグッドにもスレッシュホールドがあります。たとえば、VSENSE が最終値の PWRGD_{HIGH_R%} (通常 108%) に達すると、PWRGD がデアサートされます。VSENSE が PWRGD_{HIGH_F%} (通常 105%) を下回ると、PWRGD がアサートされます。各波形については、図 8-6 を参照してください。




図 8-6. パワーグッドの HIGH スレッシュホールド

PWRGD は、VIN 入力電圧が 2V を上回っているが、電流シンク能力が低い場合に定義された状態になります。VIN が 4.5V に達すると、PWRGD は最大の電流シンク能力になります。「電気的特性」の VIN_{MIN_PWRGD} を参照してください。

上記の PWRGD の説明に加えて、次のようにレギュレーションが停止するその他の条件では、PWRGD はデアサートされます。

- VIN または PVIN が UVLO 状態
- デバイスがサーマルシャットダウン中
- デバイスの EN ピンがデアサート状態
- デバイスの FAULT ピンがアサート状態
- COMPx ピンが COMP_{SHDN} スレッシュホールド (1.9V 代表値) に到達

8.3.7 可変スイッチング周波数と同期

プログラマブル内部クロックと外部同期クロックの両方を使用できるように、複数のクロックモードオプションがあります。これにより、デバイスをシステムクロックに同期させたり、セカンダリの TPS7H4011 デバイスをプライマリ TPS7H4011 デバイスと同期させたりできます。すべてのモードを表 8-3 に一覧しています。

表 8-3. クロック モード

モード	クロックの入力構成			クロック	
	SYNCM INPUT	SYNC2 INPUT	RT	SYNC1 INPUT/ OUTPUT	SYNC2 OUTPUT
内部クロック:出力同期あり	SYNCM = GND	該当なし	RT と GND の間に抵抗	出力 f _{sw} 同位相	出力 f _{sw} 90 度 位相差
内部クロック:出力同期なし	SYNCM = Float			出力なし	出力なし
外部クロック:反転同期、デフォルト f _{sw}	SYNCM = AVDD	SYNC2 = GND	RT と GND の間に抵抗	入力 f _{sw} 180 度 位相差	該当なし
外部クロック:反転同期、デフォルト f _{sw} なし			浮動	入力 f _{sw} 180 度 位相差	該当なし
外部クロック:非反転同期、デフォルト f _{sw}		SYNC2 = AVDD	RT と GND の間に抵抗	入力 f _{sw} 同位相	該当なし
外部クロック:非反転同期、デフォルト f _{sw} なし			浮動	入力 f _{sw} 同位相	該当なし

8.3.7.1 内部クロック モード

TPS7H4011 は、MODE ピン SYNCM が GND に接続されているか、フローティングのままになっている場合、内部クロックモードに構成されます。内部クロックモード (内部発振器モードとも呼ばれます) では、RT ピンと GND の間に抵抗を接続することで、デバイスのスイッチング周波数 f_{sw} を設定します。公称スイッチング周波数は、RT 抵抗値に応じて 100kHz～1MHz の範囲で調整できます。この値は、式 6 を使用して計算できます。図 8-7 に、RT 抵抗の値と、設定可能なスイッチング周波数範囲との関係曲線を示します。SYNCM が GND に接続されている場合、スイッチング周波数と位相の違うクロックは SYNC1 に出力され、位相のずれが 90° のクロックは SYNC2 に出力されます。これは、セクション 8.3.7.3 に示すように、追加のデバイスのシステム監視や同期に使用できます。この機能を使用しない場合は、SYNCM ピンをフローティングにしてください (内部的に中間電位に設定されます)。その場合、SYNC1 および SYNC2 ピンは信号を出力しません。

$$RT = 86,090 \times f_{sw}^{-1.104} \tag{6}$$

ここで、

- RT (kΩ)
- f_{sw} in kHz




図 8-7. 公称 RT 対スイッチング周波数

8.3.7.2 外部クロックモード

TPS7H4011 は、モードピン SYNCM が AVDD に接続されている (AVDD は LDOCAP ピンの出力電圧) 場合、外部クロックモードに設定されます。このモードでは、SYNC1 にクロックが入力され、TPS7H4011 のスイッチングは SYNC1 入力に同期します。SYNC1 の極性は SYNC2 によって設定されます。SYNC2 = AVDD の場合、TPS7H4011 デバイスは SYNC1 と位相を切り替えます。SYNC2 = GND の場合、TPS7H4011 デバイスは SYNC1 によって 180 度の位相差があります。

外部クロックモードでは、スイッチング周波数を RT と GND の間の抵抗でプログラムする必要がないため、RT はフローティングのままにできます。ただし、入力クロックが利用できない場合 (TPS7H4011 デバイスにクロックが供給される前やクロック障害時など)、デフォルトのスイッチング周波数にフォールバックする必要がある場合、RT と GND の間に抵抗を設定する必要があります (セクション 8.3.7.1 を参照)。このモードに RT が挿入され、 $t_{CLK_E_I}$ (通常 2 クロックサイクル) の間に外部クロック信号が検出されない場合、TPS7H4011 は内部クロックに遷移します。これは、図 8-8 に示すとおりです。外部クロックが再度供給されると、本クロックは $t_{CLK_I_E}$ (通常 1 クロックサイクル) で外部クロックに戻ります。これは、図 8-9 に示すとおりです。この設定を使用する場合、内部クロック周波数を外部クロック周波数と同じ公称値にプログラムします。




図 8-8. 外部から内部へのクロック遷移




図 8-9. 内部クロックから外部クロックへの遷移

外部クロックは、発振器、FPGA、または他の適切なデバイスから供給することができます。または、内部発振器モードに設定された別の TPS7H4011 デバイスによって外部クロックを供給することもできます。この設定の詳細については、[セクション 8.3.7.3](#) を参照してください。

8.3.7.3 プライマリとセカンダリの同期

プライマリ-セカンダリデバイスの同期は、プライマリデバイスを内部クロックモードで、1~3 台のセカンダリデバイスを外部同期モードで使用するシステムレベルの構成です。したがって、この構成では、最小の電圧リップルで電流出力の増加を得るために、直交形式 (互いに 90 度の位相差) で最大 4 台のデバイスを並列接続することができます。

プライマリデバイスは、 $\text{SYNCM} = \text{GND}$ に設定し、[セクション 8.3.7.1](#) で説明されているように、RT ピンを使用してプログラムされる目的の周波数を内部発振器モードに構成します。セカンダリデバイスは、 $\text{SYNCM} = \text{AVDD}$ を設定することで構成されます。そのため、プライマリ SYNC1 および SYNC2 の出力クロック信号を、セカンダリデバイスの SYNC2 状態と組み合わせることで、2、3、または 4 台のデバイスを並列接続できます。この構成では、2 台のデバイスを位相差 180 度にプログラムするか、または 4 台のデバイスに位相差が 90 度にプログラムできます (3 台のデバイスは、2 台のデバイスペアの位相が 90 度、1 台のデバイスペアの位相が 180 度ずれる構成になります)。

[図 8-10](#) は、プライマリデバイスの SYNC1 と SYNC2 の出力を示しています。SYNC1 から SW までの遅延 (t_{SYNC_D}) は表示されません。セカンダリデバイスがすべて同じ入出力遅延を持つため、プライマリデバイスと同期している場合、この遅延は一般に重要ではありません。




図 8-10. プライマリデバイスでの SYNC1 および SYNC2 出力 (SYNC1 から SW までの遅延は表示なし)

SYNC1 および SYNC2 出力がセカンダリデバイスに接続され、適切な同期を提供します。図 8-11 は、4 台のデバイスを並列接続した構成と波形を示しています。




図 8-11. 4 台のデバイスによる並列動作

図 8-12 は、3 台のデバイスを並列接続した構成と波形を示しています。




図 8-12. 3 台のデバイスによる並列動作

図 8-13 は、2 台のデバイスを並列接続した構成と波形を示しています。




図 8-13. 2 台のデバイスによる並列動作

図 8-14 は、2 台のデバイスを並列に接続した概略回路図を示しています。青色の信号をまとめて接続し、並列動作を実現します。追加情報については、[セクション 9.2.4](#) を参照してください。




図 8-14. 概略並列回路図

8.3.8 電源オン動作

VSENSE が SS_TR ピンの電圧よりも高い場合、デバイスはスタートアップ中にパルススキップモード (ヒステリシスモード) に入ります。この期間中、VSENSE が SS_TR の電圧を再度下回るまで、ハイサイドスイッチはオフのままであり、ローサイドスイッチはオンのままです。これは、最小オン時間でサポートされる電圧よりも低い出力電圧が必要なためです。

したがって、瞬間的な出力パルスは目的の電圧よりも高いまたは低いことがあります。この動作は、高い帯域幅の高周波や、VIN と VOUT の比が高い場合に明らかです。最小オンパルスが最小制御可能オン時間よりも大きい場合、パルススキップ動作は通常、起動時に観察されません。

8.3.8.1 ソフトスタート (SS_TR)

内部基準電圧 $V_{REF(internal)}$ の上昇を遅くするため、SS_TR ピンにコンデンサを接続します。スタートアップ時にリファレンス電圧上昇を遅くすることで、出力電圧のスルーレートを制御できます。これは、過剰な突入電流を防止するために役立ちます。

SS_TR 電圧がその値の 10% から 90% まで上昇するまでのソフトスタート時間の測定値については、「電気的特性」に記載しています。一般に、22nF 以上のセラミック C_{SS} コンデンサを推奨しますが、より高速のスタートアップが必要な場合は、5.6nF までの値も使用可能です。さらに、式 7 は任意のコンデンサ値に対するスタートアップ式の近似値を得るために使用できます。

$$t_{SS} = 0.25 \times C_{SS} \quad (7)$$

ここで、

- t_{SS} (ms 単位)
- C_{SS} (nF 単位)

SS_TR ピンは、RC 充電回路曲線の値に従うことに注意してください。したがって、出力電圧は同様の曲線に従います。

以下の状況のいずれかが発生すると、SS_TR ピンが内部 $R_{SS_TR(discharge)}$ プルダウン抵抗 (通常 442Ω) を経由して放電されます。

- 入力 UVLO がトリガされる
- EN ピンが $V_{EN(falling)}$ (代表値 0.51V) を下回る
- FAULT ピンが $V_{FAULT(rising)}$ (代表値 0.6V) を上回る
- COMPx ピンが $COMP_{SHDN}$ スレッシュホールド (1.9V 代表値) に到達
- サーマルシャットダウンイベントが発生する

SS_TR ピンが放電された場合、適切なソフトスタート動作を確保するため、デバイスは $SS_{startup}$ (通常 20mV) を下回るまで再起動できません。

8.3.8.2 プリバイアス出力への安全なスタートアップ

このデバイスは、ローサイド MOSFET がプリバイアス出力を連続的に放電するのを防止します。

8.3.8.3 トラッキングおよびシーケンシング

SS_TR、EN、PWRGD ピンを使用して、多くの一般的な電源シーケンス方法を実装できます。

図 8-15 に示されてシーケンシャル方式は、2 つの TPS7H4011 デバイスを使用しています。最初のデバイスの PWRGD ピンが 2 番目のデバイスの EN ピンに結合され、1 次電源がレギュレーションに達した後に 2 次電源がイネーブルになります。最初のデバイスと 2 番目のデバイスのシーケンシングとの間にさらに遅延が必要な場合は、オプションの C_{PWRGD} コンデンサも PWRGD に内蔵することができます。そのため、パワーグッドプルアップ抵抗と使用されるコンデンサの値に基づいて RC 遅延が発生します。




図 8-15. シーケンシャル起動シーケンス

2 つのデバイスの SS_TR ピンを互いに接続することでレシオメトリックシーケンシングを実装する方法を、図 8-16 に示します。レギュレータの出力が上昇し、同時にレギュレーションに達します。SS_TR は本デバイスの内部電圧リファレンスであるため、この設定では SS_TR 電圧が 2 つの部分の平均値に達する傾向があることに注意します。これにより、各デバイスの出力に電圧誤差が余計に発生します。これは、制御ループに使用される高精度の V_{REF} では、独自の SS_TR で動作している場合にのみ、各デバイスのエラーアンプのオフセットが考慮されているためです。




図 8-16. レシオメトリック起動シーケンス

8.3.9 保護モード

以下のセクションでは、保護モードについて詳しく説明します。

- 過電流保護: [セクション 8.3.9.1](#)
 - ハイサイド 1 過電流保護 (HS1): [セクション 8.3.9.1.1](#)
 - ハイサイド 2 過電流保護 (HS2): [セクション 8.3.9.1.2](#)
 - COMP シャットダウン: [セクション 8.3.9.1.3](#)
 - ローサイド過電流シンク保護: [セクション 8.3.9.1.4](#)
- 出力過電圧保護 (OVP): [セクション 8.3.9.2](#)
- サーマル シャットダウン: [セクション 8.3.9.3](#)

8.3.9.1 過電流保護

TPS7H4011 デバイスは、複数の過電流保護メカニズムを採用しています。このデバイスは、主にハイサイド MOSFET でサイクル毎に電流を制限することで、過電流状態から保護されます。この電流制限はハイサイド 1 過電流保護 (HS1) と呼ばれ、ILIM ピンを使用して 4 つの異なる電流制限間でその値を選択できます。ハイサイド 2 過電流保護 (HS2) により、さらに 2 次保護が提供されます。最後に、COMP シャットダウンにより、3 次保護が提供されます。各種のハイサイド電流制限保護に加えて、TPS7H4011 はローサイドのシンク過電流保護メカニズムも備えています。これらの電流保護メカニズムについては、以降のセクションで詳しく説明します。

8.3.9.1.1 ハイサイド 1 過電流保護 (HS1)

本デバイスに実装された電流モードコントロールは、COMP ピン電圧を用いることでハイサイド MOSFET のオフとローサイド MOSFET のオンをサイクル毎に制御します。各サイクルでは、スイッチ電流と COMP ピン電圧による電流リファレンスが比較されます。ピークスイッチ電流が設定済みハイサイド電流 I_{OC_HS1} と交差すると、ハイサイドスイッチは直ちにオフになります (ハイサイドは最小オン時間 t_{ON} 以上の間オンになります)。

HS1 は COMP 電圧を利用して実装されています。デバイスが I_{OC_HS1} に近づくと、COMP が増加し、デバイスの g_{mps} はゼロに近づきます。したがって、COMP の値が十分大きい場合、出力電流は基本的に選択した値にクランプされます。この機能は、[図 8-17](#) の簡略化された波形図に示されています。

I_{OC_HS1} スレッシュホールド仕様は、実際の短絡イベントは動的で閉ループである間、テスト安定性の制限により、開ループ構成で測定されることに注意します。ほとんどの場合、結果として得られる電流制限値はほぼ同じですが、短絡状態の場合によっては、指定されたスレッシュホールドを超えた場合があります。このことは、VIN の値が低い (5V 未満など) 場合、スイッチング周波数が高く、温度が低い場合に特に当てはまります。




図 8-17. ハイサイド 1 過電流保護

ハイサイド 1 過電流保護 (HS1) のスレッシュホルド値は、ILIM ピンを使用することで、4 つの異なる電流制限値の中から選択可能です。電流を特定の値に制限することで、最大電流を処理するようにインダクタのサイズを適切に調整できます。

過電流制限は、ILIM ピンの電圧によって AVDD (LDOCAP 出力) の割合としてプログラムされます。したがって、AVDD と GND の間に分圧抵抗を接続して、ILIM を供給する必要があります。表 8-4 に、分圧抵抗の推奨値を示します。同じ比率を使用する他の値も使用できます。表 8-4 は、選択された電流制限について推奨される最大 DC 出力電流も示しています (ただし、サポートされる出力電流の正確な量は、特定の構成のリプル電流に依存します)。

表 8-4. ILIM の接続

I_{OUT} (推奨最大 DC 値) (A)	I_{OC_HS1} (代表値) (A)	R_{ILIM_TOP} (k Ω)	R_{ILIM_BOT} (k Ω)
3	5.6	∞	0
6	9	100	49.9
9	13.4	49.9	100
12	18.3	0	∞

8.3.9.1.2 ハイサイド 2 過電流保護 (HS2)

場合によっては、HS1 の電流制限だけではデバイスを保護できない場合があります。たとえば、短絡が非常に強く、ハイサイドが最小オン時間 t_{ON} だけオンになっても、電流は上昇し続ける場合があります。このリスクを低減するため、TPS7H4011 はハイサイド過電流保護 2 (HS2) という形で 2 次側の過電流保護を実装しています。

ローサイド MOSFET を流れる電流が I_{OC_HS2} を満たすか上回ると、HS2 の電流制限に達します。持続的な電流の増加を防ぐため、ローサイド MOSFET がオンの間、次の 4 つのハイサイドサイクルがスキップされ、インダクタを放電します。この動作の概略波形を図 8-18 に示します。

I_{OC_HS1} の電流制限値と同様に、 I_{OC_HS2} の制限値は、テスト安定性の制限により、開ループ構成で測定されます。これにより、実際の短絡イベントは動的で閉ループで測定されます。




図 8-18. ハイサイド 2 過電流保護

ILIM ピンの電圧が ハイサイド 1 の電流制限を設定するのと同様に、ハイサイド 2 の電流制限も設定されます。表 8-5 は、表 8-4 におけるハイサイド 1 の電流制限と同じ推奨抵抗分割値を使用した場合に得られるハイサイド 2 の電流制限値を示しています。

表 8-5. ILIM の接続

I_{OUT} (推奨最大 DC 値) (A)	I_{OC_HS2} (代表値) (A)	R_{ILIM_TOP} (k Ω)	R_{ILIM_BOT} (k Ω)
3	6.6	∞	0
6	11.1	100	49.9
9	17	49.9	100
12	23.9	0	∞

8.3.9.1.3 COMP シャットダウン

COMP ピンの電圧はデバイスの出力電流に比例するため、COMP 電圧をクランプすることで、過電流イベントからデバイスを保護する別の方法が実現されます。特に、COMP が $COMP_{SHDN}$ (通常 1.9V) を上回る場合、本デバイスは短い遅延時間 $t_{COMP(delay)}$ の後にシャットダウンします。

この機能は、HS1 および HS2 の電流制限を補完するものです。COMP のスルーレートはループ全体の帯域幅と、エラーアンプの駆動強度によって制限されるため、障害発生中に COMP が $COMP_{SHDN}$ に達するまでに要する時間は、ループ補償および特定のタイプによって異なります。ほとんどのフォルトの間、COMP が $COMP_{SHDN}$ に達する前に HS1 に達します。HS2 は多くの場合、COMP が $COMP_{SHDN}$ に達する前に達することがあります。ただし、フォルトの種類によっては、COMP は $COMP_{SHDN}$ に達して、HS2 に達する前に部品を無効にすることがあります。そのため、 $COMP_{SHDN}$ はフェイルセーフのタイプと考えることができます。

COMP は $COMP_{SHDN}$ に達し、 $t_{COMP(delay)}$ が経過すると、デバイスはスイッチングを停止し、プルダウン抵抗 $R_{SS(discharge)}$ (通常 442Ω) を経由して SS_TR ピンの放電を開始します。SS_TR が $SS_{startup}$ (通常 20mV) まで放電されるまで、部品は再起動を試みません。これにより、TPS7H4011 の冷却期間が短くなります。この放電時間は、ソフトスタートコンデンサ C_{SS} の値に直接依存することに注意します。COMP シャットダウン機能の例を、図 8-17 の概略波形で示します。




図 8-19. COMP シャットダウン保護

さらに、出力負荷に積極的な負荷ステップが印加され、高ループ帯域幅が利用されている場合、COMP は $COMP_{SHDN}$ に達することがあります。これは、この状況では、COMP のスルーレートが負荷応答可能なよりも速くなるためです。これは、ワーストケースの負荷ステップに対して適切に設計された補償回路により、回避できます。

8.3.9.1.4 ローサイド過電流シンク保護

ローサイド MOSFET が、負荷からの電流をシンクすることが可能です (軽負荷動作時など)。特定の状況 (高電流負荷が突然解消されるか、VOUT が設定点より高くなったなど) では、ローサイドのシンク電流が過剰になる可能性があります。そのため、ローサイドの過電流シンク保護が提供されます。

ローサイド シンク電流が制限を超えた場合、ローサイド MOSFET は直ちにオフとなり、そのクロック サイクルの終わりまでオフに保持されます。このシナリオでは、次のサイクルの開始まで両方の MOSFET がオフとなります。ローサイド MOSFET がオフになると、スイッチノード電圧が上昇し、ハイサイド MOSFET の並列ボディダイオードを順方向バイアスします (この段ではハイサイド MOSFET はまだオフのままです)。

8.3.9.2 出力過電圧保護 (OVP)

このデバイスは、出力電圧のオーバーシュートを最小限に抑えるための出力過電圧保護 (OVP) 回路を備えています。VSENSE \geq [PWRGD_{HIGH_R%} × (V_{REF} + VSNS-)] になると、OVP 回路が作動します。通常、これは、VOUT が公称値の 108% を上回ると OVP 回路が作動することを意味します。OVP がアクティブのとき、ハイサイド FET はオフのまま維持され、ローサイド FET はオンにとどまって VOUT を迅速に放電します。

過電圧状態を引き起こす可能性のある例として、電源出力が長時間にわたって過負荷になった場合があります。したがって、誤差増幅器は実際の出力電圧をリファレンス電圧と比較します。VSENSE ピンの電圧がリファレンス電圧よりも一定時間にわたって低くなった場合、誤差増幅器の出力では最大出力電流が必要となります。この状態が解消されると、レギュレータの出力が上昇し、エラー アンプの出力は定常状態の電圧に遷移します。出力容量の小さい一部のアプリケーションでは、電源出力電圧が誤差増幅器よりも高速で応答する場合があります。その場合、出力にオーバーシュートが生じる可能性があります。OVP 機能は、このオーバーシュートを最小限に抑えます。

VSENSE ピンの電圧が OVP スレッシュホールドを超えると、ハイサイド MOSFET がオフになり、出力に電流が流れるのを防ぎ、出力のオーバーシュートを最小限に抑えます。VSENSE 電圧が OVP スレッシュホールドを下回ると、次のクロック サイクルでハイサイド MOSFET がオンになります。

8.3.9.3 サーマル シャットダウン

接合部温度が標準 170°C を超えると内部のサーマル シャットダウン回路がデバイスのスイッチングを強制停止します。接合部温度が標準 135°C を下回ると、デバイスはパワーアップ シーケンスを再び開始します。サーマルシャットダウン保護は、過熱状況が発生してもデバイスの温度ができる限り低くなるようにすることを目的としています。

8.3.10 誤差アンプとループ応答

デバイス制御ループの簡略化モデルを、[図 8-20](#) に示します。これは、降圧レギュレータシステムの周波数応答と過渡応答の判定に役立ちます。簡略化モデルは、トランスコンダクタンス誤差増幅器 (OTA)、電力段、外部フィードバック、外部補償で構成されています。勾配補償の影響は、このモデルには示されていません。エラーアンプと電力段の詳細については、後続のセクション (それぞれ[セクション 8.3.10.1](#)と[セクション 8.3.10.2](#)) を参照してください。




図 8-20. ループ応答の小信号モデル

8.3.10.1 エラー アンプ

TPS7H4011 デバイスは、エラー アンプとして相互コンダクタンス アンプを内蔵しています。誤差増幅器は、VSNS+ の電圧を内部の V_{REF} 基準電圧と比較します。差動リモートセンシングを使用すると、VSNS- の V_{REF} にオフセットが発生します。実際には、 $(VSNS+ - VSNS-)$ が V_{REF} と比較されます。

エラーアンプの相互コンダクタンスは、通常 $1,650\mu\text{S}$ ($\mu\text{A/V}$) です。周波数補償ネットワークは、COMP ピンと GND の間に接続されます。誤差増幅器の DC ゲインは通常 $11,500\text{V/V}$ です。エラーアンプの出力抵抗は $7\text{M}\Omega$ (代表値) です。

8.3.10.2 電力段の相互コンダクタンス

さまざまな電流レベルでデバイス全体の動作を最適化するため、TPS7H4011 では、設定されている電流制限に応じて、電力段の相互コンダクタンス g_{MPS} を持つよう設計されています。電流制限は、[セクション 8.3.9.1.1](#) で説明するように、ILIM を使用して設定されます。[表 8-6](#) は、 V_{COMP} の公称値 (設定されている ILIM に応じて $0.6\text{V} \sim 0.75\text{V}$ の範囲) について、ILIM のさまざまな値で得られる g_{MPS} を示しています。「電気的特性」表に、各種条件下での g_{MPS} の追加値を示しています。

表 8-6. ILIM 接続とその結果の g_{MPS}

I_{OUT} (最大値を推奨) (A)	g_{MPS} (代表値) (S)	R_{ILIM_TOP} ($\text{k}\Omega$)	R_{ILIM_BOT} ($\text{k}\Omega$)
3	7.2	∞	0
6	11	100	49.9
9	16.1	49.9	100
12	22.4	0	∞

8.3.10.3 スロープ補償

目的のスロープ補償 SC は、RSC ピンと GND の間に接続する抵抗を使用して構成できます。TPS7H4011 デバイスは、すべてのデューティサイクルについて、スイッチ電流信号に補償ランプを追加します。RSC のさまざまな値と、その結果として得られるスロープ補償については、「電気的特性」を参照してください。[式 8](#) は、目的のスロープ補償を達成するために必要な RSC の値を概算するために提供されます。

$$R_{SC} = 0.208 \times g_{mps} \times SC^{-1.5} \times f_{SW} \quad (8)$$

ここで、

- R_{SC} は、目的のスロープ補償を達成するために推奨される抵抗値 (k Ω) です。
- g_{mps} は、電力段のゲイン (S) です (使用している電流制限に対して公称値を選択します)。
- SC は、スロープ補償の正の目的値 (A/ μ s) です (「電气的特性」では、この値は負の単位で示されている点に注意してください)
- f_{SW} はスイッチング周波数 (kHz) です。

スロープ補償値の選択に関する詳細なガイダンスは、アプリケーションセクションの[セクション 9.2.2.9](#)を参照してください。

8.3.10.4 周波数補償

TPS7H4011 には外部周波数補償が必要です。DC/DC レギュレータを補償するために使用される、業界内ではいくつかの技法があります。TPS7H4011 の場合、タイプ 2A 補償が最も多く推奨されますが、他の方法もあります。具体的な例については、「アプリケーション」セクションの[セクション 9.2.2.10](#)を参照してください。

8.4 デバイスの機能モード

本デバイスは、固定周波数のピーク電流モード制御を使用します。同期整流降圧コンバータとして、このデバイスは通常、あらゆる負荷状況下で連続電流モードで動作します。出力電圧は外部抵抗によって分割され、**VSENSE** はエラーアンプによって内部電圧リファレンスと比較され、**COMP** ピンを駆動します。内部発振器により、ハイサイドパワー スイッチのオン動作が開始されます。エラーアンプの出力は電流リファレンスに変換され、ハイサイドパワー スイッチ電流と比較されます。パワー スイッチ電流が **COMP** 電圧レベルによって生成された電流リファレンスに達すると、ハイサイドパワー スイッチがオフになり、ローサイドパワー スイッチがオンになります。

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

TPS7H4011 は放射線耐性を持った同期整流降圧コンバータです。このデバイスは、最大 12A で、より高い DC 入力電圧をより低い DC 出力電圧に変換するために使用されています。4.5V ~ 14V の入力電圧範囲で使用できます。次の設計例は、セラミック TPS7H4011-SP の設計を示しています。プラスチック製の TPS7H4011-SP QMLP および TPS7H4011-SEP の部品についても、プラスチック製とセラミック製パッケージの仕様のわずかな違いを考慮し、一部の計算を更新することで、同様の手順を実行できます。

9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーション回路図

9.2.1 設計要件

表 9-1. 設計パラメータ

設計パラメータ	設計値
入力電圧	12V ± 5%
出力電圧	3.3V ± 1%
最大出力電流	12A
過渡応答、12A の負荷ステップ	ΔVOUT = 2.5%
出力電圧リップル	20mVpp
開始入力電圧 (VIN が上昇時)	10V
スイッチング周波数	500kHz

9.2.2 詳細な設計手順

9.2.2.1 動作周波数

最初のステップは、レギュレータのスイッチング周波数を決定することです。スイッチング周波数の高速化と低速化の間ではトレードオフが存在します。高いスイッチング周波数は、より低いスイッチング周波数の電源と比べて、小さなインダクタ値や出力コンデンサを使用できるため、ソリューション全体のサイズを小型化できる可能性があります。ただし、スイッチング周波数が高いほどスイッチング損失が増加し、コンバータの効率と放熱性能が悪化します。このデザインでは、500kHz のスイッチング周波数を選択します。式 6 を使用して、90.9kΩ の RT 抵抗を計算します。

9.2.2.2 出力インダクタの選択

出力インダクタを計算するには、式 10 を使用します。KL は、最大出力電流に対するインダクタのリップル電流の量を示す係数で、IOUT は式 9 に示すとおりです。出力コンデンサのリップル電流定格はインダクタのリップル電流以上である必要があるため、大きなインダクタのリップル電流を選択すると、出力コンデンサの選択に影響を与えます。一般に、インダクタリップル値は、特定のシステムニーズにより、設計者の裁量で決定します。KL の代表値は 10%～50% の範囲です。出力電流が低い場合、KL の値を大きくして、出力インダクタの値を減らすことができます。

$$K_L = \frac{I_{ripple}}{I_{OUT}} \quad (9)$$

$$L = \frac{V_{IN(max)} - V_{OUT}}{I_{OUT} \times K_L} \times \frac{V_{OUT}}{V_{IN(max)} \times f_{SW}} \quad (10)$$

この設計例では、KL = 18% かつ VIN(max) = 12.6V (12V + 5%) を使用します。計算されたインダクタの値は 2.26μH であるため、利用可能な最も近い 2.2μH インダクタを選択します。結果として得られるリップル電流は、式 11 を使って計算できます。この設計の場合は 2.2A です。

$$\Delta I_L = \frac{V_{IN(max)} - V_{OUT}}{L} \times \frac{V_{OUT}}{V_{IN(max)} \times f_{SW}} \quad (11)$$

出力フィルタ インダクタについては、RMS 電流および飽和電流の定格を超えないことが重要です。RMS 電流は式 12 から求められ、ピークインダクタ電流は式 13 から求められます。

$$I_{L(rms)} = \sqrt{I_{OUT}^2 \times \frac{1}{12} \times \left(\frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times L \times f_{SW}} \right)^2} \quad (12)$$

$$I_{L(peak)} = I_{OUT} + \frac{I_{L(ripple)}}{2} \quad (13)$$

この設計の場合、RMS インダクタ電流は 12A、ピークインダクタ電流は 13.11A です。この要件を満たすために、Kemet MPX1D1250L2R2 インダクタを選択します。このインダクタの飽和電流定格は 28.5A、RMS 電流定格は 21A です。

インダクタを流れる電流は、インダクタリップル電流 + 出力電流です。パワーアップ時、障害発生時、または負荷過渡状態中は、インダクタ電流が前に計算されたピークインダクタ電流レベルを超えて増加する場合があります。過渡状態では、インダクタ電流がデバイスのスイッチ電流制限まで増加する場合があります。この理由により、最も保守的なアプローチは、ピークインダクタ電流ではなく、最大スイッチ電流制限以上の飽和電流定格を持つインダクタを指定することです。

電流制限を開始する前に十分なマージンを確保するため、電流制限値 (代表値) をピークインダクタ電流より少なくとも **25%** 高く設定することを推奨します。この場合、推奨される電流制限の代表値は **16.3875A** になります。最大電流制限を選択すると、ハイサイド 1 の電流制限は **18.3A** (代表値) になります。セクション 8.3.9.1.1 に記載されている最大電流制限を使用するには、ILIM を AVDD に接続してください。この電流制限により、 $V_{COMP} = 0.6V$ のときの公称値 g_{mps} は **22.4S**、 $I_{OUT} = 12A$ のときの g_{mps} は **20.4A** となります。

9.2.2.3 出力コンデンサの選択

出力コンデンサの値の決定には、いくつかの考慮事項があります。出力コンデンサの選択は、目的の出力電圧リップルと、負荷電流の大きな急激な変化 (負荷ステップ) による許容電圧偏差の両方によって決まります。宇宙用途の場合、容量値はシングルイベント効果の緩和 (SEE) を考慮する必要があります。出力容量は、これら 3 つの条件のうち最も厳しいものに基づいて選択する必要があります。コンデンサを選択する際には、十分な電圧定格、温度定格を持つコンデンサを選択するよう注意し、DC バイアス効果による実効容量の変化も考慮する必要があります。また、セクション 9.2.2.10 で説明されているように、出力コンデンサの値がコンバータの周波数応答の変調器の極に直接影響を及ぼすことにも注意してください。

最初に考慮する基準は、負荷ステップに対する望ましい応答です。これは一般に、負荷の電流需要を大きく高速に変化させたとき、レギュレータが一時的に十分な出力電流を供給できない場合に発生します。これは、無負荷から全負荷への遷移時や、大きな電流変動を伴う FPGA への電源供給時に発生する可能性があります。出力コンデンサのサイズは、制御ループが負荷の変化に応答するまでの間、負荷に追加の電流を供給できるように決定する必要があります。式 14 に、これを実現するために必要な最小出力容量を電氣的な観点から見たときに示します。

$$C_{OUT} \geq \frac{2 \times \Delta I_{OUT}}{f_{SW} \times \Delta V_{OUT}} \quad (14)$$

ここで、 ΔI_{OUT} は出力電流の変化、 f_{SW} はレギュレータのスイッチング周波数、 ΔV_{OUT} は出力電圧の許容される変化です。この例では、負荷過渡応答は、**12A** の負荷ステップに対する V_{OUT} の **2.5%** の変化として指定されています。この結果、最小容量は **582 μ F** になります。この値は、出力電圧の変化について出力コンデンサの ESR を考慮していません。セラミックコンデンサの場合、ESR は通常十分に小さいため、この計算では無視できます。ただし、宇宙アプリケーションや大きな容量値の場合は、通常はタンタルコンデンサが使用されますが、ある程度の ESR 値を考慮する必要があります。

次の条件は、式 15 を使用して、出力電圧リップル要件を満たすために必要容量を計算することです。ここで、 $V_{OUT_{ripple(desired)}}$ は最大許容出力電圧リップル、 ΔI_L はインダクタのリップル電流です。この場合、目標とする最大出力電圧リップルは **20mV**、インダクタのリップル電流は **2.2A** です。これらの条件では、**28 μ F** の最小容量値を計算します。

$$C_{OUT} \geq \frac{\Delta I_L}{8 \times f_{SW} \times V_{OUT_{ripple(desired)}}} \quad (15)$$

最後に、式 16 を使用して出力電圧リップルを満たすときは、コンデンサの ESR を考慮する必要があります。ESR 値として **9m Ω** 以下が必要であると判断します。

$$ESR \leq \frac{V_{OUT_{ripple(desired)}}}{\Delta I_L} \quad (16)$$

エージング、温度、および DC バイアスに対して、追加の容量デレーティングを考慮する必要があるため、必要な最小出力容量値は増加します。さらに、コンデンサでは、障害や過熱を発生させずに処理できるリップル電流の大きさに制限があります。出力コンデンサのバンクを選択すると、式 11 で計算されたリップル電流を処理する必要があります。

この具体的な設計では、上記の要件すべてを考慮した上で、3x330μF T530 タンタルコンデンサを選定すると、500kHz のスイッチング周波数での合計 ESR は 1.9mΩ となります。さらに、高周波フィルタリングのために、22μF および 1μF のセラミック製コンデンサを並列に追加しています。この結果、合計容量は 1.013mF になります。

式 17 は、容量と ESR の両方を考慮した場合に得られる出力電圧リップルを概算するために使用できます。本設計における出力リップルの推定値は 4.7mV となります。

$$V_{OUT_{ripple}} \approx \frac{\Delta I_L}{8 \times f_{SW} \times C_{OUT}} + ESR \times \Delta I_L \quad (17)$$

9.2.2.4 入力コンデンサの選択

TPS7H4011 への入力電源には、適切な電気的性能のため、十分なコンデンサバイパスを使用して適切にレギュレートする必要があります。P_{VIN} および V_{IN} 入力の近くに、少なくとも 4.7μF の実効容量を持つセラミックコンデンサが必要ですが、一般に、高い入力電流を処理するためには追加のバルク容量が必要となります。出力コンデンサの選択と同様に、入力コンデンサを選択する際には、十分な電圧定格、温度定格を持つコンデンサを選択するよう注意し、DC バイアス効果による実効容量の変化も考慮する必要があります。式 18 を用いた計算のように、コンデンサのリップル電流定格を最大入力電流リップルよりも大きくする必要があります。この設計では、I_{CINrms} は 5.4A と計算されます。

$$I_{CINrms} = I_{OUT} \times \sqrt{\frac{V_{OUT} \times (V_{IN(min)} - V_{OUT})}{V_{IN(min)}}} \quad (18)$$

次に、式 19 を使用して、目標とする最大入力リップル電圧 ΔV_{INdesired} を選択し、最小入力容量を計算できます。この設計では、20mV 以下の入力電圧リップルを使用して、300μF の最小入力容量を実現します。

$$C_{IN} \geq \frac{I_{OUT} \times 0.25}{\Delta V_{INdesired} \times f_{SW}} \quad (19)$$

ただし、式 19 には入力リップル電圧に対する ESR の影響は含まれていません。そのため、追加の容量が利用されます。具体的には、7x100μF タンタルコンデンサと 2x22μF、1x10μF、1x4.7μF および 3x0.1μF セラミックコンデンサが選択されます。合計入力容量は 759μF となります。

9.2.2.5 ソフトスタート コンデンサの選択

ソフトスタートコンデンサ C_{SS} は、パワーアップ中に出力電圧がその公称設定値に達するまでにかかる時間を決定します。これは、負荷に対して制御された電圧スルーレートが必要である場合に有用です。これは、出力容量が大きい (宇宙グレードの降圧コンバータの一般的なように) 場合にも使用され、コンデンサを出力電圧レベルまですばやく充電するために大きな電流が必要になります。コンデンサの充電に必要な大きな電流によって、TPS7H4011 が電流制限に達し、入力電源から過剰な電流が流れたり、入力電圧レールが降下したりする場合があります。出力電圧のスルーレートを制限することで、これらの問題を解決できます。このソフトスタートコンデンサの値は、式 7 を使って計算できます。

多くの宇宙グレードの降圧レギュレータでは妥当なソフトスタート時間は 5.8ms であり、その場合 C_{SS} コンデンサの値は 22nF となります。

9.2.2.6 立ち上がり VIN 設定点 (構成可能な UVLO)

V_{IN} と GND の間の外付け分圧抵抗を使用して、目的のプリセット入力電圧に達したとき TPS7H4011 をイネーブルにします。これは事実上、調整可能な UVLO として機能します。まず、目的のターンオン電圧 (V_{IN(rising)}) として 10V を選択します。次に、消費電力を最小化するのに十分な大きな抵抗と、高インピーダンスノードとの過度なノイズ結合を防止するのに十分低い抵抗との間の妥当なトレードオフとして、54.2kΩ の R_{EN_TOP} を選択します。式 4 を使用して 3.52kΩ の R_{EN_BOT} を計算します。

イネーブルピンにはヒステリシスがあるため、結果として得られるターンオフ電圧は、式 5 を使って計算できます。V_{INfalling} は 9.3V であることがわかります。つまり、10V (V_{IN(rising)}) を上回った後にレギュレータがスイッチングを開始した時点で、9.3V 以下に低下するまでスイッチングを継続できます。

9.2.2.7 出力電圧帰還抵抗の選択

分圧抵抗回路 R_{FB_TOP} と R_{FB_BOT} を使用して出力電圧を設定します。この設計では、 R_{TOP} に $10k\Omega$ を選択しています。また、制御ループの測定に役立つよう、 R_{FB_TOP} と直列に 50Ω の抵抗を配置しています。 $10.05k\Omega$ との合計値を使用して式 1、 R_{BOTTOM} は $2.233k\Omega$ として計算されます。最も近い標準値 0.1% 抵抗である $2.23k\Omega$ が選択されました。

9.2.2.8 出力電圧精度

出力電圧の DC 精度を決定するには、以下の誤差発生源を考慮します。

- 電气的特性表に記載されている V_{REF} は、主な誤差発生源です。これは、基準電圧と誤差アンプのオフセットによる誤差を含みます。最小動作温度範囲全体で $0.595V$ 、最大値 $0.603V$ 、標準値 $0.6V$ の精度から、 -0.83% および $+0.5\%$ の精度が得られます。代わりに、この誤差が $0.599V$ の平均リファレンス電圧を中心とする場合、精度は $\pm 0.67\%$ と計算されます。
- V_{REF} 仕様は、スイッチング閉ループ構成では測定されていません。図 6-32 を使用することで、出力電流 (ロードレギュレーション) およびスイッチングの影響を確認できます。ただし、 $12A$ 負荷全体にわたって確認されたロードレギュレーションは、わずか $+155\mu V$ および $-43\mu V$ の偏差にとどまります。この偏差は、十分小さいと考えられるため、ロードレギュレーションはこの精度計算に含まれません。さらに、差動リモートセンシング接続が提供されているので、負荷の両端で電圧を直接調整することができ、これによりグラウンドオフセットによるロードレギュレーション誤差を補償します。
- R_{FB_TOP} および R_{FB_BOT} 抵抗の抵抗許容誤差による外部誤差を追加する必要があります。誤差は無相関であると想定されるため、誤差を 2 乗和として加算することにします。選択した公差が 0.1% である R_{FB_TOP} および R_{FB_BOT} 抵抗では、総誤差は $R(\text{error}) = \text{sqrt}(0.1\%^2 + 0.1\%^2) = \pm 0.14\%$ となります。

出力電圧精度のシステム誤差を計算するには、式 20 を使用します。

$$\text{System}_{(\text{error})} = V_{REF(\text{error})} + R_{FB(\text{error})} \quad (20)$$

負のシステム誤差の計算は $\text{System}_{(\text{error})} = -0.83\% - 0.14\% = -0.97\%$ であり、正のシステム誤差は $\text{System}_{(\text{error})} = 0.5\% + 0.14\% = 0.64\%$ です。したがって、総システム誤差は $+0.64\%/-0.97\%$ と計算されます。総システム誤差を中心にするると、 $\pm 0.81\%$ となります。これらはそれぞれ、 $\pm 1\%$ の精度目標を満たしています。

寿命ドリフト データも同様に追加できます。グループ C のデータを、この計算に使用できます。この例では、寿命ドリフトは他の誤差発生源にくらべて小さいと仮定しているため、加算しません。

9.2.2.9 スロープ補償の要件

アプリケーションによって異なる勾配補償の値を選択できますが、一般的に推奨される理想的な値は、式 21 に示すように、出力電圧をインダクタサイズで割ったものとして定義されます。

$$SC_{\text{suggested}} = \frac{di}{dt} = \frac{\Delta I_L}{\Delta t_{OFF}} = \frac{V_{OUT}}{L} \quad (21)$$

この設計の場合、推奨値は $1.5A/\mu s$ です。式 8 を使って計算すると、 R_{SC} の推奨値は $1.155M\Omega$ となります。ただし、この具体的なアプリケーション例では、推奨される値よりも大きなスロープ補償を使用することにより、追加のマージンが確保され、さまざまな構成のテストにも適したものとなりました。したがって、 $511k\Omega$ の値を使用しており、その結果、 $2.6A/\mu s$ となります。

9.2.2.10 補償部品の選択

セクション 8.3.10 に、TPS7H4011 の制御ループを示します。このデバイスを補償するための部品選択は、次のようになります。ピーク電流モード制御の降圧レギュレータを補償するための、業界標準に準拠した他のアプローチも許容されます。




図 9-2. 簡略ループでタイプ II 補償を入力します

1. 目的のクロスオーバー周波数 $f_{CO(desired)}$ を決定します。目安として適切な基本原則は、クロスオーバー周波数をスイッチング周波数の $\sim 1/10$ に設定することです。これにより、一般的に良好な過渡応答が得られ、変調器の極によって位相マージンが低下しないようになります。この設計では、**40kHz** が選択された目標クロスオーバー周波数です。
2. [式 22](#) を使って、補償された誤差アンプから必要なゲインを決定します。

$$A_{VM} = \frac{2\pi \times f_{CO(desired)} \times C_{OUT}}{g_{mps}} \quad (22)$$

ここで、 g_{mps} は、選択した電流制限に対する電力段の相互コンダクタンスです。この設計では、 $f_{CO(desired)} = 40\text{kHz}$ 、 $C_{OUT} = 1.013\text{mF}$ 、 $g_{mps} = 22.4\text{S}$ の場合、 A_{VM} の値として **11.4V/V** が得られます。

3. R_{COMP} は [式 23](#) で求められます。

$$R_{COMP} = \frac{A_{VM}}{g_{mEA}} \times \frac{V_{OUT}}{V_{REF}} \quad (23)$$

ここで、 g_{mEA} はエラーアンプの相互コンダクタンス (**1650 μS** 代表値)、 V_{REF} は基準電圧 (**0.6V** 代表値) です。**38k Ω** の値が計算され、近い標準抵抗である **43.2k Ω** が選定されました。

4. [式 24](#) で求められる電力段の支配極を計算します。

$$f_{P,PS} = \frac{I_{OUT}}{2\pi \times C_{OUT} \times V_{OUT}} \quad (24)$$

この設計では、支配極は **0.57kHz** と計算されます。

5. C_{COMP} を [式 25](#) に基づいて選定することで、補償用ゼロ点を支配極に配置します。

$$C_{COMP} = \frac{1}{2\pi \times f_{P,PS} \times R_{COMP}} \quad (25)$$

この設計では、 C_{COMP} が **6.45nF** と計算され、近い標準コンデンサ値 **5.6nF** が選定されました。

6. 出力コンデンサバンクからの ESR ゼロは、[式 24](#) 次で計算します。

$$f_{1,ESR} = \frac{1}{2\pi \times ESR \times C_{OUT}} \quad (26)$$

この設計では、ESR ゼロは **83.6kHz** と計算されます。

7. C_{HF} は、出力コンデンサ C_{OUT} の等価直列抵抗 (ESR) からゼロをキャンセルするために使用します。これは、[式 27](#) を使って計算されます。

$$C_{HF} = \frac{1}{R_{COMP} \times 2\pi \times f_{Z,ESR}} \quad (27)$$

ESR ゼロがスイッチング周波数の半分より大きい場合、式 27 の ESR ゼロではなくスイッチング周波数の半分を使用することに注意してください。この設計では、 C_{HF} は 44pF と計算され、近い標準コンデンサ値 56pF を選択しました。

これらの式を使用して選択した部品は多くの場合、設計での開始値に過ぎないことに注意してください。ラボテスト後に最適化を行うことで、周波数応答をさらに改善し、目的のクロスオーバー周波数により近い一致を保証できます。

注

デバイスモデルについては、TPS7H4011-SP の設計ツールとシミュレーション Web ページを参照してください。

9.2.2.11 ショットキーダイオード



ショットキーダイオードが SW から PGND に接続されています。これにより、デッドタイム中のインダクタ電流のための低インピーダンスパスが得られます。ショットキーダイオードを使用しないと、リファレンス電圧は、特に高電流および高いスイッチング周波数で動作している場合にドリフトが生じる可能性があります。最適な効率と性能を得るために、逆回復時間が短い、または逆回復時間がないダイオードを選択してください。真のショットキーダイオードには、逆回復時間はありません。

ショットキーダイオードは優れた設計手法ですが、6A 未満の出力電流で動作する場合は不要な場合もあります。ただし、結果として生じる電圧リファレンスの変動を、対象のアプリケーションにとって許容範囲内であるか確認することが推奨されます。

9.2.3 アプリケーション曲線

代表的なプロットを以下に示します。

- VIN = PVIN = 12V
- VOUT = 3.3 V
- IOOUT = 12A
- スwitching周波数 = 500kHz



9.2.4 並列動作の補償

TPS7H4011 は、[セクション 8.3.7.3](#)に記載されているとおり、プライマリ - セカンダリモードで並列接続することで出力電流を増加させることができます。n 個の並列デバイスを流れる電流は、公称 1/n です。TPS7H4011 は、リップルを低減するために位相をずらした動作によって、最大 4 台までのデバイスを並列接続できるように本質的に設計されています。

並列モードでは、エラーアンプの出力がすべて COMP ピンの接続によって電氣的に接続されているため、エラーアンプの g_{mEA} の差による電流ミスマッチは最小限に抑えられます。したがって、電流のミスマッチは、個別の電力段の g_{mPS} 値のミスマッチによって支配されます。このパラメータは、[電氣的特性表](#)で、 I_{OUT} が 12A、 I_{OUT} が 9A と規定されています。N 個の並列デバイスが同様の温度で動作すると想定する場合、それぞれの個別の温度帯域で g_{mPS} のミスマッチを考慮し、ワーストケースの誤差推定値を最小限に抑えることができます。

並列モードで TPS7H4011 を補償するには 2 つの方法があります。1 つ目は、プライマリデバイスを補償し、すべての COMP ピンを接続します。これを行うには、[セクション 9.2.2.10](#)に従いますが、システム全体の合計出力容量 C_{OUT} と、合計出力電流 I_{OUT} を必ず使用してください (デバイス単体の出力電流または出力容量ではありません)。手順 3 で使用する R_{COMP} の計算値を[式 28](#)に調整します。ここで、n は並列化されたデバイスの数です。

$$R_{COMP} = \frac{1}{n^2} \times \frac{A_{VM}}{g_{mEA}} \times \frac{V_{OUT}}{V_{REF}} \quad (28)$$

または、[セクション 9.2.2.10](#)に記載されている手順に従って、各デバイスを個別に補償される場合もあります。この場合、出力容量 C_{OUT} 、および出力電流 I_{OUT} は、各デバイスの個別の C_{OUT} と I_{OUT} とする必要があります (つまり、合計 C_{OUT} と I_{OUT} を 1/n 単位でスケール化)。COMP ピンは引き続き互いに接続する必要がありますが、手順 3 で式を変更する必要はありません。この方式の欠点は部品数が増えることですが、各デバイスの近くに補償部品が配置されたことにより、COMP ピンに注入されるノイズを低減できる場合があります。

その他の留意点は以下のとおりです。

- プライマリデバイスの VSNS+ および VSNS- ネットワークには、単一の帰還回路のみが接続されます。したがって、すべての VSNS+ ノードを接続し、すべての VSNS- ノードも接続する必要があります。
- デバイスごとに個別のソフトスタートコンデンサが必要です。
- 必要なのは、単一のイネーブル信号 (または分圧抵抗) のみです。すべての EN ピンを接続します。
- 必要なのは、単一の FAULT 信号 (または分圧抵抗) のみです。すべての FAULT ピンを接続します。
- ワイヤード OR のパワーグッド信号を得るには、すべての PGOOD ピンを接続し、プルアップ抵抗は 1 本のみ使用します。
- 並列デバイスの数に応じて、[図 8-13](#) から [図 8-10](#) に記載された内容に従って SYNC ピンを接続してください。必要に応じて、外部クロックと同期させることも可能です。

9.2.5 反転昇降圧

TPS7H4011 は、[図 9-5](#) に示すように、負の出力電圧を生成するために反転昇降圧として構成することができます。




図 9-5. 反転昇降圧の概略回路図

反転昇降圧を設計する際の追加の検討事項については、アプリケーションノート「[反転昇降圧コンバータの使用](#)」に記載されています。このアプリケーションノートには多くの詳細と式が記載されていますが、TPS7H4011 に関するいくつかの考慮事項を以下に示します。

- 14V の推奨最大入力電圧に従っていることを確認してください。つまり、 $V_{IN} + |V_{OUT}| \leq 14V$ です。たとえば、5V ~ -5V に構成した反転昇降圧は許容されますが (10V 差動)、12V ~ -12V は許容されません (24V 差動)。
- ILIM の適切な電流制限を選択してください。反転昇降圧の平均インダクタ電流は、負荷電流よりも大きくなります。そのため、降圧コンバータと比較してピーク電流が予想よりも大きくなる可能性があります。さらに、これは、平均インダクタ電流を TPS7H4011 の推奨最大値である 12A 未満に維持する必要があることを意味します。したがって、負荷が利用可能な最大出力電流は常に 12A 未満である必要があります。
- [図 9-5](#) の C_{IO} は、降圧コンバータで使用される標準の入力コンデンサです。 C_{IN} は、システムグラウンドを基準とした入力コンデンサで、レギュレータの入力に低インピーダンスパスを提供します。
- EN や FAULT などのデバイスのロジック入力ピンが推奨最大定格の 7V を超えないようにしてください。たとえば、外部ソースから EN または FAULT が 5V に駆動され、反転昇降圧が -5V の出力に構成されている場合、定格を超える可能性がある EN に 10V (デバイスの GND ピンに対して) が印加されます。この状況を回避するため、入力電圧信号を選択するよう注意してください。または、-VOUT (デバイスの GND ピン) を基準にするように信号をロジックシフトすることもできます。

9.3 電源に関する推奨事項

TPS7H4011 は、4.5V～14V の入力電源電圧範囲で動作するように設計されています。この電源電圧には適切なレギュレーションが行われる必要があります。適切な電氣的性能を得るには、電源を適切にバイパスする必要があります。これには、PVIN から GND および VIN から GND に、(デラティング後) 4.7 μ F のセラミックコンデンサ (X7R タイプ以上) を最低 1 個含める必要があります。PVIN および VIN は同じ電圧である必要があり、PVIN および VIN を外部に接続することを推奨します。入力リップル仕様の小さいシステムではローカルセラミックバイパス容量の追加が必要となる場合があります。また、TPS7H4011 デバイスが入力電源から数インチ以上離れている場合は追加のバルク容量が必要になる場合があります。バイパスコンデンサは入力ピンにできる限り近づけて配置し、GND への低インピーダンスパスを使用します。

出力のバイパス容量の値が大きいと、放射線によって発生する過渡に対する応答が向上します。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

- レイアウトは、優れた電源設計のために重要な要素です。PCB レイアウトについては、「[レイアウト例](#)」を参照してください。
- 地面がいっぱいの広い表側を含めることをお勧めします。上層のグランド領域は、入力バイパス コンデンサ、出力フィルタ コンデンサ、および TPS7H4011 デバイスの直下で、ビアを使用して下層のグランドに接続される必要があります。これにより、露出したサーマルパッドのランドからグランドまでの熱パスを提供します。上面のグランド領域と内部グランドプレーンは、十分な熱放散面積を備えていなければなりません。
- TPS7H4011 の下のサーマルパッドは、ビアを利用して内部のグランド層で GND に接続することを推奨します。サーマルパッドグランドと、ノイズの多い可能性がある PGND の上面との間でノイズを分離するため、サーマルパッドは最上層のグランドに直接接続する必要はありません。
- 高速で変化する電流または電圧を通す信号パスがいくつかあるため、浮遊インダクタンスや寄生容量によってノイズが発生したり、電源の性能が低下したりする可能性があります。これらの問題をなくすために、PVIN ピンは、X7R 誘電体を使用した低 ESR のセラミック バイパス コンデンサを使用してグランドにバイパスする必要があります。
- バイパス コンデンサ接続、PVIN ピン、およびグランド接続によって形成されるループの面積は、最小限に抑えるよう注意が必要です。
- また、VIN ピンも、X7R 誘電体を使用した低 ESR のセラミック コンデンサを使用してグランドにバイパスする必要があります。このコンデンサは、PVIN バイパスコンデンサのパワーグランドトレースではなく、ノイズの小さいアナロググランドパターン (利用されている場合) に必ず接続してください。
- SW 接続はスイッチング ノードであるため、出力インダクタは SW ピンに近づけて配置し、過度の容量性カップリングを避けるために PCB 導体の面積はできるだけ小さくしてください。
- 出力フィルタ コンデンサのグランドには、PVIN 入力バイパス コンデンサと同じパワー グランドを使用する必要があります。このパターンは、十分な幅を保ちながらできるだけ短くしてください。
- 帰還パターンをインダクタの EMI や他のノイズ源から遠ざけることが重要です。フィードバック配線は、インダクタ、スイッチ (SW) ノード、ノイズの多い電源の配線とできるだけ離すようにします。可能なら、このパターンは出力インダクタの直下に配線しないでください。可能でない場合は、トレースが別の層上に配線され、グランド層がパターンとインダクタを分離するようにします。
- ノイズのピックアップを低減するため、分圧抵抗を使用して VSNS+ 電圧をデバイスピンにできる限り近づけて配置してください。
- RT および COMP ピンはノイズの影響を受けやすいため、これらのピンの周囲の部品は IC にできるだけ近づけて配置し、最短のパターン長で配線する必要があります。
- すべての電源 (大電流) 配線はできるだけ短く、直線的で、太くします。
- 別の PCB レイアウトでも許容される性能が得られる場合があります。

9.4.2 レイアウト例




図 9-6. 簡略化されたレイアウト例

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介합니다。

10.1 ドキュメントのサポート

10.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

10.1.2 関連資料

- [TPS7H4011-SP 総電離線量 \(TID\) 放射線レポート](#)
- [TPS7H4011-SP シングルイベント効果 \(SEE\) 放射線レポート](#)
- [TPS7H4011-SP 中性子変位損傷 \(NDD\) 放射線レポート](#)
- [TPS7H4011EVM-CVAL 評価基板ユーザーガイド \(セラミックパッケージ\)](#)
- [標準マイクロ回路の図、5962R21221](#)

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

10.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.6 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (August 2024) to Revision B (April 2025)	Page
• TPS7H4011-SEP を「製品プレビュー」から「事前情報」に変更.....	1
• 「特長」の標準効率の数値を更新.....	1
• 図 6-10 の「代表的特性」効率グラフのデータを訂正.....	19
• 「代表的特性」にプラスチックパッケージ部品の効率データを追加.....	19
• HS1 および HS2 の電流制限の詳細情報を追加.....	52
• 「アプリケーション情報」セクションにプラスチックパッケージへの参照を追加.....	59
• 「アプリケーションと実装」セクションのクロスオーバー周波数の推奨値を更新.....	63

Changes from Revision * (April 2024) to Revision A (August 2024)	Page
• TPS7H4011-SP の QMLV を「事前情報」から「量産データ」に変更。.....	1

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

12.1 メカニカル データ




PACKAGE OUTLINE

DDW0044G

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DDW0044G

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
8. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DDW0044G

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)

- Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962R2122101VXC	Active	Production	CFP (HLB) 30	1 TUBE	ROHS Exempt	NIAU	N/A for Pkg Type	-55 to 125	5962R2122101VXC TPS7H4011MHLBV
PTPS7H4011MDDWSEP	Active	Preproduction	HTSSOP (DDW) 44	250 SMALL T&R	-	Call TI	Call TI	-55 to 125	
SN0030HLB	Active	Production	CFP (HLB) 30	1 TUBE	-	Call TI	Call TI	-55 to 125	SN0030HHLB-DC EVAL ONLY
TPS7H4011HLB/EM	Active	Production	CFP (HLB) 30	1 TUBE	ROHS Exempt	NIAU	N/A for Pkg Type	25 to 25	TPS7H4011HLB/EM EVAL ONLY

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS7H4011-SEP, TPS7H4011-SP :

- Catalog : [TPS7H4011-SEP](#)
- Space : [TPS7H4011-SP](#)


NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Space - Radiation tolerant, ceramic packaging and qualified for use in Space-based application

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
5962R2122101VXC	HLB	CFP	30	1	506.98	32.77	9910	NA
TPS7H4011HLB/EM	HLB	CFP	30	1	506.98	32.77	9910	NA




PACKAGE OUTLINE

HLB0030A

CFP - 2.605 mm max height

CERAMIC DUAL FLATPACK



4228537/B 05/2022

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a metal lid.
4. The terminals are gold plated.
5. Falls within MIL-STD-1835 CDFP-F11A.

GENERIC PACKAGE VIEW


DDW 44

PowerPAD TSSOP - 1.2 mm max height

6.1 x 14, 0.635 mm pitch

PLASTIC SMALL OUTLINE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224876/A

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated