

TPS7H3024-SP および 耐放射線特性、14V、ウォッチドッグ タイマ付き 4 チャネル スーパーバイザ

1 特長

- 耐放射線性能:
 - 吸収線量 (TID) 100krad(Si) までの放射線耐性保証 (RHA)
 - シングル イベント ラッチアップ (SEL)、シングル イベント バーンアウト (SEB)、シングル イベント ゲート ラプチャー (SEGR) の最大線エネルギー付与 (LET) = 75MeV-cm²/mg に対する耐性
 - シングル イベント機能割り込み (SEFI) およびシングル イベント過渡 (SET) の最大 LET = 75MeV-cm²/mg に対する耐性
- 広い電源入力電圧範囲 (V_{IN}): 3V ~ 14V
- 最大 4 つの電圧レールを高精度で監視可能:
 - TPS7H3024: 2 OV + 2 UV または 2 つのウィンドウ (プッシュプル RESETx 付き)
- ウォッチドッグ タイマを使用して、プロセッサの一貫した実行を監視
- 単一抵抗によりプログラム可能なグローバル タイマ
- プログラム可能なウォッチドッグ タイムアウト
- 高精度のスレッシュホールド電圧とヒステリシス電流
 - 全体で 599.7mV \pm 1% の V_{TH_SENSEx} : 電圧、温度、放射線 (TID)
 - 全体で 24 μ A \pm 3% の I_{HYS_SENSEx} : 電圧、温度、放射線 (TID)
- 1.6V~7V のプログラマブル プルアップ電圧に対応するプッシュプル出力
 - グローバル RESETx プルアップドメイン (V_{PULL_UP1})
 - 共通の PWRGD および WDO プルアップドメイン (V_{PULL_UP2})
- すべての出力をリセットするための SR_UVLO 入力
 - 外部抵抗デバイダを用いた構成可能な低電圧ロックアウトとしても使用できます
- 軍用温度範囲 (-55°C~125°C) を供給可能

2 アプリケーション

- 衛星用電源システム (EPS)
- 次のような複雑なデジタル プロセッサの電圧レールの監視: 宇宙アプリケーション向けの FPGA、SoC、AFE、電源システム
- 一貫性のあるプロセッサ実行の監視


3 説明

TPS7H3024-SP は、3V ~ 14V に対応する 4 チャネル放射線耐性付き電源スーパーバイザで、ウォッチドッグ機能を備えた集積デバイスです。正確な 599.7mV \pm 1% のスレッシュホールド電圧と 24 μ A \pm 3% のヒステリシス電流により、監視電圧をプログラム可能に設定できます。グローバル プログラマブル遅延タイマは、1 本の抵抗によって設定されます。さらに、グローバル電源ツリーのステータスを監視するために、PWRGD 出力が提供されています。このデバイスには、正のエッジ検出ウォッチドッグ タイマも内蔵されており、外部プロセッサを監視して一貫性のある実行を行えます。SR_UVLO 入力を使用することで、外部コンローラでフォルトを検出して緩和できます。

製品情報

部品番号 (1)	グレード	パッケージ (2)
5962R2420601VXC	QMLV-RHA	22 ピンのセラミック (CFP)
TPS7H3024HFT/EM	エンジニアリング サンプル	6.21mm x 7.69mm 質量 = 415.6mg

- 詳細は、[デバイス オプション表](#)をご覧ください。
- 質量は公称値であり、本体サイズ(長さ×幅)は公称値であり、ピンは含まれません。



代表的なアプリケーション



目次

1 特長.....	1	8.2 機能ブロック図.....	27
2 アプリケーション.....	1	8.3 機能説明.....	28
3 説明.....	1	8.4 デバイスの機能モード.....	43
4 デバイス比較表.....	3	9 アプリケーションと実装.....	45
5 ピン構成および機能.....	4	9.1 アプリケーション情報.....	45
6 仕様.....	6	9.2 代表的なアプリケーション.....	45
6.1 絶対最大定格.....	6	9.3 電源に関する推奨事項.....	50
6.2 ESD 定格.....	6	9.4 レイアウト.....	51
6.3 推奨動作条件.....	7	10 デバイスおよびドキュメントのサポート.....	55
6.4 熱に関する情報.....	7	10.1 ドキュメントのサポート.....	55
6.5 電気的特性.....	8	10.2 ドキュメントの更新通知を受け取る方法.....	55
6.6 タイミング要件.....	11	10.3 サポート・リソース.....	55
6.7 品質適合検査.....	12	10.4 商標.....	55
6.8 代表的特性.....	13	10.5 静電気放電に関する注意事項.....	55
7 パラメータ測定情報.....	19	10.6 用語集.....	55
8 詳細説明.....	25	11 改訂履歴.....	55
8.1 概要.....	25	12 メカニカル、パッケージ、および注文情報.....	56

4 デバイス比較表

ジェネリック型番	出力タイプ	機能	放射線定格 ⁽¹⁾	グレード ⁽²⁾	パッケージ	発注用型番
TPS7H3024-SP	プッシュプル	2 UV + 2 OV (または 2 つの ウィンドウ)	100krad(Si) RLAT の TID、 75MeV-cm ² /mg まで DSEE フリー	QMLV-RHA	22 ビン CFP HFT	5962R2420601VXC
			なし	エンジニアリング モデル ⁽³⁾		TPS7H3024HFT/EM

- (1) TID は総電離線量、DSEE は破壊的シングル イベント効果です。詳細については、関連する TID レポートおよび各製品の SEE レポートを参照してください。
- (2) 部品のグレードについて詳細は、[TI 部品のレーティング](#)をご覧ください。
- (3) これらのユニットは、技術的な評価のみを目的としています。これらのユニットは、非標準のフローで処理されています (バーンインがない、25°Cでのテストしか行わないなど)。これらのユニットは、認定、量産、放射線テスト、航空での使用には設計されていません。部品は、温度または動作寿命全体にわたる性能は規定されていません。

5 ピン構成および機能




図 5-1. HFT パッケージ、22 ピン CFP (上面図)

表 5-1. ピンの機能

ピン		I/O ⁽¹⁾	説明
名称	番号		
SENSE1	1	I	目的の電圧レールを監視するために使用されるコンパレータの非反転入力。V _{ON1} 電圧と V _{OFF1} 電圧を設定するには、監視対象のレールと GND との間に外付け分圧抵抗を接続し、中点を SENSE1 ピンに接続します。このピンで V _{TH_SENSEx} (599.7mV、標準値) を上回る電圧は、レギュレーション電圧レール (V _{ON1}) と見なされます。V _{OFF1} は、I _{HYS} 電流、分圧抵抗、V _{TH_SENSEx} の関数です。 上部および下部の抵抗分圧回路の設計式 を参照してください。
SENSE2	2	I	目的の電圧レールを監視するために使用されるコンパレータの非反転入力。V _{ON2} 電圧と V _{OFF2} 電圧を設定するには、監視対象のレールと GND との間に外付け分圧抵抗を接続し、中点を SENSE2 ピンに接続します。このピンで V _{TH_SENSEx} (599.7mV、標準値) を上回る電圧は、レギュレーション電圧レール (V _{ON2}) と見なされます。V _{OFF2} は、I _{HYS} 電流、分圧抵抗、V _{TH_SENSEx} の関数です。 上部および下部の抵抗分圧回路の設計式 を参照してください。
SENSE3	3	I	目的の電圧レールを監視するために使用されるコンパレータの非反転入力。V _{ON3} 電圧と V _{OFF3} 電圧を設定するには、監視対象のレールと GND との間に外付け分圧抵抗を接続し、中点を SENSE3 ピンに接続します。このピンで V _{TH_SENSEx} (599.7mV、標準値) を上回る電圧は、レギュレーション電圧レール (V _{ON3}) と見なされます。V _{OFF3} は、I _{HYS} 電流、分圧抵抗、V _{TH_SENSEx} の関数です。 上部および下部の抵抗分圧回路の設計式 を参照してください。
SENSE4	4	I	目的の電圧レールを監視するために使用されるコンパレータの非反転入力。V _{ON4} 電圧と V _{OFF4} 電圧を設定するには、監視対象のレールと GND との間に外付け分圧抵抗を接続し、中点を SENSE4 ピンに接続します。このピンで V _{TH_SENSEx} (599.7mV、標準値) を上回る電圧は、レギュレーション電圧レール (V _{ON4}) と見なされます。V _{OFF4} は、I _{HYS} 電流、分圧抵抗、V _{TH_SENSEx} の関数です。 上部および下部の抵抗分圧回路の設計式 を参照してください。
REFCAP	5	O	1.2V 内部リファレンス。GND との間に 470nF の外付けコンデンサを必要とします。 このピンには、外部回路を追加して負荷を接続しないでください
HYS	6	O	ヒステリシス。このピンと GND の間に 49.9k Ω 抵抗を接続して、SENSE1 と SENSE4 でのヒステリシス電流 (標準 24 μ A) をプログラムします。ユーザーには、0.1% 以上の許容差を持つ抵抗を使用することが推奨されます。
SR_\overline{UVLO}	7	O	システムリセットと \overline{UVLO} 入力。この入力を強制的に Low にして、すべての出力を Low にアサートします。 V _{IN} と GND の間の分圧抵抗を使用して、本デバイスのターンオン レベルを設定できます。

表 5-1. ピンの機能 (続き)

ピン		I/O ⁽¹⁾	説明
名称	番号		
WDI	8	I	ウォッチドッグ入力。この信号を Low から High に切り替えると、ウォッチドッグ タイマがクリアされます。ウォッチドッグ タイマが満了する前にこの入力が Low から High にトグルすると、WDO は High のままになり、それ以外の場合は Low にアサートされます。
IN	9	I	デバイスへの入力電源。3 V ~ 14V の入力電圧範囲。0.1μF 以上のセラミックコンデンサを、ピンのできるだけ近くに接続してください。
WD_TMR	10	I/O	ウォッチドッグ タイマ。ウォッチドッグ タイムアウトを設定するために、56.2kΩ ~ 174kΩ の範囲の抵抗を GND に接続します。遅延時間は 0.52s~1.5s の範囲で調整できます。ウォッチドッグ タイマを無効にするには、このピンをフロートのままにしてください。
DLY_TMR	11	I/O	遅延タイマ。フォルト解除遅延を設定するために、10.5kΩ ~ 1.18MΩ の範囲の抵抗を GND に接続します。遅延時間は、0.25ms ~ 25ms の範囲で調整できます。遅延を発生させないように、このピンはフロートのままにしてください。
WDO	12	O	ウォッチドッグ出力。プッシュプル出力。出力 high (VOH) レベルは、PULL_UP2 入力電源電圧によって設定されます。
PWRGD	13	O	パワーグッド。この出力は、すべてのレール (SENSE1 から SENSE4) がレギュレーション中であることを示します。プッシュプル出力。VOH レベルは、PULL_UP2 入力電源電圧によって設定されます。
GND	14	—	グラウンド。
VLDO	15	O	内部レギュレータの出力。このピンは、少なくとも 1μF の外付けセラミック コンデンサを GND に接続する必要があります。この電圧は、負の電圧を監視する際に正のオフセットを生成するために使用できます。この LDO の最大負荷は 5mA です。このピンは過電流事象に対して保護されていません。
モード	16	I	出力段の動作 (ウィンドウ または UV + OV) を制御するための論理入力。詳細については、 セクション 8.3.4 を参照してください。この入力を動的に変更することはできません。MODE=0 は 2 UV + 2 OV に対応し、MODE=1 は 2 ウィンドウに対応します。
PULL_UP2	17	I	PWRGD および WDO のプッシュプル出力のプルアップ電圧をプログラムするための入力電源電圧。1μF 以上のセラミックコンデンサを、ピンのできるだけ近くに接続してください。
PULL_UP1	18	I	RESET1 から RESET4 までのプッシュプル出力のグローバルプルアップ電圧をプログラムするための入力電源電圧。1μF 以上のセラミックコンデンサを、ピンのできるだけ近くに接続してください。
RESET4	19	O	Reset 4。SENSE4 が故障のとき、RESET4 は Low にアサートされます。プッシュプル出力。VOH レベルは、PULL_UP2 入力電源電圧によって設定されます。
RESET3	20	O	Reset 3。SENSE3 が故障のとき、RESET3 は Low にアサートされます。出力。VOH レベルは、PULL_UP2 入力電源電圧によって設定されます。
RESET2	21	O	Reset 2。SENSE2 が故障のとき、RESET2 は Low にアサートされます。出力。VOH レベルは、PULL_UP2 入力電源電圧によって設定されます。
RESET1	22	O	Reset 1。SENSE1 が故障のとき、RESET1 は Low にアサートされます。出力。VOH レベルは、PULL_UP2 入力電源電圧によって設定されます。
サーマル パッド		—	内部グラウンド。効果的な放熱のため、この金属サーマル パッドは大きなグラウンド プレーンに接続することを推奨します。
金属製ふた	ふた	—	このふたは、シールリングを介してサーマル パッドと GND に内部接続されています。

(1) I = 入力、O = 出力、I/O = 入力または出力、— = その他

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲(特に注記のない限り)^{(1) (2)}

		最小値	最大値	単位
入力電圧	IN	-0.3	16	V
	WDI、MODE	-0.3	7.5	
	SENSE1、SENSE2、SENSE3、SENSE4	-0.3	3.6	
	PULL_UP1、PULL_UP2	-0.3	7.5	
	SR_UVLO	-0.3	7.5	
	DLY_TMR、WD_TMR	-0.3	3.6	
出力電圧	REFCAP	-0.3	2	V
	VLDO	-0.3	3.6	
	HYS	-0.3	3.6	
	RESET1、RESET2、RESET3、RESET4	-0.3	7.5	
	PWRGD、WDO	-0.3	7.5	
出力電流	RESET1、RESET2、RESET3、RESET4	-20	20	mA
	PWRGD、WDO	-20	20	
接合部温度	T _J	-55	150	°C
保存温度	T _{stg}	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) すべての電圧値は、GND を基準としたものです。

6.2 ESD 定格

			値	単位
V _{ESD}	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠、すべてのピン ⁽¹⁾	±1000	V
		荷電デバイス モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	±250	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

動作温度範囲外 (特に記述のない限り)⁽¹⁾

		最小値	公称値	最大値	単位
入力電圧	IN	3		14	V
	WDI, MODE	0		7	
	SENSE1, SENSE2, SENSE3, SENSE4	0		3.5	
	PULL_UP1, PULL_UP2	1.6		7	
	SR_UVLO	0		7	
出力電圧	RESET1, RESET2, RESET3, RESET4	0		7	V
	PWRGD, WDO	0		7	
出力電流	RESET1, RESET2, RESET3, RESET4	-10		10	mA
	PWRGD, WDO	-10		10	
接合部温度	T _J	-55		125	°C
入力電圧スルーレート	SR _{IN}	0.001		10	V/μs

(1) すべての電圧値は、GND を基準としたものです。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS7H3024-SP	単位
		HFT (CFP)	
		22 ピン	
R _{θJA}	接合部から周囲への熱抵抗	34.2	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	7.7	°C/W
R _{θJB}	接合部から基板への熱抵抗	17.2	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	16.9	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	8.6	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	17	°C/W

(1) 従来および最新の熱測定基準の詳細については、アプリケーション レポート『半導体および IC パッケージの熱評価基準』(SPRA953) を参照してください。

6.5 電気的特性

3V ≤ V_{IN} ≤ 14V, R_{DLY_TMR} = 10kΩ, R_{WD_TMR} = 56.2kΩ, V_{PULL_UP1} = 3.3V, V_{PULL_UP2} = 3.3V、動作温度範囲 (T_A = -55°C ~ 125°C)、において、特記がない限り適用されます。また、QML RHA デバイスに対するグループ E の放射線試験 T_A = 25°C も含まれます(1) (2)

パラメータ		テスト条件	サブグループ A(3)	最小値	標準値	最大値	単位
電源電圧および電流							
I _{Q_IN}	V _{IN} 静止電流	V _{SR_UVLO} > V _{TH_SR_UVLO_RISING} (MAX)	1、2、3	1.5	2.5		mA
I _{SD_IN}	V _{IN} シャットダウン電流	V _{SR_UVLO} = 0V	1、2、3	1.5	2.1		
UVLO _{RISE}	V _{IN} 立ち上がり低電圧ロックアウト		1、2、3	2.73	2.80	2.88	V
UVLO _{FALL}	V _{IN} の立ち下がり定電圧ロックアウト		1、2、3	2.58	2.65	2.72	
V _{LDO}	内部リニアレギュレータの出力電圧	4V ≦ V _{IN} ≦ 14V	1、2、3	3.23	3.29	3.37	V
		V _{IN} = 3V	1、2、3	98%	99%		× V _{IN}
VLDO I _{MAX}	VLDO 最大電流	3.65V ≦ V _{IN} ≦ 14V、 VLDO= 98.5% × VLDO _(NOM)	1、2、3			5	mA
REFCAP	内部バンドギャップ電圧		1、2、3	1.188	1.2	1.212	V
V _{POR_IN}	IN パワーオンリセット電圧 (4)	1.6V ≦ V _{PULL_UPx} ≦ 7V、 V _{OL} ≦ 320mV (I _{RESETx} = −1mA)	1、2、3		1.42	2	
V _{POR_PULL_UPx}	PULL_UPx パワーオンリセット電圧 (5)	V _{IN} = 0V、V _{OL} ≦ 320mV、 I _{RESETx} = −100μA	1、2、3		0.85	1.1	
V _{HYS}	HYS ピンの内部電圧	R _{HYS} = 49.9kΩ	1、2、3	1.164	1.2	1.236	
SENSE1 から SENSE4、SR_UVLO、WDI、および MODE コンパレータ入力							
V _{TH_SENSEx}	SENSEx のスレッシュホールド電圧		1、2、3	593.1	599.7	604.9	mV
I _{HYS_SENSEx}	SENSEx ヒステリシス電流	V _{SENSEx} = 700mV	1、2、3	23.28	24	24.72	μA
I _{LKG_SENSEx}	SENSEx での入力リーク電流	V _{SENSEx} = 500mV	1、2、3		1	100	nA
V _{TH_SR_UVLO_RISING}	SR_UVLO での立ち上がりスレッシュホールド電圧		1、2、3	580	602	618	mV
V _{TH_SR_UVLO_FALLING}	SR_UVLO での立ち下がりスレッシュホールド電圧		1、2、3	475	499	517	
I _{LKG_SR_UVLO}	SR_UVLO での入力リーク電流	V _{SR_UVLO} = 7V	1、2、3		2	100	nA
V _{TH_WDI_RISING}	WDI の立ち上がりスレッシュホールド電圧		1、2、3	578	602	624	mV
V _{TH_WDI_FALLING}	WDI の立ち下がりスレッシュホールド電圧		1、2、3	473	498	521	mV
I _{LKG_WDI}	WDI での入力リーク電流	V _{WDI} = 7V	1、2、3		1.4	100	nA
V _{TH_MODE_RISING}	MODE の立ち上がりスレッシュホールド電圧		1、2、3 7、8	576	600	623	mV
V _{TH_MODE_FALLING}	MODE の立ち下がりスレッシュホールド電圧		1、2、3 7、8	475	498	520	mV
I _{LKG_MODE}	MODE での入力リーク電流	V _{MODE} = 7V	1、2、3		1	100	nA

6.5 電気的特性 (続き)

$3V \leq V_{IN} \leq 14V$, $R_{DLY_TMR} = 10k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$)、において、特記がない限り適用されます。また、QML RHA デバイスに対するグループ E の放射線試験 $T_A = 25^\circ C$ も含まれます(1) (2)

パラメータ		テスト条件		サブグループ プ(3)	最小値 標準値 最大値	単位
RESET1 から RESET4、PWRGD、WDO のプッシュプル出力						
Pull_UPxLKG	PULL_UP x リーク電流	VPULL_UPx = 7V、RESETx = LOW		1、2、3	48 100	μA
VOL_RESETx	Low レベル RESETx 出力電圧	1.6V ≤ VPULL_UP1 ≤ 7V	ILOAD = -2mA ILOAD = -10mA	1、2、3 1、2、3	5% 23%	x VPULL_UP1
VOH_RESETx	High レベル RESETx 出力電圧	1.6V ≤ VPULL_UP1 ≤ 7V	ILOAD = 2mA ILOAD = 10mA	1、2、3 1、2、3	95% 75%	
VOL_PWRGD	Low レベル PWRGD 出力電圧	1.6V ≤ VPULL_UP2 ≤ 7V	ILOAD = -2mA ILOAD = -10mA	1、2、3 1、2、3	5% 23%	x VPULL_UP2
VOH_PWRGD	High レベル PWRGD 出力電圧	1.6V ≤ VPULL_UP2 ≤ 7V	ILOAD = 2mA ILOAD = 10mA	1、2、3 1、2、3	95% 75%	
VOL_WDO	Low レベル WDO 出力電圧	1.6V ≤ VPULL_UP2 ≤ 7V	ILOAD = -2mA ILOAD = -10mA	1、2、3 1、2、3	5% 23%	
VOH_WDO	High レベル WDO 出力電圧	1.6V ≤ VPULL_UP2 ≤ 7V	ILOAD = 2mA ILOAD = 10mA	1、2、3 1、2、3	95% 75%	
SR RESETx_RISE	RESETx 立ち上がり出力電圧のスルーレート	VPULL_UP1 の 10% ~ 90%、 RLOAD = 50kΩ、 CLOAD = 100pF	1.6V ≤ VPULL_UP1 ≤ 7V	7、8 9、10、11	17 298	V/μs
SR PWRGD_RISE	PWRGD 立ち上がり出力電圧のスルーレート			7、8 9、10、11	17 298	
SR WDO_RISE	WDO 立ち上がり出力電圧のスルーレート			7、8 9、10、11	17 298	
SR RESETx_FALL	RESETx 立ち下がり出力電圧のスルーレート	VPULL_UP1 の 90% ~ 10%、 RLOAD = 50kΩ、 CLOAD = 100pF	1.6V ≤ VPULL_UP1 ≤ 7V	7、8 9、10、11	44 186	
SR PWRGD_FALL	PWRGD 立ち下がり出力電圧のスルーレート			7、8 9、10、11	44 186	
SR WDO_FALL	WDO 立ち下がり出力電圧のスルーレート			7、8 9、10、11	44 186	
R RESETx_PULL_UP	RESET PMOS ソース出力抵抗	ILOAD = 2mA	1.6V ≤ VPULL_UP1 < 3.3V	1、2、3	20 40	Ω
			3.3V ≤ VPULL_UP1 ≤ 7V	1、2、3	9 20	
R PWRGD_PULL_UP	PWRGD PMOS ソース出力抵抗	ILOAD = 2mA	1.6V ≤ VPULL_UP2 < 3.3V	1、2、3	20 40	
			3.3V ≤ VPULL_UP2 ≤ 7V	1、2、3	9 20	
R WDO_PULL_UP	WDO PMOS ソース出力抵抗	ILOAD = 2mA	1.6V ≤ VPULL_UP2 < 3.3V	1、2、3	20 40	
			3.3V ≤ VPULL_UP2 ≤ 7V	1、2、3	9 20	
R RESETx_PULL_DOWN	RESET NMOS シンク出力抵抗	ILOAD = -2mA、1.6V ≤ VPULL_UP1 ≤ 7V		1、2、3	16 36	
R PWRGD_PULL_DOWN	PWRGD NMOS シンク出力抵抗	ILOAD = -2mA、1.6V ≤ VPULL_UP1 ≤ 7V		1、2、3	16 36	
R WDO_PULL_DOWN	WDO NMOS シンク出力抵抗	ILOAD = -2mA、1.6V ≤ VPULL_UP1 ≤ 7V		1、2、3	16 36	

6.5 電気的特性 (続き)

$3V \leq V_{IN} \leq 14V$, $R_{DLY_TMR} = 10k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$ 、動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$)、において、特記がない限り適用されます。また、QML RHA デバイスに対するグループ E の放射線試験 $T_A = 25^\circ C$ も含まれます⁽¹⁾ ⁽²⁾

パラメータ		テスト条件	サブグループ プ ⁽³⁾	最小値	標準値	最大値	単位
熱保護							
T _{SD_ENTER}	サーマル シャットダウン入口温度			185			℃
T _{SD_EXIT}	サーマル シャットダウン出口温度			171			
遅延機能とウォッチドッグ タイマ							
t _{DLY_TMR}	遅延時間	R _{DLY_TMR} = 10.5kΩ	1、2、3	0.22	0.26	0.33	ms
		R _{DLY_TMR} = 619kΩ	1、2、3	11.3	12.5	13.7	
		R _{DLY_TMR} = 1.18MΩ	1、2、3	21.3	23.7	26.2	
t _{WD_TMR}	ウォッチドッグ タイムアウト	R _{WD_TMR} = 56.2kΩ	1、2、3	0.43	0.52	0.57	s
		R _{WD_TMR} = 118kΩ	1、2、3	0.8	1	1.2	
		R _{WD_TMR} = 174kΩ	1、2、3	1.34	1.5	1.7	

- (1) RHA デバイスの詳細については、5962R24206 SMD (標準マイクロ回路図) を参照。
- (2) すべての電圧値は、GND を基準としたものです。
- (3) サブグループの定義については、「品質適合性検査」表を参照してください。
- (4) V_{POR_IN} は、出力が制御された状態を保つために必要な V_{IN} の最小値で、 $1.6V \leq V_{PULL_UPx} \leq 7V$ の場合の値です。 V_{POR_IN} を下回ると、出力状態は決定できません。
- (5) $V_{POR_PULL_UPx}$ は出力が制御された状態を保つために必要な V_{PULL_UPx} の最小値で、 $V_{IN} \leq 3V$ の場合の値です。 $V_{POR_PULL_UPx}$ を下回ると、出力状態は決定できません。

6.6 タイミング要件

$3V \leq V_{IN} \leq 14V$, $R_{DLY_TMR} = 10k\Omega$, $R_{REG_TMR} = 10k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, 動作温度範囲 ($T_A = -55^\circ C \sim 125^\circ C$)、において、特記がない限り適用されます。また、RHA デバイスに対するグループ E の放射線試験 $T_A = 25^\circ C$ も含まれます
(1)

パラメータ	テスト条件	サブグループ (2)	最小 値	標準 値	最大 値	単位
$t_{START_UP_DLY}$	起動遅延時間(3)	$V_{REFCAP} \geq 1.1V$, 図 7-1	1, 2, 3	0.3	2.8	ms
t_{pd_RESETx}	\overline{RESET} 伝搬遅延	$DLY_TMR = \text{オープン}$, 図 7-2 および 図 7-3 を参照してください	1, 2, 3	0.62	4.3	μs
t_{pd_PWRGD}	$PWRGD$ 伝搬遅延	$DLY_TMR = \text{オープン}$, 図 7-4 を参照	1, 2, 3	0.51	4.3	μs
$t_{pd_SR_UVLO}$	SR_UVLO の伝搬遅延	図 7-5 をご覧ください	1, 2, 3	0.92	2	μs
t_{pd_WDI}	WDI 伝搬遅延	図 7-6 をご覧ください $t_{WD_TMR} = 0.52s$ $t_{WD_TMR} = 1s$ $t_{WD_TMR} = 1.5s$	1, 2, 3	23	40	μs
				47	80	
				68	116	
t_{PW_WDI}	WDI 最小パルス幅	図 7-7 をご覧ください	4, 5, 6	2		$\times t_{WD_OSC}$
$t_{PW_SR_UVLO}$	SR_UVLO 有効なリセットの最小パルス幅	図 7-8 をご覧ください	4, 5, 6	0.61	1.1	μs
$t_{h_VSENSEx_FAULT}$	有効なフォルト検出の $VSENSEx$ のホールド時間	$C_{LOAD} = 100pF$, 図 7-9 および 図 7-10 をご覧ください	4, 5, 6	0.56	2.2	μs
$t_{h_VSENSEx_RISE}$	$VSENSEx$ ホールド時間の立ち上がりスレッショルド	図 7-11 および 図 7-12 をご覧ください	4, 5, 6		3.7	μs

- (1) RHA デバイスの詳細については、5962R24206 SMD (標準マイクロ回路図) を参照してください。
(2) サブグループの定義については、「品質適合性検査」表を参照してください。
(3) 電源オンのとき、すべての 内部リファレンスが仕様範囲内に収まるように、 V_{IN} は、少なくとも $t_{Start_up_delay}$ の間、 $UVLO_{RISE(MAX)}$ 以上でなければなりません。

6.7 品質適合検査

MIL-STD-883、方法 5005 - グループ A

サブグループ	説明	温度 (°C)
1	静的テスト	25
2	静的テスト	125
3	静的テスト	-55
4	動的テスト	25
5	動的テスト	125
6	動的テスト	-55
7	機能テスト	25
8A	機能テスト	125
8B	機能テスト	-55
9	スイッチング テスト	25
10	スイッチング テスト	125
11	スイッチング テスト	-55

6.8 代表的特性

$R_{DLY_TMR} = 10.5k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, $R_{HYS} = 49.9k\Omega$, MODE = ロジック Low (特に記述のない限り)。




図 6-1. 動作温度範囲にわたる I_{Q_IN} と V_{IN} との関係 (RESETx = Low)




図 6-2. I_{Q_IN} と V_{IN} と温度との関係 (RESETx = Low)




図 6-3. 動作温度範囲にわたる I_{Q_IN} と V_{IN} との関係 (RESETx = High)




図 6-4. I_{Q_IN} と V_{IN} と温度との関係 (RESETx = High)




図 6-5. I_{Q_IN} と DLY_TMR と WD_TMR 抵抗における温度との関係




図 6-6. 低電圧誤動作防止と温度との関係

6.8 代表的特性 (続き)

$R_{DLY_TMR} = 10.5k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, $R_{HYS} = 49.9k\Omega$, $MODE = \text{ロジック Low}$ (特に記述のない限り)。




図 6-7. V_{TH_SENSEx} 電流分布 (温度 $-55^{\circ}C$)




図 6-8. V_{TH_SENSEx} 電流分布 (温度 $+25^{\circ}C$)




図 6-9. V_{TH_SENSEx} 電流分布 (温度 $125^{\circ}C$)




図 6-10. I_{HYS_SENSEx} 電流分布 (温度 $-55^{\circ}C$)




図 6-11. I_{HYS_SENSEx} 電流分布 (温度 $25^{\circ}C$)




図 6-12. I_{HYS_SENSEx} 電流分布 (温度 $125^{\circ}C$)

6.8 代表的特性 (続き)

$R_{DLY_TMR} = 10.5k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, $R_{HYS} = 49.9k\Omega$, MODE = ロジック Low (特に記述のない限り)。




図 6-13. I_{HYS_SENSEx} と、温度範囲での V_{IN} および SENSEx チャンネルとの関係




図 6-14. 温度範囲における REFCAP と V_{IN} の関係




図 6-15. REFCAP と温度範囲の V_{IN} との関係





図 6-16. 温度範囲における VLDO と V_{IN} の関係

6.8 代表的特性 (続き)

$R_{DLY_TMR} = 10.5k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, $R_{HYS} = 49.9k\Omega$, MODE = ロジック Low (特に記述のない限り)。



R_{DLY_TMR} = フローティング
MODE = Low

R_{WD_TMR} = フローティング
 $V_{SENSE1,3} = 0.3V$ および
 $V_{SENSE2,4} = 1V$

図 6-17. VLDO と温度範囲の V_{IN} との関係




図 6-18. SR_{RESET1_RISE} と V_{PULL_UP1} における温度との関係




図 6-19. SR_{RESET1_FALL} と V_{PULL_UP1} における温度との関係




図 6-20. SR_{PWRGD_RISE} と温度範囲での V_{PULL_UP2} との関係




図 6-21. SR_{PWRGD_FALL} と V_{PULL_UP2} における温度との関係




図 6-22. SR_{WDO_RISE} と V_{PULL_UP2} における温度との関係

6.8 代表的特性 (続き)

$R_{DLY_TMR} = 10.5k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, $R_{HYS} = 49.9k\Omega$, MODE = ロジック Low (特に記述のない限り)。




図 6-23. SR_{WD_FALL} と V_{PULL_UP2} における温度との関係




図 6-24. $RESET1$ V_{OH} 電圧 (V_{PULL_UP1} に対するパーセント) と $I_{LOAD} = 2mA$ における V_{PULL_UP1} 全域での温度の関係




図 6-25. $RESET1$ V_{OL} 電圧 (V_{PULL_UP1} に対するパーセント) と $I_{LOAD} = 2mA$ における V_{PULL_UP1} 全域での温度の関係




図 6-26. $RESET1$ V_{OH} 電圧 (V_{PULL_UP1} に対するパーセント) と $I_{LOAD} = 10mA$ における V_{PULL_UP1} 全域での温度の関係




図 6-27. $RESET1$ V_{OL} 電圧 (V_{PULL_UP1} に対するパーセント) と $I_{LOAD} = 10mA$ における V_{PULL_UP1} 全域での温度の関係




図 6-28. $RESET1$ プルアップ抵抗と $I_{LOAD} = 2mA$ における V_{PULL_UP1} 全域での温度

6.8 代表的特性 (続き)

$R_{DLY_TMR} = 10.5k\Omega$, $R_{WD_TMR} = 56.2k\Omega$, $V_{PULL_UP1} = 3.3V$, $V_{PULL_UP2} = 3.3V$, $R_{HYS} = 49.9k\Omega$, $MODE = \text{ロジック Low}$ (特に記述のない限り)。




図 6-29. RESET1 プルダウン抵抗と $I_{LOAD} = 2mA$ における V_{PULL_UP1} 全域での温度の関係




図 6-30. $R_{DLY_TMR} = 10.5k\Omega$ での V_{IN} における遅延時間と温度との関係




図 6-31. $R_{DLY_TMR} = 619k\Omega$ での V_{IN} における遅延時間と温度との関係





図 6-32. $R_{DLY_TMR} = 1.18M\Omega$ での V_{IN} における遅延時間と温度との関係

7 パラメータ測定情報

MODE=0 の場合、特に指定がない限り、PWRGD 電圧を基準とするすべての測定において、SENSE_x 電圧は非フォルト状態に強制されました。



A. $V_{IN(STEADY-STATE)}$ の有効な動作電圧は 3V ~ 14V です

図 7-1. $t_{start_up_delay}$ 時間測定




図 7-2. $\overline{RESET1}$ および $\overline{RESET3}$ の伝搬遅延 (t_{pd_RESETx}) 時間測定




図 7-3. $\overline{RESET2}$ および $\overline{RESET4}$ の伝搬遅延 (t_{pd_RESETx}) 時間測定

A. t_{pd_RESETx} の場合、各 SENSE_x の伝搬遅延は個別に測定されます。




図 7-4. PWRGD 伝搬遅延 (t_{pd_PWRGD})






図 7-5. SR_UVLO 伝搬遅延 ($t_{pd_SR_UVLO}$)



A. MODE=0

図 7-6. WDI 伝搬遅延 (t_{pd_WDI})



A. $V_{SENSE1,3} = 1.5V$, $V_{SENSE2,4} = 0V$

図 7-7. WDI パルス幅 (t_{PW_WDI})






図 7-8. SR_UVLO パルス幅 ($t_{PW_SR_UVLO}$)




A. $t_{h_VSENSEx_FAULT}$ の間、各 SENSEx は別々に測定されます。

図 7-9. 有効なフォルト検出のための VSENSE1 および VSENSE3 ホールド時間 ($t_{h_VSENSEx_FAULT}$)




A. $t_{h_VSENSEx_FAULT}$ の間、各 SENSEx は別々に測定されます。

図 7-10. 有効なフォルト検出のための VSENSE2 および VSENSE4 ホールド時間 ($t_{h_VSENSEx_FAULT}$)



A. $t_{h_VSENSEx_FAULT}$ の間、各 SENSEx は別々に測定されます。

図 7-11. VSENSE1 および VSENSE3 立ち上がりスレッショルド ホールド時間 ($t_{h_VSENSEx_RISE}$)



A. $t_{h_VSENSEx_FAULT}$ の間、各 SENSEx は別々に測定されます。

図 7-12. VSENSE2 および VSENSE4 立ち上がりスレッショルド ホールド時間 ($t_{h_VSENSEx_RISE}$)

8 詳細説明

8.1 概要

TPS7H3024 は、宇宙用途向けのウォッチドッグ タイマ機能を統合した、4 チャンネル、3V～14V 対応の電圧監視回路です。アクティブ Low の $\overline{\text{RESETx}}$ 出力は、ディセーブル Low 入力付きのデバイス監視を容易にサポートします。このデバイスは、指定された構成において、従属レールの数を確認するように設定できます：

1. 2 つの低電圧 (UV) + 2 つの過電圧 (OV)。
2. 2 つのウィンドウ。

この動作は、MODE ピンの論理値によって制御されます。詳細については、表 8-1 を参照してください。

表 8-1. TPS7H3024 の機能モード

機能	モード ⁽¹⁾
2 UV + 2 OV	0 ⁽²⁾
2 つのウィンドウ	1 ⁽³⁾

(1) モードは静的な入力であり、ユーザーは論理値を動的に変更しません。デバイスが起動したら、値はほとんど変化しません。

(2) $0 = V_{\text{MODE}} < V_{\text{TH_MODE_FALLING}} (\text{MIN})$

(3) $1 = V_{\text{MODE}} > V_{\text{TH_MODE_RISING}} (\text{MAX})$

$\overline{\text{RESETx}}$ 、PWRGD、 $\overline{\text{WDO}}$ のロジック High は、PULL_UPx 入力電源を介して外部制御されます。ユーザは、少なくとも 1 つの 1 μF コンデンサを PULL_UPx ピンのできるだけ近くに接続する必要があります。すべての $\overline{\text{RESETx}}$ 出力の論理 High レベルは PULL_UP1 入力によって設定され、PWRGD と $\overline{\text{WDO}}$ のロジック High レベルは PULL_UP2 によって設定されます。PULL_UPx の電圧範囲は 1.6V ～ 7V です。

SENSEx 入力はコンパレータの非反転入力に接続されており、これによって監視対象の電圧が次のように分類されます。

1. レギュレーション中。
2. レギュレーション範囲外。

低電圧および過電圧コンパレータの動作の詳細については、セクション 8.3.3.3 を参照してください。これらの各入力はスレッシュホールド レベル 599.7mV(標準値) を備え、電圧、温度、放射線 (TID) 全体で $\pm 1\%$ の精度を達成しています。ヒステリシス電圧スレッシュホールド レベルはユーザーが調整でき、 R_{TOPx} 抵抗とヒステリシス電流 ($I_{\text{HYS_SENSEx}}$) により決定されます。SENSEx の立ち上がり電圧が $V_{\text{TH_SENSEx}}$ スレッシュホールド (標準 599.7mV) を超えると、 $I_{\text{HYS_SENSEx}}$ がアクティブになります。 I_{HYS} は 24 μA で、電圧、温度、放射線 (TID) の全範囲で $\pm 3\%$ の精度を維持します。さらに、このデバイスは PWRGD と呼ばれる出力を備えており、電源ツリー (システム全体) の状態を監視するために使用されます。

注


過電圧コンパレータの場合、 $\overline{\text{RESETx}}$ 出力は入力コンパレータの出力で論理的に反転されます。図 8-13 を参照してください。

電圧監視機能に加えて、TPS7H3024 は立ち上がりエッジ検出型のウォッチドッグ タイマーを内蔵しています。ウォッチドッグ入力 (WDI) は、立上りエッジの電圧変化を検出します。ウォッチドッグ タイマ ロジックが WDI ピンで立ち上がり電圧を検出すると、ウォッチドッグ タイマがすでにアクティブな場合はタイマがクリアされ、最初に検出されたパルスである場合はカウントを開始します。WDI ピンで立ち上がりパルスが検出されると、システムはプログラムされたタイムアウト (標準で 0.5ms ～ 1.5ms) までに再びタイマをクリアする必要があります。タイムアウト前にタイマがクリアされると、ウォッチドッグ出力 ($\overline{\text{WDO}}$) は High に維持され、それ以外の場合は $\overline{\text{WDO}}$ は Low にアサートされます。通常、ウォッチドッグ タイマは、コヒーレントなプロセッサの実行を監視するために使用されます。通常、プロセッサは出力チャネルを使用して WDI に立ち上がりエッジ電圧を誘導し、 $\overline{\text{WDO}}$ はノンマスカブル割り込みに接続されます。プロセッサがスタックした場合、WDI ピンはトグルしません。その結果、 $\overline{\text{WDO}}$ が Low になり、プロセッサが既知の状態にリセットされます。

このデバイスには、2 つのプログラム可能なタイマが組み込まれています。

1. **Dly_TMR**:フォルト終了遅延を設定します。監視対象の電圧変化状態が、レギュレーション範囲ではない状態からレギュレートされている状態になると、ユーザーによってプログラムされた遅延 (**DLY_TMR** を使用) が終了すると、**RESETx** が High にアサートされます。このタイマは、**10.5kΩ** を使用して **1.18MΩ** 抵抗に、それぞれ **0.25ms~25ms** にプログラムできます。この遅延は、入力 (「監視対象の電圧」) が「規定範囲内」から「規定範囲外」に変化する場合には適用されません。これは、異常をできるだけ早く伝達するためです。
2. **WD_TMR**:ウォッチドッグタイマのタイムアウトを設定します。ウォッチドッグ入力が入力 (**WDI**) の立ち上がり電圧を検出すると、監視対象プロセスは、出力 (**WDO**) を High に維持するためにプログラムされたタイムアウトまでに別の立ち上がり電圧を供給する必要があり、そうでない場合は出力が Low になります。

8.2 機能ブロック図



- 過電圧イベントを検出するために、RESET2 および RESET4 出力段は入力コンパレータの出力から論理的に反転されます。詳細については、[図 8-13](#) を参照してください。
- MODE = 1 の場合、RESET1 と RESET3 はウィンドウ タイプになります。詳細については、[図 8-9](#) を参照してください。RESET2 および RESET4 は過電圧コンパレータフラグです。

8.3 機能説明

8.3.1 入力電圧 (V_{IN}) VLDO および REFCAP

定常状態動作中は、TPS7H3024 の入力電圧は 3V ~ 14V の間にする必要があります。 V_{IN} と GND の間には、少なくとも 0.1 μ F のバイパス キャパシタンスが必要です。入力バイパス コンデンサは、デバイスにできるだけ近くに配置します。IC が正しく動作するように、 V_{IN} のスルーレートを 10 V/ μ s から 1 mV/ μ s の範囲に制御します。

V_{IN} に印加される電圧は、内部レギュレータの入力として機能し、このレギュレータによって通常 3.29V の VLDO 電圧が生成されます。入力電圧が 3.65V 未満の場合、VLDO レギュレータはドロップアウト状態になることがあります。VLDO の推奨容量は、1 μ F セラミック タイプです。VLDO は最大 5mA の負荷に対応できます。

注

VLDO 出力は短絡の条件に対して保護されていません。

電源投入時には、 V_{IN} が $UVLO_{RISE}$ を超えた後、少なくとも 2.8ms ($t_{Start_up_delay}$) 待機することが推奨されます。これは、すべての内部時定数を超えるようにして、基準が $\pm 1\%$ の精度から外れないようにするためです。

各デバイスは、さまざまな制御ロジック ブロックで利用される 1.2V の内部バンドギャップ リファレンスを生成します。これは、定常状態動作時に REFCAP ピンに印加される電圧です。この電圧は分圧され、次のコンパレータ入力用のリファレンス電圧として使用されます：

1. $SENSEX = 599.7\text{mV}$ (標準値)
2. 立ち上がり電圧時は $SR_UVLO = 602\text{mV}$ (標準値)、立ち下がり電圧時は 489mV。
3. 立ち上がり電圧時には $WDI = 602\text{mV}$ (標準値)、立ち下がり電圧時には 498mV。
4. 立ち上がり電圧時には $MODE = 600\text{mV}$ (標準値)、立ち下がり電圧時には 498mV。

V_{TH_SENSEX} 基準電圧は、エラー アンプのオフセットを考慮して、 \overline{RESETx} 出力で測定され、電圧、温度、放射線の TID (シリコンの最大 100krad) 全体で 1% 以内のレギュレーションを維持します。この厳格な基準電圧公差により、ユーザーは電圧レールを高精度で監視できます。

適切な電氣的動作のために、またデバイスの堅牢な SET 性能を確保するために、REFCAP ピンで GND との間に 470nF のコンデンサが必要です。

8.3.1.1 低電圧ロックアウト ($V_{POR_IN} < V_{IN} < UVLO$)

V_{IN} の電圧が $UVLO$ (2.79V 標準値) 電圧未満で、パワーオンリセット電圧 (V_{POR_IN} 、1.42V(標準値)) より高い場合、出力ピン (\overline{RESETx} 、PWRGD、 \overline{WDO}) は、以下のデバイス入力ピンの電圧に関係なくロジック Low 状態になります：

- $SENSEX$
- SR_UVLO
- WDI
- モード

8.3.1.2 パワーオン リセット ($V_{IN} < V_{POR_IN}$)

V_{IN} の電圧がパワーオンリセット電圧 (V_{POR_IN}) より低い場合、出力信号は未定義となり、外部デバイスを正しいロジックレベルに設定するために依存してはいけません。

図 8-1 に、 \overline{RESETx} 出力と立ち上がり入力電圧 (V_{IN}) との関係を示します。ご覧のように、 V_{IN} が V_{POR_IN} (標準値 1.42V) を下回ると、 \overline{RESETx} は以下ようになります。このとき、出力は 0V から V_{IN} まで任意の値になり得ます。

この例では、すべての入力コンパレータ ($SENSEX$) への入力電圧は V_{TH_SENSEX} (標準値 599.7mV) を下回っています。このため、 V_{IN} が $UVLO_{RISE}$ (標準値 2.79V) を上回った後も、 \overline{RESETx} 、PWRGD、 \overline{WDO} は LOW のままとまります。




図 8-1. $V_{IN} > V_{POR_IN}$ の後、有効な Low 状態になる出力

- A. この図では以下ようになります。
1. 有効な外部プルアップ電圧は、 $PULL_UPx$ 入力 ($1.6V \leq V_{PULL_UPx} \leq 7V$) に接続されている。
 2. $V_{IN(STEADY-STATE)}$ の有効な V_{IN} 電圧は、 $3V \sim 14V$ である。
 3. このグラフでは、すべての入力が低電圧 (UV) タイプであると仮定します。
 4. V_{OL} は以下を表す: V_{OL_RESETx} 、 V_{OL_PWRGD} 、 V_{OL_WDO} 、またはすべての出力の Low ロジック出力電圧です。

8.3.2 SR_UVLO

The SR_UVLO (システムリセットおよび低電圧ロックアウト) 入力ピンにより、外部コントローラはすべての出力を一度にアサート (または強制的に Low に) することで、外部フォルトを伝搬できます。SR_UVLO が Low ($< V_{TH_SR_UVLO_FALLING}$) の場合、本デバイスはシャットダウンモードに移行し、すべての出力は強制的に論理的に Low になります。SR_UVLO は高精度 ($\pm 3.17\%$) コンパレータへの入力であり、立ち上がりスレッショルド電圧は $V_{TH_SR_UVLO_RISING} = 602\text{mV}$ であるため、設計者は必要に応じてこのピンを使用して外部低電圧誤動作防止を設定できます (図 8-2 を参照)。コンパレータには 103mV の固定ヒステリシスが組み込まれています。

通常、設計者は、TPS7H3024 をイネーブルにする必要のある電圧を把握しています。この情報から、抵抗分圧器の値は式 1 を使って計算できます。通常、上側の抵抗は $10\text{k}\Omega$ の値に固定されていますが、他の値は使用できます。より大きな値の抵抗を使用すると消費電力が最小限に抑えられますが、「弱い」プルアップにより、ノイズが出力信号に結合することができる場合があります。

$$R_{BOTTOM_SR_UVLO} = R_{TOP_SR_UVLO} \times \frac{V_{TH_SR_UVLO_RISING}}{V_{IN_UVLO_DESIRED} - V_{TH_SR_UVLO_RISING}} \quad (1)$$

ここで

- $V_{TH_SR_UVLO_RISING}$ は、SR_UVLO の立ち上がり電圧 (標準値 602mV) の間の内部基準です。
 - 設計者は、代表値を使用するのではなく中心値を使用することで、以下に示すように電圧、温度、放射線全体にわたる誤差を最小化できます:

$$\frac{V_{TH_SR_UVLO_RISING(MIN)} + V_{TH_SR_UVLO_RISING(MAX)}}{2} = \frac{0.580\text{V} + 0.618\text{V}}{2} = 0.599\text{V} \quad (2)$$

- $V_{IN_UVLO_DESIRED}$ は、 V_{IN} の立ち上がり電圧の間デバイスをイネーブルするための必要な外部電圧です。
- $R_{TOP_SR_UVLO}$ は、抵抗分圧器に対して選択された上側の抵抗です。

設計者が実際の抵抗分圧器の値を把握したら、式 3 および 式 4 を使用して、外部低電圧ロックアウトの標準的な立ち上がり電圧および立ち下がり電圧を以下のように算出できます。

$$V_{IN_UVLO_RISING_NOMINAL} (V) = \left(1 + \frac{R_{TOP_SR_UVLO}}{R_{BOTTOM_SR_UVLO}} \right) \times V_{TH_SR_UVLO_RISING} \quad (3)$$

$$V_{IN_UVLO_FALLING_NOMINAL} (V) = \left(1 + \frac{R_{TOP_SR_UVLO}}{R_{BOTTOM_SR_UVLO}} \right) \times V_{TH_SR_UVLO_FALLING} \quad (4)$$

式 4 では、温度、電圧、放射線 (TID) 全体にわたってセンターを以下のように使用できます:

$$\frac{V_{TH_SR_UVLO_FALLING(MIN)} + V_{TH_SR_UVLO_FALLING(MAX)}}{2} = \frac{0.475\text{V} + 0.517\text{V}}{2} = 0.496\text{V} \quad (5)$$

起動中、デバイスは $2.8\text{ms}(t_{START_UP_DELAY})$ 以上にわたって安定した入力電圧 ($UVLO_{RISE} \leq V_{IN} \leq 14$) を持っている必要があります。これは、すべての内部時定数を超えていることを確認するためです。これにより、 V_{TH_SENSEx} 基準電圧がセトリングされ、精度は仕様範囲内 (1%) になります。 V_{IN} が高速な立ち上がり電圧の場合、外付けの遅延容量を分圧抵抗に追加して、図 8-2 に示されているように、 $t_{START_UP_DELAY}$ が超えたあとでデバイスをイネーブルにできます。SR_UVLO ピンの容量 (C_{DELAY}) を選択するには、式 6 を使用できます。

$$C_{DELAY} (F) > \frac{t_{DELAY}(s)}{R_{TH}(\Omega) \times \ln\left(-\frac{V_{TH}(V)}{V(t) - V_{TH}(V)}\right)} \quad (6)$$

ここで

- t_{DELAY} (秒) は必要な遅延時間 (秒) です ($V_{IN} > UVLO_{RISE}$ から少なくとも 2.8ms)。
- R_{TH} はテブナン等価抵抗であり、 $R_{TOP_SR_UVLO}$ と $R_{BOTTOM_SR_UVLO}$ の並列接続による抵抗値 (Ω) です。

$$- R_{TH}(\Omega) = \frac{R_{TOP_SR_UVLO}(\Omega) \times R_{BOTTOM_SR_UVLO}(\Omega)}{R_{TOP_SR_UVLO}(\Omega) + R_{BOTTOM_SR_UVLO}(\Omega)} \quad (7)$$

- V_{TH} はテブナン等価電圧であり、定常動作時の V_{SR_UVLO} における電圧 (V) です。

$$- V_{TH}(V) = \left(\frac{R_{BOTTOM_SR_UVLO}(\Omega)}{R_{TOP_SR_UVLO}(\Omega) + R_{BOTTOM_SR_UVLO}(\Omega)} \right) \times V_{IN}(V) \quad (8)$$

- $V(t)$ は SR_UVLO の電圧 (V_{SR_UVLO}) で、シーケンスを開始します。この場合は 0.602V です。
- 温度および電圧全体にわたり、式 2 に規定された中心値を使用できます。





図 8-2. メイン レールを監視して、シーケンスの立ち上げおよびシャットダウンを自動的に開始します

8.3.3 SENSEx 入力

8.3.3.1 V_{TH_SENSEx} および V_{OUTx_RISE}

TPS7H3024 電圧スーパーバイザには 4 つの入力コンパレータが内蔵されており、標準で 599.7mV (V_{TH_SENSEx}) の正確な ($\pm 1\%$) スレッシュホールド電圧を備えています。 V_{TH_SENSEx} は、スレッシュホールドのコンパレータ オフセットを考慮して \overline{RESETx} 出力で測定されます。外付けの抵抗分圧器を調整して目的の電圧レール (V_{OUTx}) を検出できるため、最大限の柔軟性が得られます。 $SENSEx$ 入力に接続されたコンパレータの概念図を、[図 8-3](#) に示します。ご覧のように、検出した電圧レール (V_{OUTx}) は (外付けの分圧抵抗 R_{TOPx} と $R_{BOTTOMx}$ を使用することにより) 減衰され、 V_{TH_SENSEx} 電圧と比較されます。寿命全体にわたってスレッシュホールド (V_{TH_SENSEx}) の良い精度を維持するため、定常状態の $SENSEx$ 電圧を 1.6V 未満に維持することを推奨します。



注

コンパレータ自体には、電圧ヒステリシスが組み込まれていません。ヒステリシスは、ヒステリシス電流 (I_{HYS_SENSEx}) と上側抵抗 (R_{TOPx}) を使用して外部制御されます。詳細については、[セクション 8.3.3.4](#) を参照してください。低電圧や過電圧タイプに応じて入力コンパレータは変化しません。過電圧は、出力段を駆動する信号を反転することにより実装されます。

図 8-3. SENSEx コンパレータ入力

監視対象のレール (V_{OUTx}) の電圧が上昇するとき、ヒステリシス電流 (I_{HYS_SENSEx}) は $SENSEx$ 入力に接続されません。 $SENSEx$ (減衰された V_{OUTx}) が内部基準電圧 (V_{TH_SENSEx}) と比較されています。 $V_{SENSEx} > V_{TH_SENSEx}$ の場合、電圧は次のように見なされます。

1. レギュレーション時: 低電圧チャネル (UV) の場合。
2. レギュレーションなし: 過電圧チャネル (OV)

単純な分圧器を使用する方法で、 V_{OUTx} での立ち上がり電圧スレッシュホールド電圧を計算できます。

$$V_{OUTx_RISE_NOMINAL} (V) = \left(1 + \frac{R_{TOPx}}{R_{BOTTOMx}}\right) \times V_{TH_SENSEx} \quad (9)$$

ここで

- V_{TH_SENSEx} は、標準検出スレッシュホールド電圧で **599.7mV** です。
 - 温度全体にわたる監視電圧の誤差を最小限に抑えたい場合は、標準値の代わりに中央値を使用することができます。
す: $V_{TH_SENSEx} = \frac{V_{TH_SENSEx(MIN)} + V_{TH_SENSEx(MAX)}}{2} = 599mV$
- R_{TOPx} は上側の抵抗 (Ω) です。
- $R_{BOTTOMx}$ は下側の抵抗 (Ω) です。

どのようなシステムでも同様に、設計変数にはある程度のばらつき (または誤差) が存在します。この場合、上側の抵抗値および下側の抵抗値、ならびに **SENSEx** スレッシュホールド電圧 (V_{TH_SENSEx}) です。微分法 (導関数法) を用いて総誤差を算出する場合 (すべての変数が相関しておらず、かつ両方の抵抗が同じ許容誤差を持つと仮定)、 $V_{TH_RISEx_NOMINAL}$ の誤差は以下のように計算できます:

$$V_{OUTx_RISE_ERROR} (V) = \pm \sqrt{\frac{V_{TH_SENSEx}^2 \times \left[(2 \times R_{TOL}^2 \times R_{TOPx}^2) + (V_{TH_SENSEx_ACC}^2 \times (R_{TOPx} + R_{BOTTOMx})^2) \right]}{R_{BOTTOMx}^2}} \quad (10)$$

ここで

- R_{TOL} は、抵抗の許容誤差 (抵抗は上下とも同じ) の数値。例えば、許容誤差 **0.1%** の抵抗の場合、**0.001** を使用。
- $V_{TH_SENSEx_ACC}$ は、**SENSEx** しきい値精度の数値 (この場合は **0.01**)。
- R_{TOPx} と $R_{BOTTOMx}$ の単位はオーム (Ω) です。
- V_{TH_SENSEx} は **0.599V** (温度範囲全体の中央値) です。

式 9 と式 10 を使用して、立ち上がり電圧しきい値の範囲は、次のように計算できます:

$$V_{OUTx_RISE} = V_{OUTx_RISE_NOMINAL} \pm V_{OUTx_RISE_ERROR} \quad (11)$$

注

V_{TH_SENSEx} はインパレータのオフセットを考慮する際の基準電圧で $V_{TH_SENSEx} = V_{REF} + V_{IOx}$ であることに注意してください。

必須ではありませんが、ノイズの多いアプリケーションでは、監視対象信号の過渡電圧に対する感度を低減するために、**SENSEx** 入力端に小容量のバイパス コンデンサを配置することが優れたアナログ設計の実践となります。

8.3.3.2 I_{HYS_SENSEx} と V_{OUTx_FALL}

TPS7H3024 には **24 μ A** のヒステリシス電流が内蔵されており、精度は **$\pm 3\%$** です ($R_{HYS} = 49.9k\Omega$ の場合)。ヒステリシス電流は、 V_{HYS}/R_{HYS} とほぼ等価です。ヒステリシス電流の精度に最終的に影響するため、 R_{HYS} 抵抗には **0.1%** の許容差を使用してください。この電流は、すべての **SENSEx** 入力において内部でミラーリングされます。このヒステリシス電流は、**SENSEx** 電圧がスレッシュホールド電圧 (**599.7mV 1%**、式 11 および図 8-3) を超えたときに有効になります。この電流 (I_{HYS_SENSEx}) に R_{TOPx} 抵抗を乗算すると、**SENSEx** ノードに追加される電圧 (V_{HYS_SENSEx}) が誘導されます。これにより、ノード電圧 (この場合は V_{SENSEx}) が実質的に昇圧 (またはインクリメント) されます。

V_{OUTx} 電圧が下降し、 V_{OUT_FALLx} よりも低くなった場合、その電圧は次のように見なされます。

1. レギュレーションなし: 低電圧チャネル (UV) の場合。
2. レギュレーション中: 過電圧チャネル (OV)。

ヒステリシス電圧は、次のように定義されます:

$$V_{HYS_SENSEx_NOMINAL} (V) = I_{HYS_SENSEx} \times R_{TOPx} \quad (12)$$

ここで

- $I_{HYS_SENSEx} = 24 \times 10^{-6}$ アンペア (または $24\mu A$)
- R_{TOPx} 単位はオーム (Ω) 単位です。

立ち下がり電圧スレッシュホールドは、次のようにで計算できます。

$$V_{OUTx_FALL_NOMINAL} (V) = V_{OUTx_RISE_NOMINAL} - V_{HYS_SENSEx_NOMINAL} \quad (13)$$

式 9 および式 13 を使用しますが

$$V_{OUTx_FALL_NOMINAL} (V) = \left[\left(1 + \frac{R_{TOPx}}{R_{BOTTOMx}} \right) \times V_{TH_SENSEx} \right] - (I_{HYS_SENSEx} \times R_{TOPx}) \quad (14)$$

ここで

- V_{TH_SENSEx} は、標準の検出しきい値電圧は $0.599 V$ です。
- $I_{HYS_SENSEx} = 24 \times 10^{-6}$ アンペア (または $24\mu A$)
- R_{TOPx} と $R_{BOTTOMx}$ の単位はオーム (Ω) 単位です。

V_{OUTx_FALL} エラーは、次の式で計算できます：

$$V_{TH_FALLx_ERROR} (V) = \pm \sqrt{\frac{A + B + C + D}{R_{BOTTOMx}^2}} \quad (15)$$

式 15 は、導関数法を用い、すべての変数が無相関であり、かつ両方の抵抗が同じ許容誤差を持つという仮定の下で算出されました。

ここで、方程式の項は次のとおりです。

$$A = I_{HYS_SENSEx}^2 \times I_{HYS_SENSEx_ACC}^2 \times R_{TOPx}^2 \times R_{BOTTOMx}^2 \quad (16)$$

$$B = R_{TOL}^2 \times R_{TOPx}^2 \times V_{TH_SENSEx}^2 \quad (17)$$

$$C = R_{TOL}^2 \times R_{TOPx}^2 \times [(I_{HYS_SENSEx} \times R_{BOTTOMx}) - V_{TH_SENSEx}]^2 \quad (18)$$

$$D = V_{TH_SENSEx}^2 \times V_{TH_SENSEx_ACC}^2 \times (R_{TOPx} + R_{BOTTOMx})^2 \quad (19)$$

ここで

- R_{TOL} は、抵抗の許容誤差 (抵抗は上下とも同じ) の数値。例えば、許容誤差 0.1% の抵抗の場合、 0.001 を使用。
- $V_{TH_SENSEx_ACC}$ は、 $SENSEx$ しきい値精度の数値 (この場合は 0.01)。
- $I_{HYS_SENSEx_ACC}$ は、数値としてのヒステリシス電流精度 (この場合は 0.03) です。
- V_{TH_SENSEx} は、標準の検出しきい値電圧は $0.599 V$ です。
- $I_{HYS_SENSEx} = 24 \times 10^{-6} A$ (または $24\mu A$)
- R_{TOPx} と $R_{BOTTOMx}$ の単位はオーム (Ω) 単位です。

式 15 と式 14 を使用して、立ち下がり電圧範囲は次のように計算できます。

$$V_{OUTx_FALL} = V_{OUTx_FALL_NOMINAL} \pm V_{OUTx_FALL_ERROR} \quad (20)$$

図 8-4 に、立ち上がり電圧と立ち下がり電圧の概念図を示します。この図には、 V_{TH} の精度、 I_{HYS} の精度、抵抗分割回路の許容誤差による電圧の誤差も記載されています。システム レベルでは、堅牢な設計を実現するために、これらの誤差を考慮する必要があります。






図 8-4. SENSE_x コンパレータの立ち上がりおよび立ち下がりにおけるしきい値電圧

8.3.3.3 入力から出力までのタイミング図




A. TPS7H3024 および では、MODE = 0 のとき、チャンネル #1 (ピン #1) とチャンネル #3 (ピン #3) は低電圧タイプです。

図 8-5. 低電圧チャンネル (UV) の時間図



A. では、MODE = 1 のとき、チャンネル #2 (ピン#2) とチャンネル #4 (ピン #4) は過電圧タイプです。

図 8-6. 過電圧チャンネル (OV) の時間図



- A. TPS7H3024 とでは、MODE = 1 のとき、チャンネル #1 (ピン 1) とチャンネル #2 (ピン #2) は内部的にまたは「接続されて」ウィンドウ チャンネルを作成し、チャンネル #3 (ピン #3) とチャンネル #4 (ピン #4) は OR 接続されて、2 番目のウィンドウ チャンネルを作成します
- B. 低電圧と過電圧の場合、 V_{OUTx_RISE} 、 V_{OUTx_FALL} 、 V_{HYS_SENSEx} は、それぞれ異なる値である可能性があります。

図 8-7. ウィンドウ チャンネルの時間図

8.3.3.4 上部および下部の抵抗分圧回路の設計式

システム レベルでは、設計者は V_{OUTx_RISE} および V_{OUTx_FALL} レベルを知っています (または選択します)。通常、これらの電圧は、監視対象の公称レール電圧 (V_{OUTx}) に対するパーセンテージとして選択されます。この情報が判明していれば、目的の目標レベルについて、抵抗の公称分割部品の値 (R_{TOPx} と $R_{BOTTOMx}$) を計算することができます。式 13 と式 12 を使用して、上側の抵抗を計算できます。

$$R_{TOPx} = \frac{V_{OUTx_RISE} - V_{OUTx_FALL}}{I_{HYS_SENSEx}} \quad (21)$$

下部の抵抗は、式 9 から次のように計算できます。

$$R_{BOTTOMx} = \frac{R_{TOPx} \times V_{TH_SENSEx}}{V_{OUTx_RISE} - V_{TH_SENSEx}} \quad (22)$$

V_{OUTx_RISE} と V_{OUTx_FALL} (V_{HYS_SENSEx} と呼びます) の差が大きいほど、立ち下がり電圧の誤差が大きくなることに注意する必要があります。図 8-8 に、さまざまなセンス ヒステリシス電圧 ($V_{HYS_SENSEx} = V_{OUTx_RISE} - V_{OUTx_Fall}$) の V_{OUTx_Fall} エラーのプロットを示します。このプロットは、3 種類の V_{OUTx_RISE} 電圧 (または、公称出力電圧のパーセンテージで 90、95、97%) と、2 種類の出力電圧 (0.8V と 28V) に対して作成されています。グラフからわかるように、出力電圧は立ち下がり電圧誤差にほとんど影響を与えません (プロットで差を簡単に確認することはできません)。誤差 (%単位) は約 1% ($V_{HYS_SENSEx} = 3\%$) から約 2.6% ($V_{HYS_SENSEx} = 80\%$ の場合) までに大きくなる可能性があります。




図 8-8. V_{OUTx_FALL} 絶対誤差と V_{HYS_SENSEx} との関係

- A. このプロットには、式 21 と式 22 を使用して計算した上側抵抗と下側抵抗の差、および設計者が調達できる実際の抵抗値による V_{OUTx_FALL} の誤差は含まれていません。
- B. 計算に使用する抵抗の許容誤差は 0.1%、 V_{TH_SENSEx} 精度は 1%、 I_{HYS_SENSEx} 精度は 3% です。
- C. このプロットでは、 V_{HYS_SENSEx} (%) が公称出力電圧 (V_{OUTx}) をパーセンテージで表しています。
- D. このプロットでは、フルスケール電圧 (または V_{OUTx}) を基準にして V_{OUTx_FALL} 誤差 (%) が正規化されています。

8.3.4 モード

MODE ピンは、出力段の動作を変化させて以下を検出する入力です。

1. 低電圧 (UV)
2. 過電圧 (OV)
3. ウィンドウ

詳細については 表 8-1 および セクション 8.3.5 を参照してください。

注

MODE は、VLDO に接続すると、論理 High に設定できます。絶縁保護のために直列抵抗を使用します。

8.3.5 出力段 ($\overline{\text{RESETx}}$, PWRGD , $\overline{\text{WDO}}$, PULL_UP1 , PULL_UP2)

出力段 ($\overline{\text{RESET1}}$ から $\overline{\text{RESET4}}$), PWRGD , $\overline{\text{WDO}}$ は プッシュプルタイプで供給されます。図 8-9 に示されているように、出力が過電圧タイプの場合、 $\overline{\text{RESETx}}$ は SENSEx コンパレータの出力から論理的に反転されます (図 8-13 も参照)。

TPS7H3024 (プッシュプル出力)で、MODE = 1 の場合、 SENSE1 (UV) と SENSE2 (OV) は内部 A 接続され、出力が $\overline{\text{RESET1}}$ 出力を駆動するために使用されます。この場合、 $\overline{\text{RESET1}}$ はウィンドウ コンパレータの出力です。 $\overline{\text{RESET2}}$ は変更されないままで、 SENSE2 の OV フラグになります。ウィンドウ フラグと OV フラグの両方が利用可能なため、システムは出力を読み取って、システム内でどの種類のフォルト (UV または OV) が発生したかを判別できます。同様のことが、2 番目のウィンドウ コンパレータを構成する SENSE3 および SENSE4 にも当てはまります。




図 8-9. TPS7H3024 用ウィンドウ コンパレータ (MODE=1 の場合)

- A. SENSE1 と SENSE2 は 1 つ目のウィンドウ コンパレータ チャンネルを構成し、 SENSE3 と SENSE4 は 2 つ目のウィンドウ コンパレータ チャンネルを構成します。

8.3.5.1 プッシュプル出力

プッシュプル出力のプルアップ電圧は、ユーザが外部から供給します。 PULL_UP1 (入力) はすべての $\overline{\text{RESETx}}$ 出力 ($\overline{\text{RESET1}}$ から $\overline{\text{RESET4}}$ まで) のプルアップ電圧ドメインです。 PULL_UP2 (入力) は PWRGD および $\overline{\text{WDO}}$ 出力のプルアップ電圧ドメインです。図 8-10 から 図 8-13 を参照してください。

注

IN、 PULL_UP1 と PULL_UP2 の間にシーケンス要件はありません。

各出力段は、ハイサイド PMOS とローサイド NMOS の (CMOS) ペアで構成されています。PMOS 抵抗は通常 9Ω (最大値 20Ω)、NMOS は標準 16Ω (最大値 36Ω)、 $V_{\text{PULL_UPx}} \geq 3.3\text{V}$ の場合。 PULL_UP1 および PULL_UP2 の電圧範囲は 1.6V~7V であり、それぞれ独立してバイアスをかけることも、同じ電源レールに接続することも可能です。ただし、両方とも必ずバイアスをかける必要があります。PMOS レッグの出力抵抗は、 PULL_UPx 電圧依存性を持ちます。 PULL_UPx 電圧が低いほど、PMOS 抵抗は高くなります。

$V_{IN} < V_{POR_IN}$ (最大電圧 2V) または $V_{PULL_UPx} > V_{POR_PULL_UPx}$ (最大 1.1V) のとき、出力は既知のプルダウン状態になります。この条件では、本デバイスが出力に 100 μ A の電流をシンクする場合、 $V_{OL} \leq 320mV$ で、出力のシンク能力が低下します。

- \overline{RESETx}
- PWRGD
- \overline{WDO}

入力電圧が推奨範囲である 3V～14V の範囲内にある場合、各出力は $\pm 10mA$ のフルドライブ能力を持ちます。




図 8-10. UV チャンネル タイプの \overline{RESETx} プッシュプル出力段




図 8-11. UV チャンネル タイプ用の PWRGD プッシュプル出力段





図 8-12. UV チャンネル タイプ用の \overline{WDO} プッシュプル出力段



A. \overline{RESETx} のみは、チャンネルのタイプに以下のように依存します。UV または OV これは、MODE 入力ピンの論理値に依存します。

図 8-13. OV チャンネル タイプの \overline{RESETx} プッシュプル出力段

8.3.6 WDI

ウォッチドッグ入力 (WDI) ピンは、602mV の基準電圧 ($V_{TH_WDI_RISING}$) を持つコンパレータの非反転入力への入力です。コンパレータには、ノイズ耐性を高めるために 104 mV (固定) のヒステリシス電圧が内蔵されています。ウォッチドッグステートマシンは、WDI ピンで立ち上がり電圧が検出されるたびにクリア (またはウォッチドッグカウンタのリセット) を行います。ウォッチドッグタイムアウトのばらつきを考慮するため、プロセッサが WDI 信号を送信する頻度を決定する際には、WD_TMR の最小値を使用することを推奨します。例えば、WD_TMR が 1s に設定されている場合、実際のタイムアウトは 0.8s から 1.2s の間になります。したがって、最悪の場合のばらつきを考慮して、WDI 信号はプロセッサから少なくとも 0.8s ごとに送信することを推奨します。WD_TMR (またはタイムアウト) は、WD_TMR 入力を使用して、ユーザーがプログラムすることができます。このタイマは 520ms~1.5s の範囲でプログラム可能です。詳細については、[セクション 8.3.7.2](#) を参照してください。

8.3.7 ユーザープログラマブルタイマ

TPS7H3024 には 2 つの調整可能なタイマがあります。

1. DLY_TMR の代表的な範囲は 260μs から 23.37ms です。
2. WD_TMR の代表的な範囲は 520ms から 1.5s です。

両方のタイマは、DLY_TMR ピンと WD_TMR ピンと GND との間の 1 つの抵抗によりプログラムされます。これらの抵抗は、タイマの内部発振器周波数をプログラムするために使用されます。DLY_TMR ピンまたは WD_TMR ピンをフローティングにすると、それぞれのタイマは無効になります。タイマをディセーブルすると、デバイスの静止電流 (I_{Q_IN}) が減少します。詳細については、[図 6-5](#) を参照してください。

注

タイマ ピンの抵抗設定は、電源投入時に有効である必要があり、動的に変更できません。

8.3.7.1 DLY_TMR

TPS7H3024 には、調整可能な時間遅延機能があります。DLY_TMR ピンと GND の間に 1 つの抵抗を接続すると、遅延をプログラムできます。260μs から 23.7ms の遅延の場合、使用可能な抵抗 (R_{DLY}) の値は 10.5kΩ と 1.18MΩ の間です。この遅延は、次のような故障状態からの復帰時にのみ有効です：

1. UV: 低電圧チャネル (UV) で、遅延は V_{OUTx} 電圧が立ち上がり、 V_{OUTx_RISE} を横切るときに有効です。
2. OV: 過電圧チャネル (OV) では、遅延は V_{OUTx} 電圧が立ち下がり、 V_{OUTx_FALL} を横切るときに有効です。

詳細については [図 8-5](#) と [図 8-6](#) を参照してください。

システムに対して遅延が望ましくない場合は、ピン (DLY_TMR) をフローティングのままにしておくことができます。タイマをディセーブルすると、デバイスの消費電流が低減されます (I_{Q_IN})。遅延が望ましくない場合、 V_{OUTx} が V_{OUTx_RISE} と V_{OUTx_FALL} を交差する間に、4.3μs (最大) 固有の伝搬遅延が観測されます。

DLY_TMR 抵抗は、[式 23](#) を使って選択できます。[図 8-14](#) に、DLY_TMR 抵抗と遅延時間の線形的な傾向を示します。

$$R_{DLY_TMR}(k\Omega) = [49.71 \times t_{DLY_TMR}(ms)] - 2.5 \quad (23)$$

さまざまな遅延時間の公称抵抗値を、[表 8-2](#) に示します。

表 8-2. 標準的な DLY_TMR 抵抗

遅延 (ms)	$R_{DLY_TMR}(k\Omega)$
0.260	10.5
12.5	619
23.7	1180




図 8-14. 全発振器範囲における R_{DLY_TMR} と t_{DLY_TMR} との関係

8.3.7.2 WD_TMR

WD_TMR は、内部ウォッチドッグ タイマのタイムアウトをプログラムする可変タイマです。ウォッチドッグタイマーは、プロセッサの一貫した動作を監視するために一般的に使用されます。故障により監視対象のプロセッサが停止した場合、WDI ピンは立ち上がりエッジを検出せず、 \overline{WDO} が Low にアサートされるため、プロセッサは既知の状態にリセットされます。図 8-15 に、監視対象プロセッサと TPS7H3024 との間の一般的な接続を示します。図 8-16 に、TPS7H3024 のプロセッサとウォッチドッグの間の正しいハンドシェイクと不適切な (遅いパルス) ハンドシェイクを示します。

ユーザーは、WD_TMR ピンと GND との間に 1 つの抵抗を使用して WD_TMR をプログラムできます。抵抗 (R_{WD}) の範囲は、それぞれ 520ms~1.5s の時間の範囲に対して 56.2kΩ から 174kΩ の間です。ウォッチドッグ タイマを使用しない場合は、このピンをフローティングのままにしてもかまいません。ウォッチドッグ タイマをディセーブルにすると、デバイスの静止電流 (I_{Q_IN}) が減少します。

注

ウォッチドッグ タイマがディセーブルのとき (WD_TMR ピンがフローティング)、 \overline{WDO} ピンは PWRGD と同等になります。

REG_TMR 抵抗は、式 24 を使って計算できます。図 8-17 に、WD_TMR 抵抗とウォッチドッグ タイマをクリアするために許容される時間 (またはタイムアウト) との線形の傾向を示します。

$$R_{WD_TMR}(k\Omega) = [114.5 \times t_{WD_TMR}(s)] - 3.5 \quad (24)$$

表 8-3 に、さまざまな許容レギュレーション時間に対する標準抵抗値を示します。WDI ピンの最小パルス幅は、ウォッチドッグ オシレータ周期の 2 倍として規定されています。オシレータ周期は、式 25 を使って計算できます。

$$t_{WD_OSC}(s) = \frac{t_{WD_TMR}(s)}{57,344} \quad (25)$$




図 8-15. TPS7H3024 と監視対象プロセッサとの間のウォッチドッグタイマのハンドシェイク (代表値)




図 8-16. ウォッチドッグのタイミング図

表 8-3. 標準的な REG_TMR 抵抗

許容レギュレーション時間 (s)	R _{REG_TMR} (kΩ)
0.52	56.2
1	118
1.5	174




図 8-17. 全発振器範囲における R_{WD_TMR} と t_{WD_TMR} との関係

8.4 デバイスの機能モード

表 8-4. V_{IN} および V_{PULL_UPx} が推奨最小電圧より低い場合の \overline{RESETx} 、 $PWRGD$ 、および \overline{WDO} の真理値表。

SR_UVLO (1) (2)	SENSEx (3) (4)	RESETx	PWRGD	WDO	IN	PULL_UPx
0 または 1	0 または 1	不定	不定	不定	$V_{IN} < V_{POR_IN}$	$V_{PULL_UPx} < V_{POR_PULL_UPx}$
		L	L	L	$V_{IN} < V_{POR_IN}$	$V_{POR_PULL_UPx} < V_{PULL_UPx} < 1.6V$
		L	L	L	$V_{POR_IN} < V_{IN} < 3V$	$V_{PULL_UPx} < V_{POR_PULL_UPx}$
		L	L	L	$V_{POR_IN} < V_{IN} < 3V$	$1.6V < V_{PULL_UPx} < 7V$

表 8-5. V_{IN} および V_{PULL_UPx} が推奨動作電圧範囲内にある場合の \overline{RESETx} 、 $PWRGD$ 、および \overline{WDO} の真理値表

SR_UVLO (1) (2)	MODE (5) (6)	SENSE1 (3) (4)	SENSE2 (3) (4)	SENSE3 (3) (4)	SENSE4 (3) (4)	RESET1	RESET2	RESET3	RESET4	PWRGD	WDO (7)
0	0 または 1	0 または 1	0 または 1	0 または 1	0 または 1	L	L	L	L	L	L

表 8-5. V_{IN} および V_{PULL_UPx} が推奨動作電圧範囲内にある場合の \overline{RESETx} 、PWRGD、および WDO の真理値表
(続き)

SR_UVLO (1) (2)	MODE (5) (6)	SENSE1 (3) (4)	SENSE2 (3) (4)	SENSE3 (3) (4)	SENSE4 (3) (4)	RESET1	RESET2	RESET3	RESET4	PWRGD	WDO (7)
1	0	0	0	0	0	L	H	L	H	L	L
		0	0	0	1	L	H	L	L	L	L
		0	0	1	0	L	H	H	H	L	L
		0	0	1	1	L	H	H	L	L	L
		0	1	0	0	L	L	L	H	L	L
		0	1	0	1	L	L	L	L	L	L
		0	1	1	0	L	L	H	H	L	L
		0	1	1	1	L	L	H	L	L	L
		1	0	0	0	H	H	L	H	L	L
		1	0	0	1	H	H	L	L	L	L
		1	0	1	0	H	H	H	H	H	H
		1	0	1	1	H	H	H	L	L	L
		1	1	0	0	H	L	L	H	L	L
		1	1	0	1	H	L	L	L	L	L
		1	1	1	0	H	L	H	H	L	L
		1	1	1	1	H	L	H	L	L	L
	1	0	0	0	0	L	H	L	H	L	L
		0	0	0	1	L	H	L	L	L	L
		0	0	1	0	L	H	H	H	L	L
		0	0	1	1	L	H	L	L	L	L
		0	1	0	0	L	L	L	H	L	L
		0	1	0	1	L	L	L	L	L	L
		0	1	1	0	L	L	H	H	L	L
		0	1	1	1	L	L	L	L	L	L
		1	0	0	0	H	H	L	H	L	L
		1	0	0	1	H	H	L	L	L	L
		1	0	1	0	H	H	H	H	H	H
		1	0	1	1	H	H	L	L	L	L
		1	1	0	0	L	L	L	H	L	L
		1	1	0	1	L	L	L	L	L	L
		1	1	1	0	L	L	H	H	L	L
		1	1	1	1	L	L	L	L	L	L

(1) $0 = V_{SR_UVLO} < V_{TH_SR_UVLO_FALLING}$ (2) $1 = V_{SR_UVLO} > V_{TH_SR_UVLO_RISING}$ (3) $0 = V_{SENSEx} < V_{TH_SENSEx}$ (4) $1 = V_{SENSEx} > V_{TH_SENSEx}$ (5) $0 = V_{MODE} < V_{TH_MODE_FALLING}$ (6) $1 = V_{MODE} > V_{TH_MODE_RISING}$

(7) ウォッチドッグ タイマが期限切れになる前に、WDI に有効な立上りエッジ パルスが入力されることを前提としています。

9 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

TPS7H3024 は、放射線耐性を強化した、ウォッチドッグ タイマ付きの 4 チャンネル電圧スーパーバイザです。このモジュールを使用して、FPGA、ASIC、AFE、各種電源システムの電源レール、プロセッサの一貫性のある実行を監視できます。

9.2 代表的なアプリケーション

9.2.1 ウィンドウ電圧モニタ

多くの最新システム(またはサブシステム)では、複数の電圧レールが必要な場合が多く、これを「電源ツリー」と呼びます。これらの電源ツリーは、信頼性の高い動作のために厳密な電圧仕様が求められることがよくあります。これらの仕様が満たされていない場合、信頼性の低い動作または永続的な誤動作が発生する可能性があります。信頼性の高い動作を可能にするために、電圧レールはリアルタイムで監視され、電源オフやローカルレギュレータの無効化などの是正処置がシステム全体に伝達されます。

この例では、2 つの電圧レールがウィンドウトリガを使用して監視され、レールが仕様内で動作していることを確認します。以下に、設計手順と部品選定の詳細を示します。設計については、図 9-1 にまとめられています。

注

この例で示されているすべての計算値は、小数点以下 2 桁に丸められていますが、センス分圧回路の下側の抵抗値のみは小数点以下 3 桁に丸められています。




図 9-1. ウォッチドッグ タイマ付きウィンドウ電圧モニタ

9.2.1.1 設計要件

この設計では、信頼性の高い動作を確保するために、ウィンドウ コンパレータを使用して 2 つの電圧レールを監視する必要があります。ウィンドウ監視方式が用いられているため、システム仕様の上限および下限が監視されます。また、ウォッチドッグを使用してプロセッサの一貫した実行も監視されます。スーパーバイザ IC は、SR_UVLO ピンを駆動する外付け抵抗分圧器を使用して、公称 12V レールの約 86% (10.31V) を開始するように設定されます。

すべてのフラグはハウスキーピング プロセッサによって監視されるものとみなされ、 $\overline{\text{WDO}}$ はプロセッサのノンマスク可能割り込みを駆動するために使用されます。すべての設計条件は、表 9-1 で定義されています。

表 9-1. 設計条件

パラメータ	設計要件	設計結果
システムの公称電圧	12V の入力電圧をスーパーバイザに監視し、電圧が 10.3V (86%) を少なくとも 2.8ms の間上回ったときに IC をイネーブルにします。電圧が 8.5V (または 71%) を下回ると、システムはディスエーブルになります。	TPS7H3024 は、SR_UVLO を使用することで外部から正確にイネーブルできます。内部基準電圧は、温度、電圧、TID の全範囲にわたって 3.1% の精度を維持します。誤差を最小限に抑えるために、0.1% の許容差を持つ抵抗を使用します。
$V_{\text{OUT1}} = 3.3\text{V}$ (公称)	低電圧: $V_{\text{OUT1_RISE_UV}} = 98\%$ および $V_{\text{OUT1_FALL_UV}} = 95\%$	$V_{\text{OUT1_RISE_UV}} = 3.25\text{V}$ $V_{\text{OUT1_FALL_UV}} = 3.15\text{V}$
	過電圧: $V_{\text{OUT1_RISE_OV}} = 105\%$ および $V_{\text{OUT1_FALL_OV}} = 102\%$	$V_{\text{OUT1_RISE_OV}} = 3.45\text{V}$ $V_{\text{OUT1_FALL_OV}} = 3.35\text{V}$
$V_{\text{OUT2}} = 1.8\text{V}$ (公称)	低電圧: $V_{\text{OUT2_RISE_UV}} = 98\%$ および $V_{\text{OUT2_FALL_UV}} = 97\%$	$V_{\text{OUT2_RISE_UV}} = 1.77\text{V}$ $V_{\text{OUT2_FALL_UV}} = 1.75\text{V}$
	過電圧: $V_{\text{OUT2_RISE_OV}} = 103\%$ および $V_{\text{OUTx_FALL_OV}} = 102\%$	$V_{\text{OUT2_RISE_OV}} = 1.86\text{V}$ $V_{\text{OUT2_FALL_OV}} = 1.84\text{V}$
故障状態から復帰している間での RESETx 遅延	公称 260 μs の遅延	$R_{\text{DLY_TMR}} = 10.5\text{k}\Omega$
ウォッチドッグのタイムアウト	公称 1 秒	$R_{\text{WD_TMR}} = 118\text{k}\Omega$

9.2.1.2 詳細な設計手順

9.2.1.2.1 入力電源とデカップリング コンデンサ

TPS7H3024 には、次の三つの電源が必要です。

1. IN は、TPS7H3024 IC に電力を供給する入力電源です。この電源は、1 μF 以上、ピンにできるだけ近い場所でデカップリングする必要があります。この回路では、 $V_{\text{IN}} = 12\text{V}$ です。
2. PULL_UP1 は、 $\overline{\text{RESETx}}$ 出力電圧を HIGH (V_{OH}) にプログラムする入力電源です。これらの出力は、ハウスキーピング プロセッサに接続されています。この電源は、1 μF 以上、ピンにできるだけ近い場所でデカップリングする必要があります。このアプリケーションでは、 $V_{\text{PULL_UP1}} = 3.3\text{V}$ です。
3. PULL_UP2 は、PWRGD および $\overline{\text{WDO}}$ 出力の出力電圧 High (V_{OH}) をプログラムする入力電源です。これらの出力はハウスキーピング プロセッサに接続され、特に $\overline{\text{WDO}}$ は通常 WDI パルスを生成するプロセッサのノンマスクカブル NMO 入力に接続されます。この電源は、1 μF 以上、ピンにできるだけ近い場所でデカップリングする必要があります。このアプリケーションでは、 $V_{\text{PULL_UP1}} = 3.3\text{V}$ です。

また、TPS7H3024 には、良好な電気的特性および放射線耐性を得るためにデカップリングが必要な 2 つの安定化電圧出力を備えています。それらを以下に示します。

1. REFCAP (1.2V のリファレンス) は、以下のようなすべての放射基準電圧を生成するためにデバイスで内部で使われます。
 - $V_{\text{TH_SENSEx}}$
 - $I_{\text{HYS_SENSEx}}$

- $V_{TH_SR_UVLO}$
- V_{TH_WDI}
- V_{TH_MODE}

このリファレンスには、470nF のセラミック コンデンサをできるだけピンの近くに配置してデカップリングします。このピンには、外部に負荷を接続しないでください。

2. **VLDO** は、TPS7H3024 の内部回路に電力を供給するために使用される内部レギュレータの出力です。このレギュレータは、ピンにできるだけ近い 1μF でデカップリングします。この LDO は最大 5mA まで負荷をかけることができます。この LDO は短絡に対する保護を備えていないことを理解しておくことが重要です。

9.2.1.2.2 SR_UVLO スレッシュホールド

このアプリケーションでは、 SR_UVLO ピンを使用して 12V の入力電源電圧を監視し、目的の電圧に達したときにデバイスをイネーブルします。

IC は、レール電圧が 10.26V (標準公称電圧の 85.5%) を超えるとイネーブルになります。 SR_UVLO のヒステリシス電圧は内部制御されているため、立ち下がり電圧は制御されません。しかし、計算値は 8.55V (または公称電圧の 71.2%、標準値) となります。TPS7H3024 には 2.8ms (最大) の内部時定数 ($t_{Start_UP_DELAY}$) があるため、 SR_UVLO ピンに 3.3μF の遅延コンデンサが追加されます。このコンデンサは、 V_{IN} が立ち上がりるときに SR_UVLO ピンに遅延を発生させるため追加されます。このコンデンサにより、シーケンスを開始する 2 番目の条件が追加されます。 $V_{IN} \geq 10.26V$ (標準値) が 2.8ms 以上の間なら、IC がイネーブルになります。

SR_UVLO の抵抗デバイダの上側抵抗を固定すると、設計要件に従って下側の抵抗を計算できます。上側の抵抗は 10kΩ に固定されています。下側抵抗の式は式 1 を使用して、次のように計算されます。

$$V_{BOTTOM_SR_UVLO} = 10k\Omega \times \frac{0.599V}{10.26V - 0.599V} = 620\Omega \quad (26)$$

基準抵抗値が計算できたので、次に実際に使用する (実部品としての) 抵抗を選定します。この場合、0.1% の許容誤差を持つ抵抗を使用して最も近い値を選定します (この特定のケースでは、基準抵抗と実際に使用する抵抗の値が同じです)

- $R_{BOTTOM_SR_UVLO} = 620\Omega$

実際に使用する抵抗値を用いて、スーパーバイザを有効化する上昇電圧および無効化する下降電圧を逆算することができます。式 4 と式 3 の使用:

$$V_{IN_UVLO_RISING_NOMINAL} (V) = \left(1 + \frac{10k\Omega}{620\Omega}\right) \times 0.599V \cong 10.26V \quad (27)$$

$$V_{IN_UVLO_FALLING_NOMINAL} (V) = \left(1 + \frac{10k\Omega}{620\Omega}\right) \times 0.496V \cong 8.50V \quad (28)$$

遅延コンデンサは、式 7、式 8、および式 6 を使って計算します。

$$R_{TH} (\Omega) = \frac{10k\Omega \times 620\Omega}{10k\Omega + 620\Omega} = 583.80\Omega \quad (29)$$

$$V_{TH} (V) = \left(\frac{620\Omega}{10k\Omega + 620\Omega}\right) \times 12V = 0.70V \quad (30)$$

$$C_{DELAY} (F) \geq \frac{0.0028s}{582.8\Omega \times \ln\left(\frac{0.7V}{0.599V - 0.7V}\right)} = 2.48\mu F \quad (31)$$

入力コンデンサには 3.3μF のコンデンサを選びます。

9.2.1.2.3 SENSEx スレッシュホールド

SENSEx 入力は、システム レベルの境界 (または制限値) に対して電圧レールを監視するために使用されます。この設計では、監視対象の出力電圧を次のように設定します。

1. $V_{OUT1} = 3.3V$
2. $V_{OUT2} = 1.8V$

各レールの V_{OUTx_RISE} と V_{OUTx_FALL} の設計は、表 9-2 で規定されています

表 9-2. チャンネルごとの立ち上がり/立ち下がり設計要件

チャンネル	チャンネル タイプ	V_{OUTx_NOM} (V)	V_{ONx_RISE} (%)	V_{ONx_RISE} (V)	V_{ONx_FALL} (%)	V_{ONx_FALL} (V)
1	UV	3.3	98	3.23	95	3.14
2	OV		105	3.47	102	3.37
3	UV	1.8	98	1.76	97	1.75
4	OV		103	1.85	102	1.84

式 21 と式 22 を使用して、上部と下部のリファレンス抵抗を計算し、0.1% (精度) の抵抗値を使用して最も近い抵抗値を選択することができます。表 9-3 にリファレンスの (または計算上の) 上部抵抗と下部抵抗を示します。表 9-4 に、アプリケーション用に選定した抵抗を示します。

表 9-3. SENSEx のリファレンス電圧の公称抵抗値

チャンネル	R_{TOP} (k Ω)	R_{BOTTOM} (k Ω)
1	4.13	0.94
2		0.86
3	0.75	0.39
4		0.36

チャンネル 1 (または SENSE1) の上側抵抗と下側抵抗の計算例を以下に示します。

$$\frac{3.23\text{ V} - 3.14\text{ V}}{24\text{ }\mu\text{A}} = 4.13\text{ k}\Omega \quad (32)$$

$$\frac{4.13\text{ k}\Omega \times 0.60\text{ V}}{3.23\text{ V} - 0.60\text{ V}} = 0.94\text{ k}\Omega \quad (33)$$

表 9-4. 許容誤差 0.1% の抵抗を使用して SENSEx の抵抗を選定

チャンネル	R_{TOP} (k Ω)	R_{BOTTOM} (k Ω)
1	4.12	0.931
2		0.866
3	0.75	0.383
4		0.357

実際の抵抗が判明したため、式 9、式 10、式 11、式 14、式 15、式 20 を使用して実際のオン/オフ公称電圧と誤差電圧を計算できます。誤差を使用すると、上部と下部の電圧を計算し、公称出力電圧を基準にして値を正規化することができます。

表 9-5. V_{OUTx_RISE} 公称値、統計値 (V およびパーセンテージ)

チャンネル	V _{OUTx_RISE_NOMINAL} (V)	V _{OUTx_RISE_NOMINAL} ⁽¹⁾ (%)
1	3.25	98.48
2	3.45	104.51
3	1.77	98.44
4	1.86	103.19

(1) 数値は、そのレールの公称出力電圧に正規化されています。

表 9-6. V_{OUTx_FALL} 公称値 (統計値、ボルトおよびパーセンテージ)

チャンネル	V _{OUTx_FALL_NOMINAL} (V)	V _{OUTx_FALL_NOMINAL} (%) ⁽¹⁾
1	3.15	95.48
2	3.35	104.51
3	1.75	98.88
4	1.84	103.19

(1) 数値は、そのレールの公称出力電圧に正規化されています。

9.2.1.3 アプリケーション曲線




図 9-2. V_{OUT1} 、 V_{RESET1} 、 V_{RESET2} と時間の関係




図 9-3. V_{OUT2} 、 V_{RESET3} 、 V_{RESET4} と時間の関係

9.3 電源に関する推奨事項

TPS7H3024 は、3V～14V の入力電圧範囲 (V_{IN}) で動作するように設計されています。 V_{IN} は、 V_{IN} と GND の間にあり、少なくとも 1 つの 0.1 μ F セラミックコンデンサとピンのできるだけ近くでデカップリングする必要があります。

TPS7H3024 では、PULL_UP1 と PULL_UP2 も電源入力と見なされます。この場合はプッシュプル出力です。入力電圧レンジは 1.6V～7V です。PULL_UP1 と GND の間、および PULL_UP2 と GND の間に、少なくとも 1 つの 1 μ F セラミックコンデンサを接続します。コンデンサをピンにできるだけ近づけて配置する必要があります。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

- 高品質セラミックコンデンサ (X7R など) をピンのできるだけ近くに接続します。信号とコンデンサの値は次のとおりです。
 - $V_{IN} \geq 0.1\mu\text{F}$
 - REFCAP = 470nF
 - VLDO = $1\mu\text{F}$
 - PULL_UPx $\geq 1\mu\text{F}$
- VLDO および REFCAP ピン付近には、ノイズの多い配線を通さないようにしてください。これらのピンはデバイス内部のリファレンスに接続されているためです。
- 必要に応じて、SENSEx ピンと GND の間に小容量のコンデンサを配置することで、モニタしている信号の過渡電圧に対する感度を下げてください。
- ユーザーは通常、スーパーバイザをスイッチ モード電源と組み合わせて使用するため、SENSEx 配線は可能な限りノイズ源から離して配置する必要があります。この配線をノイズ源の直下に通さないようにします。可能でない場合は、トレースが別の層上に配線され、グラウンド層がパターンとノイズ減を分離するようにします。

9.4.2 レイアウト例




図 9-4. プリント基板のレイアウト例：上層




図 9-5. プリント基板のレイアウト例：下層




図 9-6. プリント基板のレイアウト例：最上層の 3D ビュー




図 9-7. プリント基板のレイアウト例：最下層の 3D ビュー

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連資料

以下に示す関連ドキュメントは、www.ti.com からダウンロードできます。

- 『電圧スーパーバイザへの抵抗分圧回路の入力設計における I_Q と精度のトレードオフ』、[SLVA450](#)
- 『TPS7H3024EVM-CVAL EVM ユーザー ガイド』、[SLVUD02](#)
- TPS7H3024-SP 総電離線量 (TID)、[SLVK201](#)
- TPS7H3024-SP 中性子変位損傷 (NDD) 特性評価レポート、[SLVK203](#)
- TPS7H3024-SP シングルイベント効果 (SEE)、[SLVK199](#)
- [標準マイクロ回路図](#)

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。


11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (April 2025) to Revision A (August 2025)	Page
• TPS7H3024-SP の QMLV を「事前情報」から「量産データ」に変更.....	1

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。




PACKAGE OUTLINE

HFT0022A

CFP - 2.428mm max height

CERAMIC FLATPACK




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a metal lid. The lid is not connected to any lead.
4. The leads are gold plated.
5. Metal lid is connected to backside metalization

EXAMPLE BOARD LAYOUT**HFT0022A****CFP - 2.428mm max height**

CERAMIC FLATPACK



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962R2420601VXC	Active	Production	CFP (HFT) 22	15 TUBE	Yes	NIAU	N/A for Pkg Type	-55 to 125	5962R2420601VXC TPS7H3024MHFTV
TPS7H3024HFT/EM	Active	Production	CFP (HFT) 22	15 TUBE	Yes	NIAU	N/A for Pkg Type	25 to 25	TPS7H3024HFTEM EVAL ONLY

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




HFT0022A



PACKAGE OUTLINE

CFP - 2.428mm max height

CERAMIC FLATPACK



4225791/C 01/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a metal lid. The lid is not connected to any lead.
4. The leads are gold plated.
5. Metal lid is connected to backside metallization

EXAMPLE BOARD LAYOUT

HFT0022A

CFP - 2.428mm max height

CERAMIC FLATPACK



HEATSINK LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X

4225791/C 01/2021

REVISIONS

REV	DESCRIPTION	ECR	DATE	ENGINEER / DRAFTER
A	RELEASE NEW DRAWING	2186323	03/13/2020	R. RAZAK / ANIS FAUZI
B	ADD LAND PATTERN VIEW / SHEET	2190485	10/22/2020	R. RAZAK / ANIS FAUZI
C	UPDATE TOTAL LEAD LENGTH TO 27 ± 0.5	2192775	01/28/2021	R. RAZAK / ANIS FAUZI

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月