

TPS7E67-Q1 自動車向け 40V、300mA 超低 I_Q 低ドロップアウト レギュレータ (パワーグッド機能付き)

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - 温度グレード 1: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, T_A
 - 接合部温度: $-40^{\circ}\text{C} \sim +150^{\circ}\text{C}$, T_J
- 入力電圧範囲: $3.0\text{V} \sim 40\text{V}$ (最大 42V)
- 選択可能な出力電圧:
 - 固定: $1.8\text{V} \sim 12\text{V}$
 - 可変: $1.2\text{V} \sim 38\text{V}$
- 出力電流: 最大 300mA
- ライン、負荷、温度全域にわたって $\pm 1.2\%$ の高精度を実現
- きわめて小さい I_Q : $I_{OUT} = 0\text{mA}$ で $2.8\mu\text{A}$
- $4.7\mu\text{F}$ 以上のセラミックコンデンサで安定動作
 - ESR 範囲: $0\Omega \sim 1\Omega$
- パワーグッド、プログラマブル遅延期間付き
- ドロップアウト電圧: 300mA で 900mV (標準値)
- 高 PSRR:
 - 1kHz 時に 70dB
 - 100kHz 時に 45dB
- 過電流・過電力・過温度保護機能を内蔵
- パッケージ:
 - 6ピン WSON ウェットابل フランク (DRV)、 $[R_{\theta JA}: 90.2^{\circ}\text{C/W}]$
 - 8ピン HVSSOP (DGN) $[R_{\theta JA}: 60.2^{\circ}\text{C/W}]$

2 アプリケーション

- 車載ヘッドユニット
- ハイブリッド、電気、パワートレイン システム
- ヘッドライト
- テレマティクス制御ユニット
- ボディコントロール モジュール (BCM)

3 説明

TPS7E67-Q1 低ドロップアウト (LDO) リニア電圧レギュレータは、低静止電流を特長とするデバイスであり、自動車用途においてバッテリーに直接接続できるよう設計されています。入力電圧範囲は $3\text{V} \sim 40\text{V}$ と広く、出力電圧範囲は可変構成時で $1.2\text{V} \sim 38\text{V}$ 、固定構成時で $1.8\text{V} \sim 12\text{V}$ 、最大負荷電流は 300mA です。無負荷時の静止電流がわずか $2.8\mu\text{A}$ のため、本デバイスはスタンバイシステムにおいて常時動作が求められるマイコン (MCU)、ゲートドライバ、コントローラエリアネットワーク (CAN) トランシーバなどの電源用途に最適な設計となっています。

TPS7E67-Q1 は、ライン、負荷、および温度範囲全体にわたって $\pm 1.2\%$ の非常に高い DC 精度を実現しています。また、ラインおよび負荷トランジェントに高速で応答し、ドロップアウト動作時にも静止電流を適切に制御します。


TPS7E67-Q1 には、出力電圧を監視するためのパワーグッド機能が搭載されています。パワーグッド遅延時間は、外付けコンデンサによって調整することが可能です。本 LDO には、過電流、過温度、過電力に対する保護機構が内蔵されており、LDO の信頼性の高い動作を確保します。TPS7E67-Q1 は、 $4.7\mu\text{F} \sim 100\mu\text{F}$ の出力コンデンサ範囲で安定です。

TPS7E67-Q1 は、固定および可変出力に対応する $2.0\text{mm} \times 2.0\text{mm}$ 、6ピン WSON (ウェットابل フランク) (DRV-WF) パッケージ、および $3.0\text{mm} \times 4.9\text{mm}$ 、8ピン HVSSOP (DGN) パッケージで提供されています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
TPS7E67-Q1	DRV (WSON, 6)	$2.0\text{mm} \times 2.0\text{mm}$
	DGN (HVSSOP, 8)	$3.0\text{mm} \times 4.9\text{mm}$

- 詳細については、[メカニカル](#)、[パッケージ](#)、および[注文情報](#)をご覧ください。
- パッケージサイズ (長さ \times 幅) は公称値であり、該当する場合はピンも含まれます。



代表的なアプリケーション



目次

1 特長.....	1	6.4 デバイスの機能モード.....	14
2 アプリケーション.....	1	7 アプリケーションと実装.....	15
3 説明.....	1	7.1 アプリケーション情報.....	15
4 ピン構成および機能.....	3	7.2 代表的なアプリケーション.....	19
5 仕様.....	4	8 デバイスおよびドキュメントのサポート.....	22
5.1 絶対最大定格.....	4	8.1 デバイス サポート.....	22
5.2 ESD 定格.....	4	8.2 ドキュメントのサポート.....	22
5.3 推奨動作条件.....	4	8.3 ドキュメントの更新通知を受け取る方法.....	22
5.4 熱に関する情報.....	5	8.4 サポート・リソース.....	22
5.5 電気的特性.....	5	8.5 商標.....	22
6 詳細説明.....	8	8.6 静電気放電に関する注意事項.....	22
6.1 概要.....	8	8.7 用語集.....	22
6.2 機能ブロック図.....	8	9 改訂履歴.....	23
6.3 機能説明.....	10	10 メカニカル、パッケージ、および注文情報.....	23

4 ピン構成および機能




図 4-1. DRV パッケージ (固定/可変)、6 ピン WSON (上面図)




図 4-2. DRV パッケージ、A バージョン (固定/可変)、6 ピン WSON (上面図)




図 4-3. DGN パッケージ (固定/可変)、8 ピン HVSSOP (上面図)

表 4-1. ピンの機能

ピン 名称	タイプ	説明
GND	—	グラウンドピン。
IN	入力	入力電源ピン。詳細については、「 セクション 5.3 」表と「 セクション 7.1.3 」セクションを参照してください。
OUT	出力	レギュレータの出力。安定性のために、OUT とグラウンドの間にコンデンサが必要です。 セクション 5.3 表および セクション 7.1.3 セクションに示されているように、最高の過渡応答を実現するには、公称推奨値またはそれ以上に大きい値のセラミックコンデンサを OUT とグラウンドの間に接続します。この出力コンデンサは、デバイスのできるだけ近くに配置します。
EN	入力	イネーブルピン。このイネーブルピンを High に駆動すると、デバイスが有効になります。このピンを Low にするとデバイスが無効化されます。高レベルおよび低レベルのしきい値は、 セクション 5.5 表に記載されています。本ピンには弱い内部プルアップがあり、フローティングのままでもデバイスを有効化できます。また、このピンを入力ピンに接続することも可能です。 セクション 6.3.1 セクションを参照してください。
ADJ	入力	可変構成では、このピンはフィードバックデバイダを利用して出力電圧を設定します。
PG	出力	パワーグッド出力はオープンドレイン構成です。PG ピンにはプルアップ抵抗が必要です。パワーグッド機能を使用しない場合は、このピンをグラウンドに接続するか、フローティングのままにしてください。詳細については、 セクション 6.3.3 セクションを参照してください。
DELAY	入力	パワーグッド遅延調整ピン。PG リセット遅延を設定するには、このピンから GND にコンデンサを接続します。デフォルト ($t(DLY_FIX)$) 遅延を発生させないように、このピンはフロートのままにしてください。詳細については、 セクション 6.3.3 および セクション 6.3.4 セクションを参照してください。この機能が不要な場合は、このピンを GND に接続すると GND 電流が永続的に増加するため、このピンをフローティングのままにします。
NC	—	内部接続なし。このピンをオープンにするか、任意の電位に接続します。熱性能を向上させるため、このピンをグラウンドに接続してください。
サーマルパッド		サーマルパッド。最良の熱性能を得るために、パッドを GND に接続します。詳細については、「 セクション 7.2.5 」セクションを参照してください。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電圧	V _{IN}	-0.3	42.0	V
	V _{OUT} (固定デバイスのみ)	-0.3	2 × V _{OUT(nom)} または V _{IN} + 0.3 または 15.0 (どちらか小さい方)	V
	V _{OUT} (可変デバイスのみ)	-0.3	V _{IN} + 0.3 ⁽²⁾	V
	V _{FB} (帰還電圧)	-0.3	3.6	V
	V _{EN} (イネーブル電圧)	-0.3	42.0	V
	V _{PG} (パワーグッド電圧)	-0.3	42.0	V
	V _{DELAY} (パワーグッド遅延電圧)	-0.3	3.6	V
電流	I _{OUT} (出力電流)	内部的に制限		mA
	PG (デバイスへのシンク電流)	5		mA
温度	T _J , 動作接合部温度	-55	150	°C
	T _{stg} , 保管	-65	150	°C

- (1) 絶対最大定格外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 絶対最大定格は V_{IN} + 0.3V または 42.0V のどちらか小さい方です。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾		±2000
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	角のピン	±750
			その他のピン	±750

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

接合部動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{IN}	入力電源電圧範囲	3.0		40	V
V _{OUT}	出力電圧範囲 (固定のみ) ⁽¹⁾	1.2		12	V
V _{OUT}	出力電圧範囲 (調整可能のみ) ⁽¹⁾	1.2		38	V
V _{EN}	イネーブル電圧範囲	0		40	V
V _{PG}	パワーグッド電圧範囲	0		40	V
I _{OUT}	出力電流	0		300	mA
C _{IN}	入力コンデンサ ⁽²⁾		0.47		μF
C _{OUT}	出力コンデンサ ⁽³⁾	4.7		100	μF
C _{FB}	寄生 ADJ–GND 間コンデンサ ⁽⁴⁾			30	pF
C _{FF}	フィードフォワード コンデンサ ⁽⁵⁾		10		nF

接合部動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
T_J	動作時接合部温度	-40		150	°C

- (1) この出力電圧範囲には、デバイスの精度およびフィードバック抵抗の精度は含まれません。
- (2) LDO の安定性のために、入力コンデンサは必要ありません。しかし、ソース抵抗とインダクタンスの影響を打ち消すために、最小実効値が $0.1\mu\text{F}$ の入力容量を推奨します。ソース抵抗とインダクタンスは、場合によって、特に負荷過渡現象がある場合には、リンギングや発振などシステムレベルの不安定性の症状を引き起こす可能性があります。
- (3) 記載されているすべてのコンデンサ値は公称値であり、実効容量は公称コンデンサ値の 50% まで低下すると想定されています。
- (4) ADJ ピンと GND 間に接続されるコンデンサの上限値は、可変構成時の電圧レギュレータの安定動作に影響を与えます。推奨動作条件表に記載された上限値を超える C_{FB} コンデンサを使用する場合は、 C_{FF} コンデンサを併用してください。
- (5) C_{FF} コンデンサは過渡現象、ノイズ、PSRR の性能を向上させますが、レギュレータの安定性には必要ありません。より高い容量の C_{FF} を使用することは可能ですが、起動時間が長くなります。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS7E67-Q1		単位
		DRV (WSON) ⁽²⁾	DGN (HVSSOP) ⁽²⁾	
		6 ピン	8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	90.2	60.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	113.5	99.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	55.7	34.0	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	13.0	12.4	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	55.3	34.0	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	30.6	14.7	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。
- (2) 熱性能の結果は、JEDEC 規格の 2s2p PCB 構成に基づいています。これらの熱評価基準パラメータは、熱的に最適化された PCB レイアウト設計に基づいて、さらに 35~55% 改善されます。『[基板レイアウトが LDO の熱性能に及ぼす影響](#)』アプリケーション ノートの分析を参照してください。

5.5 電気的特性

特に断りのない限り、以下の条件での動作時接合部温度範囲 ($T_J = -40^{\circ}\text{C} \sim +150^{\circ}\text{C}$) における特性値を示します。 $V_{IN} = 3.0\text{V}$ または $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ (大きい方を採用)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = 2.0\text{V}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 4.7\mu\text{F}$ 、PG ピンは $100\text{k}\Omega$ で V_{IN} にプルアップ。標準値は $T_J = 25^{\circ}\text{C}$ 時に測定

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{FB}	帰還電圧			1.2		V
V_{UVLO+}	立ち上がり入力電源 UVLO	V_{IN} 立ち上がり		2.8	2.91	V
V_{UVLO-}	立ち下がり入力電源 UVLO	V_{IN} 立ち下がり	2.6	2.7		V
$V_{UVLO(HYST)}$	V_{UVLO} ヒステリシス			100		mV
V_{OUT}	出力電圧	$V_{OUT} + 2.0\text{V} \leq V_{IN} \leq 40\text{V}$, $I_{OUT} = 35\text{mA}$, $T_J = 25^{\circ}\text{C}$	-0.6		0.6	%
		$V_{OUT} + 2.0\text{V} \leq V_{IN} \leq 40\text{V}$, $I_{OUT} = 35\text{mA}$	-1.2		1.0	
		$1\text{mA} \leq I_{OUT} \leq 300\text{mA}$, $2.0\text{V} \leq V_{IN} - V_{OUT} \leq 15\text{V}$	-1.2		1.2	
$\Delta V_{OUT}(\Delta V_{IN})$	ラインレギュレーション	$I_{OUT} = 1\text{mA}$, $V_{OUT} + 0.5\text{V} \leq V_{IN} \leq 40\text{V}$			6	mV
$\Delta\%V_{OUT}/\Delta V_{IN}$					0.02	%/V

5.5 電気的特性 (続き)

特に断りのない限り、以下の条件での動作時接合部温度範囲 ($T_J = -40^{\circ}\text{C} \sim +150^{\circ}\text{C}$) における特性値を示します。 $V_{IN} = 3.0\text{V}$ または $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ (大きい方を採用)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = 2.0\text{V}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 4.7\mu\text{F}$ 、 PG ピンは $100\text{k}\Omega$ で V_{IN} にプルアップ。標準値は $T_J = 25^{\circ}\text{C}$ 時に測定

パラメータ		テスト条件	最小値	標準値	最大値	単位
$\Delta V_{OUT} / \Delta I_{OUT}$	ロードレギュレーション	$1\text{mA} \leq I_{OUT} \leq 300\text{mA}$, $V_{IN} = V_{OUT} + 2.0\text{V}$			17.5	mV
$\Delta\%V_{OUT} / \Delta I_{OUT}$					0.375	%/A
V_{DO}	ドロップアウト電圧	$I_{OUT} = 300\text{mA}$		0.9	1.8	V
		$I_{OUT} = 300\text{mA}$ (可変タイプの場合)		0.9	1.8	
V_{DO}	ドロップアウト電圧	$I_{OUT} = 100\text{mA}$		0.3	0.55	V
		$I_{OUT} = 100\text{mA}$ (可変タイプの場合)		0.28	0.6	
I_{LIM}	出力電流制限	V_{OUT} を $0.9 \times V_{OUT(nom)}$ に固定し、 $V_{IN} = V_{OUT(nom)} + 2.0\text{V}$ の条件で測定。	350	500	625	mA
I_{SC}	回路短絡時の電流制限	$R_{LOAD} = 20\text{m}\Omega$	30	50	75	mA
I_{PLIMIT}	最大ヘッドルーム時の電流制限	$V_{IN} = 40\text{V}$, $V_{OUT} = 1.2\text{V}$	35			mA
$V_{HEADROOM}$	フルロード時の最大ヘッドルーム	$V_{OUT} = 1.2\text{V}$	15			V
I_{FB}	フィードバック電流	$V_{IN} = 40\text{V}$	-10		10	nA
I_Q	静止時電流	$3.0\text{V} \leq V_{IN} \leq V_{OUT} - 0.2\text{V}$, $I_{OUT} = 0\text{mA}$		12	25	μA
		$I_{OUT} = 0\text{mA}$		2.8	5.2	
		$V_{OUT} + 0.5\text{V} \leq V_{IN} \leq 40\text{V}$, $I_{OUT} = 0\text{mA}$			7.6	
I_{GND}	グラウンド電流	$I_{OUT} = 1\text{mA}$		16.5	20	μA
I_{GND}	グラウンド電流	$V_{IN} = V_{OUT} + 2.0\text{V}$, $I_{OUT} = 300\text{mA}$			600	μA
$I_{SHUTDOWN}$	シャットダウン電流	$V_{EN} = 0\text{V}$, $T_J = 25^{\circ}\text{C}$		0.45		μA
		$V_{OUT} + 0.5\text{V} \leq V_{IN} \leq 40\text{V}$, $V_{EN} = 0\text{V}$			1.25	
$T_{start-up}$	起動時間	V_{IN} と V_{EN} を接続し、 V_{IN} を $V_{OUT(nom)} + 0.5\text{V}$ までランブアップ、 $I_{OUT} = 0\text{mA}$		500		μs
I_{EN}	EN ピン電流	$0\text{V} \leq V_{EN} \leq 40\text{V}$, V_{IN} と V_{EN} を接続			0.5	μA
		$0\text{V} \leq V_{IN} \leq 40\text{V}$, $V_{EN} = 0\text{V}$			0.5	
$V_{IL(EN)}$	EN ピン低レベル入力電圧 (デバイス無効化)				0.5	V
$V_{IH(EN)}$	EN ピン高レベル入力電圧 (デバイス有効化)		1.1			
$V_{HYST(EN)}$	EN ピンヒステリシス (デバイス有効化)			0.11		V
$PSRR$	電源リップル除去	$V_{IN} - V_{OUT} = 3.0\text{V}$, $I_{OUT} = 300\text{mA}$, $f = 100\text{kHz}$		45		dB
V_n	出力ノイズ電圧	帯域幅 = $10\text{Hz} \sim 100\text{kHz}$, $V_{IN} - V_{OUT} = 3.0\text{V}$, $I_{OUT} = 300\text{mA}$		650		μVRMS
$V_{IT-(PG)}$	フォール時の PG ピンしきい値	V_{OUT} 低下時の値	85	90	94	%
$V_{IT+(PG)}$	立ち上がり時の PG ピンしきい値	V_{OUT} 立ち上がり時の値	90	93	96	%

5.5 電気的特性 (続き)

特に断りのない限り、以下の条件での動作時接合部温度範囲 ($T_J = -40^{\circ}\text{C} \sim +150^{\circ}\text{C}$) における特性値を示します。 $V_{IN} = 3.0\text{V}$ または $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ (大きい方を採用)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = 2.0\text{V}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 4.7\mu\text{F}$ 、 PG ピンは $100\text{k}\Omega$ で V_{IN} にプルアップ。標準値は $T_J = 25^{\circ}\text{C}$ 時に測定

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{OL(PG)}$	PG ピンの Low レベル出力電圧	$V_{OUT} < V_{IT-(PG)}$ 、 $V_{IN} = 3.0\text{V}$ 、 $I_{PG} = -1\text{mA}$ (デバイスへの電流)			0.4	V
$I_{kg(PG)}$	PG ピンのリーク電流	$V_{OUT} > V_{IT+(PG)}$ 、 $V_{PG} = 40\text{V}$		0.01	1	μA
Delay(PG)	PG ピン遅延時間			125		μs
Deglitch(PG)	PG ピン デグリッチ時間			125		μs
$I_{(PGDL_CHG)}$	PG 遅延コンデンサ充電電流	$V_{PGDL} = V_{PGDL}(\text{typ})$ の 63%		2.5		μA
$V_{(PGDL_TH)}$	PG 開放時に PG が High となる遅延しきい値			2.5		V
T_{sd+}	サーマルシャットダウン温度上昇	シャットダウン、温度上昇	163			$^{\circ}\text{C}$
T_{sd-}	サーマルシャットダウン温度下降	リセット、温度低下	150			$^{\circ}\text{C}$
$R_{Discharge}$	出力放電抵抗	$V_{IN} = 3.0\text{V}$ 、 $V_{EN} = 0\text{V}$ 、 $T_J = 25^{\circ}\text{C}$ 、 $I_{OUT} = 1\text{mA}$		750		Ω
I_{SINK}	出力のシンク電流	$V_{OUT} = V_{OUT} \times 1.05$ 、 $T_J = 25^{\circ}\text{C}$		3		mA

6 詳細説明

6.1 概要

TPS7E67-Q1 低ドロップアウトレギュレータ (LDO) は、無負荷時にわずか $2.8\mu\text{A}$ (代表値、固定構成時) の超低静止電流で動作します。本デバイスは、広い入力電圧範囲 ($3.0\text{V}\sim 40\text{V}$)、可変構成時の広い出力範囲 ($1.2\text{V}\sim 38\text{V}$)、および最大 300mA の負荷電流に対応しています。デバイスは、 $4.7\mu\text{F}\sim 100\mu\text{F}$ の出力コンデンサ範囲で安定です。また、遅延およびデグリッチ機能を備えたパワーグッド機能も搭載しています。パワーグッドの遅延時間は、DELAY ピンに外付け部品を接続することで設定することも可能です。

全負荷電流範囲にわたって静止電流が非常に低いため、TPS7E67-Q1 はバッテリー電源から直接駆動される負荷向けに設計されています。TPS7E67-Q1 には内部ソフトスタート機構が搭載されており、突入電流の制御によって一様なスタートアップを行えます。また、本 LDO には、出力ショートやフォルト状態時における信頼性を高めるため、過電流 (フォールドバック)、過電力、およびサーマル保護機能が搭載されています。

6.2 機能ブロック図




図 6-1. 機能ブロック図：可変バージョン



6.3 機能説明

6.3.1 イネーブル (EN)

本デバイスのイネーブルピンはアクティブ High ピンです。イネーブルピンの電圧が EN ピンの高レベル入力電圧 (V_{IH}) より大きい場合、出力電圧が有効化され、イネーブルピン電圧が EN ピンの低レベル入力電圧 (V_{IL}) より小さい場合は無効化されます。高レベルおよび低レベルのしきい値は、[セクション 5.5](#) に記載されています。出力電圧の個別制御が不要な場合は、イネーブルピンをデバイスの入力端子に接続してください。

EN ピンには弱い内部プルアップが備わっており、EN ピンをフローティングのままにしてもデバイスを有効化することができます。EN ピンの内部プルアップ電流は、[セクション 5.5](#) 表内の「イネーブル プルアップ電流」として示されています。ただし、(基板汚染などによる) ピンリーク電流がこのピンを誤って Low に引き下げないように、十分な注意が必要です。誤作動によるデバイスの無効化を防ぐため、リーク電流は 25nA 以下に制限してください。

6.3.2 ドロップアウト電圧

ドロップアウト電圧 (V_{DO}) は、パストランジスタが完全にオンとなる定格出力電流 (I_{RATED}) において、入力電圧から出力電圧を引いた値 ($V_{IN} - V_{OUT}$) として定義されます。 I_{RATED} は、[セクション 5.3](#) 表に記載されている最大 I_{OUT} です。パストランジスタは、抵抗領域すなわち動作の三極管領域で動作し、スイッチとして機能します。ドロップアウト電圧は、出力電圧がレギュレーションのままとどまると予想される、プログラムされた公称出力電圧よりも大きな最小入力電圧を間接的に指定します。入力電圧が公称出力レギュレーションよりも低下すると、出力電圧も同様に低下します。

CMOS レギュレータの場合、ドロップアウト電圧はパストランジスタのドレインソース間オン抵抗 ($R_{DS(ON)}$) によって決まります。したがって、リニアレギュレータが定格電流よりも低い値で動作する場合、その電流に対するドロップアウト電圧はそれに応じてスケールリングされます。以下の式を使用して、デバイスの $R_{DS(ON)}$ を計算します。

$$R_{DS(ON)} = \frac{V_{DO}}{I_{RATED}} \quad (1)$$

6.3.3 パワーグッド (PG)

パワーグッド (PG) ピンはオープンドレイン出力であり、外付けプルアップ抵抗を介して安定化電源に接続できます。最大プルアップ電圧は、[セクション 5.3](#) 表に V_{PG} と記載されています。PG ピンが有効な出力を示すためには、IN ピンの電圧が [セクション 5.5](#) 表に記載の $V_{UVLO(+)}$ より高い必要があります。 V_{OUT} が $V_{IT+(PG)}$ を超えると、PG 出力は高インピーダンスになり、PG ピンの電圧が接続されたレギュレーション電源にプルアップされます。レギュレートされた出力が $V_{IT-(PG)}$ を下回ると、オープンドレイン出力がオンになり、PG 出力が Low にプルされます。出力電圧のモニタリングが不要な場合、PG ピンはフローティングのままにするか、グランドに接続してください。外部電源にプルアップ抵抗を接続することで、後段のデバイスはパワーグッド (PG) 信号をロジック信号として受け取り、シーケンス制御に利用できます。外部プルアップ電源電圧が受信デバイスの有効なロジック信号になることを確認します。

可変タイプのデバイスでフィードフォワードコンデンサ (C_{FF}) を使用する場合、LDO の立ち上がり時定数は増加しますが、パワーグッド出力の時定数は変化しないため、パワーグッド出力が一時的に無効状態となる可能性があります。この問題を回避し、有効な PG 出力を得るためには、LDO の立ち上がり時定数とパワーグッド出力の時定数を一致させる必要があります。これは、パワーグッドのプルアップ抵抗に並列してコンデンサを追加することで実現できます。詳細については、「[低ドロップアウトレギュレータでフィードフォワードコンデンサを使用する場合の長所と短所](#)」アプリケーションノートを参照してください。

6.3.4 可変パワーグッド遅延タイム (DELAY)

パワーグッド遅延時間は、DELAY ピンの外付けコンデンサの関数です。可変遅延時間により、PG ピンが high になるまでに必要な時間を設定します。この遅延時間は、このピンと GND との間に外付けコンデンサを接続することで構成されます。[図 6-3](#) は、パワーグッド遅延ピンの標準的なタイミング図を示しています。DELAY ピンがフローティングのままの場合、パワーグッド遅延は $t_{(Delay_PG)}$ になります。リセット遅延のプログラム方法の詳細については、[セクション 7.2.3](#) セクションを参照してください。




図 6-3. パワーグッドの標準タイミング図

6.3.5 低電圧誤動作防止

このデバイスは、入力電圧を監視する独立した低電圧ロックアウト (UVLO) 回路を備えており、出力電圧のオンおよびオフを制御された一定の動作で行えるようにします。起動時に入力電圧が低下してデバイスがオフになるのを防ぐため、UVLO にはヒステリシス機能が内蔵されています。UVLO の制限値は、[セクション 5.5](#) 表に記載されています。

6.3.6 サーマル シャットダウン

デバイスには、パストランジスタの接合部温度 (T_J) が T_{SD+} (標準値) まで上昇したときにデバイスを無効化するサーマル シャットダウン保護回路が内蔵されています。サーマル シャットダウン ヒステリシスにより、温度が T_{SD-} (代表値) まで低下した際にデバイスがリセット (再起動) されることが確認されます。

半導体ダイの熱時定数はかなり短いため、消費電力が減少するまでの間、サーマル シャットダウンに達した場合に本デバイスはサイクルのオンとオフを行うことができます。起動時の消費電力は、デバイス両端での大きな V_{IN} と V_{OUT} 間の電

圧降下が発生するか、大きな突入電流で大容量の出力コンデンサを充電することにより高くなります。条件によっては、サーマル シャットダウン保護機能により、起動が完了する前にデバイスが無効化されることがあります。

信頼性の高い動作を実現するには、接合部温度を [セクション 5.3](#) 表に記載された最大値に制限します。この最大温度を超えて動作すると、デバイスは動作仕様を超えます。本デバイスの内蔵保護回路は全体的な熱条件から保護するように設計されていますが、この回路は適切なヒート シンクの代わりとなるものではありません。デバイスをサーマル シャットダウン状態、または推奨される最大接合部温度を上回る状態で使用し続けると、長期的な信頼性が低下します。

6.3.7 フォールドバック電流制限

このデバイスには、内部に電流制限回路があり、過渡的な高負荷電流障害または短絡イベントの時にレギュレータを保護します。電流制限は、ハイブリッド ブリックウォール フォールドバック方式です。フォールドバック電圧 ($V_{FOLD\ BACK}$) では、電流制限はブリックウォール方式からフォールドバック方式に遷移します。出力電圧が $V_{FOLD\ BACK}$ を上回った際の高負荷電流障害では、ブリックウォール方式により、出力電流が電流制限 (I_{CL}) に制限されます。電圧が $V_{FOLD\ BACK}$ を下回ると、フォールドバック電流制限が有効になり、出力電圧が GND に近付くと電流を小さくします。出力が短絡したとき、デバイスは短絡電流制限 (I_{SC}) と呼ばれる標準的な電流を供給します。 I_{CL} と I_{SC} は、[「セクション 5.5」](#) 表に記載されています。

デバイスが電流制限されている場合、出力電圧はレギュレートされません。電流制限イベントが発生すると、消費電力の増加によりデバイスが発熱し始めます。デバイスがブリックウォール電流制限にある場合、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ を消費します。デバイスの出力が短絡され、出力が $V_{FOLD\ BACK}$ を下回ると、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ を消費します。サーマル シャットダウンがトリガされると、デバイスはオフになります。デバイスの温度が下がると、内蔵のサーマル シャットダウン回路によってデバイスがオンに戻ります。出力電流フォルト状態が継続すると、デバイスは電流制限とサーマル シャットダウンを繰り返します。電流制限の詳細については、[「制限の把握」アプリケーションノート](#)を参照してください。

[図 6-4](#) は、フォールドバック電流制限の図を示しています。




図 6-4. フォールドバック電流制限

6.3.8 電力制限

本デバイスには、内部 SOA (安全動作領域) の範囲内で LDO 全体の消費電力を制限する内部過電力制限回路が搭載されています。LDO における SOA 制限は、シリコン素子およびパッケージ内部で使用されるボンドワイヤの安全動作を考慮して設定されています。これらの制限により、デバイスの信頼性の高い動作が保証され、過熱、破壊、その他の損傷要因によるデバイス故障を防止します。

LDO における消費電力 (P_{Dissip}) は、LDO 間の電圧降下 ($V_{IN} - V_{OUT}$) と、その間を流れる負荷電流 (I_L) によって定義されます。

$$P_{Dissip} = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (2)$$

この電力制限回路は、LDO における電圧降下 (ヘッドルーム、 $V_{IN} - V_{OUT}$) と、流れる出力負荷電流 (I_{OUT}) の両方を監視します。 P_{Dissip} が定義された SOA 制限を超えると、電力制限回路が流れる負荷電流 (I_{OUT}) を制限します。デバイスが電力制限の動作中は、出力電圧はレギュレーションされません。最大ヘッドルーム ($V_{IN} - V_{OUT} = 40V$) における最大許容電流 (I_{PLIMIT}) およびフル ロード時の最大許容ヘッドルーム ($V_{PHEADROOM}$) は、[セクション 5.5](#) 表に記載されています。

図 6-5 には、電力制限の動作を示す図が掲載されています。




図 6-5. 電力制限

6.3.9 出力プルダウン

このデバイスには、出力プルダウン回路が搭載されています。グラウンドへの V_{OUT} プルダウン シンク能力を、[セクション 5.5](#) 表に示します。この出力プルダウンは次の条件で有効になります。

- $V_{EN} < V_{IL(EN)}$
- $1.0V < V_{IN} < V_{UVLO}$

本デバイスの出力プルダウン抵抗は、代表値で 750Ω です。プルダウン抵抗、 $V_{IL(EN)}$ 、および V_{UVLO} のしきい値は [セクション 5.5](#) 表に記載されています。

入力電源が遮断された後、大容量の出力コンデンサを放電する目的で出力プルダウン回路に依存しないでください。出力から入力へ逆電流が流れる可能性があります。この逆電流の流れは、デバイスに損傷を与える可能性があります。詳細については、「[セクション 7.1.4](#)」セクションを参照してください。

6.4 デバイスの機能モード

6.4.1 デバイスの機能モードの比較

表 6-1 表に、各種の動作モードにつながる条件を示します。パラメータ値については、[セクション 5.5](#) 表を参照してください。

表 6-1. デバイスの機能モードの比較

動作モード	パラメータ			
	V_{IN}	V_{EN}	I_{OUT}	T_J
通常動作	$V_{IN} > V_{OUT(nom)} + V_{DO}$ および $V_{IN} > V_{IN(min)}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
ドロップアウト動作	$V_{IN(min)} < V_{IN} < V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
ディスエーブル (条件が真の場合、デ バイスはディスエーブ ル)	$V_{IN} < V_{UVLO}$	$V_{EN} < V_{EN(LOW)}$	該当なし	$T_J > T_{SD(shutdown)}$

6.4.2 通常動作

デバイスは、以下の条件下で公称出力電圧へのレギュレートを行います。

- 入力電圧が、公称出力電圧とドロップアウト電圧の和 ($V_{OUT(nom)} + V_{DO}$) よりも大きい
- 本 LDO におけるヘッドルーム ($V_{IN} - V_{OUT}$) が、要求される I_{OUT} に対して $P_{HEADROOM}$ 未満である場合、電力制限は動作しません。
- 出力電流が、電流制限より小さい ($I_{OUT} < I_{CL}$)
- デバイスの接合部温度が -40°C を超え、 $+150^{\circ}\text{C}$ 未満
- デバイスの接合部温度がサーマル シャットダウンの温度を下回っている ($T_J < T_{SD}$)
- イネーブル電圧が以前にイネーブル立ち上がりスレッショルド電圧を超えていて、まだイネーブル立ち下がりスレッショルドよりも低くなっていない

6.4.3 ドロップアウト動作

入力電圧が、公称出力電圧と規定ドロップアウト電圧の和よりも小さいが、通常動作の他の条件がすべて満たされているとき、デバイスはドロップアウト モードで動作します。このモードでは、出力電圧は入力電圧に追従します。このモードでは、パストランジスタがオーム領域または三極管領域にあり、スイッチとして機能するため、デバイスの過渡性能が大幅に低下します。ドロップアウト中にライン過渡または負荷過渡が生じると、大きな出力電圧の偏差が発生することがあります。

デバイスが定常的なドロップアウト状態にあるとき (起動中ではないが、通常のレギュレーション状態になった直後に、デバイスがドロップアウト状態 ($V_{IN} < V_{OUT(NOM)} + V_{DO}$) になったときとして定義される)、パストランジスタはオーム領域または三極管領域に駆動されます。入力電圧が公称出力電圧にドロップアウト電圧 ($V_{OUT(NOM)} + V_{DO}$) を加えた値以上に戻ると、デバイスがパストランジスタをリニア領域にプルバックする間に、出力電圧が短時間オーバーシュートする可能性があります。

TPS7E67-Q1 は、従来のリニア電圧レギュレータと比較して、ドロップアウト動作時の静止電流 (I_Q) を大幅に低く抑制します (無負荷ドロップアウト時の代表値: $12\mu\text{A}$)。これにより、バッテリー電圧が必要な入力電圧レベルを下回った場合でも、バッテリーの消耗を防ぐことができます。

6.4.4 ディセーブル

イネーブル ピンの電圧を EN ピンの最大 Low レベル入力電圧未満にすることで、このデバイスの出力をシャットダウンできます (「[セクション 5.5](#)」表を参照)。無効化されると、パストランジスタがオフになり、内部回路がシャットダウンされ、出力電圧は内部放電回路によって出力からグランドへアクティブに放電されます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 可変デバイス フィードバック抵抗の選定

可変出力バージョンのデバイスでは、出力電圧を設定するために外付けの帰還分圧抵抗が必要です。 V_{OUT} は、次の式に示すように、フィードバック分圧抵抗 R_1 および R_2 によって設定されます。

$$V_{OUT} = V_{FB} \times (1 + R_1 / R_2) \quad (3)$$

V_{OUT} の式における FB ピン電流誤差項を無視するためには、フィードバック分圧電流を [セクション 5.5](#) 表内に示されている FB ピン電流 (I_{FB}) の 100 倍に設定してください。この設定により、次の式に示すように、最大の帰還分圧器の直列抵抗が得られます：

$$R_1 + R_2 \leq V_{OUT} / (I_{FB} \times 100) \quad (4)$$

7.1.2 推奨されるコンデンサの種類

このデバイスは、入出力に低等価直列抵抗 (ESR) のセラミック コンデンサを使用することで安定するように設計されています。マルチレイヤ セラミック コンデンサは、この種のアプリケーションの業界標準になっており、推奨されますが、適切な判断のもとに使用する必要があります。X7R、X5R、C0G 定格の誘電体材料を使用したセラミック コンデンサは、温度範囲全体にわたって比較的良好な容量の安定性を実現しますが、Y5V 定格のコンデンサの使用は、静電容量の変動が大きいため推奨されません。

選択したセラミック コンデンサの種類にかかわらず、実効静電容量は動作電圧と温度によって変化します。一般に、実効静電容量は 50% 程度減少すると予想されます。「[セクション 5.3](#)」表に推奨される入力および出力コンデンサは、公称値の約 50% の実効静電容量を表しています。

7.1.3 入力および出力コンデンサの選択

TPS7E67-Q1 は、安定性のために 4.7 μ F 以上の出力コンデンサ (2.2 μ F 以上の静電容量) と、0.0 Ω ~1.0 Ω の等価直列抵抗 (ESR) を必要とします。最高の過渡性能を得るには、X5R および X7R タイプのセラミック コンデンサを使用します。これらのコンデンサは、温度による値と ESR の変動が最小限に抑えられているからです。特定のアプリケーション用にコンデンサを選択するときは、コンデンサの DC バイアス特性に注意します。出力電圧が高くなると、コンデンサの定格が大きく低下します。最高の性能を得るために、推奨される最大出力コンデンサは 100 μ F です。

安定性のために入力コンデンサは必要ではありませんが、アナログ設計では IN と GND の間にコンデンサを接続するのが適切です。一部の入力電源は高インピーダンスなので、入力電源に入力コンデンサを配置することで、入力インピーダンスを低減できます。このコンデンサは、リアクティブな入力ソースに対抗し、過渡応答、入力リップル、PSRR を改善します。入力電源が広い周波数帯域で高インピーダンスを持つ場合、複数の入力コンデンサを並列に接続することで、周波数帯域全体のインピーダンスを低減できます。立ち上がり時間の短い大きな負荷過渡事象が予想される場合、またはデバイスが入力電源から数インチの場所に配置される場合は、より大きな値のコンデンサを使用してください。

7.1.4 逆電流

過度な逆電流がある場合、デバイスが損傷する可能性があります。逆電流は、通常の導通チャネルではなく、パストランジスタの固有ボディダイオードを通して流れます。この電流が大きくなると、デバイスの長期的な信頼性が低下します。

このセクションでは、逆電流が発生する可能性のある条件について概説します。これらの条件はすべて、 $V_{OUT} \leq V_{IN} + 0.3V$ の絶対最大定格を超える可能性があります。

- デバイスが大きな C_{OUT} を持ち、負荷電流がほとんどまたはまったくない状態で入力電源が破損した場合
- 入力電源が確立されていない場合、出力はバイアスされる
- 出力は入力電源よりも高くバイアスされる

アプリケーションで逆電流が予期される場合は、デバイスを保護するために外部保護を推奨します。逆電流はデバイス内で制限されないため、拡張された逆電圧動作が予期される場合は、外部制限が必要です。

図 7-1 に、デバイスを保護するための 1 つのアプローチを示します。




図 7-1. ショットキー ダイオードを使用した逆電流保護の回路例

7.1.5 フィードフォワード コンデンサ

可変電圧バージョンのデバイスでは、フィードフォワード コンデンサ (C_{FF}) を OUT ピンから FB ピンへ接続できます。 C_{FF} は過渡現象、ノイズ、PSRR の性能を向上させますが、レギュレータの安定性には必要ありません。推奨される C_{FF} 値を「セクション 5.3」表に示します。より高い容量の C_{FF} を使用することもできますが、起動時間が長くなります。 C_{FF} のトレードオフの詳細な説明については、『低ドロップアウト レギュレータでフィードフォワード コンデンサを使用する場合の長所と短所』アプリケーション ノートを参照してください。

C_{FF} と R_1 は周波数 f_Z でループ ゲインのゼロを形成し、 C_{FF} 、 R_1 、 R_2 は周波数 f_P でループ ゲインの極を形成します。 C_{FF} のゼロ周波数と極周波数は、次の式から計算できます。

$$f_Z = 1 / (2 \times \pi \times C_{FF} \times R_1) \quad (5)$$

$$f_P = 1 / (2 \times \pi \times C_{FF} \times (R_1 \parallel R_2)) \quad (6)$$

7.1.6 ドロップアウト電圧

ドロップアウト電圧 (V_{DO}) は、パストランジスタが完全にオンとなる定格出力電流 (I_{RATED}) において、入力電圧から出力電圧を引いた値 ($V_{IN} - V_{OUT}$) として定義されます。 I_{RATED} は、セクション 5.3 表に記載されている最大 I_{OUT} です。パストランジスタは、抵抗領域すなわち動作の三極管領域で動作し、スイッチとして機能します。ドロップアウト電圧は、出力電圧がレギュレーションのままとどまると予想される、プログラムされた公称出力電圧よりも大きな最小入力電圧を間接的に指定します。入力電圧が公称出力レギュレーションよりも低下すると、出力電圧も同様に低下します。

CMOS レギュレータの場合、ドロップアウト電圧はパストランジスタのドレイン ソース間オン抵抗 ($R_{DS(ON)}$) によって決まります。したがって、リニア レギュレータが定格電流よりも低い値で動作する場合、その電流に対するドロップアウト電圧はそれに応じてスケーリングされます。以下の式を使用して、デバイスの $R_{DS(ON)}$ を計算します。

$$R_{DS(ON)} = \frac{V_{DO}}{I_{RATED}} \quad (7)$$

7.1.7 推定接合部温度

現在、JEDEC 規格では、典型的な PCB 基板アプリケーションで回路内にある LDO の接合部温度を推定するために、psi (Ψ) の熱指標を使用することを推奨しています。これらの指標は、厳密には熱抵抗ではありませんが、接合部温度を実用的かつ相対的に推定する手段として用いられます。これらの psi 指標は、銅の広がり面積に対して大きく影響を受けないことが確認されています。主要な熱特性指標 (Ψ_{JT} と Ψ_{JB}) は、式 8 に従って使用されており、セクション 5.4 表に示されています。

$$\begin{aligned}\Psi_{JT}: T_J &= T_T + \Psi_{JT} \times P_D \\ \Psi_{JB}: T_J &= T_B + \Psi_{JB} \times P_D\end{aligned}\quad (8)$$

ここで

- P_D は、式 11 で説明されているように消費される電力です
- T_T は、デバイス パッケージの中央上部の温度
- T_B は、デバイス パッケージから 1mm の位置で、パッケージのエッジの中心で測定された PCB 表面温度

「セクション 5.4」表には、主要な熱指標である、接合部から上面への特性パラメータ (Ψ_{JT}) と接合部から基板への特性パラメータ (Ψ_{JB}) がリストされています。これらのパラメータは、以下の式で説明するように、接合部温度 (T_J) を計算するための 2 つの方法を提供します。接合部から上面への特性パラメータ (Ψ_{JT}) とデバイス パッケージの中央上部の温度 (T_T) を使用して、接合部温度を計算します。接合部から基板への特性パラメータ (Ψ_{JB}) とデバイス パッケージから 1mm のプリント基板 (PCB) 表面温度 (T_B) を使用して、接合部温度を計算します。

$$T_J = T_T + \Psi_{JT} \times P_D \quad (9)$$

ここで

- P_D は、消費電力
- T_T は、デバイス パッケージの中央上部の温度

$$T_J = T_B + \Psi_{JB} \times P_D \quad (10)$$

ここで

- T_B は、デバイス パッケージから 1mm の位置で、パッケージのエッジの中心で測定された PCB 表面温度

熱指標とその使用方法の詳細については、『[半導体および IC パッケージの熱指標](#)』アプリケーション ノートを参照してください。

7.1.8 消費電力 (P_D)

回路の信頼性を確保するには、デバイスの消費電力、プリント基板 (PCB) 上の回路の位置、およびサーマル プレーンの適切なサイズを適切に考慮する必要があります。レギュレータ周辺の PCB 領域には、追加的な熱ストレスを生じる発熱デバイスを極力配置しないよう確認してください。

1 次近似では、レギュレータの消費電力は、入力と出力の電圧差と負荷条件に依存します。消費電力 (P_D) は、次の式で計算されます。

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (11)$$

注

システム電圧レールを適切に選択することで、消費電力を最小限に抑えることができるため、より高い効率を実現できます。適切に選択することで、入出力電圧差の最小値が得られます。デバイスのドロップアウトが小さいため、広い範囲の出力電圧にわたって最大の効率を実現します。

サーマル パッドを備えたデバイスの場合、デバイス パッケージの主な熱伝導経路は、サーマル パッドを通して PCB へと接続されます。サーマル パッドをデバイスの下の銅パッド領域に半田付けします。このパッド領域には、放熱性を高めるために、追加の銅プレーンに熱を伝導するメッキされたビアのアレイが含まれています。

最大消費電力により、デバイスの最大許容周囲温度 (T_A) が決まります。消費電力と接合部温度は、ほとんどの場合、PCB とデバイスの組み合わせパッケージの $R_{\theta JA}$ と T_A に関連します。 $R_{\theta JA}$ は接合部から周囲への熱抵抗、 T_A は 周囲気温です。この関係を次の式に示します。

$$T_J = T_A + (R_{\theta JA} \times P_D) \quad (12)$$

次の式は、出力電流のこの関係を並べ替えたものです。

$$I_{OUT} = (T_J - T_A) / [R_{\theta JA} \times (V_{IN} - V_{OUT})] \quad (13)$$

熱抵抗 ($R_{\theta JA}$) は、特定の PCB 設計に作り込まれている熱拡散能力に大きく依存します。したがって、この抵抗は、銅箔の総面積、銅の重量、プレーンの位置に応じて変化します。[セクション 5.4](#) 表に記載されている接合部から周囲への熱抵抗は、JEDEC 標準の PCB および銅箔面積によって決まります。 $R_{\theta JA}$ は、パッケージの熱性能の相対的な測定値として使用されます。サーマル パッド付きパッケージおよび適切に設計されたサーマル レイアウトを採用している場合、 $R_{\theta JA}$ はパッケージの $R_{\theta JCbot}$ に PCB 銅箔による熱抵抗成分を加えた値となります。 $R_{\theta JCbot}$ は、[セクション 5.4](#) の表に記載されている接合部からケース (底面) までの熱抵抗です。

7.1.9 消費電力と周囲温度との関係

[図 7-2](#) は、JESD51-7 4 層 high-K 基板をベースとしています。許容消費電力は、次の式を使用して推定できます。「[LDO の熱性能に対する基板レイアウトの影響に関する実証的分析](#)」アプリケーション ノートで述べられているように、JEDEC high-K レイアウトでは、上層の銅箔を追加し、サーマル ビアの数を増やすことで放熱性能を向上させることができます。適切な熱レイアウトを使用すると、許容される熱放散は最大 50% 改善できます。

$$T_A + R_{\theta JA} \times P_D \leq 150^\circ\text{C} \quad (14)$$




図 7-2. TPS7E67-Q1 許容消費電力

7.2 代表的なアプリケーション




図 7-3. TPS7E67-Q1 代表的なアプリケーションの回路 (固定電圧バージョン)




図 7-4. TPS7E67-Q1 の可変 LDO レギュレータのプログラミング

注: 点線は、オプションの入力コンデンサおよびフィードフォワード コンデンサを示しています。「[セクション 7.1.3](#)」および「[セクション 7.1.5](#)」セクションと「[セクション 5.3](#)」表を参照してください。

表 7-1. 抵抗 R_1 および R_2 の出力電圧を調整可能

出力電圧 (V)	R_1 (MΩ)	R_2 (MΩ)
1.8	0.499	1
2.8	1.33	1
5.0	3.16	1

7.2.1 設計要件

この設計例では、[表 7-2](#) に記載されているパラメータを入力パラメータとして使用します。

表 7-2. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	6V ~ 40V
出力電圧	5V
出力電流	150mA
出力コンデンサ	4.7μF
パワーグッド遅延コンデンサ	100nF

7.2.2 帰還抵抗を選択

この設計例では、 f_{OUT} を 3.3kHz に設定しています。次の式では、目的の出力電圧に対して帰還分圧抵抗を設定します。

$$V_{OUT} = V_{FB} \times (1 + R_1 / R_2) \quad (15)$$

$$R_1 + R_2 \leq V_{OUT} / (I_{FB} \times 100) \quad (16)$$

出力精度を向上させるために、式 16 と $I_{FB} = 10\text{nA}$ を セクション 5.5 表に記載されているように使用し、直列帰還抵抗 ($R_1 + R_2 \leq 3.3\text{M}\Omega$) の上限を計算します。

制御ループのエラー アンプは、FB ピンの電圧を内部リファレンスと同じ電圧 (セクション 5.5 表に示す $V_{FB} = 1.2\text{V}$) に保ちます。式 15 を用いて $R_1 / R_2 = 1.75$ の比を算出します。この比率を基に、式 16 に代入して R_1 の値を求めてください。ここで、 $R_1 \leq 2.1\text{M}\Omega$ の上限を計算します。 $R_1 = 1.75\text{M}\Omega$ に対して、標準値の抵抗を選びます。

式 17 を基準にして、 R_2 を求めます。

$$R_2 = R_1 / [(V_{OUT} / V_{FB}) - 1] \quad (17)$$

式 17 から、 $R_2 = 1\text{M}\Omega$ が決定されます。 $R_2 = 1\text{M}\Omega$ に対して、標準値の抵抗を選びます。 $V_{OUT} = 3.3\text{V}$ 。帰還分圧器の電流が、 セクション 5.3 表の最小値よりも大きいことを確認します。

次の式を使用して、帰還分圧回路の電流を計算します。

$$I_{FB_Divider} = V_{OUT} / (R_1 + R_2) \quad (18)$$

7.2.3 可変パワーグッド遅延の設定

パワーグッドの遅延時間は、DELAY ピンをフローティングにするか、このピンと GND の間にコンデンサを接続するか、の 2 つの方法で設定できます。DELAY ピンがフローティングの場合、遅延時間は セクション 5.5 に記載の $t_{DELAY(PG)}$ がデフォルト値として適用されます。DELAY ピンと GND の間にコンデンサが接続されている場合、遅延時間は次の式で設定されます。

$$t = t_{Delay(PG)} + C_{DELAY} \left(\frac{V_{PGDL_TH}}{I_{PGDL_CHG}} \right) \quad (19)$$

7.2.4 電源に関する推奨事項

TPS7E67-Q1 は、3.0V～40V の入力電源電圧範囲で動作するように設計されています。この入力電圧範囲により、デバイスがレギュレートされた出力を供給するための十分なヘッドルームが得られます。入力電源にノイズがある場合、ESR の低い入力コンデンサを追加すると、出力のノイズ特性を改善するために役立ちます。

7.2.5 レイアウト

7.2.5.1 レイアウトのガイドライン

全体的に最高のパフォーマンスを得るには、このセクションのガイドラインに従ってください。回路のすべてのコンポーネントをプリント基板 (PCB) の同じ側で、該当する LDO ピン接続に対して実用的な範囲でできる限り近づけて配置してください。入力および出力コンデンサのグランド復帰接続は、可能な限り GND ピンに近く配置し、広いコンポーネント側の銅のプレーンで接続してください。LDO 回路から入力コンデンサ、出力コンデンサ、または分圧抵抗への接続にビアや長い配線を使用しないでください。この方法は、システム性能に悪影響を及ぼします。このグランドおよびレイアウトの方式により誘導性の寄生成分が最小化され、負荷過渡電流の低減、ノイズの最小化、回路の安定性の増大を実現できます。グランドの基準プレーンも推奨され、PCB 自体に埋め込むか、コンポーネントの反対側の PCB の底面に配置されます。この基準プレーンは、出力電圧の精度を保証し、LDO をノイズから遮断する役割を果たします。デバイスの熱性能を向上させ、高い周囲温度での電流出力を最大化するために、サーマルパッド下の銅をできるだけ広げ、サーマルパッド下の銅上に十分なサーマルビアを配置します。図 7-5 および 図 7-6 には、TPS7E67-Q1 パッケージのレイアウト例が示されています。

7.2.5.2 レイアウト例




図 7-5. TPS7E67-Q1 DGN パッケージのレイアウト例




図 7-6. TPS7E67-Q1 DRV パッケージのレイアウト例

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 開発サポート

TPS7E67-Q1 を使用した初期の回路性能評価には、評価基板 (EVM) を利用することができます。[ユニバーサル EVM](#) (および関連する[ユーザーガイド](#)) は、TI の製品フォルダ経由で TI ウェブサイトからリクエストするか、[TI eStore](#) から直接購入できます。

8.1.2 デバイスの命名規則

表 8-1. デバイスの命名規則

製品 ⁽¹⁾	説明
TPS7E67XX AQW yyy zQ1	<p>XX は公称出力電圧です。例えば、33 は 3.3V、50 は 5.0V、01 は可変出力を示します。</p> <p>A は DRV パッケージの代替ピン配置を示します。</p> <p>W はウェットアップ DRV パッケージ専用を示します。</p> <p>yyy はパッケージ指定子です。</p> <p>Z はパッケージ数量です。R はリール (2500 ピース) を表します。</p>

(1) 最新のパッケージと発注情報については、このデータシートの末尾にあるパッケージ オプションの付録を参照するか、www.ti.com にあるデバイスの製品フォルダをご覧ください。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、[「制限について」アプリケーション ノート](#)

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
October 2025	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PTPS7E6733QDGNRQ1	Active	Preproduction	HVSSOP (DGN) 8	2500 LARGE T&R	-	Call TI	Call TI	-40 to 150	

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

GENERIC PACKAGE VIEW

DGN 8

PowerPAD™ HVSSOP - 1.1 mm max height

3 x 3, 0.65 mm pitch

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225482/B

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月