


TPS6286Axx および TPS6286Bxx FB/I²C インターフェイス搭載、2.4V~5.5V 入力、6A、8A、10A 同期整流降圧コンバータ、2mm × 3mm QFN パッケージ

1 特長

- 入力電圧範囲: 2.4V~5.5V
- 8mΩ/8mΩ のパワー MOSFET を内蔵
- 動作時の静止電流 5.1μA
- 1.2MHz のスイッチング周波数
- 100% デューティサイクルモード
- 出力電圧精度: 0.7%
- 強制 PWM またはパワー セーブモード
- DCS-Control トポロジ (コンスタントオンタイム)
- FB バージョン (TPS6286Axx) の出力電圧:
 - 0.6V~Vin の範囲で調整可能
 - 0.4V~1.6V に固定 ([外付け抵抗を使用](#))
- I²C バージョン (TPS6286Bxx)、選択可能:
 - 出力電圧: 0.4V~1.675V (5mV ステップ)
 - パワー セーブモードまたは強制 PWM モード
 - ヒップまたはラッチ付き短絡保護
 - 動的な適応型電圧スケーリング ランプ速度
- 出力電圧放電
- ヒップ短絡保護機能
- ウインドウ コンパレータを使用したパワー グッド出力
- サーマル シャットダウン
- 可変ソフトスタート
- 40°C~125°C の動作温度範囲
- [WEBENCH® Power Designer](#) により、TPS6286Axx および TPS6286Bxx を使用するカスタム設計を作成

2 アプリケーション

- FPGA、CPU、ASIC、DSP のコア電源
- マシンビジョン カメラ
- IP ネットワーク カメラ
- ソリッドステートドライブ (SSD)



代表的なアプリケーション回路図

3 概要

TPS6286Axx および TPS6286Bxx デバイスは、高効率で柔軟性が高く高電力密度の設計を実現する高周波数同期整流降圧コンバータです。中負荷から重負荷では、コンバータはパルス幅変調 (PWM) モードで動作し、軽負荷電流時には自動的にパワー セーブ モードに移行するため、負荷電流のあらゆる範囲にわたって高い効率が維持されます。このデバイスは、強制的に PWM モードで動作させ、出力電圧リップルを最小化することもできます。DCS-Control アーキテクチャと相まって、優れた負荷過渡性能と厳密な出力電圧精度を実現します。このデバイスは、パワー グッド信号と、可変ソフトスタート機能回路を備えています。100% モードで動作可能です。障害保護の目的で、本デバイスは HICCUP (ヒップ、間欠型) 短絡保護機能やサーマル シャットダウン機能を搭載しています。


製品情報

部品番号 ⁽³⁾	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
TPS6286A06	VBM (VQFN-HR, 13)	2mm × 3mm
TPS6286A08		
TPS6286A10		
TPS6286B08		
TPS6286B10		

(1) 詳細については、[セクション 12](#) を参照してください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合にビンも含まれます。

(3) [デバイスのオプション](#) の表を参照してください。



効率と出力電流との関係 ($V_{IN} = 5V$)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	8.1 ターゲット アドレス バイト	22
2 アプリケーション	1	8.2 レジスタ アドレス バイト	22
3 概要	1	8.3 V _{OUT} レジスタ	22
4 デバイスのオプション	3	8.4 CONTROL レジスタ	23
5 ピン構成および機能	4	8.5 STATUS レジスタ	23
6 仕様	7	9 アプリケーションと実装	24
6.1 絶対最大定格	7	9.1 アプリケーション情報	24
6.2 ESD 定格	7	9.2 代表的なアプリケーション	24
6.3 推奨動作条件	7	9.3 電源に関する推奨事項	33
6.4 熱に関する情報	7	9.4 レイアウト	33
6.5 電気的特性	8	10 デバイスおよびドキュメントのサポート	36
6.6 I ² C インターフェイス タイミングの要件	9	10.1 デバイス サポート	36
6.7 代表的特性	12	10.2 ドキュメントのサポート	36
7 詳細説明	13	10.3 ドキュメントの更新通知を受け取る方法	36
7.1 概要	13	10.4 サポート・リソース	37
7.2 機能ブロック図	13	10.5 商標	37
7.3 機能説明	14	10.6 静電気放電に関する注意事項	37
7.4 デバイスの機能モード	16	10.7 用語集	37
7.5 プログラミング	18	11 改訂履歴	37
8 レジスタ マップ	22	12 メカニカル、パッケージ、および注文情報	37

4 デバイスのオプション

部品番号	出力電圧範囲	スタートアップ時の電圧	出力電流	バージョン	I ² C ターゲットアドレス
TPS6286A06VBMR	0.4V ~ Vin	可変または固定 (VSET/MODE の外部抵抗で選択可能)	6A	FB	
TPS6286A08VBMR	0.4V ~ Vin	可変または固定 (VSET/MODE の外部抵抗で選択可能)	8A	FB	
TPS6286A10VBMR	0.4V ~ Vin	可変または固定 (VSET/MODE の外部抵抗で選択可能)	10A	FB	
TPS6286B081VBMR	0.4V ~ 1.675V、5mV の DVS ステップ サイズ (I ² C 経由)	0.9V	8A	I ² C	0x42
TPS6286B101VBMR	0.4V ~ 1.675V、5mV の DVS ステップ サイズ (I ² C 経由)	0.9V	10A	I ² C	0x42

5 ピン構成および機能




図 5-1. FB バージョン用 13 ピン VBM VQFN-HR パッケージ (上面図)




図 5-2. FB バージョン用 13 ピン VBM VQFN-HR パッケージ (底面図)

表 5-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
EN	5	I	デバイスイネーブルピン。デバイスをイネーブルするには、このピンを High にする必要があります。このピンを Low にすると、デバイスはディスエーブルになります。フローティングのままにしないでください。
FB	3	I	電圧フィードバック入力。出力電圧抵抗デバイダをこのピンに接続します。固定出力電圧を使用する場合は、OUT に直接接続します。
GND	10,11,12	GND	電源グランドピン
OUT	2	I	出力電圧検出ピン。このピンは、出力コンデンサに直接接続する必要があります。
PG	7	O	パワー グッド オープンドレイン出力ピン。プルアップ抵抗は最大 5.5V の電圧に接続できます。このピンを使わない場合、フローティングのままにします。本デバイスがシャットダウン中、このピンは GND にプルダウンされます。
SS	4	I	ソフトスタートピン。外部コンデンサにより、ソフトスタート時間を調整できます。このピンを使用しない場合は、フローティングのままでして、デフォルトの SS 時間を設定します。
SW	1, 9	P	電力段のスイッチピン
VIN	8.13	P	電源入力電圧ピン
VSET/MODE	6	I	GND との間に抵抗を接続すると、固定出力電圧の 1 つが選択されます。このピンを HIGH または LOW に接続すると、可変出力電圧が選択されます。デバイスの起動後、このピンは MODE 入力として動作します。HIGH レベルを印加すると強制 PWM モード動作が選択され、LOW レベルにするとパワー セーブ モード動作が選択されます。

(1) I = 入力、O = 出力、P = 電源、GND = グランド




図 5-3. I²C バージョン用 13 ピン VBM VQFN-HR パッケージ (上面図)




図 5-4. I²C バージョン用 13 ピン VBM VQFN-HR パッケージ (底面図)

表 5-2. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
EN	5	I	デバイスイネーブルピン。デバイスをイネーブルするには、このピンを High にする必要があります。このピンを Low にすると、デバイスはディスエーブルになります。フローティングのままにしないでください。
GND	10,11,12	GND	電源グランドピン
OUT	2	I	出力電圧検出ピン。このピンは、出力コンデンサに直接接続する必要があります。
PG	3	O	パワー グッド オープンドレイン出力ピン。プルアップ抵抗は最大 5.5V の電圧に接続できます。このピンを使わない場合、フローティングのままにします。本デバイスがシャットダウン中、このピンは GND にプルダウンされます。
SCL	6	I	I ² Cシリアルクロックピン。このピンをフローティングのままでしないでください。このピンを使用しないときは、AGNDに接続します。
SDA	7	I/O	I ² Cシリアルデータピン。このピンをフローティングのままでしないでください。このピンを使用しないときは、AGNDに接続します。
SS	4	I	ソフトスタートピン。外部コンデンサにより、ソフトスタート時間を調整できます。このピンを使用しない場合は、フローティングのままでして、デフォルトの SS 時間を設定します。
SW	1, 9	P	電力段のスイッチピン
VIN	8.13	P	電源入力電圧ピン

(1) I = 入力、O = 出力、P = 電源、GND = グランド

6 仕様

6.1 絶対最大定格

動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電圧 ⁽²⁾	VIN、EN、OUT、SDA、SCL、FB、PG、VSET/MODE、SS	-0.3	6	V
	SW (DC)	-0.3	$V_{IN} + 0.3$	
	SW (AC、10ns 未満) ⁽³⁾	-2.5	10	
I_{SINK_SDA}	SDA のシンク電流		2	mA
I_{SINK_PG}	PG のシンク電流		1	mA
T_J	接合部温度	-40	150	°C
T_{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

- (2) すべての電圧値は、回路のグランドを基準としたものです。
(3) スイッチング動作時。

6.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	± 2000	V
		デバイス帶電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	± 500	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

動作時接合部温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{IN}	電源電圧範囲	2.4	5.5	V	
V_{OUT}	出力電圧範囲、TPS6286Axx	0.4	V_{IN}	V	
V_{OUT}	出力電圧範囲、TPS6286Bxx	0.4	1.675	V	
V_{IN_SR}	V_{IN} ⁽¹⁾ の立ち下がり遷移時間			10	mV/ μ s
I_{OUT}	出力電流、TPS6286A06			6	A
I_{OUT}	出力電流、TPS6286A08、TPS6286B08			8	A
I_{OUT}	出力電流、TPS6286A10、TPS6286B10			10	A
T_J	接合部温度	-40	125	°C	

- (1) V_{IN} が V_{UVLO} 未満になる場合、立ち下がりスルーレート V_{IN} を制限する必要があります。

6.4 热に関する情報

熱評価基準 ⁽¹⁾		TPS6286Axx / TPS6286Bxx		単位
		JEDEC 51-7	TPS6286AxxEVM-050 / TPS6286B10EVM-049	
			13 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	71.2	43.2	°C/W

熱評価基準 ⁽¹⁾		TPS6286Axx / TPS6286Bxx		単位
		JEDEC 51-7	TPS6286AxxEVM-050 / TPS6286B10EVM-049	
		13 ピン	13 ピン	
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	45.3	該当なし ⁽²⁾	°C/W
R _{θJB}	接合部から基板への熱抵抗	16.6	該当なし ⁽²⁾	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	1.7	6.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	16.6	10.5	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーションノートを参照してください。

(2) EVM には適用されません。

6.5 電気的特性

T_J = -40°C ~ 125°C、V_{IN} = 2.4V ~ 5.5V。代表値は、T_J = 25°C および V_{IN} = 5V です(特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
電源					
I _{Q_VIN}	静止時電流	EN = High、無負荷、デバイスがスイッチングしない、T _J = 25°C	5.1	9	μA
I _{Q_OUT}	OUT ピンへの動作時静止電流	EN = High、無負荷、デバイスがスイッチングしない、V _{OUT} = 1.8V、T _J = 25°C	18		μA
I _{SD}	シャットダウン電流	EN = Low、T _J = 25°C	0.24	0.75	μA
V _{UVLO}	低電圧誤動作防止スレッショルド	V _{IN} 立ち上がり	2.2	2.3	2.4
		V _{IN} 立ち下がり	2.1	2.2	2.3
T _{JSD}	サーマルシャットダウンのスレッショルド	T _J 立ち上がり	150		°C
	サーマルシャットダウンヒステリシス	T _J 立ち下がり	20		°C
T _{JW}	過熱警告スレッショルド	T _J 立ち上がり	130		°C
	過熱警告ヒステリシス	T _J 立ち下がり	20		°C
ロジックインターフェイス					
V _{IH}	EN、SCL、SDA、VSET/MODE の High レベル入力スレッショルド電圧		0.9		V
V _{IL}	EN、SCL、SDA、VSET/MODE の Low レベル入力スレッショルド電圧		0.4		V
I _{SCL,LKG}	SCL ピンへの入力リーク電流	T _J = 25°C	0.01	0.2	μA
I _{SDA,LKG}	SDA ピンへの入力リーク電流	T _J = 25°C	0.01	0.1	μA
I _{EN,LKG}	EN ピンへの入力リーク電流	T _J = 25°C	0.01	0.1	μA
C _{SCL}	SCL の寄生容量		1		pF
C _{SDA}	SDA の寄生容量		2.4		pF
スタートアップ、パワー グッド					
t _{Delay}	イネーブル遅延時間、TPS6286Axx	EN が High になってからデバイスがスイッチングを開始するまでの時間 VSET/MODE と GND の間に 249kΩ 抵抗が接続されています	420	840	1200
t _{Delay}	イネーブル遅延時間、TPS6286Bxx	EN が High になってからデバイスがスイッチングを開始するまでの時間	100	660	1000
t _{Ramp}	出力電圧ランプ時間、TPS6286A06	デバイスがスイッチングを開始してからパワー グッドまでの時間(外部コンデンサ接続なし)	1	1.5	1.85
t _{Ramp}	出力電圧ランプ時間、TPS6286A08、TPS6286A10、TPS6286B08、TPS6286B10	デバイスがスイッチングを開始してからパワー グッドまでの時間(外部コンデンサ接続なし)	0.4	0.55	0.72

6.5 電気的特性 (続き)

$T_J = -40^\circ\text{C} \sim 125^\circ\text{C}$, $V_{IN} = 2.4\text{V} \sim 5.5\text{V}$ 。代表値は、 $T_J = 25^\circ\text{C}$ および $V_{IN} = 5\text{V}$ です (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{SS}		SS ピンソース電流			20	μA
$t_{PG, DLY}$		パワー グッドのグリッチ除去遅延	立ち上がりエッジと立ち下がりエッジ		34	μs
V_{PG}	パワー グッドの下限スレッショルド		V_{OUT} は公称 V_{OUT} を基準とします。		85	%
	パワー グッドの上限スレッショルド		V_{OUT} は公称 V_{OUT} を基準とします。		103	%
$V_{PG, OL}$	Low レベル出力電圧		$I_{sink} = 1\text{mA}$			0.36
$I_{PG, LKG}$	PG ピンへの入力リーケ電流		$V_{PG} = 5.0\text{V}, T_J = 25^\circ\text{C}$	0.01	0.1	μA
出力						
V_{OUT}	出力電圧精度	固定電圧動作、FPWM、無負荷、 $T_J = 25^\circ\text{C}$	-0.7	0.7		%
V_{OUT}	出力電圧精度	固定電圧動作、FPWM、無負荷	-1	1		%
V_{FB}	帰還電圧	可変電圧動作、 $T_J = -40^\circ\text{C} \sim 125^\circ\text{C}$	594	600	606	mV
$I_{FB, LKG}$	FB ピンへの入力リーケージ	可変電圧動作、 $V_{FB} = 0.6\text{V}, T_J = 25^\circ\text{C}$	0.01	0.1		μA
R_{DIS}	OUT ピンの出力放電抵抗				4.3	Ω
	負荷レギュレーション	$V_{OUT} = 0.9\text{V}$ 、FPWM			0.04	%/A
パワー スイッチ						
$R_{DS(on)}$	ハイサイド FET オン抵抗				8	$\text{m}\Omega$
	ローサイド FET オン抵抗				8	$\text{m}\Omega$
I_{LIM}	ハイサイド FET 順方向電流制限値	TPS6286x06	7.3	8	9	A
I_{LIM}	ハイサイド FET 順方向電流制限値	TPS6286x08	10	11	12	A
I_{LIM}	ハイサイド FET 順方向電流制限値	TPS6286x10	13	14	15	A
I_{LIM}	ローサイド FET 順方向電流制限値	TPS6286x06			6.5	A
I_{LIM}	ローサイド FET 順方向電流制限値	TPS6286x08			9	A
I_{LIM}	ローサイド FET 順方向電流制限値	TPS6286x10			12	A
I_{LIM}	ローサイド FET 負電流制限値	TPS6286x06, TPS6286x08, TPS6286x10			-3	A
f_{SW}	PWM スイッチング周波数	$I_{OUT} = 1\text{A}, V_{OUT} = 0.9\text{V}$			1.2	MHz

6.6 I²C インターフェイス タイミングの要件

パラメータ		TPS6286Bxx デバイスのテスト条件	最小値	最大値	単位
$f_{(SCL)}$	SCL クロック周波数	スタンダード モード	100		kHz
		ファスト モード	400		kHz
		ファスト モード プラス	1		MHz
		高速モード (書き込み動作)、 C_B – 最大 100pF	3.4		MHz
		高速モード (読み取り動作)、 C_B – 最大 100pF	3.4		MHz
		高速モード (書き込み動作)、 C_B – 最大 400pF	1.7		MHz
		高速モード (読み取り動作)、 C_B – 最大 400pF	1.7		MHz
t_{BUF}	STOP 条件と START 条件の間のバス フリー時間	スタンダード モード	4.7		μs
		ファスト モード	1.3		μs
		ファスト モード プラス	0.5		μs

6.6 I²C インターフェイス タイミングの要件 (続き)

パラメータ		TPS6286Bxx デバイスのテスト条件	最小値	最大値	単位
t_{HD} 、 t_{STA}	(繰り返し) START 条件のホールド時間	スタンダード モード	4		μs
		ファスト モード	600		ns
		ファスト モード プラス	260		ns
		高速度モード	160		ns
t_{LOW}	SCL クロック Low 期間	スタンダード モード	4.7		μs
		ファスト モード	1.3		μs
		ファスト モード プラス	0.5		μs
		高速モード、 C_B – 最大 100pF	160		ns
		高速モード、 C_B – 最大 400pF	320		ns
t_{HIGH}	SCL クロックの High の時間	スタンダード モード	4		μs
		ファスト モード	600		ns
		ファスト モード プラス	260		ns
		高速モード、 C_B – 最大 100pF	60		ns
		高速モード、 C_B – 最大 400pF	120		ns
t_{SU} 、 t_{STA}	反復開始条件のセットアップ時間	スタンダード モード	4.7		μs
		ファスト モード	600		ns
		ファスト モード プラス	260		ns
		高速度モード	160		ns
t_{SU} 、 t_{DAT}	データ セットアップ時間	スタンダード モード	250		ns
		ファスト モード	100		ns
		ファスト モード プラス	50		ns
		高速度モード	10		ns
t_{HD} 、 t_{DAT}	データ ホールド時間	スタンダード モード	0	3.45	μs
		ファスト モード	0	0.9	μs
		ファスト モード プラス	0		μs
		高速モード、 C_B – 最大 100pF	0	70	ns
		高速モード、 C_B – 最大 400pF	0	150	ns
t_{RCL}	SCL 信号の立ち上がり時間	スタンダード モード	1000		ns
		ファスト モード	$20 + 0.1 C_B$	300	ns
		ファスト モード プラス	120		ns
		高速モード、 C_B – 最大 100pF	10	40	ns
		高速モード、 C_B – 最大 400pF	20	80	ns
t_{RCL1}	START 条件の繰り返し、およびアクノリッジ ビット後の SCL 信号の立ち上がり時間	スタンダード モード	$20 + 0.1 C_B$	1000	ns
		ファスト モード	$20 + 0.1 C_B$	300	ns
		ファスト モード プラス	120		ns
		高速モード、 C_B – 最大 100pF	10	80	ns
		高速モード、 C_B – 最大 400pF	20	160	ns

6.6 I²C インターフェイス タイミングの要件 (続き)

パラメータ		TPS6286Bxx デバイスのテスト条件	最小値	最大値	単位
t_{FCL}	SCL 信号の立ち下がり時間	スタンダード モード	$20 + 0.1 C_B$	300	ns
		ファスト モード		300	ns
		ファスト モード プラス		120	ns
		高速モード、 C_B – 最大 100pF	10	40	ns
		高速モード、 C_B – 最大 400pF	20	80	ns
t_{RDA}	SDA 信号の立ち上がり時間	スタンダード モード		1000	ns
		ファスト モード	$20 + 0.1 C_B$	300	ns
		ファスト モード プラス		120	ns
		高速モード、 C_B – 最大 100pF	10	80	ns
		高速モード、 C_B – 最大 400pF	20	160	ns
t_{FDA}	SDA 信号の立ち下がり時間	スタンダード モード		300	ns
		ファスト モード	$20 + 0.1 C_B$	300	ns
		ファスト モード プラス		120	ns
		高速モード、 C_B – 最大 100pF	10	80	ns
		高速モード、 C_B – 最大 400pF	20	160	ns
t_{SU}, t_{STO}	STOP 条件のセットアップ時間	スタンダード モード		4	μs
		ファスト モード		600	ns
		ファスト モード プラス		260	ns
		高速モード		160	ns
C_B	SDA および SCL の容量性負荷	スタンダード モード		400	pF
		ファスト モード		400	pF
		ファスト モード プラス		550	pF
		高速モード		400	pF

6.7 代表的特性




図 6-1. ハイサイド FET オン抵抗、 $R_{DS(ON)}$




図 6-2. ローサイド FET オン抵抗、 $R_{DS(ON)}$




図 6-3. V_{IN} I_{Q_VIN} への静止電流




図 6-4. シャットダウン時の電流 I_{SD}




図 6-5. 出力放電抵抗 R_{DIS}

7 詳細説明

7.1 概要

TPS6286Axx および TPS6286Bxx 同期整流降圧コンバータは、DCS-Control (パワー セーブ モードにシームレスな遷移を含む直接制御) トポロジを使用しています。このトポロジは、ヒステリシス制御方式と電流モード制御方式の利点を兼ね備えた先進の制御トポロジです。

DCS-Control トポロジは、中負荷～重負荷条件では PWM (パルス幅変調) モードで動作し、軽負荷電流ではパワー セーブ モードで動作します。PWM モードでは、コンバータは 1.2MHz の公称スイッチング周波数で動作し、入力電圧範囲全体にわたって周波数変動が制御されます。DCS-Control は、1 つのビルディング ブロック内で PWM と PFM (パルス周波数変調) の両方をサポートしているため、PWM モードからパワー セーブ モードへの遷移はシームレスであり、出力電圧に影響を与えません。このデバイスは、優れた DC 電圧と負荷過渡レギュレーションに加え、非常に小さい出力電圧リップルも備えています。

7.2 機能ブロック図




図 7-1. 機能ブロック図 - FB バージョン (TPS6286Axx)




図 7-2. 機能ブロック図 - I²C バージョン (TPS6286Bxx)

7.3 機能説明

7.3.1 パワーセーブモード (PFM)

負荷電流が減少すると、本デバイスはパワーセーブモードまたはパルス周波数変調(PFM)動作に移行します。PFMは、インダクタ電流が不連続になったとき、つまり、スイッチングサイクル中にインダクタ電流が0Aになったときに発生します。パワーセーブモードは、次の式に示すように、固定オン時間アキテクチャに基づいています。

$$t_{ON} = \frac{V_{OUT}}{V_{IN}} \times 833\text{ns} \quad (1)$$

パワーセーブモードでは、出力電圧が公称出力電圧をわずかに上回ります。この影響は、出力コンデンサまたはインダクタの値を大きくすることで最小限に抑えられます。

V_{IN} が V_{OUT} より 15% 大きい値(標準値)まで減少すると、負荷電流にかかわらず、TP6286Axx および TPS6286Bxx はパワーセーブモードに移行します。本デバイスは、PWMモードで出力レギュレーションを維持します。

7.3.2 強制 PWM モード

デバイスに電源が投入されて V_{OUT} が上昇した後は、VSET/MODEピンはデジタル入力として機能します。VSET/MODEピンがHighレベルのとき、デバイスは強制PWM(FPWM)モードに移行し、負荷範囲の全体にわたって一定のスイッチング周波数で動作します。負荷が非常に軽い場合でも同様です。これにより、出力電圧リップルが低減し、ノイズの影響を受けやすいアプリケーションではスイッチング周波数のフィルタリングが簡単になりますが、軽負荷時に効率が低下します。

TPS6286Bxx デバイスは、CONTROLレジスタのイネーブル FPWM モードビットをセットすることで FPWM モードで動作します。

7.3.3 低ドロップアウト動作(100% デューティ サイクル)

このデバイスは、入力電圧が目標出力電圧に近付くと、100% デューティ サイクル モードに移行することで、低ドロップアウト動作を実現します。このモードでは、ハイサイド MOSFET スイッチが継続的にオンになります。これは、バッテリ駆動のアプリケーションにおいて、バッテリ電圧の範囲全体を最大限に活用して最長の動作時間を実現するために特に有用です。最小出力電圧を維持するための入力電圧の最小値は、次の式で求められます。

$$V_{IN,MIN} = V_{OUT} + (R_{DS(ON)} + R_L)I_{OUT,MAX} \quad (2)$$

ここで、

- $V_{IN,MIN}$ は、出力電圧を維持するための最小入力電圧です。
- $I_{OUT,MAX}$ は最大出力電流です。
- $R_{DS(on)}$ はハイサイド FET オン抵抗です。
- R_L はインダクタ オーム抵抗 (DCR) です。

7.3.4 ソフトスタート

デバイスをイネーブルにした後、デバイスがスイッチングを開始する前に、イネーブル遅延 (t_{delay}) が発生します。イネーブル遅延の後、SS ピンを未接続のままにすると、内部のソフトスタートアップ回路により、TPS6286A06 では 1.5ms (t_{Ramp})、TPS6286A08、TPS6286A10、TPS6286B08、TPS6286B10 では 500us の間、出力電圧の上昇が制御されます。SS ピンを切り離したままにすると、最も高速な起動ランプが実現します。ソフトスタートは、過剰な突入電流を防止し、出力電圧のスムーズな上昇を実現すると同時に、内部インピーダンスが高い一次電池や再充電可能バッテリの過剰な電圧降下を防止します。SS から GND へ接続された外部ソフトスタートコンデンサは、ソフトスタート中に内部の 20μA 電流源によって、0.9V のリファレンス電圧に達するまで充電されます。したがって、特定のランプ時間 (t_{RAMP}) を設定するのに必要な容量は次のようにになります。

$$C_{SS} = \frac{20\mu A \times t_{ramp}[ms]}{0.9V} \quad (3)$$

シャットダウン (EN = GND)、低電圧誤動作防止、サーマル シャットダウンのいずれかに本デバイスが設定されると、内部の抵抗が SS ピンを GND にプルダウンします。これらの状態から復帰すると、新しいスタートアップシーケンスが実行されます。




図 7-3. スタートアップシーケンス

デバイスは、プリバイアス出力コンデンサで起動できます。デバイスは、印加されたバイアス電圧で起動し、出力電圧を公称値に上昇させます。

7.3.5 スイッチ電流制限と HICCUP 短絡保護回路

スイッチ電流制限により、デバイスを大きなインダクタ電流から保護して、バッテリや入力電圧レールから過剰な電流が流れるのを防ぎます。インダクタの短絡や飽和、または重い負荷、または出力回路の短絡状態が原因で、過剰な電流が発

生する可能性があります。インダクタ電流がサイクルごとにスレッショルド I_{LIM} に達すると、ハイサイド MOSFET がオフになり、ローサイド MOSFET がオンになり、インダクタ電流はローサイド MOSFET の電流制限まで低下します。

ハイサイド MOSFET 電流制限が 32 回トリガされると、デバイスはスイッチングを停止します。その後、 $128\mu\text{s}$ の標準の遅延時間が経過すると、本デバイスはソフトスタートにより自動的に再起動します。HICCUP 短絡保護機能により、高負荷状態が解消されるまでこのモードが繰り返されます。

TPS6286Bxx デバイスの場合、CONTROL レジスタのイネーブル HICCUP ビットに 0 を書き込むことで、HICCUP 短絡保護機能をディスエーブルにできます。HICCUP をディスエーブルにすると、過電流保護がラッチ保護に変更されます。ハイサイド MOSFET 電流制限が 32 回トリガされると、本デバイスはスイッチングを停止します。**EN** ピンをトグルする、入力電圧を削除して再印加する、または CONTROL レジスタ ビット ソフトウェア イネーブル デバイスへの書き込みを行うと、デバイスのラッチが解除されます。

7.3.6 低電圧誤動作防止

低入力電圧時のデバイスの誤動作を防止するため、入力電圧が V_{UVLO} より低い場合、低電圧誤動作防止 (UVLO) が実行されます。デバイスはスイッチングを停止し、出力電圧放電がアクティブになります。入力電圧が回復すると、デバイスは自動的にソフトスタートを使用して動作に戻ります。

TPS6286Bxx の場合、入力電圧が UVLO 立ち下がりスレッショルドよりも低いときに、STATUS レジスタの UVLO ビットが設定されます。入力電圧が 1.8V (標準値) を下回ると、すべてのレジスタがリセットされます。

7.3.7 熱警告およびシャットダウン

接合部温度が T_{JSD} を超えると、デバイスはサーマル シャットダウンに移行し、スイッチングを停止して、出力電圧放電をアクティブにします。デバイス温度がヒステリシスによってスレッショルドを下回ると、デバイスは内部ソフトスタートアップにより自動的に通常動作に戻ります。サーマル シャットダウン中、内部レジスタの値は保持されます。

TPS6286Bxx の場合、接合部温度が T_{JW} まで上昇すると、デバイスは STATUS レジスタに事前警告インジケータを表示します。デバイスは動作を継続します。

7.4 デバイスの機能モード

7.4.1 イネーブル / ディセーブル (EN)

EN ピンをロジック HIGH に設定すると、デバイスがイネーブルになります。シャットダウン モード (EN = low) では、内部パワー スイッチと制御回路全体がオフになります。シャットダウン モードでは、内部スイッチが OUT ピンを経由して出力をスムーズに放電します。EN ピンをフローティングのままにしないでください。

7.4.2 出力放電

出力放電機能の目的は、本デバイスが無効化されたときに出力電圧の設定されたダウンランプを確保し、出力電圧を約 0V に維持することです。出力放電は、EN ピンが Low になったとき、入力電圧が UVLO スレッショルドを下回ったとき、またはサーマル・シャットダウン中に、アクティブになります。この放電は、入力電圧が最低 1.6V (標準値) までアクティブです。

7.4.3 パワー グッド (PG)

このデバイスにはオープンドレインのパワー グッド ピンがあり、 1mA までシンクできるよう規定されています。パワーグッド出力には、5.5V 未満の任意の電圧レールに接続されたプルアップ抵抗が必要です。PG には、 $34\mu\text{s}$ のグリッチ除去遅延があります。

PG 信号を他のコンバータの EN ピンに接続することで、PG 信号を複数のレールのシーケンシングに使用できます。PG ピンを使用しない場合は、未接続のままにしてください。

表 7-1. PG 機能表

デバイス条件		PG ピン
イネーブル	$0.9 \times V_{OUT_NOM} \leq V_{OUT} \leq 1.1 \times V_{OUT_NOM}$	ハイ インピーダンス
	$V_{OUT} < 0.9 \times V_{OUT_NOM}$ または $V_{OUT} > 1.1 \times V_{OUT_NOM}$	Low
シャットダウン	EN = Low	Low

表 7-1. PG 機能表 (続き)

デバイス条件		PG ピン
サーマル シャットダウン	$T_J > T_{JSD}$	Low
UVLO	$1.8V < V_{IN} < V_{UVLO}$	Low
電源の取り外し	$V_{IN} < 1.8V$	未定義




図 7-4. パワー グッドの過渡応答と遅延動作

7.4.4 電圧設定とモード選択 (VSET/MODE)、TPS6286Axx デバイス

TPS6286Axx デバイスは、個別のアプリケーションのニーズに応じて、可変出力電圧としてまたは固定出力電圧として構成できます。この機能により、1 つの型番で複数の固定出力電圧オプションと可変出力電圧オプションが提供されるため、量産時の物流が簡素化されます。

イネーブル遅延 (t_{Delay}) 中、デバイス構成は、内部 R2D (抵抗からデジタルへ) コンバータを経由して VSET/MODE ピンに接続されている外部抵抗によって設定されます。[表 7-2](#) に、オプションを示します。これにより、エラー アンプ (EA) への正の入力が、VFB 電圧 (標準 0.6V) または選択した出力電圧のいずれかに設定されます。

表 7-2. 電圧選択テーブル

抵抗 (E96 シリーズ、精度 ±1%)、VSET/MODE ピン、200ppm/°C 以上	固定または可変出力電圧
249kΩ またはロジック High	可変 (FB ピンの抵抗デバイダを介して)
205kΩ	1.60V
162kΩ	1.50V
133kΩ	1.35V
105kΩ	1.20V
86.6kΩ	予約済み
68.1kΩ	1.00V
56.2kΩ	0.90V
44.2kΩ	0.85V
36.5kΩ	0.80V
28.7kΩ	0.70V
23.7kΩ	0.60V
18.7kΩ	0.50V
15.4kΩ	0.45V
12.1kΩ	0.40V
10kΩ またはロジック Low	可変 (FB ピンの抵抗デバイダを介して)

R2D コンバータには、外部抵抗を通して電流を印加する内部電源と、結果として得られる電圧レベルを読み戻す内部 ADC があります。レベルに応じて、出力電圧が設定されます。この R2D 変換の完了後、電流源はオフになり、電流が外部抵抗を流れなくなります。R2D 変換中は、追加のリーク電流パスが 20nA 未満であり、このピンと GND との間の容量が 30pF 未満であることを確認してください。そうでなければ、誤った値が設定されます。詳細については、『[超低消費電力電源における抵抗/デジタルコンバータの利点](#)』というホワイトペーパーを参照してください。

本デバイスを固定出力電圧コンバータとして設定する場合、FB ピンを出力に直接接続する必要があります。図 7-5 を参照してください。

スタートアップ期間 ($t_{Startup}$) 後に、別の動作モードを選択できます。VSET/MODE が High の場合、デバイスは強制 PWM モードで動作します。それ以外の場合、VSET/MODE 抵抗によってピンが Low にプルされ、デバイスはパワー セーブ モードで動作します。




図 7-5. TPS6286Axx の代表的なアプリケーション - 固定出力電圧

7.4.5 TPS6286Bxx デバイスのスタートアップ時の出力電圧

TPS6286Bxx デバイスのスタートアップ時の出力電圧と I²C ターゲット アドレスは、次の表に従って工場出荷時に設定されています。

表 7-3. デバイス オプションのスタートアップ時の電圧と I²C ターゲット アドレス

デバイスのオプション	スタートアップ時の出力電圧	I ² C ターゲット アドレス
TPS6286B08VBMR	0.9V	0x42
TPS6286B10VBMR	0.9V	0x42

7.5 プログラミング

7.5.1 シリアルインターフェイスの説明

I²C は、Philips Semiconductor (現 NXP Semiconductors) が開発した 2 線式シリアル インターフェースです。バスは、プルアップ構造を持つデータ ライン (SDA) とクロック・ライン (SCL) で構成されます。バスが アイドルのときは、SDA ラインと SCL ラインの両方が High にプルされます。I²C 互換のデバイスはすべて、オープンドレインの I/O ピンである SDA および SCL を介して I²C バスに接続します。コントローラデバイス (通常はマイクロコントローラまたはデジタル信号プロセッサ) がバスを制御します。コントローラは SCL 信号とデバイス アドレスを生成します。また、コントローラは、データ転送の開始と停止を示す特定の条件も生成します。ターゲットデバイスは、コントローラ デバイスの制御に従ってバス上、データを受信または送信、またはその両方を実行します。

このデバイスは ターゲットとして動作し、 I^2C バス仕様で定義されているスタンダード モード(100kbps)とファスト モード(400kbps)、ファスト モード プラス(1Mbps)、および高速モード(3.4Mbps)のデータ転送 モードをサポートしています。このインターフェイスにより、電源設計の柔軟性が向上し、ほとんどの機能を瞬時のアプリケーション要件に応じて新しい値にプログラムできます。入力電圧が 1.8V を上回っている限り、レジスタの内容はそのまま維持されます。

スタンダード モードとファスト モードのデータ転送プロトコルはまったく同じであるため、このデータシートではこれらのモードを F/S モードと呼びます。高速モードのプロトコルは F/S モードとは異なり、HS モードと呼ばれます。

TI では、 I^2C エンジンが確実にリセットされるように、 I^2C コントローラは、SDA および SCL プルアップ電圧の初期パワーアップ後に I^2C バス上で STOP 条件を開始することをお勧めしています。

7.5.2 Standard-Mode, Fast-Mode, Fast-Mode Plus のプロトコル

コントローラは、スタート条件を生成することで、データ転送を開始します。スタート条件は、図 7-6 に示すように、SCL が High のときに SDA ラインで High から Low への遷移が発生するときです。すべての I^2C 互換デバイスは、スタート条件を認識します。




図 7-6. 開始条件と停止条件

次に、コントローラは SCL パルスを生成し、7 ビットのアドレスと読み取り / 書き込み方向ビット R/W を SDA ライン上で送信します。すべての送信中、コントローラはデータが有効であることを確認します。有効なデータ条件では、クロック パルスの High 期間中、SDA ラインのデータが安定している必要があります (図 7-7 参照)。すべてのデバイスは、コントローラによって送信されたアドレスを認識して、内部の固定アドレスと比較します。一致するアドレスを持つターゲット デバイスだけが、9 回目の SCL サイクルの High 期間全体の間 SDA ラインを Low にすることで、アクノリッジを生成します (図 7-8 参照)。このアクノリッジの検出時に、コントローラはターゲットとの通信リンクが確立されたことを認識します。




図 7-7. シリアル インターフェイスでのビット転送

コントローラは、データをターゲットへ送信するか (R/W ビット 0)、ターゲットからデータを受信するため (R/W ビット 1)、さらに SCL サイクルを生成します。どちらの場合も、送信側から送信されたデータに対して受信側がアクノリッジを返す必要があります。したがって、アクノリッジ信号は、どちらが受信側かに応じて、コントローラが生成する場合とターゲットが生成する場合があります。8 ビットのデータと 1 ビットのアクノリッジから構成される 9 ビットの有効なデータ シーケンスを、必要なだけ続けることができます。

データ転送を伝達するために、コントローラは、SCL ラインが High のときに SDA ラインを Low から High にして、ストップ条件を生成します (図 7-6 参照)。このアクションによってバスが解放され、アドレス指定されたターゲットとの通信リンクが停止します。すべての I^2C 互換デバイスが、ストップ条件を認識する必要があります。ストップ条件の受信によって、すべてのデバイスはバスが解放されたことを認識し、スタート条件および一致するアドレスが送信されるのを待ちます。

このセクションに示されていないレジスタ アドレスからデータを読み取ろうとした場合には、0x00 が読み出されます。



図 7-8. I²C バスのアクノリッジ

図 7-9. バスプロトコル

7.5.3 HS モードのプロトコル

コントローラはスタート条件を生成してから、HS コントローラコードの 00001XXX を含む、有効なシリアル バイトを続けます。この送信は、F/S モードのときに、400kbps 以下の周波数で行われます。どのデバイスも、HS コントローラコードをアクノリッジすることを許可されていませんが、すべてのデバイスが HS コントローラコードを認識し、3.4Mbps での動作をサポートするよう内部設定を切り替える必要があります。

次に、コントローラは 再スタート条件を生成します (再スタート条件のタイミングはスタート条件と同じです)。この再スタート条件の後、プロトコルは F/S モードと同じですが、許容転送速度は最高 3.4Mbps になります。終了条件を使用すると HS モードは終了し、ターゲットデバイスのすべての内部設定は F/S モードをサポートするよう切り換わります。バスを HS モードで保護するには、終了条件を使用する代わりに、再スタート条件を使用します。

このセクションに示されていないレジスタ アドレスからデータを読み取ろうとした場合には、0x00 が読み出されます。

7.5.4 I²C 更新シーケンス

このシーケンスには、スタート条件、有効な I²C ターゲットアドレス、レジスタアドレス バイト、単一の更新用のデータ バイトが必要です。各バイトを受信すると、デバイスは 1 つのクロック パルスの High 期間中に SDA ラインを Low にすることで、アクノリッジを行います。有効な I²C アドレスによって、デバイスが選択されます。デバイスは、 LSB バイトに続くアクノリッジ信号の立ち下がりエッジで更新を実行します。




図 7-10. スタンダード、ファスト、ファストプラスの各モードでの「書き込み」データ転送形式




図 7-11. スタンダード、ファスト、ファストプラスの各モードでの「読み取り」データ転送形式




図 7-12. HS モードのデータ転送形式

7.5.5 I²C レジスタリセット

I²C レジスタは、次の方法でリセットできます。

- 入力電圧を 1.8V (標準値) 未満にする
- EN で High から Low に遷移する
- CONTROL レジスタのリセットビットをセットする。リセットが 1 に設定されると、すべてのレジスタがデフォルト値にリセットされ、直ちに新しいスタートアップが開始されます。 t_{Delay} の経過後、I²C レジスタは再度プログラムできるようになります。

8 レジスタ マップ

表 8-1. レジスタ マップ

レジスタ アドレス (HEX)	レジスタ名	出荷時デフォルト (HEX)	説明
0x01	V _{OUT} レジスタ	0x64	ターゲット出力電圧を設定します
0x03	CONTROL レジスタ	0x6F	その他の構成ビットを設定します
0x05	STATUS レジスタ	0x00	ステータス フラグを返します

8.1 ターゲット アドレス バイト

7	6	5	4	3	2	1	0
1	x	x	x	x	x	x	R/W

ターゲット アドレス バイト (0x42h) は、制御デバイスからスタート条件に続いて受信する最初のバイトです。

8.2 レジスタ アドレス バイト

7	6	5	4	3	2	1	0
0	0	0	0	0	D2	D1	D0

ターゲット アドレスのアクノリッジが成功すると、バス コントローラはデバイスに 1 バイトを送信します。このバイトには、アクセスするレジスタのアドレスが含まれています。

8.3 V_{OUT} レジスタ

表 8-2. V_{OUT} レジスタの説明

レジスタ・アドレス 0X01 読み取り / 書き込み			
ビット	フィールド	値 (HEX)	出力電圧 (標準値)
7:0	VO1_SET	0x00	400mV
		0x01	405mV
		...	
		0x64	900mV (デフォルト値)
		...	
		0xFE	1670mV
		0xFF	1675mV

8.4 CONTROL レジスタ

表 8-3. CONTROL レジスタの説明

レジスタ アドレス 0X03 読み取り / 書き込み				
ビット	フィールド	タイプ	デフォルト	説明
7	リセット	R/W	0	1 - すべてのレジスタをデフォルト値にリセットします。
6	出力電圧変更時に FPWM モードを有効にします	R/W	1	0 - 出力電圧変更時に電流モードステータスを維持します 1 - 出力電圧変更時にデバイスを強制的に FPWM にします。
5	ソフトウェア イネーブル デバイス	R/W	1	0 - デバイスを無効にします。すべてのレジスタ値は引き続き保持されます。 1 - t_{Delay} 時間なしに新しいスタートアップでデバイスを再度イネーブルにします。
4	イネーブル FPWM モード	R/W	0	0 - 軽負荷時にデバイスをパワー セーブ モードに設定します。 1 - 軽負荷時にデバイスを強制 PWM モードに設定します。
3	イネーブル出力放電	R/W	1	0 - 出力放電をディスエーブルにします。 1 - 出力放電をイネーブルにします。
2	HICCUP をイネーブルにします	R/W	1	0 - HICCUP をディスエーブルにします。ラッチ保護をイネーブルにします。 1 - HICCUP をイネーブルにします。ラッチ保護をディスエーブルにします。
0:1	電圧ランプ速度	R/W	11	00 - 20mV/μs (0.25μs/ステップ) 01 - 10mV/μs (0.5μs/ステップ) 10 - 5mV/μs (1μs/ステップ) 11 - 1mV/μs (5μs/ステップ、デフォルト)

8.5 STATUS レジスタ

表 8-4. STATUS レジスタの説明

レジスタ アドレス 0X05 読み取り専用 ⁽¹⁾				
ビット	フィールド	タイプ	デフォルト	説明
7:5	予約済み			
4	過熱警告	R	0	1:接合部温度が 130°C を超えています。
3	HICCUP	R	0	1:デバイスは一度 HICCUP ステータスになっています。
2	予約済み			
1	予約済み			
0	UVLO	R	0	1:入力電圧が UVLO スレッショルド (立ち下がりエッジ) を下回っています。

- (1) すべてのビット値は、デバイスがリセットされるまで、または STATUS レジスタが読み出されるまでラッチされます。その後、STATUS レジスタはデフォルト値にリセットされます。

9 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インストルメンツの製品仕様に含まれるものではなく、テキサス・インストルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

以下のセクションでは、代表的なアプリケーションに基づいて、いくつかの入力および出力電圧の選択肢について、電源設計を完成させるための外部部品の設計について説明します。

9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーション回路 - TPS6286A06




図 9-2. 代表的なアプリケーション回路 - TPS6286A10




図 9-3. 代表的なアプリケーション回路 - TPS6286B10

9.2.1 設計要件

この設計例では、表 9-1 に記載されているパラメータを入力パラメータとして使用します。

表 9-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧	2.4V~5.5V
出力電圧	1.2V
最大出力電流	10A

この例で使用する部品のリストを 表 9-2 に示します。

表 9-2. 部品のリスト

リファレンス	説明	メーカー (1)
C1	コンデンサ、セラミック、10uF、10V、+/- 10%、X7R、0805、GCM21BR71A106KE22L	MURATA (村田製作所)
C2	コンデンサ、セラミック、22uF、10V、+/- 20%、X7R、0805、GRM21BZ71A226ME15L	MURATA (村田製作所)
L1	470nH シールド付きモールド インダクタ 15.7A 3.7m Ω、XGL5020-471MEC	Coilcraft
CSS	オーブン	任意
R1	100kΩ、チップ抵抗、1/16 W、1%、サイズ 0402	標準
R2	100kΩ、チップ抵抗、1/16 W、1%、サイズ 0402	標準

(1) 「サードパーティ製品に関する免責事項」をご覧ください。

9.2.2 詳細な設計手順

9.2.2.1 WEBENCH® ツールによるカスタム設計

ここをクリックすると、WEBENCH® Power Designer により、TPS6286A10、TPS6286A08、TPS6286A06 デバイスを使用するカスタム設計を作成できます。

ここをクリックすると、WEBENCH Power Designer により、TPS6286B10 および TPS6286B08 デバイスを使用するカスタム設計を作成できます。

- 最初に、入力電圧 (V_{IN})、出力電圧 (V_{OUT})、出力電流 (I_{OUT}) の要件を入力します。

2. オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。
3. 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designer では、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と共に併せて参照できます。

通常、次の操作を実行可能です。

- 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する
- 熱シミュレーションを実行し、基板の熱特性を把握する
- カスタマイズされた回路図やレイアウトを、一般的な CAD フォーマットで出力する
- 設計のレポートを PDF で印刷し、設計を共有する

WEBENCH ツールの詳細は、www.ti.com/ja-jp/WEBENCH でご覧になれます。

9.2.2.2 出力電圧の設定

VSET/MODE ピンを High または Low に設定すると、式 4 に従って、外部抵抗デバイダが可変出力電圧を設定します。

$$R_1 = R_2 \times \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) = R_2 \times \left(\frac{V_{OUT}}{0.6V} - 1 \right) \quad (4)$$

フィードバック (FB) ネットがノイズの影響を受けにくくするには、R2 を $100\text{k}\Omega$ 以下に設定して、電圧デバイダに少なくとも $6\mu\text{A}$ の電流が流れるようにします。『DC/DC コンバータの抵抗性帰還分圧器の設計上の考慮事項』テクニカル プリーフで説明されているように、FB 抵抗の値を小さくすると、ノイズ耐性が向上しますが、軽負荷効率は低下します。

固定出力電圧を選択した場合、FB ピンを出力に直接接続します。V_{OUT} は VSET/MODE ピンの抵抗を介して設定されるため、R1 と R2 は不要です。表 7-2 に示すリストから推奨される抵抗値を選択します。

9.2.2.3 出力フィルタの設計

インダクタと出力コンデンサを組み合わせることで、ローパス フィルタを実現します。このプロセスを簡単にするために、ほとんどのアプリケーションで可能なインダクタと出力コンデンサの値の組み合わせを 表 9-3 と 表 9-4 にまとめています。チェックされたセルは、シミュレーションとラボ テストによって安定性が証明された組み合わせを示しています。個々のアプリケーションごとに、さらに組み合わせを確認する必要があります。

表 9-3. TPS6286A06 の出力コンデンサとインダクタの組み合わせマトリクス

公称 L [μH] ⁽²⁾	公称 C _{OUT} [μF] ⁽³⁾		
	2 × 22 または 47	3 × 22	150
0.47	+ ⁽¹⁾	+ ⁽⁴⁾	+

(1) この LC の組み合わせは標準値であり、ほとんどのアプリケーションに推奨されます。

(2) インダクタの許容誤差と電流のディレーティングが想定されます。実効インダクタンスは、20% ~ -30% 変化する可能性があります。

(3) 容量の許容誤差とバイアス電圧のディレーティングが想定されます。実効容量は $30\mu\text{F}$ から $200\mu\text{F}$ まで変化する可能性があります。

(4) $V_{OUT} > 1.6\text{V}$ に対しては、TI では、この LC の組み合わせを推奨します

表 9-4. TPS6286A08、TPS6286A10、TPS6286B08、TPS6286B10 の出力コンデンサとインダクタの組み合わせマトリクス

公称 L [μH] ⁽²⁾	公称 C _{OUT} [μF] ⁽³⁾		
	4 × 22 または 2 × 47	3 × 47	150
0.47	+ ⁽¹⁾	+	+

(1) この LC の組み合わせは標準値であり、ほとんどのアプリケーションに推奨されます。

(2) インダクタの許容誤差と電流のディレーティングが想定されます。実効インダクタンスは、20% ~ -30% 変化する可能性があります。

(3) 容量の許容誤差とバイアス電圧のディレーティングが想定されます。実効容量は $55\mu\text{F}$ から $200\mu\text{F}$ まで変化する可能性があります。

9.2.2.4 インダクタの選択

インダクタの選択の主なパラメータは、インダクタの値、次にインダクタの飽和電流です。静的負荷条件での最大インダクタ電流を計算するには、次の式を使用します。

$$I_{L,MAX} = I_{OUT,MAX} + \frac{\Delta I_L}{2} \quad (5)$$

$$\Delta I_L = V_{OUT} \left(\frac{1 - \frac{V_{OUT}}{V_{IN}}}{L \times f_{SW}} \right) \quad (6)$$

ここで、

- $I_{OUT,MAX}$ は最大出力電流
- ΔI_L はインダクタの電流リップル
- f_{SW} はスイッチング周波数
- L はインダクタ値です。

TI では、インダクタの飽和電流が、 $I_{L,MAX}$ より約 20% ~ 30% 大きくなるよう選択することを推奨します。また、適切なインダクタを選択するときには、DC の抵抗とサイズも考慮する必要があります。[表 9-5](#) に推奨インダクタの一覧を示します。

表 9-5. 推奨インダクタ一覧

インダクタンス [μ H] ⁽¹⁾	電流定格 [A]	寸法 [L × W × H (mm)]	DC 抵抗 [$m\Omega$]	部品番号
0.47	15.7	5.48 × 5.28 × 2	3.7	Coilcraft, XGL5020-471ME
0.47	17.1	4.3 × 4.3 × 3	3.9	Wuerth Elektronik, 744393240047
0.47	13.4	4 × 4 × 2	4.2	Coilcraft, XGL4020-471ME
0.47	12.7	4.1 × 4.1 × 2	7	Wuerth Elektronik, 744383560047HT

(1) 「サードパーティ製品に関する免責事項」をご覧ください。

9.2.2.5 コンデンサの選択


入力コンデンサは、コンバータの低インピーダンス エネルギー源であり、安定した動作に役立ちます。最良のフィルタ処理を行うため、TI では、低 ESR の積層セラミック コンデンサを推奨します。また、このコンデンサは、VIN と GND との間に、これらのピンにできるだけ近づけて配置する必要があります。ほとんどのアプリケーションでは、10 μ F の 実効¹ 容量で十分ですが、値を大きくすると入力電流リップルが減少します。

本デバイスは、等価直列抵抗 (ESR) の小さいセラミック コンデンサを出力コンデンサとして使用できるアーキテクチャを採用しています。出力電圧リップルを低減するため、これらのコンデンサを使うことを推奨します。高い周波数まで低抵抗を維持し、温度による静電容量の変動を小さくするために、TI では X7R または X5R 誘電体を使うことを推奨します。最大 6A の出力電流で動作する場合に推奨される出力コンデンサの値は、実効 容量 30 μ F です。最大 10A の出力電流で動作する場合に推奨される出力コンデンサの値は、実効 容量 55 μ F です。値が 200 μ F を超えると、コンバータのループ安定性が低下する可能性があります。


¹ 実効容量とは、公差、温度、および DC バイアス効果を考慮した後の容量です。

9.2.3 アプリケーション曲線


$V_{IN} = 5.0V$, $V_{OUT} = 1.2V$, $T_A = 25^\circ C$, BOM = 表 9-2、特に記述の無い限り。実線は FPWM モードを示し、破線は PFM を示します。




$V_{IN} = 5V$ $T_A = 25^\circ C$ PFM と FPWM




$V_{IN} = 3.3V$ $T_A = 25^\circ C$ PFM と FPWM




$V_{IN} = 5V$ $T_A = 85^\circ C$ PFM と FPWM



$V_{IN} = 3.3V$ $T_A = 85^\circ C$ PFM と FPWM



$V_{IN} = 5V$ $T_A = 85^\circ C$ FPWM



$V_{IN} = 3.3V$ $T_A = 85^\circ C$ FPWM




図 9-10. ロード レギュレーション




図 9-11. ロード レギュレーション




図 9-12. ロード レギュレーション






図 9-13. ロード レギュレーション



$V_{IN} = 3.3V$ $T_A = 25^\circ C$

PFM


図 9-14. スイッチング周波数



$V_{IN} = 5.0V$ $T_A = 25^\circ C$


PFM

図 9-15. スイッチング周波数




$V_{IN} = 5.0V$ $R_{\theta JA} = 43.2^\circ C/W$ $T_{JMAX} = 125^\circ C$

図 9-16. 安全動作領域



$V_{IN} = 3.3V$ $R_{\theta JA} = 43.2^\circ C/W$ $T_{JMAX} = 125^\circ C$

図 9-17. 安全動作領域



$V_{IN} = 2.4V \sim 5.5V$ $V_{OUT} = 1.2V$ 負荷 = 10mA
~ 2.4V (1V/us)

図 9-18. ライン レギュレーション



$V_{IN} = 2.4V \sim 5.5V$ $V_{OUT} = 1.2V$ 負荷 = 10A
~ 2.4V (1V/us)

図 9-19. ライン レギュレーション



$V_{IN} = 5.0V$
 $V_{OUT} = 1.2V$

BOM = $2 \times 22\mu F$
PFM、無負荷

図 9-20. PFM 動作



$V_{IN} = 5.0V$
 $V_{OUT} = 1.2V$

BOM = $2 \times 22\mu F$
FPWM、無負荷


図 9-21. FPWM 動作



$V_{IN} = 5.0V$
 $V_{OUT} = 1.2V$

BOM = $2 \times 22\mu F$
FPWM, $I_{OUT} = 6A$

図 9-22. FPWM 動作



TPS6286A06 $V_{OUT} = 1.2V$


無負荷

図 9-23. 無負荷時の起動



TPS6286B10 $V_{OUT} = 1.2V$ 負荷 = 10A

図 9-24. 全負荷時の起動



TPS6286B10 $V_{OUT} = 1.6V$ $C_{SS} = 100nF$

図 9-25. 外部ソフト スタートと無負荷時のシャットダウン



図 9-26. 負荷過渡 - PFM 動作




図 9-27. 負荷過渡 - FPWM 動作




図 9-28. 負荷過渡 - FPWM 動作




図 9-29. 負荷過渡 - PFM 動作




図 9-30. 負荷過渡 - FPWM 動作





図 9-31. 負荷過渡 - PFM 動作



$V_{IN} = 5.0V$ TPS6286A10
 $V_{OUT} = 0.9V$ BOM = $4 \times 22\mu F$
 $I_{OUT} = 10 \text{ mA} \sim 10 \text{ A}$



V_{IN} = 5.0V TPS6286A10
 V_{OUT} = 0.9V BOM = 4 × 22uF
 I_{OUT} = 10 mA~10 A




図 9-35. HICCUP 短絡保護機能

9.3 電源に関する推奨事項

このデバイスは、2.4V から 5.5V の入力電源電圧範囲で動作するように設計されています。アプリケーションに対して入力電源の定格電流が十分であることを確認してください。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

特に高いスイッチング周波数の場合、スイッチ モード電源を動作させるために、適切なレイアウトが非常に重要です。TPS6286Axx および TPS6286Bxx デバイスの PCB レイアウトでは、最高の性能を得るために細心の注意が必要です。レイアウトが不適切な場合、ラインと負荷のレギュレーションの不良、不安定、EMI 放射の増加、ノイズの増加などの問題につながる可能性があります。一般的なベスト プラクティスの詳細な説明については、『[降圧コンバータの優れた PCB レイアウトを行うための 5 つのステップ](#)』Analog Design Journal を参照してください。TPS6286Axx と TPS6286Bxx の具体的な推奨事項を以下に示します。

- 入力コンデンサは、デバイスの **VIN** ピンと **GND** ピンにできる限り近づけて配置してください。この配置は、最も重要な部品配置です。入力コンデンサを **VIN** ピンと **GND** ピンに直接配線します。
 - 出力インダクタを **SW** ピンの近くに配置します。スイッチノードの銅の面積を最小化します。
 - 出力コンデンサのグランドを **GND** ピンの近くに配置し、直接配線します。インダクタから出力コンデンサへの接続長を最小限に抑えます。**OUT** ピンを出力コンデンサに直接接続します。

- FB 抵抗 R1 と R2 を FB ピンの近くに配置し、R3 を VSET/MODE ピンの近くに配置して、ノイズのピックアップを最小限に抑えます。
- システムの入力電圧からの接続と負荷への接続は、電圧降下を最小限に抑えるために、可能な限り幅広くします。
- GND と入力および出力コンデンサのグランド接続との間にソリッド グランド プレーンを配置します。

9.4.2 レイアウト例




図 9-36. レイアウト例 - TPS6286Axx




図 9-37. レイアウト例 - TPS6286Bxx

9.4.2.1 熱に関する注意事項

部品の配置および配線についてのレイアウトの推奨事項に従った後、PCB 設計では 放熱性能に注目する必要があります。熱設計は重要であり、動作中にデバイス内で発生する熱を除去するように考慮する必要があります。正しく動作させるには、デバイスの接合部温度を最大定格温度の 125°C 未満に維持する必要があります。

設計の電力消費性能を向上させるため、特に GND ピンと VIN ピンには広いパターンとプレーンを使用し、内部プレーンにビアを使用します。アプリケーションで許可されている場合は、システム内のエアフローを使用して、冷却をさらに改善します。

「[熱に関する情報](#)」の表には、JEDEC 規格 51-7 に基づくデバイスとパッケージの熱パラメータが記載されています。各パラメータの詳細については、『[半導体および IC パッケージの熱評価基準』アプリケーションノートを参照してください。 「熱に関する情報」表には、JEDEC 規格に加えて、EVM の熱パラメータも記載されています。EVM は、デバイスに接続するパターンが太い実際の PCB 設計をより的確に反映しています。](#)

10 デバイスおよびドキュメントのサポート

10.1 デバイス サポート

10.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

10.1.2 開発サポート

10.1.2.1 WEBENCH® ツールによるカスタム設計

[ここをクリック](#)すると、WEBENCH® Power Designer により、TPS6286A10、TPS6286A08、TPS6286A06 デバイスを使用するカスタム設計を作成できます。

[ここをクリック](#)すると、WEBENCH Power Designer により、TPS6286B10 および TPS6286B08 デバイスを使用するカスタム設計を作成できます。

- 最初に、入力電圧 (V_{IN})、出力電圧 (V_{OUT})、出力電流 (I_{OUT}) の要件を入力します。
- オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。
- 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designer では、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。

通常、次の操作を実行可能です。

- 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する
- 熱シミュレーションを実行し、基板の熱特性を把握する
- カスタマイズされた回路図やレイアウトを、一般的な CAD フォーマットで出力する
- 設計のレポートを PDF で印刷し、設計を共有する

WEBENCH ツールの詳細は、www.ti.com/ja-jp/WEBENCH でご覧になります。

10.2 ドキュメントのサポート

10.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[JEDEC PCB 設計を使用するリニアおよびロジックパッケージの熱特性』アプリケーションノート](#)
- テキサス・インスツルメンツ、『[降圧コンバータの優れた PCB レイアウトを実現する 5 つのステップ』Analog Design Journal](#)
- テキサス・インスツルメンツ、『[DC/DC コンバータにおける抵抗性帰還デバイダの設計上の考慮事項』テクニカルブリーフ](#)
- テキサス・インスツルメンツ、『[超低消費電力電源における抵抗/デジタル コンバータの利点』ホワイトペーパー](#)

10.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (March 2025) to Revision C (June 2025)	Page
• 負荷過渡図のスルーレートの情報を削除.....	28

Changes from Revision A (November 2024) to Revision B (March 2025)	Page
• 「製品情報」表のレビュー ラベルを削除.....	1
• 「デバイスのオプション」表のレビュー ラベルを削除.....	3
• 「TPS6286Bxx デバイスのスタートアップ時の出力電圧」セクションを追加.....	18

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS6286A06VBMR	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	A06
TPS6286A06VBMR.A	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	A06
TPS6286A08VBMR	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	A08
TPS6286A08VBMR.A	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	A08
TPS6286A10VBMR	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	A10
TPS6286A10VBMR.A	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	A10
TPS6286B081VBMR	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	B081
TPS6286B081VBMR.A	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	B081
TPS6286B101VBMR	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	B101
TPS6286B101VBMR.A	Active	Production	VQFN-HR (VBM) 13	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	B101

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS6286A06VBMR	VQFN-HR	VBM	13	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q1
TPS6286A08VBMR	VQFN-HR	VBM	13	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q1
TPS6286A10VBMR	VQFN-HR	VBM	13	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q1
TPS6286B081VBMR	VQFN-HR	VBM	13	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q1
TPS6286B101VBMR	VQFN-HR	VBM	13	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q1


TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS6286A06VBR	VQFN-HR	VBM	13	3000	210.0	185.0	35.0
TPS6286A08VBR	VQFN-HR	VBM	13	3000	210.0	185.0	35.0
TPS6286A10VBR	VQFN-HR	VBM	13	3000	210.0	185.0	35.0
TPS6286B081VBR	VQFN-HR	VBM	13	3000	210.0	185.0	35.0
TPS6286B101VBR	VQFN-HR	VBM	13	3000	210.0	185.0	35.0


PACKAGE OUTLINE

VBM0013A



VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4230093/D 08/2024

NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


VBM0013A

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4230093/D 08/2024

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

VBM0013A

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 MM THICK STENCIL
SCALE: 20X

4230093/D 08/2024

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025年10月