


2.25MHz、400mA2値出力電圧 降圧型コンバータ

特長

- 高効率降圧型コンバータ
- 最大出力電流：400mA
- V_{IN} の範囲は2V～6Vと広範囲で、動作電圧範囲の広いタイプのリチウムイオン・バッテリーにも対応
- 2.25MHz固定周波数動作
- ピン選択可能な2値の固定出力電圧
- パワーセーブ・モードにより高効率
- PFMモードとPWMモードの間を自動的に遷移
- PFMモード時に電圧ポジショニング動作
- 無負荷時自己消費電流：標準15μA
- 100%デューティ・サイクル動作による最小の電圧降下
- 小型 $2 \times 2 \times 0.8\text{mm}$ のSONパッケージで供給
- 1mm未満の低背ソリューションを実現可能

アプリケーション

- 低消費電力プロセッサ用電源
- 携帯電話、スマートフォン
- ナビゲーション装置
- 低消費電力DSP用電源
- 携帯用メディア・プレーヤー
- デジタル・スチルカメラ



PowerPADは、テキサス・インスツルメンツの登録商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ(日本TI)が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応していないものがあります。日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。

概要

TPS62270は、バッテリー駆動のポータブル・アプリケーション用に最適化された、高効率の同期整流方式の降圧型DC/DCコンバータです。1セルのリチウムイオン電池から最大400mAの出力電流を供給でき、携帯電話やその他の携帯用アプリケーションの電源に適しています。


2V～6Vの広入力電圧範囲を備え、動作電圧範囲の広いリチウムイオン・バッテリーに対応しており、携帯電話などの携帯型電子機器の電源供給といったアプリケーションに最適です。

TPS62270は、2.25MHzの固定スイッチング周波数で動作し、軽負荷電流時にはパワーセーブ・モードに自動的に切り替わり、広い負荷電流範囲にわたって高効率を維持します。パワーセーブ・モードでは出力リップル電圧が最小となるように最適化されています。

VSELピンにより、2つの固定出力電圧の設定値から選択することができます。この機能により低消費電力のプロセッサ・コア電圧の動的電圧スケーリング機能を実現します。

シャットダウン・モードでは、自己消費電流が1μA未満に低下します。TPS62270では、小型のインダクタとコンデンサを使用してソリューション・サイズを小さくすることができます。

TPS62270は小型で6ピンの 2×2 SONパッケージで供給されます。





静電気放電対策

これらのデバイスは、限定的なESD(静電破壊)保護機能を内蔵しています。保存時または取り扱い時に、MOSゲートに対する静電破壊を防止するために、リード線どうしを短絡しておくか、デバイスを導電性のフォームに入れる必要があります。

製品情報

T _A	PART NUMBER ⁽¹⁾	OUTPUT VOLTAGE ⁽²⁾		PACKAGE DESIGNATOR	ORDERING ⁽¹⁾	PACKAGE MARKING
		VSEL = 1	VSEL = 0			
-40°C ~ 85°C	TPS62270	1.15 V	0.9 V	DRV	TPS62270DRV	CCX
	TPS62272	3.3V	2.1V	DRV	TPS62272DRV	OAM
	TPS62273	3.3V	2.5V	DRV	TPS62273DRV	CGW

(1) DDC(TSOT-23-5)パッケージおよびDRV(SOIC2×2)パッケージをテープ・リールで供給されます。

デバイス・タイプの末尾にRを付けると個数はリール当たり3000個で、末尾にTを付けると個数はリール当たり250個です。

(2) その他の固定出力電圧オプションについては、TIにお問い合わせください。

絶対最大定格

動作温度範囲内(特に記述のない限り)⁽¹⁾

		VALUE	単位
Input voltage range ⁽²⁾		-0.3 ~ 7	V
Voltage range at EN, VSEL		-0.3 to VIN +0.3, ≤7	V
Voltage on SW		-0.3 ~ 7	V
Peak output current		Internally limited	A
ESD rating ⁽³⁾	HBM Human body model	2	kV
	CDM Charge device model	1	
	Machine model	200	V
T _J	Maximum operating junction temperature	-40 ~ 125	°C
T _{stg}	Storage temperature range	-65 ~ 150	°C

(1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

(2) すべての電圧値は回路のグランド端子を基準としています。

(3) HBM(Human Body Model)は、100pFのコンデンサから1.5kΩの抵抗を経由して各ピンに放電した場合です。マシン・モデルは、200pFのコンデンサから各ピンに直接放電した場合です。

許容損失

PACKAGE	R _{θJA}	POWER RATING FOR T _A ≤ 25°C	DERATING FACTOR ABOVE T _A = 25°C
DRV	76°C/W	1300 mW	13 mW/°C

推奨動作条件

動作温度範囲内(特に記述のない限り)

	MIN	NOM	MAX	単位
V _{IN} Supply Voltage	2	6		V
T _A Operating ambient temperature	-40	85		°C
T _J Operating junction temperature	-40	125		°C

電気的特性


動作周囲温度範囲の全域において、標準値は $T_A = 25^\circ\text{C}$ における値です。特に記述のない限り、仕様は $V_{IN} = EN = 3.6\text{V}$ という条件で適用されます。外部部品は $C_{IN} = 4.7\mu\text{F}$ 0603、 $C_{IN} = 10\mu\text{F}$ 0603、 $L = 2\mu\text{H}$ です。パラメータ測定情報を参照してください。

パラメータ		テスト条件	MIN	TYP	MAX	単位		
SUPPLY								
V_{IN}	Input voltage range		2	6		V		
I_{OUT}	Output current	$2.5\text{ V} \leq V_{IN} \leq 6\text{ V}$		400		mA		
		$2\text{ V} \leq V_{IN} \leq 2.5\text{ V}$		150				
I_Q	Operating quiescent current	$I_{OUT} = 0\text{ mA}$, device not switching	15			μA		
		$I_{OUT} = 0\text{ mA}$, device switching with no load, $V_{OUT} = 1.15\text{V}$	18					
I_{SD}	Shutdown current	$EN = GND$	0.1	1		μA		
UVLO	Undervoltage lockout threshold	Falling	1.85			V		
		Rising	1.95					
ENABLE, VSEL								
V_{IH}	High level input voltage, EN, VSEL	$2\text{ V} \leq V_{IN} \leq 6\text{ V}$	1	V_{IN}		V		
V_{IL}	Low Level Input Voltage, EN, VSEL	$2\text{ V} \leq V_{IN} \leq 6\text{ V}$	0	0.4		V		
I_{IN}	Input bias Current, EN, VSEL	$EN, VSEL = GND$ or VIN	0.01	1.0		μA		
POWER SWITCH								
$R_{DS(on)}$	High side MOSFET on-resistance	$V_{IN} = V_{GS} = 3.6\text{V}$, $T_A = 25^\circ\text{C}$	240	480		$\text{m}\Omega$		
	Low side MOSFET on-resistance	$V_{IN} = V_{GS} = 3.6\text{V}$, $T_A = 25^\circ\text{C}$	180	380		$\text{m}\Omega$		
I_{LIMF}	Forward current limit MOSFET high-side and low side	$V_{IN} = V_{GS} = 3.6\text{V}$	0.56	0.7	0.84	A		
T_{SD}	Thermal shutdown	Increasing junction temperature	140			$^\circ\text{C}$		
	Thermal shutdown hysteresis	Decreasing junction temperature	20					
OSCILLATOR								
f_{SW}	Oscillator frequency	$2\text{ V} \leq V_{IN} \leq 6\text{ V}$	2	2.25	2.5	MHz		
OUTPUT								
V_{OUT}	Output voltage PWM	TPS62270	PWM operation, $2\text{ V} \leq V_{IN} \leq 6\text{ V}$, FB pin connected to $V_{OUT}^{(1)}$	VSEL = 1	1.13	1.15	1.16	V
				VSEL = 0	0.88	0.9	0.91	
		TPS62272	PWM operation, $2\text{ V} \leq V_{IN} \leq 6\text{ V}$, FB pin connected to $V_{OUT}^{(1)}$	VSEL = 1	3.23	3.3	3.37	
	Output voltage in PFM mode, voltage positioning	TPS62273	PWM operation, FB pin connected to $V_{OUT}^{(1)}$	VSEL = 0	2.06	2.1	2.14	V
				VSEL = 1	3.23	3.3	3.37	
				VSEL = 0	2.45	2.5	2.55	
V_{OUT}		TPS62270		VSEL = 1	1.16			V
				VSEL = 0	0.91			
		TS62272		VSEL = 1	3.34			
		TPS62273		VSEL = 0	2.12			V
				VSEL = 1	3.34			
				VSEL = 0	2.53			
t_{Start}	Start-up time	Time from active EN to reach 95% of V_{OUT}	500			μs		
t_{Ramp}	V_{OUT} ramp up time	Time to ramp from 5% to 95% of V_{OUT}	250			μs		
I_{lkg}	Leakage Current into SW pin	$V_{IN} = 3.6\text{ V}$, $V_{IN} = V_{OUT} = V_{SW}$, $EN = GND^{(2)}$	0.1	1		μA		

(1) $V_{IN} = V_O + 0.6$ の場合

(2) 固定出力電圧モデルの場合、内部の抵抗デバイダ回路とFBピンは切り離されています。


ピン配置




端子機能

TERMINAL	I/O	説明
NAME	NO. (SON)	
V _{IN}	5	PWR VIN電源ピン。
GND	6	GNDピン。
EN	4	I デバイスのイネーブル・ピンです。このピンを“Low”にすると、デバイスが強制的にシャットダウン・モードに入ります。このピンを“High”にすると、デバイスがイネーブルになります。このピンは終端する必要があります。
SW	1	OUT スイッチ・ピン。内部MOSFETスイッチに接続しています。このピンと出力コンデンサの間に外部インダクタを接続します。
FB	3	I 内部レギュレーション・ループ用のフィードバック・ピン。このピンを出力コンデンサに直接接続します。
VSEL	2	I 出力電圧選択ピン。設定されている電圧は製品情報を参照してください。

機能ブロック図



パラメータ測定情報



代表的特性

グラフ一覧

		図
Efficiency	vs Output Current	図 1
Efficiency	vs Output Current	図 2
Efficiency	vs Output Current	図 3
Output voltage	vs Output Current	図 4
Output Voltage	vs Output Current	図 5
Output Voltage	vs Output Current	図 6
Output Voltage	vs Output Current	図 7
Output Voltage	vs Output Current	図 8
Output Voltage	vs Output Current	図 9
PWM Mode Operation		図 10
PFM Mode Operation		図 11
Load Transient Response	PFM Mode	図 12
Load Transient Response	PFM/PWM Mode	図 13
Load Transient Response	PFM/PWM Mode	図 14
VSEL Output Voltage Response		図 15
Startup in 10 Ω Load	at 1.15 V Output Voltage	図 16
Startup in 100 Ω Load	at 0.9 V Output Voltage	図 17
Startup in 220 Ω Load	at 2.1 V Output Voltage	図 18
Startup in 220 Ω Load	at 3.3 V Output Voltage	図 19
Quiescent Current	vs Input Voltage	図 20
Shutdown Current	vs Input Voltage	図 21
Static Drain Source On-state Resistance	vs Input Voltage	図 22
Static Drain Source On-state Resistance	vs Input Voltage	図 23

代表的特性




図 1




図 2




図 3




図 4

代表的特性




図 5




図 6




図 7




図 8

代表的特性




図 9




図 10




図 11




図 12

代表的特性

LOAD TRANSIENT RESPONSE PFM/PWM MODE




図 13

LOAD TRANSIENT RESPONSE PFM/PWM MODE




図 14

VSEL OUTPUT VOLTAGE RESPONSE




図 15

STARTUP IN 10Ω LOAD
AT 1.15 V OUTPUT VOLTAGE




図 16

代表的特性




図 17




図 18




図 19




図 20

代表的特性




図 21




図 22




図 23

詳細説明

動作

TPS62270降圧型コンバータは、中程度から重負荷の負荷電流で、標準2.25MHzの固定周波数パルス幅変調(PWM)により動作します。軽負荷電流の場合は、自動的にパワーセーブ・モードになります、PFMモードで動作します。

PWM動作では、入力電圧フィードフォワードを持つ独自の高速応答特性の電圧モード制御方式により、入力と出力のセラミック・コンデンサが小容量の場合でも、優れたライン・レギュレーションおよびロード・レギュレーションを、実現する事ができます。クロック信号によって開始された各クロック・サイクルの冒頭で、ハイサイドMOSFETスイッチがオンになります。すると、入力コンデンサからの電流がハイサイドMOSFETスイッチを経由してインダクタに流れ、さらに出力コンデンサ、負荷へと流れます。このフェーズの間、PWMコンパレータがトリップして制御ロジックによりスイッチがオフになるまで、電流は上昇を続けます。ハイサイドMOSFETスイッチの電流が過電流制限値を超えた場合も、電流制限コンパレータがこのスイッチをオフにします。貫通電流を阻止するデッドタイムが経過した後、ローサイドMOSFET整流器がオンになり、インダクタ電流が下降します。この結果、インダクタからの電流は継続して出力コンデンサと負荷に流れます。この電流はローサイドMOSFET整流器を経由してインダクタに戻されます。

クロック信号により次のサイクルが開始され、再びローサイドMOSFET整流器がオフになり、ハイサイドMOSFETスイッチがオンになります。

パワーセーブ・モード

負荷電流が減少すると、コンバータは自動的にパワーセーブ・モード動作に移行します。パワーセーブ・モードでは高効率を維持するために、スイッチングがスキップされ、自己消費電流を最小限に抑えるPFMモードにより低い周波数で動作します。

ローサイドMOSFETスイッチのインダクタ電流が0になると、つまり不連続モードになると、PWMモードからPFMモードへの移行が発生します。

パワーセーブ・モードでは、PFMコンパレータを使用して出力電圧を監視します。出力電圧がPFMコンパレータのスレッショルド電圧($V_{out} + 1\%$)を下回るとデバイスはPFMパルス電流の駆動を開始します。ハイサイドMOSFETスイッチがオンになり、インダクタ電流が上昇します。オン時間が満了するとこのスイッチがオフになり、インダクタ電流が0になるまでローサイドMOSFETがオンになります。

コンバータにより、出力コンデンサおよび負荷に効率的に電流が供給されます。供給電流が負荷電流を上回ると、出力電圧が上昇します。出力電圧がPFMコンパレータ・スレッショルド以上になると、スイッチングが停止され、スリープ・モードに入ります。スリープ・モード時の自己消費電流は、標準で $15\mu A$ です。

出力電圧がPFMコンパレータ・スレッショルドよりもまだ低い場合、PFMコンパレータ・スレッショルドに到達するまで、更なるPFMパルス電流が生成されます。出力電圧が降下してPFMコンパレータ・スレッショルドを下回ると、スイッチングが再開されます。

単一スレッショルドの高速コンパレータを使用すると、PFMモードの間の出力電圧リップルを非常に低く維持することが可能となります。PFMパルスは時間で制御されるため、インダクタの値によって、出力コンデンサに送られる電荷を変更できます。生成されるPFM出力電圧リップルは、出力コンデンサの容量とインダクタの値の大きさによって決まります。出力コンデンサの値やインダクタの値を大きくすると、出力リップルが小さくなります。

出力電流がPFMモードでサポートできなくなった場合、PFMモードからPWMモードに移行します。




図 24. パワーセーブ・モード

100%デューティ・サイクル時の低ドロップアウト動作

入力電圧が低下して公称出力電圧に近づくと、デバイスは100%デューティ・サイクル・モードへの移行を開始します。出力電圧を維持するために、1サイクルまたはそれ以上の間、ハイサイドMOSFETスイッチが100%オンの状態になります。

VINがさらに低下すると、ハイサイドMOSFETスイッチが継続してオン状態になります。この結果、コンバータでの入力電圧と出力電圧の電位差が最小となります。この機能はバッテリーの全電圧範囲を最大限に活用することで最長の動作時間を実現できるため、バッテリー駆動のアプリケーションで特に有用です。

レギュレーションを維持するための最小入力電圧は負荷電流と出力電圧に依存し、次の式で計算できます。

$$V_{in\min} = V_{out\max} + I_{out\max} \times (R_{DS(on)\max} + R_L)$$

ここで、各変数の意味は次のとおりです。

$I_{OUT\max}$ = 最大出力電流にインダクタのリップル電流を加算したピーク電流値

$R_{DS(on)\max}$ = ハイサイドMOSFETスイッチの最大 $R_{DS(on)}$
 R_L = インダクタのDC抵抗

$VOUT_{max}$ = 公称出力電圧に出力電圧の最大許容差を加えた値

低電圧ロックアウト (UVLO)

低電圧ロックアウト回路により、入力電圧が低いときのデバイスの誤動作やバッテリーの過放電を防止し、コンバータの出力段をディスエーブルにします。低電圧ロックアウト・スレッショルドは、 V_{IN} の立ち下がりで標準1.85Vです。

VSELによる出力電圧の選択

VSELピンにより出力電圧の選択ができます。2つの出力電圧は内蔵された高精度帰還抵抗により設定されています。出力電圧の設定や位相補償のための外部部品はいっさい不要です。これにより最小の基板面積が可能となります。

VSELピンを外部の制御ロジック出力に接続する事により、簡単に低消費電流のプロセッサのコア電圧用のダイナミック電圧変更を構築できます。本製品の動作中でもVSELによる出力電圧の変更を行なう事ができます。

この機能により、プロセッサの動作モードに応じたコア電圧を設定する事が可能となり、消費電力を最適化することができます。表1は選択設定できる出力電圧の一覧です。

DEVICE	OUTPUT VOLTAGE VOUT	
	VSEL = low	VSEL = high
TPS62270	0.9 V	1.15 V
TPS62272	2.1V	3.3V
TPS62273	2.5V	3.3V

表1. VSELにより選択される出力電圧の一覧

イネーブル

ENピンを“High”に設定することで、デバイスがイネーブルになります。スタートアップ時間($t_{Start\ up}$)の間に、内部回路が安定します。この後、ソフト・スタート回路が起動します。EN入力を使用して、さまざまなDC/DCコンバータを含むシステムの電源立ち上げシーケンスを制御できます。ENピンを別のコンバータの出力に接続することで、ENピンを“High”にして、電源レールのシーケンシングを実行できます。

ソフトスタート

TPS62270には、出力電圧の上昇を制御するソフト・スタート回路が内蔵されています。出力電圧は通常250μs以内に公称値の5%から95%まで上昇します。これにより、電圧上昇中にコンバータ内の突入電流が抑制され、バッテリーや高い内部インピーダンスを持つ電源の使用時に発生する可能性がある入力電圧下降を防止します。ソフト・スタート回路は、スタートアップ時間($t_{Start\ up}$)が終了してからイネーブルされます。

短絡保護

ハイサイドおよびローサイドのMOSFETスイッチは、最大スイッチ電流 = I_{LIMF} の時に短絡保護が動作します。ハイサイドMOSFETスイッチが電流制限コンパレータのスレッショルドに達すると、ハイサイドMOSFETスイッチがオフになり、ローサイドMOSFETスイッチがオンになります。ローサイドMOSFETスイッチの電流が減少して電流制限コンパレータのスレッショルドを下回るまで、ハイサイドMOSFETスイッチは再びオンにはなりません。

サーマル・シャットダウン

接合部温度 T_J が150°C(標準値)を超えると、デバイスはサーマル・シャットダウン状態になります。このモードでは、ハイサイドMOSFETおよびローサイドMOSFETがオフになります。接合部温度がサーマル・シャットダウン・ヒステリシス温度を下回ると、デバイスは動作を再開します。

アプリケーション情報




図 25. TPS62270DRV アプリケーション回路

出力フィルタの設計 (インダクタおよび出力コンデンサ)

TPS62270は、 $1.5\mu\text{H} \sim 4.7\mu\text{H}$ の範囲のインダクタと、 $4.7\mu\text{F} \sim 22\mu\text{F}$ の範囲の出力コンデンサと組み合わせて動作するように設計されています。 $2.2\mu\text{H}$ のインダクタおよび $10\mu\text{F}$ の出力コンデンサと組み合せたときに、最適に動作します。動作条件に合わせてデバイスのパフォーマンスを最適化するために、インダクタの値をもっと大きくしたり、小さくしたりできます。安定動作のためには、出力フィルタのL値とC値が実効インダクタンス値で $1\mu\text{H}$ および実効容量値で $3.5\mu\text{F}$ を下回らないようにします。

インダクタの選択

インダクタの値は、リップル電流に直接影響します。選択するインダクタは、DC抵抗と飽和電流の定格を満たしている必要があります。インダクタのリップル電流(ΔI_L)は、インダクタンスが高いほど小さくなり、入力電圧が高いほど大きくなります。

インダクタの選択は、PFMモードの出力電圧リップルにも影響します。インダクタの値を大きくすると、出力電圧リップルが小さくなり、PFM周波数が高くなります。インダクタの値を小さくすると、出力電圧リップルが大きくなり、PFM周波数が低くなります。

式(1)では、静的な負荷条件での最大インダクタ電流を計算します。インダクタの飽和電流は、式(2)で計算される最大インダクタ電流よりも大きく設定する必要があります。これは、大きな負荷過渡応答の際にはインダクタ電流がこの計算値を上回るためです。

$$\Delta I_L = V_{out} \times \frac{1 - \frac{V_{out}}{V_{in}}}{L \times f} \quad (1)$$

$$I_{Lmax} = I_{outmax} + \frac{\Delta I_L}{2} \quad (2)$$

ここで、各変数の意味は次のとおりです。

f = スイッチング周波数 (標準 2.25MHz)

L = インダクタの値

ΔI_L = ピーク・ツー・ピークのインダクタ・リップル電流

I_{Lmax} = 最大インダクタ電流

さらに用心深い手法では、そのコンバータのスイッチ電流制限に基づいてのみ、インダクタの電流定格を選択します。

大きな値のリップル電流を許容すると低いインダクタンス値を使用できますが、出力電圧リップルが大きくなり、コア損失が増加し、最大出力電流が低下します。

コイルで発生する総損失は、DC/DCコンバータの効率に大きく影響します。総損失は直流抵抗($R_{(DC)}$)による抵抗損と、次に示す周波数に依存する要素によって構成されます。

- コア材料での損失(特に高スイッチング周波数で生じる、磁気ヒステリシス損)
- 表皮効果による導体内で追加される損失(高周波数での電流偏移)
- 近接する巻線間での磁界損失(近接効果)
- 放射損失

DIMENSIONS [mm ³]	INDUCTOR TYPE	SUPPLIER
2.5 × 2.0 × 1.0	MIPS2520	FDK
2.5 × 2.0 × 1.2	MIPSA2520	FDK
2.5 × 2.0 × 1.0	KSLI-252010AG2R2	Hitachi Metals
2.5 × 2.0 × 1.2	LQM2HPN2R2MJ0L	Murata

表 2. インダクタ一覧

出力コンデンサの選択

TPS62270は最先端の高速応答電圧モード制御方式を使用しているため、小容量のセラミック・コンデンサを使用することができます。低ESR値のセラミック・コンデンサは出力電圧リップルが最小となるため、これを推奨します。出力コンデンサには、X7RまたはX5R型の誘電体が必須となります。Y5VおよびZ5U型の誘電体のコンデンサは、温度によって容量が大幅に変動(減少)するだけでなく、高い周波数での抵抗成分が大きくなります。

公称負荷電流では、デバイスはPWMモードで動作し、RMSリップル電流は次の式で計算されます。

$$I_{RMSCout} = V_{out} \times \frac{1 - \frac{V_{out}}{V_{in}}}{L \times f} \times \frac{1}{2 \times \sqrt{3}} \quad (3)$$

公称負荷電流では、デバイスはPWMモードで動作し、出力電圧リップルは、出力コンデンサのESRによる電圧スパイクと、出力コンデンサの充放電による電圧リップルとの合計になります。

$$\Delta V_{out} = V_{out} \times \frac{1 - \frac{V_{out}}{V_{in}}}{L \times f} \times \left(\frac{1}{8 \times C_{out} \times f} + ESR \right) \quad (4)$$

軽負荷電流時には、コンバータはパワーセーブ・モードで動作し、出力電圧リップルは出力コンデンサの容量とインダクタの値に依存します。出力コンデンサの容量とインダクタの値を大きくすると、PFMモードにおける電圧リップルが小さくなり、PFMモードにおける直流出力電圧の精度が高くなります。

入力コンデンサの選択

入力コンデンサは入力電圧を最適にフィルタリングして高い入力電圧スパイクによって他の回路に干渉する可能性を減らす事が求められます。ほとんどのアプリケーションでは、4.7~10μFのセラミック・コンデンサをお勧めします。セラミック・コンデンサは5Vの直流バイアスの印加により最大で初期容量の80%を失う場合がある為、入力電圧が4.5Vを超える場合は10μFの入力コンデンサを使用することをお勧めします。入力電圧を最適にフィルタリングするために、入力コンデンサの容量は無制限に増やすことができます。

小容量のセラミック入力コンデンサのみを使用する場合には注意が必要です。入力にセラミック・コンデンサを使用している場合に、長いワイヤを通して(ACアダプタなどから)電源を供給すると、出力での負荷のステップ変動や入力での電源電圧のステップ変動によりVINピンでリングングが生じる可能性があります。このリングングは出力に誘導される場合があり、ループ不安定性と誤解される場合や、最大定格を超えて部品に損傷を与えることがあります。

CAPACITANCE	TYPE	SIZE mm ³	SUPPLIER
4.7 μF	GRM188R60J475K	0603: 1.6 × 0.8 × 0.8 mm ³	Murata
10 μF	GRM188R60J106M69D	0603: 1.6 × 0.8 × 0.8 mm ³	Murata

表3. コンデンサー一覧

レイアウトについての考察

すべてのスイッチング電源において、レイアウトは設計での重要なステップとなります。デバイスが適切に機能するように、PCBレイアウトに注意を払う必要があります。仕様で規定された特性を得るには、基板のレイアウトを注意して行ってください。レイアウトに注意しなければ、ラインや負荷のレギュレーションがうまくいかない場合や、安定性の問題やEMIの問題が生じる場合もあります。低インダクタンス、低インピーダンスのグランド・パスを使用することが重要です。そのため、メインの電流パスには幅広く短い配線パターンを使用してください。入力コンデンサはインダクタや出力コンデンサと同様にICのピンから最短距離で配置しなければなりません。

デバイスのGNDピンを基板のPowerPAD部に接続し、このパッドを一点アースの基準点として使用します。グランド・ノイズの影響を小さくするために、電源GNDノードは共通で使用し、別のノードを信号GNDとして使用します。これらのグランド・ノードをICの真下でPowerPAD™ (一点アース) に接続します。GNDピンへの共通パスにより、小信号の要素と出力コンデンサからの大電流が同時に流れます。グランド・ノイズを避けるために、このパスはできる限り短くしてください。FBラインは出力コンデンサに直接接続し、ノイズの多い部品や配線(SWラインなど)から遠ざけて配置します。




図 26. 推奨基板レイアウト

パッケージ情報

製品情報

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins Qty	Package	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
TPS62270DRVVR	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62270DRVRG4	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62270DRVVT	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62270DRVGTG4	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62272DRVVR	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62272DRVVT	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62273DRVVR	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62273DRVRG4	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62273DRVVT	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62273DRVGTG4	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE : 製品デバイスが新規設計用に推奨されています。

LIFEBUY : TIによりデバイスの生産中止予定が発表され、ライフトイム購入期間が有効です。

NRND : 新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW : デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE : TIによりデバイスの生産が中止されました。

(2) エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS)、Pb-Free (RoHS Expert) およびGreen (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、<http://www.ti.com/productcontent>でご確認ください。

TBD : Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS) : TIにおける“Lead-Free”または“Pb-Free”(鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt) : この部品は、1)ダイとパッケージの間に鉛ベースの半田バンプ使用、または2)ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free (RoHS)と考えられます。

Green (RoHS & no Sb/Br) : TIにおける“Green”は、“Pb-Free”(RoHS互換)に加えて、臭素(Br)およびアンチモン(Sb)をベースとした難燃材を含まない(均質な材質中のBrまたはSb重量が0.1%を超えない)ことを意味しています。

(3) MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。


重要な情報および免責事項 : このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TI パーツの購入価格の合計金額を超える責任は負いかねます。

メカニカル・データ

DRV (S-PDSO-N6)

PLASTIC SMALL OUTLINE



4206925/D 12/07

注：A. 全ての線寸法の単位はミリメートルです。寸法と許容差はASME Y14.5M- 1994に従っています。

B. 図は予告なく変更することがあります。

C. SON(Small Outline No-Lead)パッケージ構成

△ 最良の熱特性および機械的特性を得るには、パッケージのサーマル・パッドを基板に半田付けする必要があります。

露出したサーマル・パッドの寸法に関する詳細は、製品データシートを参照してください。

サーマルパッド・メカニカル・データ


DRV (S-PWSON-N6)

熱特性について

このパッケージには、外部ヒートシンクに直接接続するよう設計された、露出したサーマル・パッドが装備されています。このサーマル・パッドは、プリント基板(PCB)をヒートシンクとして使用できるように、PCBに直接半田付けする必要があります。また、サーマル・ビアを使用して、サーマル・パッドをグランド・プレーンまたはPCB内に設計された特別なヒートシンク構造に直接接続することができます。この設計により、ICからの熱伝導が最適化されます。

QFN (Quad Flatpack No-Lead) パッケージとその利点については、アプリケーション・レポート『Quad Flatpack No-Lead Logic Packages』(Texas Instruments文献番号SCBA017) を参照してください。このドキュメントは、ホームページwww.ti.comで入手できます。


このパッケージの露出したサーマル・パッドの寸法を次の図に示します。



サーマル・パッド寸法図

ランド・パターン

DRV (S-PWSON-N6)



- 注 : A. 直線寸法はすべてミリメートル単位です。
 B. 本図は予告なしに変更することがあります。
 C. 代替設計には、IPC-7351規格を推奨します。
 D. 本パッケージは、サーマルパッドを基板に半田付けするように設計されています。具体的な熱的特性情報、ヴィア条件、および推奨基板レイアウトについては、アプリケーション・ノート「QFNパッケージ」テキサス・インスツルメンツ文献番号LUA271および製品データシートも参照願います。これらの文献はwww.ti.com <http://www.ti.com>で入手できます。
 E. 台形壁面やラウンドコーナーにレーザー・カッティング・アパートを行ふと、ペーストのリリースが容易になります。
 推奨のステンシル設計については、基板組立元に問合せ願います。ステンシル設計の検討については、IPC7525規格を参照願います。
 F. 半田マスク公差については、基板製造元に問合せ願います。

(SLVS799C)

ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならぬ場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

Copyright © 2010, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊・劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0～40°C、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの默示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供了としても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるとのこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要件及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

- 直射日光があたる状態で保管・輸送しないこと。

3. 防湿梱包

- 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4. 機械的衝撃

- 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。



5. 熱衝撃

- はんだ付け時は、最低限260°C以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）


6. 汚染

- はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
- はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS62270DRV	WSON	DRV	6	3000	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2
TPS62270DRV	WSON	DRV	6	250	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2
TPS62272DRV	WSON	DRV	6	3000	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2
TPS62272DRV	WSON	DRV	6	250	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2
TPS62273DRV	WSON	DRV	6	3000	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2
TPS62273DRV	WSON	DRV	6	250	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS62270DRVVR	WSON	DRV	6	3000	200.0	183.0	25.0
TPS62270DRVVT	WSON	DRV	6	250	200.0	183.0	25.0
TPS62272DRVVR	WSON	DRV	6	3000	200.0	183.0	25.0
TPS62272DRVVT	WSON	DRV	6	250	203.0	203.0	35.0
TPS62273DRVVR	WSON	DRV	6	3000	200.0	183.0	25.0
TPS62273DRVVT	WSON	DRV	6	250	203.0	203.0	35.0

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月