

TPS62260 TPS62261 TPS62262

JAJS241


2.25MHz、600mA降圧型コンバータ (2×2 SON/TSOT23パッケージ)

特長

- 高効率降圧型コンバータ
- 最大出力電流:600mA
- V_{IN}の範囲は2V~6Vと広範囲で、動作電圧範囲の広いタイプのリチウムイオン・バッテリーにも対応
- 2.25MHz固定周波数動作
- 軽負荷電流時にはパワーセーブ・モードで作動
- PWMモードでの出力電圧精度:±1.5%
- ●無負荷時自己消費電流:標準15µA
- 100%デューティ·サイクル動作による最小の電圧 降下
- 1mm未満の低背ソリューションを実現可能

アプリケーション

- PDA、ポケットPC
- 低電力DSP電源
- 携帯用メディア・プレーヤー
- POLアプリケーション



概要


TPS62260は、バッテリー駆動のポータブル・アプリケーション 用に最適化された、高効率の同期整流方式の降圧型DC-DCコンバータです。1セルのリチウムイオン電池から最大600mAの出力電流を供給でき、携帯電話やその他の携帯用アプリケーションの電源に適しています。

2V~6Vの広入力電圧範囲を備え、動作電圧範囲の広いリチウムイオン・バッテリーや、2セルおよび3セルのアルカリ乾電池、3.3Vおよび5Vの入力電圧レールを電源とするアプリケーションをサポートします。

TPS62260は、2.25MHzの固定スイッチング周波数で動作し、 軽負荷電流時にはパワーセーブ・モードに自動的に切り替わり、 広い負荷電流範囲にわたって高効率を維持します。

パワーセーブ・モードは出力のリップル電圧が最小になるように最適化されています。さらに低ノイズが要求されるアプリケーションの場合、MODEピンを"ハイ"にすることで、強制的に固定周波数PWMモードにすることができます。シャットダウン・モードでは、自己消費電流が1μA未満に低下します。TPS62260では、小型のインダクタとコンデンサを使用してソリューション・サイズを小さくすることができます。

TPS62260は小型で6ピンの 2×2 SONパッケージおよび5ピンのTSOT23パッケージで提供されます。



PowerPADは、テキサス・インスツルメンツの登録商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI) が英文から和文へ翻訳して作成したものです。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。

製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を ご確認下さい。

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。



SLVS763 翻訳版

最新の英語版資料 http://focus.ti.com/lit/ds/symlink/tps62260.pdf



静電気放電対策

これらのデバイスは、限定的なESD (静電破壊) 保護機能を 内蔵しています。保存時または取り扱い時に、MOSゲートに 対する静電破壊を防止するために、リード線どうしを短絡して おくか、デバイスを伝導性のフォームに入れる必要があります。

製品情報

T _A	PART NUMBER ⁽¹⁾	OUTPUT VOLTAGE ⁽²⁾	PACKAGE ⁽³⁾	PACKAGE DESIGNATOR	ORDERING	PACKAGE MARKING	
	TPS62260	adjustable	SON 2x2-6		DRV	TPS62260DRV	BYK
40°C to 95°C			TSOT-23 5	DDC	TPS62260DDC	BYP	
-40°C to 85°C	TPS62261	1.8V fix	SON 2x2-6	DRV	TPS62261DRV	BYL	
	TPS62262	1.2V fix	SON 2x2-6	DRV	TPS62262DRV	BYM	

⁽¹⁾ DDC (TSOT-23-5) パッケージおよびDRV (SON2 \times 2) パッケージをテープ・リールとして提供します。デバイス・タイプの末尾にRを付けてください。 個数はリール当たり3000個です。

絶対最大定格

動作温度範囲内(特に記述のない限り)(1)

				VALUE	単位
	Input voltage range (2)			–0.3 to 7	V
	Voltage range at EN,	MODE		-0.3 to $V_{IN} + 0.3, \le 7$	V
	Voltage on SW			–0.3 to 7	V
	Peak output current			Internally limited	Α
		HBM Human body model		2	kV
	ESD rating ⁽³⁾	CDM Charge device model		1] KV
		Machine model		200	V
T _g	Maximum operating junction temperature			-40 to 125	°C
T _{stg}	Storage temperature range			-65 to 150	°C

⁽¹⁾ 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

定格消費電力

PACKAGE	$R_{\theta JA}$	POWER RATING FOR $T_A \le 25^{\circ}C$	DERATING FACTOR ABOVE T _A = 25°C		
DRV	76°C/W	1300 mW	13 mW/°C		
DDC	250/°C	400 mW	4 mW/°C		

推奨動作条件

動作温度範囲内(特に記述のない限り)

		MIN	NOM	MAX	単位
V _{IN}	Supply voltage	2		6	V
	Output voltage range for adjustable voltage	0.6		VIN	V
T _A	Operating ambient temperature	-40		85	°C
T_{J}	Operating junction temperature	-40		125	°C



⁽²⁾ その他の固定出力電圧オプションについては、TIにお問い合わせください。

⁽³⁾ 最新のパッケージおよびご発注情報については、TIのWebサイト(www.ti.com)をご覧ください。

⁽²⁾ すべての電圧値は回路のグランド端子を基準としています。

⁽³⁾ HBM (Human Body Model) は、100pFのコンデンサから1.5kΩの抵抗を経由して各ピンに放電した場合です。マシン・モデルは、200pFのコンデンサから各ピンに直接放電した場合です。

電気的特性

動作周囲温度範囲の全域において、標準値は $T_A=25$ °Cにおける値です。特に記述のない限り、仕様は $V_{IN}=EN=3.6V$ という条件で適用されます。外部部品は $C_{IN}=4.7\mu F$ 0603、 $C_{OUT}=10\mu F$ 0603、 $L=2.2\mu H$ です。パラメータ測定情報を 参照してください。


	パラメータ	テスト条件	MIN	TYP	MAX	単位
SUPPLY						
V _{IN}	Input voltage range		2.3		6	V
		V _{IN} 2.5 V to 6 V			600	
I _{OUT}	Output current	V _{IN} 2.3 V to 2.5 V			300	mA
		V _{IN} 2 V to 2.3 V			150	
		I _{OUT} = 0 mA, PFM mode enabled (MODE = GND) device not switching		15		
IQ	Operating quiescent current	I _{OUT} = 0 mA, PFM mode enabled (MODE = GND) device switching, V _{OUT} = 1.8 V, See ⁽¹⁾		18.5		μА
		$I_{OUT} = 0$ mA, switching with no load (MODE = V_{IN}), PWM operation, $V_{OUT} = 1.8$ V, $V_{IN} = 3$ V		3.8		mA
I _{SD}	Shutdown current	EN = GND		0.1	1	μΑ
10/10	I loode well to see I a also state week and	Falling		1.85		
UVLO	Undervoltage lockout threshold	Rising		1.95		V
ENABLE,	MODE					
V _{IH}	High level input voltage, EN, MODE	2 V ≤ V _{IN} ≤ 6 V	1		VIN	V
V _{IL}	Low level input voltage, EN, MODE	2 V ≤ V _{IN} ≤ 6 V	0		0.4	V
I _{IN}	Input bias current, EN, MODE	EN, MODE = GND or VIN		0.01	1	μΑ
POWER S	WITCH		'			
_	High side MOSFET on-resistance			240	480	
R _{DS(on)}	Low side MOSFET on-resistance	$V_{IN} = V_{GS} = 3.6 \text{ V}, T_A = 25^{\circ}\text{C}$		185	380	mΩ
I _{LIMF}	Forward current limit MOSFET high-side and low side	V _{IN} = V _{GS} = 3.6 V	0.8	1	1.2	Α
_	Thermal shutdown	Increasing junction temperature		140		
T _{SD}	Thermal shutdown hysteresis	Decreasing junction temperature		20		°C
OSCILLAT	ror		'			
f _{SW}	Oscillator frequency	2 V ≤ V _{IN} ≤ 6 V	2	2.25	2.5	MHz
OUTPUT			'			
V _{OUT}	Adjustable output voltage range		0.6		V _{IN}	V
V _{ref}	Reference voltage			600		mV
	Feedback voltage PWM Mode	MODE = V_{IN} , PWM operation, for fixed output voltage versions $V_{FB} = V_{OUT}$, 2.5 V \leq V $_{IN} \leq$ 6 V, 0 mA \leq I $_{OUT} \leq$ 600 mA, See $^{(2)}$	-1.5%	0%	1.5%	
V_{FB}	Feedback voltage PFM mode	MODE = GND, device in PFM mode, voltage positioning active, See ⁽¹⁾		1%		
	Load regulation	PWM Mode		-0.5		%/A
t _{Start Up}	Start-up time	Time from active EN to reach 95% of V _{OUT} nominal		500		μs
t _{Ramp}	V _{OUT} ramp up time	Time to ramp from 5% to 95% of V _{OUT}		250		μs
I _{lkg}	Leakage current into SW pin	V_{IN} = 3.6 V, V_{IN} = V_{OUT} = V_{SW} , EN = GND, See ⁽³⁾		0.1	1	μΑ

⁽¹⁾ PFMモードでは内部基準電圧は標準で1.01×Vrefに設定されます。パラメータ測定情報を参照してください。



⁽²⁾ V_{IN} = V_O + 0.60 場合 (3) 固定出力電圧モデルの場合、内部の抵抗デバイダ回路とFBピンは切り離されています。


ピン配置



端子機能


TERMINAL NO. NO. TSOT23-5		RMINAL		TERMINAL		
			I/O	説明		
V _{IN}	5	1	PWR	VIN電源ピン。		
GND	6	2	PWR	GNDピン。		
EN	4	3	I	デバイスのイネーブル・ピンです。このピンを "ロー"にすると、デバイスが強制的にシャットダウン・モードに入ります。このピンを "ハイ"にすると、デバイスがイネーブルになります。このピンは終端する必要があります。		
sw	1	5	OUT	スイッチ・ピン。内部MOSFETスイッチに接続しています。このピンと出力コンデンサの間に 外部インダクタを接続します。		
FB	3	4	ı	内部レギュレーション・ループ用のフィードバック・ピン。このピンに、外部の抵抗デバイダを 接続します。固定出力電圧オプションの場合、このピンを出力コンデンサに直接接続します。		
MODE	2		I	このピンはSONパッケージだけに有ります。MODEピンを"ハイ"にすると、デバイスは強制的に固定周波数PWMモードで動作します。MODEピンを"ロー"にすると、パワーセーブ・モードが有効になり、PFMモードと固定周波数PWMモードを自動的に遷移します。		

機能ブロック図





パラメータ測定情報




代表的特性


グラフ一覧

		図
	Output Current V _{OUT} = 1.8 V, Power Save Mode, MODE = GND	図 1
	Output Current $V_{OUT} = 1.8 \text{ V}$, PWM Mode, MODE = V_{IN}	図 2
- Fficiency	Output Current V _{OUT} = 3.3 V, PWM Mode, MODE = V _{IN}	図 3
η Efficiency	Output Current V _{OUT} = 3.3 V, Power Save Mode, MODE = GND	図 4
	Output Current	図 5
	Output Current	図 6
	at 25°C, V _{OUT} = 1.8 V, Power Save Mode, MODE = GND	図 7
	at –40°C, V _{OUT} = 1.8 V, Power Save Mode, MODE = GND	図 8
Output Valtage Assuracy	at 85°C, V _{OUT} = 1.8 V, Power Save Mode, MODE = GND	図 9
Output Voltage Accuracy	at 25°C, V _{OUT} = 1.8 V, PWM Mode, MODE = V _{IN}	図 10
	at -40°C, V _{OUT} = 1.8 V, PWM Mode, MODE = V _{IN}	図 11
	at 85°C, V _{OUT} = 1.8 V, PWM Mode, MODE = V _{IN}	図 12
Typical Operation	PWM Mode, V _{OUT} = 1.8 V	図 13
Mode Transition	MODE Pin Transition From PFM to Forced PWM Mode at light load	図 14
wode transition	MODE Pin Transition From Forced PWM to PFM Mode at light load	図 15
Start-up Timing		図 16
	Forced PWM Mode , V _{OUT} = 1.5 V, 50 mA to 200 mA	図 17
	Forced PWM Mode , V _{OUT} = 1.5 V, 200 mA to 400 mA	図 18
	PFM Mode to PWM Mode, V _{OUT} = 1.5 V, 150 ∞A to 400 mA	図 19
	PWM Mode to PFM Mode, V_{OUT} = 1.5 V, 400 mA to 150 \propto A	図 20
Load Transient	PFM Mode, V _{OUT} = 1.5 V, 1.5 mA to 50 mA	図 21
	PFM Mode, V _{OUT} = 1.5 V, 50 mA to 1.5 mA	図 22
	PFM Mode to PWM Mode, V _{OUT} = 1.8 V, 50 mA to 250 mA	図 23
	PFM Mode to PWM Mode, V _{OUT} = 1.5 V, 50 mA to 400 mA	図 24
	PWM Mode to PFM Mode, V _{OUT} = 1.5 V, 400 mA to 50 mA	図 25
Line Transient	PFM Mode, V _{OUT} = 1.8 V, 50 mA	図 26
Line Transient	PFM Mode, V _{OUT} = 1.8 V, 250 mA	図 27





		図
Typical Operation	PFM V_{OUT} Ripple, V_{OUT} = 1.8 V, 10 mA, L = 2.2 μ H, C_{OUT} = 10 μ F	図 28
турісаі Ореганоп	PFM V_{OUT} Ripple, V_{OUT} = 1.8 V, 10 mA, L = 4.7 μ H, C_{OUT} = 10 μ F	図 29
Shutdown Current into VIN	vs Input Voltage, ($T_A = 85^{\circ}C$, $T_A = 25^{\circ}C$, $T_A = -40^{\circ}C$)	図 30
Quiescent Current	vs Input Voltage, ($T_A = 85^{\circ}C$, $T_A = 25^{\circ}C$, $T_A = -40^{\circ}C$)	図 31
Static Drain Source On-State	vs Input Voltage, $(T_{\Delta} = 85^{\circ}\text{C}, T_{\Delta} = 25^{\circ}\text{C}, T_{\Delta} = -40^{\circ}\text{C})$	図 32
Resistance	vs input voitage, (1 _A = 65 C, 1 _A = 25 C, 1 _A = -40 C)	図 33


































OUTPUT VOLTAGE ACCURACY (PWM Mode) vs OUTPUT CURRENT



OUTPUT VOLTAGE ACCURACY (PWM Mode) vs OUTPUT CURRENT



TYPICAL OPERATION (PWM Mode)



MODE PIN TRANSITION FROM PFM TO FORCED PWM MODE AT LIGHT LOAD





図 14



MODE PIN TRANSITION FROM PWM TO PFM MODE AT LIGHT LOAD



Time Base - 2.5 $\mu s/\text{Div}$

図 15

LOAD TRANSIENT (Forced PWM Mode)




図 17

START-UP TIMING





図 16

LOAD TRANSIENT (Forced PWM Mode)




Time Base - 20 µs/Div

図 18



LOAD TRANSIENT (Forced PFM Mode To PWM Mode)



LOAD TRANSIENT (Forced PWM Mode To PFM Mode)




図 20

LOAD TRANSIENT (PFM Mode)





図 21

LOAD TRANSIENT (PFM Mode)




Time Base - 50 μ s/Div

図 22



LOAD TRANSIENT (PFM Mode To PWM Mode)



LOAD TRANSIENT (PWM Mode To PFM Mode)

図 23





図 25


LOAD TRANSIENT (PFM Mode To PWM Mode)



Time Base - 20 $\mu s/Div$

図 24

LINE TRANSIENT (PFM Mode)




Time Base - 100 μs/Div

図 26




LINE TRANSIENT (PWM Mode)



Time Base - 100µs/Dıv

図 27


TYPICAL OPERATION (PFM Mode)



Time Base - 2 μ s/Div

図 29


TYPICAL OPERATION (PFM Mode)




Time Base - 10 μs/Div


図 28


SHUTDOWN CURRENT INTO VIN VS INPUT VOLTAGE





STATIC DRAIN-SOURCE ON-STATE RESISTANCE VS INPUT VOLTAGE







詳細説明

動作

TPS62260降圧型コンバータは、中程度から重負荷の負荷電流で、標準2.25MHzの固定周波数パルス幅変調 (PWM) により動作します。軽負荷電流の場合は、自動的にパワーセーブ・モードになり、PFMモードで動作します。

PWM動作では、入力電圧フィードフォワードを持つ独自の 高速応答特性の電圧モード制御方式により、入力と出力のセラ ミック・コンデンサが小容量の場合でも、優れたライン・レギュ レーションおよびロード・レギュレーションを、実現する事が 出来ます。クロック信号によって開始された各クロック・サイ クルの冒頭で、ハイサイドMOSFETスイッチがオンになりま す。すると、入力コンデンサからの電流がハイサイドMOSFET スイッチを経由してインダクタに流れ、さらに出力コンデンサ、 負荷へと流れます。このフェーズの間、PWMコンパレータが トリップして制御ロジックによりスイッチがオフになるまで、 電流は上昇を続けます。ハイサイドMOSFETスイッチの電流 が過電流制限値を超えた場合も、電流制限コンパレータがこの スイッチをオフにします。貫通電流を阻止するデッドタイムが 経過した後、ローサイドMOSFET整流器がオンになり、イン ダクタ電流が下降します。この結果、インダクタからの電流は 継続して出力コンデンサと負荷に流れます。この電流はローサ イドMOSFET整流器を経由してインダクタに戻されます。

クロック信号により次のサイクルが開始され、再びローサイドMOSFET整流器がオフになり、ハイサイドMOSFETスイッチがオンになります。

パワーセーブ・モード

パワーセーブ・モードは、MODEピンを "ロー"レベルに設定することによりイネーブルになります。負荷電流が減少すると、コンパータは自動的にパワーセーブ・モード動作に移行します。パワーセーブ・モードでは、スイッチングがスキップされます。自己消費電流を最小限に抑え、高効率を維持するために、PFMモードにより低い周波数で動作します。コンパータは出力電圧を標準時の電圧より標準で1%高く設定します。このボルテージ・ポジショニングの機能により、急激な負荷電流の増加による出力電圧のドロップを最小限に抑えることが出来ます。

ローサイドMOSFETスイッチのインダクタ電流が0になる、つまり不連続モードになると、PWMモードからPFMモードへの移行が発生します。

パワーセーブ・モードでは、PFMコンパレータを使用して出力電圧を監視します。出力電圧がPFMコンパレータのスレッシュホールド電圧(公称値V_{OUT})を下回ると、デバイスはPFMパルス電流駆動を開始します。ハイサイドMOSFETスイッチがオンになり、インダクタ電流が上昇します。オン時間が満了すると、このスイッチがオフになります。インダクタ電流が0になるまで、ローサイドMOSFETがオンになります。

コンバータにより、出力コンデンサおよび負荷に効率的に電流が供給されます。供給電流が負荷電流を上回ると、出力電圧が上昇します。出力電圧がPFMコンパレータ・スレッシュホールド以上になると、スイッチングが停止され、スリープ・モードに入ります。スリープ・モード時の自己消費電流は、標準で15uAです。

出力電圧がPFMコンパレータ・スレッシュホールドよりもまだ低い場合、PFMコンパレータ・スレッシュホールドに到達するまで、一連のPFMパルス電流がさらに生成されます。出力電圧が降下してPFMコンパレータ・スレッシュホールドを下回ると、スイッチングが再開されます。

単一スレッシュホールドの高速コンパレータを使用すると、PFMモードの間の出力電圧リップルを低く維持することが可能となります。PFMパルスは時間で制御されるため、インダクタの値によって、出力コンデンサに送られる電荷を変更できます。生成されるPFM出力電圧リップルとPFM周波数は、出力コンデンサの容量とインダクタの値の大きさによって決まります。出力コンデンサの値およびインダクタの値を大きくすると、出力リップルが小さくなります。PFM周波数は、インダクタ値が小さくなると低下し、大きくなると上昇します。

出力電流がPFMモードでサポートできなくなった場合、PFMモードからPWMモードに移行します。MODEピンを"ハイ"に設定することで、パワーセーブ・モードをディスエーブルにできます。この場合、コンバータは固定周波数PWMモードで動作します。

ダイナミック・ボルテージ・ポジショニング

この機能により軽負荷から重負荷への負荷変動、およびその逆の場合も同様に発生する、出力電圧のアンダーシュートやオーバーシュートを軽減することが出来ます。これはパワーセーブモードにおいて出力電圧をその標準値から1%高い電圧にレギュレーションする事により達成されています。この機能により、負荷急増による電圧低下や負荷急減による電圧上昇の両方において電圧マージンを増加させる事が出来ます。






図 34. パワーセーブ・モード動作と自動動作モード遷移

100%デューティ・サイクル時の低ドロップアウト動作

入力電圧が低下して公称出力電圧に近づくと、デバイスは 100% デューティ・サイクル・モードへの移行を開始します。出 力電圧を維持するために、1サイクルまたはそれ以上の間、ハイサイド MOSFET スイッチが100% オンの状態になります。

VINがさらに低下すると、ハイサイドMOSFETスイッチが継続したオン状態になります。この結果、コンバータでの入力電圧と出力電圧の電位差が最小となります。この機能はバッテリーの全電圧範囲を最大限に活用することで最長の動作時間を実現できるため、バッテリー駆動のアプリケーションで特に有用です。

レギュレーションを維持するための最小入力電圧は負荷電流 と出力電圧に依存し、次の式で計算できます。

 $V_{IN}min = V_{O}max + I_{O}max \times (R_{DSo(n)}max + R_{L})$

ここで、各変数の意味は次のとおりです。

I_omax = 最大出力電流にインダクタのリップル電流を加算 したピーク電流値

 $R_{DS(on)}$ max = ハイサイド·MOSFETスイッチの最大 $R_{DS(on)}$ R_L = インダクタのDC抵抗

Vomax = 公称出力電圧に出力電圧の最大許容差を加えた値

低電圧ロックアウト (UVLO)

低電圧ロックアウト回路により、入力電圧が低いときのデバイスの誤動作やバッテリーの過放電を防止し、コンバータの出力段をディスエーブルにします。低電圧ロックアウト・スレッシュホールドは、V_{IN}の立ち下がりで標準1.85Vです。

モード選択

MODEピンを使用して、固定PWMモードとパワーセーブ・モードを切り替えることができます。

このピンをGNDに接続すると、パワーセーブ·モードがイネーブルになり、PWMモードとPFMモードの間を自動的に移行す

るようになります。MODEピンを"ハイ"にすると、軽負荷電流の場合でもコンバータが固定周波数PWMモードで動作するようになります。これにより、ノイズの影響を受けやすいアプリケーションでスイッチング周波数を簡単にフィルタリングできます。このモードでは、軽負荷時の効率はパワーセーブ・モードの場合よりも低くなります。

MODEピンの状態は、動作中に変更できます。コンバータの動作モードをシステムの動作状態による要件に応じて設定変更することで、効率的な電源管理が可能になります。

イネーブル

ENピンを"ハイ"に設定することで、デバイスがイネーブルになります。スタートアップ時間 (t_{Start Up})の間に、内部回路が安定し、ソフト・スタート回路が起動します。EN入力を使用して、さまざまなDC/DCコンバータを含むシステムの電源立ち上げシーケンスを制御できます。ENピンを別のコンバータの出力に接続することで、ENピンを"ハイ"にして、電源レールのシーケンシングを実行できます。ENピンをGNDにすると、デバイスはシャットダウン・モードに移行し、すべての内部回路がディスエーブルになります。固定出力電圧モデルの場合、内部の抵抗デバイダ回路がFBピンから切り離されます。

ソフトスタート

TPS62260には、出力電圧の上昇を制御するソフト・スタート 回路が内蔵されています。出力電圧は通常250μs以内に公称値の5%から95%まで上昇します。これにより、電圧上昇中にコンバータ内の突入電流が抑制され、バッテリーや高い内部インピーダンスを持つ電源の使用時に発生する可能性がある入力電圧降下を防止します。ソフト・スタート回路は、スタートアップ時間(t_{Start Up})以内にイネーブルになります。



短絡保護

ハイサイドおよびローサイドのMOSFETスイッチは、最大スイッチ電流 = I_{LIMF} の時に短絡保護が動作します。スイッチに流れる電流は、電流制限コンパレータにより監視されます。ハイサイドMOSFETスイッチが電流制限コンパレータのスレッシュホールドを超えると、ハイサイドMOSFETスイッチがオフになり、ローサイドMOSFETスイッチがオンになり、インダクタおよびハイサイドMOSFETスイッチの電流を減少させます。ローサイドMOSFETスイッチの電流が減少して電流制限コンパレータのスレッシュホールドを下回るまで、ハイサイドMOSFETスイッチは再びオンにはなりません。

サーマル・シャットダウン

接合部温度 T_J が140°C (標準値) を超えると、デバイスはサーマル・シャットダウン状態になります。このモードでは、ハイサイドMOSFETおよびローサイドMOSFETがオフになります。接合部温度がサーマル・シャットダウン・ヒステリシス温度を下回ると、デバイスは動作を再開します。

アプリケーション情報




図 35. TPS62262 固定1.2V出力製品




図 36. TPS62260DRV 可変電圧製品1.2V設定




図 37. TPS6260 可変電圧製品 1.5V設定






図 38. TPS62261 固定1.8V出力製品

出力電圧設定

出力電圧は次のように計算できます。

$$V_{OUT} = V_{REF} \times \left(1 + \frac{R_1}{R_2}\right)$$

ここで、内部リファレンス電圧VREFは標準0.6 Vです。

帰還デバイダ回路を流れる電流を小さくするには、 R_2 を 180k Ω から360k Ω の間にします。 R_1 と R_2 の合計値は、回路のノイズ耐性を維持するために、1M Ω 未満にしてください。

負荷過渡応答特性を最適化するために、外部フィードフォワード・コンデンサ C_1 が必要です。 C_1 の値は、 $22pF\sim33pF$ の範囲とします。

FBラインは、インダクタやSWラインなどのノイズ源から離して配線してください。

出力フィルタの設計 (インダクタ及び出力コンデンサ)

TPS62260は、 1.5μ H~ 4.7μ Hの範囲のインダクタと、 4.7μ F~ 22μ Fの範囲の出力コンデンサと組み合わせて動作するように設計されています。 2.2μ Hのインダクタおよび 10μ Fの出力コンデンサと組み合わせたときに、最適に動作します。

動作条件に合わせてデバイスのパフォーマンスを最適化するために、インダクタの値をもっと大きくしたり、小さくしたりできます。安定動作のためには、出力フィルタのL値とC値が実効インダクタンス値で $1\mu H$ および実効容量値で $3.5\mu F$ を下回らないようにします。

インダクタの選択

インダクタの値は、リップル電流に直接影響します。選択するインダクタは、DC抵抗と飽和電流の定格を満たしている必要があります。インダクタのリップル電流 (ΔI_L) は、インダクタンスが高いほど小さくなり、入力電圧が高いほど大きくなります。

インダクタの選択は、PFMモードの出力電圧リップルにも 影響します。インダクタの値を大きくすると、出力電圧リップ ルが小さくなり、PFM周波数が高くなります。インダクタの値を小さくすると、出力電圧リップルが大きくなり、PFM周波数が低くなります。

式1では、静的な負荷条件でのPWMモードの最大インダクタ電流を計算します。インダクタの飽和電流は、式2で計算される最大インダクタ電流よりも大きく設定する必要があります。これは、大きな負荷過渡応答の際にはインダクタ電流がこの計算値を上回るためです。

$$\Delta I_{L} = \text{Vout} \times \frac{1 - \frac{\text{Vout}}{\text{Vin}}}{L \times f}$$
 (1)

$$I_{Lmax} = I_{outmax} + \frac{\Delta I_{L}}{2}$$
 (2)

ここで、各変数の意味は次のとおりです。

f = スイッチング周波数 (標準2.25MHz)

L=インダクタの値

 ΔI_L = ピーク·ツー·ピークのインダクタ·リップル電流

 I_{Lmax} = 最大インダクタ電流

さらに用心深い手法では、コンバータのスイッチ電流制限 I_{LIMF} に基づいてのみ、インダクタの電流定格を選択します。

大きな値のリップル電流を許容すると低いインダクタンス値を使用できますが、出力電圧リップルが大きくなり、コア損失が増加し、最大出力電流が低下します。

コイルで発生する総損失は、DC/DCコンバータの効率に大きく影響します。総損失は直流抵抗 $(R_{(DC)})$ による抵抗損と、次に示す周波数に依存する要素によって構成されます。

- コア材料での損失(特に高スイッチング周波数で生じる、 磁気ヒステリシス損)
- 表皮効果による導体内で追加される損失(高周波数での電流偏移)
- 近接する巻線間での磁界損失(近接効果)
- 放射損失



DIMENSIONS [mm³] Inductance ∞H		INDUCTOR TYPE	SUPPLIER
2.5x2.0x1.0max	2.0	MIPS2520D2R2	FDK
2.5x2.0x1.2max	2.5x2.0x1.2max 2.0		FDK
2.5x2.0x1.0max	2.2	KSLI-252010AG2R2	Htachi Metals
2.5x2.0x1.2max	2.2	LQM2HPN2R2MJ0L	Murata
3x3x1.5max	2.2	LPS3015 2R2	Coilcraft

表 1. インダクタ一覧

出力コンデンサの選択

TPS62260は最先端の高速応答電圧モード制御方式を使用しているため、小容量のセラミック・コンデンサを使用することができます。低ESR値のセラミック・コンデンサは出力電圧リップルが最小となるため、これを推奨します。出力コンデンサには、X7RまたはX5R型の誘電体が必須となります。Y5VおよびZ5U型の誘電体のコンデンサは、温度によって容量が大幅に変動(減少)するだけでなく、高い周波数での抵抗成分が大きくなります。

公称負荷電流では、デバイスはPWMモードで動作し、RMS リップル電流は次の式で計算されます。

$$I_{\text{RMSCout}} = \text{Vout} \times \frac{1 - \frac{\text{Vout}}{\text{Vin}}}{\text{L} \times f} \times \frac{1}{2 \times \sqrt{3}}$$
 (3)

公称負荷電流では、デバイスはPWMモードで動作し、出力電 圧リップルは、出力コンデンサのESRによる電圧スパイクと、出 力コンデンサの充放電による電圧リップルとの合計になります。

$$\Delta \text{Vout} = \text{Vout} \times \frac{1 - \frac{\text{Vout}}{\text{Vin}}}{\text{L} \times f} \times \left(\frac{1}{8 \times \text{Cout} \times f} + \text{ESR} \right)$$
 (4)

軽負荷電流時には、コンバータはパワーセーブ・モードで動作し、出力電圧リップルは出力コンデンサの容量とインダクタの値に依存します。出力コンデンサの容量とインダクタの値を大きくすると、PFMモードにおける電圧リップルが小さくなり、PFMモードにおける直流出力電圧の精度が高くなります。

入力コンデンサの選択

入力コンデンサは入力電圧を最適にフィルタリングして高い入力電圧スパイクによって他の回路に干渉する可能性を減らす事が求められます。ほとんどのアプリケーションでは、4.7~10μFのセラミック・コンデンサをお勧めします。セラミック・コンデンサは5Vの直流バイアスの印加により最大で初期容量の80%を失う場合が有る為、入力電圧が4.5Vを超える場合は10μFの入力コンデンサを使用することをお勧めします。入力電圧を最適にフィルタリングするために、入力コンデンサの容量は無制限に増やすことができます。

小容量のセラミック入力コンデンサのみを使用する場合には注意が必要です。入力にセラミック・コンデンサを使用している場合に、長いワイヤを通して(ACアダプタなどから)電源を供給すると、出力での負荷のステップ変動や入力での電源電圧のステップ変動によりVINピンでリンギングが生じる可能性があります。このリンギングは出力に誘導される場合があり、ループ不安定性と誤解されたり、最大定格を超えて部品に損傷を与えることもあります。

CAPACITANCE TYPE		SIZE	SUPPLIER
4.7μF	GRM188R60J475K	0603 1.6x0.8x0.8mm ³	Murata
10μF	GRM188R60J106M69D	0603 1.6x0.8x0.8mm ³	Murata

表 2. コンデンサ一覧



レイアウトについての考察




図 39. 固定電圧製品の推奨 レイアウト






図 40. 可変電圧製品の推奨レイアウト図

すべてのスイッチング電源において、レイアウトは設計での 重要なステップとなります。デバイスが適切に機能するように、 PCBレイアウトに注意を払う必要があります。仕様に規定され た特性を得るには、基板のレイアウトを注意して行ってくださ い。レイアウトに注意しなければ、ラインや負荷のレギュレー ションがうまくいかない場合や、安定性の問題やEMIの問題が 生じる場合もあります。低インダクタンス、低インピーダンス のグランド・パスを使用することが重要です。そのため、メイ ンの電流パスには幅広く短い配線パターンを使用してくださ い。入力コンデンサはインダクタや出力コンデンサと同様にIC のピンから最短距離で配置しなければなりません。 デバイスのGNDピンを基板のPowerPAD部に接続し、このパッドを一点アースの基準点として使用します。グランド・ノイズの影響を小さくするために、電源GNDノードは共通で使用し、別のノードを信号GNDとして使用します。これらのグラウンド・ノードをICの真下でPowerPAD(一点アース)に接続します。GNDピンへの共通パスにより、小信号の要素と出力コンデンサからの大電流が同時に流れます。グラウンド・ノイズを避けるために、このパスはできる限り短くしてください。FBラインは出力コンデンサに直接接続し、ノイズの多い部品や配線(SWラインなど)から遠ざけて配置します。



パッケージ・オプション

製品情報

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	e Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
TPS62260DDCR	ACTIVE	TO/SOT	DDC	5	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DDCRG4	ACTIVE	TO/SOT	DDC	5	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DDCT	ACTIVE	TO/SOT	DDC	5	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DDCTG4	ACTIVE	TO/SOT	DDC	5	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DRVR	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DRVRG4	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DRVT	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62260DRVTG4	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62261DRVR	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62261DRVRG4	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62261DRVT	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62261DRVTG4	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62262DRVR	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62262DRVRG4	ACTIVE	SON	DRV	6	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62262DRVT	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS62262DRVTG4	ACTIVE	SON	DRV	6	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE:製品デバイスが新規設計用に推奨されています。

LIFEBUY: TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND:新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW:デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE:TIによりデバイスの生産が中止されました。

⁽²⁾ エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS) 、Pb-Free (RoHS Expert) およびGreen (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、http://www.ti.com/productcontentでご確認ください。

TBD: Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS): TIにおける "Lead-Free" または "Pb-Free"(鉛フリー) は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt): この部品は、1) ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2) ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free (RoHS) と考えられます。


Green (RoHS & no Sb/Br):TIにおける "Green" は、"Pb-Free" (RoHS互換) に加えて、臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質 な材質中のBrまたはSb重量が0.1%を超えない) ことを意味しています。

(3) MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

重要な情報および免責事項:このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。




PACKAGE MATERIALS INFORMATION



Carrier tape design is defined largely by the component lentgh, width, and thickness.

Ao =	Dimension	designed	to	accommodate	the	component	width.
Bo =	Dimension	designed	to	accommodate	the	component	length.
Ko =	Dimension	designed	to	accommodate	the	component	thickness
	Overall widt						
P =	Pitch betwe	en aucces	siv	e cavity center	8.		






PACKAGE MATERIALS INFORMATION


テープ/リール情報

Device	Package	Pins	Site	Reel Diameter (mm)	Reel Width (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS62260DDCR	DDC	5	NSE	179	8	3.2	3.2	1.4	4	8	Q3
TPS62260DDCT	DDC	5	MLA	179	8	3.2	3.2	1.4	4	8	Q3
TPS62260DDCT	DDC	5	NSE	179	8	3.2	3.2	1.4	4	8	Q3
TPS62260DRVR	DRV	6	NSE	179	8	2.2	2.2	1.2	4	8	Q2
TPS62260DRVT	DRV	6	NSE	179	8	2.2	2.2	1.2	4	8	Q2
TPS62261DRVR	DRV	6	NSE	179	8	2.2	2.2	1.2	4	8	Q2
TPS62261DRVT	DRV	6	NSE	179	8	2.2	2.2	1.2	4	8	Q2
TPS62262DRVR	DRV	6	NSE	179	8	2.2	2.2	1.2	4	8	Q2
TPS62262DRVT	DRV	6	NSE	179	8	2.2	2.2	1.2	4	8	Q2




テープ/リール・ボックス情報

Device	Package	Pins	Site	Length (mm)	Width (mm)	Height (mm)
TPS62260DDCR	DDC	5	NSE	195.0	200.0	45.0
TPS62260DDCT	DDC	5	MLA	195.0	200.0	45.0
TPS62260DDCT	DDC	5	NSE	195.0	200.0	45.0
TPS62260DRVR	DRV	6	NSE	195.0	200.0	45.0
TPS62260DRVT	DRV	6	NSE	195.0	200.0	45.0
TPS62261DRVR	DRV	6	NSE	195.0	200.0	45.0
TPS62261DRVT	DRV	6	NSE	195.0	200.0	45.0
TPS62262DRVR	DRV	6	NSE	195.0	200.0	45.0
TPS62262DRVT	DRV	6	NSE	195.0	200.0	45.0








- 注: A. 全ての線寸法の単位はミリメートルです。 B. 図は予告なく変更することがあります。 C. 本体寸法にはバリや突起を含みません。

 - D. JEDEC MO-193 Variation AB (5ピン) に適合しています。



- 注: A. 全ての線寸法の単位はミリメートルです。寸法と許容差はASME Y14.5M- 1994に従っています。 B. 図は予告なく変更することがあります。 C. SON (Small Outline No-Lead) パッケージ構成 D 最良の熱特性および機械的特性を得るには、パッケージのサーマル・パッドを基板に半田付けする必要があります。 露出したサーマル・パッドの寸法に関する詳細は、製品データシートを参照してください。



サーマルパッド・メカニカル・データ


DRV (S-PDSO-N6)

熱特性について

このパッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマル・パッドが装備されています。このサーマル・パッドは、プリント基板 (PCB) をヒートシンクとして使用できるように、PCBに直接半田付けする必要があります。また、サーマル・ピアを使用して、サーマル・パッドをグランド・プレーンまたはPCB内に設計された特別なヒートシンク構造に直接接続することができます。この設計により、ICからの熱伝導が最適化されます。

QFN (Quad Flatpack No-Lead) パッケージとその利点については、アプリケーション・レポート『Quad Flatpack No-Lead Logic Packages』 (Texas Instruments文献番号SCBA017) を参照してください。このドキュメントは、ホームページwww.ti.comで入手できます。

このパッケージの露出したサーマル·パッドの寸法を次の図に示します。




サーマル・パッド寸法図



LAND PATTERN

DRV (S-PSDO-N6)



- 注: A. 全ての線寸法の単位はミリメートルです。

 - A. 全ての緑寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 代替設計については、資料IPC-7351を推奨します。
 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。熱に関する具体的な情報、ビア要件、および推奨基板レイアウトについては、アプリケーション・ノート『Quad Flat-Pack Packages』(TI文献番号SCBA017、SLUA271) および製品データシートを参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。
 E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て拠点にお問い合わせください。ステンシル設計上の考慮事項については、IPC 7525を参照してください。
 F. 半田マスクの許容差については、基板組み立て拠点にお問い合わせください。



(SLVS763)

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2007, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、で使用にあたっては下記の点を遵守して下さい。 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

2. 温·湿度環境

■ 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4. 機械的衝撃

● 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。

5. 熱衝撃

はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

- はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
- はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

IJЬ