


TPS4H160-Q1 40V、160mΩ、車載クアッドチャネルスマートハイサイドスイッチ

1 特長

- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
 - デバイス温度グレード 1:動作時周囲温度範囲 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$
 - デバイス HBM ESD 分類レベル H3A
 - デバイス CDM ESD 分類レベル C4B
- 機能安全対応**
 - 機能安全システムの設計に役立つ資料を利用可能
- 完全な診断機能を持つクアッドチャネル 160mΩ スマートハイサイドスイッチ
 - バージョン A:オーブンドレインのデジタル出力
 - バージョン B:電流センスアナログ出力
- 広い動作電圧範囲:3.4V~40V
- 超低スタンバイ電流:<500nA
- 高精度の電流センス:25mA を超える負荷時に $\pm 15\%$ の誤差
- 外付け抵抗による可変電流制限機能 (500mA 超の負荷時に $\pm 15\%$ の精度)
- 保護
 - 電流制限 (内部または外部) による GND への短絡保護
 - ラッチオフ オプションおよびサーマルスイッチ付きのサーマルシャットダウン機能
 - スルーレートが最適化された、誘導性負荷の負の電圧クランプ



代表的なアプリケーション回路図

– GND 損失およびバッテリ損失保護

- 診断
 - 過電流およびグランドへの短絡の検出
 - 開放負荷およびバッテリへの短絡の検出
 - グローバル フォルト レポートによる高速割り込み
- 熱特性強化型 28 ピン PWP パッケージ

2 アプリケーション

- ADAS モジュール
- 車載ディスプレイ モジュール
- ボディコントロール モジュール

3 説明

TPS4H160-Q1 デバイスは、完全に保護されたクワッドチャネルのスマートハイサイド電源スイッチであり、160mΩ NMOS パワー FET を 4 個内蔵しています。


包括的な診断機能と高精度の電流検出によって、インテリジェントな負荷制御が可能です。

電流制限を外部で変更可能なため、突入電流や過負荷電流を制限し、システム全体の信頼性を向上できます。

パッケージ情報

部品番号	パッケージ (1)	チャネル
TPS4H160-Q1 バージョン A	PWP (HTSSOP, 28)	
TPS4H160-Q1 バージョン B		4

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



調整可能な電流制限による容量性負荷の駆動



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SLVSCV8](#)


目次

1 特長	1	7.3 機能説明	15
2 アプリケーション	1	7.4 デバイスの機能モード	28
3 説明	1	8 アプリケーションと実装	29
4 デバイス比較表	3	8.1 アプリケーション情報	29
5 ピン構成および機能	3	8.2 代表的なアプリケーション	29
6 仕様	6	8.3 電源に関する推奨事項	31
6.1 絶対最大定格	6	8.4 レイアウト	31
6.2 ESD 定格	6	9 デバイスおよびドキュメントのサポート	34
6.3 推奨動作条件	7	9.1 ドキュメントの更新通知を受け取る方法	34
6.4 熱に関する情報	7	9.2 サポート・リソース	34
6.5 電気的特性	7	9.3 商標	34
6.6 スイッチング特性	9	9.4 静電気放電に関する注意事項	34
6.7 代表的特性	11	9.5 用語集	34
7 詳細説明	14	10 改訂履歴	34
7.1 概要	14	11 メカニカル、パッケージ、および注文情報	34
7.2 機能ブロック図	15		

4 デバイス比較表


部品番号	フォルト通知モード
TPS4H160-Q1 バージョン A	オープンドレイン デジタル出力
TPS4H160-Q1 バージョン B	電流センス アナログ出力

5 ピン構成および機能



NC - 内部接続なし

図 5-1. PWP パッケージ、28 ピン HTSSOP (露出サーマル パッド付き) - バージョン A (上面図)



NC - 内部接続なし

図 5-2. PWP パッケージ、28 ピン、HTSSOP (露出サーマル パッド付き) - バージョン B (上面図)

表 5-1. ピンの機能

名称	ピン		I/O	説明		
	番号					
	バージョン A	バージョン B				
CL	11	11	O	調整可能な電流制限。外部電流制限を使用しない場合は、デバイスの GND に接続します。		
CS	—	10	O	電流検出出力		
DIAG_EN	14	14	I	診断用イネーブル / ディスエーブルピン、内部プルダウン		
FAULT	—	9	O	オープンドレイン構造によるグローバル フォルトレポートで、4 チャネルのフォルト条件に対して OR ロジックを適用		
GND	1、12	1、12	—	グランド ピン		
IN1	3	3	I	チャネル 1 をアクティブにするための入力制御、内部プルダウン付き		
IN2	4	4	I	チャネル 2 をアクティブにするための入力制御。内部プルダウン付き。		
IN3	5	5	I	チャネル 3 をアクティブにするための入力制御。内部プルダウン付き。		
IN4	6	6	I	チャネル 4 をアクティブにするための入力制御。内部プルダウン付き。		
NC	2、19、24	2、19、24	—	内部接続なし		

表 5-1. ピンの機能 (続き)

名称	ピン		I/O	説明		
	番号					
	バージョン A	バージョン B				
ST1	7	—	O	チャネル 1 のオープンドレイン診断ステータス出力		
ST2	8	—	O	チャネル 2 のオープンドレイン診断ステータス出力		
ST3	9	—	O	チャネル 3 のオープンドレイン診断ステータス出力		
ST4	10	—	O	チャネル 4 のオープンドレイン診断ステータス出力		
SEH	—	7	I	CS チャネル選択 High ビット、内部プルダウン		
SEL	—	8	I	CS チャネル選択 Low ビット、内部プルダウン		
THER	13	13	I	サーマルシャットダウンの動作制御 (ラッチオフまたは自動リトライ)、内部プルダウン付き		
OUT1	27, 28	27, 28	O	チャネル 1 のハイサイドスイッチの出力で、負荷に接続		
OUT2	25, 26	25, 26	O	チャネル 2 のハイサイドスイッチの出力で、負荷に接続		
OUT3	17, 18	17, 18	O	チャネル 3 のハイサイドスイッチの出力で、負荷に接続		
OUT4	15, 16	15, 16	O	チャネル 4 のハイサイドスイッチの出力で、負荷に接続		
VS	20, 21, 22, 23	20, 21, 22, 23	I	電源		
サーマル パ ッド	—	—	—	デバイス GND に接続するか、フローティングのままに維持		

6 仕様

6.1 絶対最大定格

動作時周辺温度範囲内 (特に記述のない限り) ^{(1) (2)}

		最小値	最大値	単位
電源電圧	$t < 400\text{ms}$	48	V	
逆極性電圧 ⁽³⁾		-36	V	
GND ピンの電流	$t < 2\text{ 分}$	-100	250	mA
INx, DIAG_EN, SEL, SEH, THER ピンの電圧		-0.3	7	V
INx, DIAG_EN, SEL, SEH, THER ピンの電流		-10	—	mA
STx ピンまたは FAULT ピン上の電圧		-0.3	7	V
STx ピンまたは FAULT ピン上の電流		-30	10	mA
CS ピンの電圧		-2.7	7	V
CS ピンの電流		—	30	mA
CL ピンの電圧		-0.3	7	V
CL ピンの電流		—	6	mA
誘導性負荷のスイッチオフ時のエネルギー損失、シングル パルス、シングル チャネル ⁽⁴⁾		—	40	mJ
動作時接合部温度		-40	150	°C
保管温度、 T_{stg}		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、「推奨動作条件」に示されている条件を超える当該の条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) すべての電圧値は、グランド プレーンを基準としたものです。
- (3) 逆極性条件: $t < 60\text{s}$ 、逆電流 $< I_{R(2)}$ 、 $V_{INx} = 0\text{V}$ 、すべてのチャネルが逆方向、GND ピンに $1\text{k}\Omega$ 抵抗とダイオードを並列接続。
- (4) テスト条件: $V_{VS} = 13.5\text{V}$ 、 $L = 8\text{mH}$ 、 $R = 0\Omega$ 、 $T_J = 150\text{°C}$ 。基板は FR4 2s2p 構成、2 層は $70\mu\text{m}$ の Cu、残りの 2 層は $35\mu\text{m}$ の Cu、 600mm^2 のサーマル パッド銅領域。

6.2 ESD 定格

			値	単位
$V_{(ESD)}$ 静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾	VS, OUTx, GND を除くすべてのピン	± 4000	V
		VS, OUTx, GND ピン	± 5000	
	デバイス帯電モデル (CDM)、AEC Q100-011 準拠	すべてのピン	± 750	
		コーナー ピン (1, 14, 15, 28)	± 750	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

動作時周辺温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
V_{VS}	動作電源電圧	4	40	V
	INx, DIAG_EN, SEL, SEH, THER ピンの電圧	0	5	V
	STx ピンおよびFAULT ピン上の電圧	0	5	V
	公称 DC 負荷電流	0	2.5	A
T_A	動作時周囲温度範囲	-40	125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾	TPS4H160-Q1	単位	
	PWP (HTSSOP)		
	28 ピン		
$R_{\theta JA}$	接合部から周囲への熱抵抗	32.7	°C/W
$R_{\theta JC(top)}$	接合部からケース(上面)への熱抵抗	17.1	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	14.4	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	0.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	14.3	°C/W
$R_{\theta JC(bot)}$	接合部からケース(底面)への熱抵抗	2.1	°C/W

(1) 従来および新しい熱評価基準の詳細については、『IC パッケージの熱評価基準』アプリケーション レポート、SPRA953 を参照してください。

6.5 電気的特性

$5V < V_{VS} < 40V$ 、 $-40^{\circ}C < T_J < 150^{\circ}C$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
動作電圧						
$V_{VS(nom)}$	公称動作電圧	4	40		V	
$V_{VS(uvr)}$	低電圧ターンオン	V_{VS} が上昇	3.5	3.7	4	
$V_{VS(uvf)}$	低電圧シャットダウン	V_{VS} が低下	3	3.2	3.4	
$V_{(uv,hys)}$	低電圧シャットダウン、ヒステリシス		0.5		V	
動作電流						
$I_{(op)}$	公称動作電流 ⁽¹⁾	$V_{VS} = 13.5V$ 、 $V_{INx} = 5V$ 、 $V_{DIAG_EN} = 0V$ 、 $I_{OUTx} = 0.5A$ 、電流制限 = 2A、すべてのチャネルがオン		8		mA
$I_{(off)}$	スタンバイ電流	$V_{VS} = 13.5V$ 、 $V_{INx} = V_{DIAG_EN} = V_{CS} = V_{CL} = V_{OUTx} = THER = 0V$, $T_J = 25^{\circ}C$		0.5		
		$V_{VS} = 13.5V$ 、 $V_{INx} = V_{DIAG_EN} = V_{CS} = V_{CL} = V_{OUTx} = THER = 0V$, $T_J = 125^{\circ}C$		5		
$I_{(off,diag)}$	診断がイネーブルの状態でスタンバイ電流	$V_{VS} = 13.5V$ 、 $V_{INx} = 0V$ 、 $V_{DIAG_EN} = 5V$ 、 $V_{VS} - V_{OUTx} > V_{(ol,off)}$ 、開放負荷モードではありません		5	mA	
$t_{(off,diag)}$	スタンバイ モード遷移時間 ⁽¹⁾	IN が High から Low になり、デグリッヂ時間が $t_{(off, diag)}$ を超えた場合、デバイスはスタンバイ モードに入ります。	10	12.5	15	
$I_{(kg,out)}$	オフ状態での出力リーク電流	$V_{VS} = 13.5V$ 、 $V_{INx} = V_{DIAG_EN} = V_{OUTx} = 0$		3	μA	
電力段						
$r_{DS(on)}$	オン状態抵抗 ⁽¹⁾	$V_{VS} \geq 3.5V$, $T_J = 25^{\circ}C$	165			
		$V_{VS} \geq 3.5V$, $T_J = 150^{\circ}C$		280		
$I_{CL(int)}$	内部電流制限	内部電流制限値、GND に接続された CL ピン	8	14	A	
$I_{CL(TSD)}$	電流制限とサーマル シャットダウン ⁽¹⁾	サーマル シャットダウン時の内部電流制限値		6.5	A	
		サーマル シャットダウン時の外部電流制限値。外部電流制限設定値の 70%				
$V_{DS(clamp)}$	ドレイン-ソース間の内部クランプ電圧		50	70	V	

6.5 電気的特性 (続き)

5V < V_{VS} < 40V, -40°C < T_J < 150°C (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
出力ダイオードの特性					
V_F	ドレイン ソース間ダイオード電圧	IN = 0, $I_{OUTx} = -0.15A$.	0.3	0.7	0.9
$I_{R(1)}, I_{R(2)}$	ソースからドレインへの連続逆電流 ⁽¹⁾	$t < 60s, V_{INx} = 0V, T_J = 25^\circ C$, シングル チャネル反転、バッテリへの短絡状態	2.5	A	
		$t < 60s, V_{INx} = 0V, GND ピン 1k\Omega$ 抵抗、ダイオードと並列に接続。 $T_J = 25^\circ C$ 。逆極性状態、すべてのチャネルが反転	2		
ロジック入力 (INx, DIAG_EN, SEL, SEH, THER)					
V_{IH}	ロジック High レベル電圧		2		V
V_{IL}	ロジック Low レベル電圧			0.8	V
$R_{(logic, pd)}$	ロジック ピンのプルダウン抵抗	$INx, SEL, SEH, THER, V_{INx} = V_{SEL} = V_{SEH} = V_{THER} = 5V$	100	175	250
		$DIAG_EN, V_{VS} = V_{DIAG_EN} = 5V$	200	275	350
診断					
$I_{lk}(GND_loss)$	GND 損失状況での出力リーク電流			100	μA
$V_{(ol, off)}$	開放負荷検出スレッショルド	$IN = 0V, V_{VS} - V_{OUTx} < t_{(ol, off)}, t_{(ol, off)}$ よりも長い持続時間の場合、開放負荷が検出され、オフ状態	1.6	2.6	V
$t_{d(ol, off)}$	開放負荷検出スレッショルド デグリッチ時間 (図 6-3 を参照)	$IN = 0V, V_{VS} - V_{OUTx} < V_{(ol, off)}, t_{(ol, off)}$ よりも長い持続時間の場合、開放負荷が検出され、オフ状態	300	550	800
$I_{(ol, off)}$	オフ状態の出力シンク電流	$V_{INx} = 0V, V_{DIAG_EN} = 5V, V_{VS} = V_{OUTx} = 13.5V, T_J = 125^\circ C$, 開放負荷	-75		μA
$V_{OL(STx)}$	ステータス Low 出力電圧	$I_{STx} = 2mA$ 、バージョン A のみ		0.2	V
$V_{OL(FAULT)}$	フォルト Low 出力電圧	$I_{FAULT} = 2mA$ 、バージョン B のみ		0.2	V
$t_{CL(deg)}$	電流制限が発生したときのグリッチ除去時間 ⁽¹⁾	$V_{INx} = V_{DIAG_EN} = 5V$, 電流制限のトグルから FAULT、STx、CS 通知までのグリッチ除去時間。	80	180	μs
$T_{(SD)}$	サーマル シャットダウンのスレッショルド ⁽¹⁾			160	175
$T_{(SD, rst)}$	サーマル シャットダウン ステータス リセットスレッショルド ⁽¹⁾			155	$^\circ C$
$T_{(SW)}$	サーマル スイング シャットダウンのスレッショルド ⁽¹⁾			60	$^\circ C$
$T_{(hys)}$	サーマル シャットダウンまたは過熱スイングをリセットするためのヒステリシス ⁽¹⁾			10	$^\circ C$
電流センス (バージョン B) と電流制限					
$K_{(CS)}$	電流検出比		300		
$K_{(CL)}$	電流制限比		2500		
$V_{CL(th)}$	電流制限内部スレッショルド ⁽¹⁾		0.8		V
$dK_{(CS)} / K_{(CS)}$	電流センス精度、 $(I_{CS} \times K_{(CS)} - I_{OUTx}) / I_{OUTx} \times 100$	$V_{VS} = 13.5V, I_{OUTx} \geq 5mA$	-65%	65%	
		$V_{VS} = 13.5V, I_{OUTx} \geq 25mA$	-15%	15%	
		$V_{VS} = 13.5V, I_{OUTx} \geq 50mA$	-8%	8%	
		$V_{VS} = 13.5V, I_{OUTx} \geq 100mA$	-4%	4%	
		$V_{VS} = 13.5V, I_{OUTx} \geq 0.5A$	-3%	3%	
$dK_{(CL)} / K_{(CL)}$	外部電流制限精度 ⁽²⁾ ($I_{OUTx} - I_{CL} \times K_{(CL)} \times 100 / (I_{CL} \times K_{(CL)})$)	$V_{VS} = 13.5V, I_{(limit)} \geq 0.25A$	-20%	20%	
		$V_{VS} = 13.5V, 0.5A \leq I_{(limit)} \leq 7A$	-15%	15%	
$V_{CS(lin)}$	電流検出電圧のリニア動作範囲 ⁽¹⁾	$V_{VS} \geq 6.5V$	0	4	V
		$5V \leq V_{VS} < 6.5V$	0	$V_{VS} - 2.5$	
$I_{OUTx(lin)}$	出力電流リニア動作範囲 ⁽¹⁾	$V_{VS} \geq 6.5V, V_{CS(lin)} \leq 4V$	0	2.5	A
		$5V \leq V_{VS} < 6.5V, V_{CS(lin)} \leq V_{VS} - 2.5V$	0	2.5	
$V_{CS(H)}$	電流センスピンの出力電圧	$V_{VS} \geq 7V$ 、フォルト モード	4.5	6.5	V
		$5V \leq V_{VS} < 7V$ 、フォルト モード	Min($V_{VS} - 2$, 4.5)	6.5	
$I_{CS(H)}$	電流センシング ピンの出力電流	$V_{CS} = 4.5V, V_{VS} = 13.5V$	15		mA
$I_{lk}(CS)$	ディスエーブル モードでの電流センスリーク電流	$V_{DIAG_EN} = 0V, T_J = 125^\circ C$		0.5	μA

(1) 設計により規定された値であり、生産時の試験対象ではありません

(2) 外部電流制限の精度は、電流制限設定の 1.5 倍を超える過負荷状態にのみ適用されます

6.6 スイッチング特性

パラメータ	テスト条件	最小値	標準値	最大値	単位	
$t_{d(on)}$	遅延時間、 V_{INx} 後、 V_{OUTx} 10% ↑ (図 6-1 を参照。)	$V_{VS} = 13.5V$ 、 $V_{DIAG_EN} = 5V$ 、 $I_{OUTx} = 0.5A$ の条件で、IN の立ち上がりエッジから V_{OUTx} が 10% に達するまでの時間	20	50	90	μs
$t_{d(off)}$	遅延時間、 V_{INx} 後、 V_{OUTx} 90% ↓ (図 6-1 を参照。)	$V_{VS} = 13.5V$ 、 $V_{DIAG_EN} = 5V$ 、 $I_{OUTx} = 0.5A$ の条件で、IN の立ち下がりエッジから V_{OUTx} が 90% に達するまでの時間	20	50	90	μs
$dV/dt(on)$	ターンオン スルーレート	$V_{VS} = 13.5V$ 、 $V_{DIAG_EN} = 5V$ 、 $I_{OUTx} = 0.5A$ 、 V_{OUTx} 10%~90%	0.1	0.3	0.55	V/μs
$dV/dt(off)$	ターンオフのスルーレート	$V_{VS} = 13.5V$ 、 $V_{DIAG_EN} = 5V$ 、 $I_{OUTx} = 0.5A$ 、 V_{OUTx} 90%~10%	0.1	0.3	0.55	V/μs
$t_{d(match)}$	$t_{d(rise)} - t_{d(fall)}$ (図 6-1 を参照。)	$V_{VS} = 13.5V$ 、 $I_L = 0.5A$ の条件において、 $t_{d(rise)}$ は IN の立ち上がりエッジから V_{OUTx} が 90% に達するまでの時間です。 $t_{d(fall)}$ は IN の立ち下がりエッジから V_{OUTx} が 10% に達するまでの時間です。	-50	50	50	μs
電流検出特性 (図 6-2 を参照)						
$t_{CS(off1)}$	DIAG_EN ディセーブルからの CS セトリング時間(1)	$V_{VS} = 13.5V$ 、 $V_{INx} = 5V$ 、 $I_{OUTx} = 0.5A$ 、電流制限 = 2A の条件において、DIAG_EN の立ち下がりエッジから V_{CS} が 10% に達するまでの時間です。		20	μs	
$t_{CS(on1)}$	DIAG_EN イネーブルからの CS セトリング時間(1)	$V_{VS} = 13.5V$ 、 $V_{INx} = 5V$ 、 $I_{OUTx} = 0.5A$ 、電流制限が 2A の条件において、DIAG_EN の立ち上がりエッジから V_{CS} が 90% に達するまでの時間です。		20	μs	
$t_{CS(off2)}$	IN 立ち下がりエッジからの CS セトリングタイム	$V_{VS} = 13.5V$ 、 $V_{DIAG_EN} = 5V$ 、 $I_{OUTx} = 0.5A$ 、電流制限 = 2A の条件において、IN の立ち下がりエッジから V_{CS} が 10% に達するまでの時間です	30	100	μs	
$t_{CS(on2)}$	IN 立ち上がりエッジからの CS セトリングタイム	$V_{VS} = 13.5V$ 、 $V_{DIAG_EN} = 5V$ 、 $I_{OUTx} = 0.5A$ 、電流制限 = 2A の条件において、IN の立ち上がりエッジから V_{CS} が 90% に達するまでの時間です	50	150	μs	
t_{SEx}	チャネル間のマルチセンス遷移遅延	$V_{DIAG_EN} = 5V$ 、マルチセンスピン SEL および SEH がチャネル間に遷移したときの電流センス出力遅延		50	μs	

(1) 設計により規定された値であり、生産時の試験対象ではありません




図 6-1. 出力遅延特性




図 6-2. CS 遅延特性




図 6-3. 開放負荷ランクイング時間特性






図 6-4. マルチ検出遷移の遅延


6.7 代表的特性



6.7 代表的特性 (続き)



6.7 代表的特性 (続き)



7 詳細説明

7.1 概要

TPS4H160-Q1 デバイスは、チャージ ポンプとクアッド チャネル NMOS パワー FET を内蔵したスマート ハイサイド スイッチです。包括的な診断機能と高精度の電流検出機能によって、インテリジェントな負荷制御が可能です。調整可能な電流制限機能により、システム全体の信頼性が大幅に向上します。このデバイスには、オープン ドレイン デジタル出力 (バージョン A) と電流検出アナログ出力 (バージョン B) という、異なる診断報告機能を持つ 2 つのバージョンがあります。

バージョン A では、デバイスはオープン ドレイン構造によるデジタル フォールト レポートを実装しています。フォールトが発生すると、デバイスは \overline{STx} を GND にプルダウンします。マイコンの電源レベルに合わせるために、3.3V または 5V の外部プルアップが必要です。各チャネルのデジタル ステータスは、 \overline{STx} ピンを互いに接続することで、個別に、またはグローバルに報告できます。


バージョン B では、高精度の電流検出により、追加の補正なしで診断の精度が向上します。1 つの内蔵電流ミラーにより、負荷電流の $1/K_{(CS)}$ を供給可能です。ミラーリングされた電流は CS ピン抵抗に流れ、電圧信号になります。 $K_{(CS)}$ は、温度と電源電圧に関係なく一定の値です。0V~4V までの広いリニア領域により、負荷電流のリアルタイム監視がより効果的に行えます。CS ピンは、 $V_{CS(H)}$ のプルアップ電圧で障害を通知することもできます。

外部の高精度電流制限機能により、アプリケーションごとに電流制限値を設定できます。過電流が発生した場合、デバイスは突入電流を効果的にクランプすることで、システムの信頼性を向上させます。また、PCB トレースとコネクタのサイズ、および前段の電力段の容量を削減することにより、システムのコストを節約できます。さらに、このデバイスには固定値の内部電流制限機能も実装されています。

このデバイスでは、誘導性負荷 (リレー、ソレノイド、バルブ) のために、ドレインとソースの間にアクティブクランプを実装して自己保護を行います。誘導性負荷のスイッチオフ サイクル中は、電源 (EBAT) および負荷 (ELOAD) の両方のエネルギーが、ハイサイド パワー スイッチ自体で消費されます。また、このデバイスは、クランプがアクティブなときのスイッチングオフのスルーレートを最適化し、過渡電力と EMI の影響を最小限に抑え、維持することで、システム設計を支援します。

TPS4H160-Q1 デバイスは、省電力電球、LED、リレー、ソレノイド、ヒーターなど、幅広い種類の抵抗性、誘導性、容量性負荷のためのハイサイド パワー スイッチとして使用できます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 ピンの電流および電圧の規則

データシート全体の参考用として、図 7-1 に各ピンの電流方向を矢印で示します。すべての電圧は、グランド プレーンを基準として測定されます。




図 7-1. 電圧および電流の規則

7.3.2 高精度電流センス

バージョン B デバイスには、高精度の電流センスが実装されています。これにより、より正確な診断と、追加のキャリブレーションなしでリアルタイムの監視効果が向上します。

1 つの内蔵電流ミラーは負荷電流の $1/K_{(CS)}$ をソースできます。ミラーされた電流は外付け電流検出抵抗に流れ込み、電圧信号に変換されます。電流ミラーは 4 つのチャネルで共有されています。 $K_{(CS)}$ は、出力電流とセンス電流との比です。この値は、温度と電源電圧に関係なく一定の値です。各デバイスは、製造時に正確に較正されるため、ポスト キャリブレーションは必要ありません。詳細については、図 7-2 を参照してください。




図 7-2. 電流検出ブロック図

障害が発生した場合、CS ピンはプルアップ電圧 $V_{CS(H)}$ による障害通知としても機能します。詳細については、図 7-3 を参照してください。




図 7-3. 電流検出出力電圧の曲線

式 1 を使用して $R_{(CS)}$ を計算します。

$$R_{(CS)} = \frac{V_{CS}}{I_{CS}} = \frac{V_{CS} \times K_{(CS)}}{I_{OUTx}} \quad (1)$$

$R_{(CS)}$ を計算する際は、以下の点を考慮します。

- V_{CS} が負荷電流の範囲全体にわたって、電流センスの線形領域 (V_{CS} 、 $I_{OUTx(lin)}$) 内にあることを確認します。 $R_{(CS)}$ を式 2 で確認します。

$$R_{(CS)} = \frac{V_{CS}}{I_{CS}} \leq \frac{V_{CS(lin)}}{I_{CS}} \quad (2)$$

- 障害モードでは、 I_{CS} が CS ピンのソース容量 ($I_{CS(H)}$) 内にあることを確認します。 $R_{(CS)}$ を式 3 で確認します。

$$R_{(CS)} = \frac{V_{CS}}{I_{CS}} \geq \frac{V_{CS(H,min)}}{I_{CS(H,min)}} \quad (3)$$

7.3.3 調整可能な電流制限

高精度の電流制限により、設計の信頼性が高くなります。GNDへの短絡や電源投入時の状態において、負荷および電源が過負荷になるのを防ぎます。電流制限機能は、PCBのパターンやコネクタのサイズ、さらには前段の電源ステージの容量を小さくできるため、システムコストの削減にもつながります。

電流制限スレッショルドに達すると、直ちに閉ループが起動します。出力電流は設定値にクランプされ、障害が通知されます。このデバイスは、パワーFETの消費電力が高いために発熱します。サーマルシャットダウンが発生すると、電流制限を $I_{CL(TSD)}$ に設定して、パワーFETの消費電力を低減します。詳細については、図7-4を参照してください。

このデバイスには2つの電流制限スレッショルドがあります。

- 内部電流制限 – 内部電流制限は、 $I_{CL(int)}$ に固定されています。大きな過渡電流が発生する用途では、CLピンをデバイスのGNDに直接接続します。
- 外部調整可能な電流制限 – 外部抵抗を使用して、電流制限をスレッショルドに設定します。式4を使用して、 $R_{(CL)}$ を計算します。 $V_{CL(th)}$ は、内部バンドギャップ電圧です。 $K_{(CL)}$ は、出力電流と電流制限設定値の比です。これは温度や電源電圧にかかわらず一定です。外部調整可能な電流制限により、用途に応じて電流制限値を柔軟に設定することができます。

$$I_{CL} = \frac{V_{CL(th)}}{R_{(CL)}} = \frac{I_{OUT}}{K_{(CL)}} \quad (4)$$

$$R_{(CL)} = \frac{V_{CL(th)} \times K_{(CL)}}{I_{OUT}}$$




図7-4. 電流制限ブロック図

デバイスの GND と基板の GND の間にレベルシフトが生じるような GND ネットワークを使用する場合は、CL ピンを必ずデバイスの GND に接続する必要があります。

INx ピンがイネーブル状態のときに突然 GND への短絡が発生した場合に、GND への短絡を強力に保護するために、このデバイスは「ファストトリップ保護」を実装しています。これにより、電流制限の閉ループが設定される前に、該当するチャネルを素早くオフにします。高速トリップ応答時間は、通常、1μs よりも短くなります。この高速応答により、デバイスはより優れた突入電流抑制性能を実現できます。

7.3.4 誘導性負荷のスイッチオフクランプ

誘導性負荷をオフに切り替えると、誘導性リアクタンスによって負の出力電圧を引き寄せる傾向があります。過度の負電圧があると、パワー FET が機能しなくなる可能性があります。パワー FET を保護するために、ドレインとソースの間の内部クランプとして $V_{DS(\text{clamp})}$ が実装されています。

$$V_{DS(\text{clamp})} = V_{VS} - V_{OUT} \quad (5)$$

消磁時間 (t_{DECAY}) の間、インダクタンス-エネルギーを消費するためにパワー FET がオンになります。総エネルギーは、ハイサイドスイッチで消費されます。総エネルギーには、電源のエネルギー ($E_{(VS)}$) と負荷のエネルギー ($E_{(\text{LOAD})}$) が含まれます。抵抗がインダクタンスと直列になっている場合は、負荷のエネルギーの一部が抵抗で消費されます。

$$E_{(\text{HSS})} = E_{(VS)} + E_{(\text{load})} = E_{(VS)} + E_{(L)} - E_{(R)} \quad (6)$$

誘導性負荷がオフになると、 $E_{(\text{HSS})}$ によりデバイスに高い熱ストレスが加わります。消費電力の上限は、そのデバイスに固有の容量、周囲温度、および基板の消費電力条件によって異なります。




図 7-5. ドレイン-ソース間クランプ構造




図 7-6. 誘導性負荷のスイッチングオフ図

ハイサイドスイッチの観点から、 $E_{(HSS)}$ は、消磁時間中の積分値に等しくなります。

$$\begin{aligned}
 E_{(HSS)} &= \int_0^{t_{(decay)}} V_{DS(\text{clamp})} \times I_{OUT}(t) dt \\
 t_{(decay)} &= \frac{L}{R} \times \ln \left(\frac{R \times I_{OUT(\text{max})} + |V_{OUT}|}{|V_{OUT}|} \right) \\
 E_{(HSS)} &= L \times \frac{V_{VS} + |V_{OUT}|}{R^2} \times \left[R \times I_{OUT(\text{max})} - |V_{OUT}| \ln \left(\frac{R \times I_{OUT(\text{max})} + |V_{OUT}|}{|V_{OUT}|} \right) \right]
 \end{aligned} \tag{7}$$

R がほぼ 0 に等しいとき、 $E_{(HSD)}$ は、単純に次のように求めることができます：

$$E_{(HSD)} = \frac{1}{2} \times L \times I_{OUT(\text{max})}^2 \frac{V_{VS} + |V_{OUT}|}{|V_{OUT}|} \tag{8}$$

図 7-7 は誘導性負荷を駆動するデバイスの波形ですが、図 7-8 は、時間スケールが拡大した波形です。チャネル 1 は IN 信号、チャネル 2 は電源電圧 V_{VS} 、チャネル 3 は出力電圧 V_{OUT} 、チャネル 4 は出力電流 I_{OUT} 、チャネル M は測定された消費電力 $E_{(HSS)}$ です。

この波形では、 V_{VS} から $(V_{VS} - V_{DS(\text{clamp})})$ への V_{OUT} の持続時間は、120 μs 付近です。また、このデバイスは、クランプがアクティブになるとき、スイッチングオフスルーレートを最適化します。この最適化は、過渡電力と EMI の影響を最小限に抑えることで、システム設計を支援します。図 7-7 と図 7-8 に示すように、制御済みのスルーレートは約 0.5V/ μs です。




図 7-7. 誘導性負荷のスイッチングオフ波形




図 7-8. 誘導性負荷のスイッチングオフ拡張波形

PWM 制御された誘導性負荷の場合、反復電力ストレスからデバイスを保護するため、図 7-9 に示す外部フリーホイール回路を追加することを推奨していますので、注意してください。TVS は、高速減衰を実現するために使用されます。詳細については、図 7-9 を参照してください。




図 7-9. 外部回路による保護

7.3.5 フォルト検出および通知

7.3.5.1 診断イネーブル機能

DIAG_EN ピンは診断機能をイネーブルまたはディスエーブルします。複数のデバイスを使用しても、マイコン内の ADC リソースが制限されている場合、マイコンは GPIO を使用して DIAG_EN を High に設定して一方のデバイスの診断をイネーブルにし、DIAG_EN を Low に設定することで他のデバイスの診断をディスエーブルできます。また、DIAG_EN と INx を Low に設定することで、デバイスは消費電力を最小限に抑えることができます。

7.3.5.2 電流センス回路図

バージョン B では、SEL、SEH の 2 本のピンを使用して、共有の電流センス機能を 4 つのチャネル間で多重化します。詳細については、表 7-1 を参照してください。

表 7-1. 診断設定表

DIAG_EN	INx	SEH	SEL	CS アクティブ チャネル	CS, FAULT, STx	保護および診断
L	H	—	—	—	高インピーダンス	診断機能は無効、完全な保護状態
	L					診断無効、保護なし
H	—	0	0	チャネル 1	表 7-2 を参照	表 7-2 を参照
		0	1	チャネル 2		
		1	0	チャネル 3		
		1	1	チャネル 4		

7.3.5.3 フォルト表

表 7-2 は、DIAG_EN ピンがイネーブル時に適用されます。

表 7-2. フォルト表

条件	INx	OUTx	THER	条件	STx (VER. A)	CS (VER. B)	FAULT (VER. B)	FAULT 回復
正常	L	L	—	—	H	0	H	—
	H	H	—	—	H	線形領域で	H	—
過負荷、グランドへの短絡	H	L	—	電流制限がトリガされました	L	V _{CS(H)}	L	車載
開放負荷 ⁽¹⁾ 、バッテリへの短絡、逆極性	L	H	—	V _{VS} – V _{OUTx} < V _(ol, off)	L	V _{CS(H)}	L	車載
サーマル シャットダウン	H	—	L	T _{SD} がトリガされました	L	V _{CS(H)}	L	出力の自動再試行。T _J < T _(SD,rst) または INx が切り替わると、フォルトは回復します。
								出力ラッчикオフ。INx がトグルすると、フォルトは回復します。
サーマル スイング	H	—	—	T _{SW} がトリガされました	L	V _{CS(H)}	L	車載

(1) 開放負荷検出には、外部プルアップが必要です。

7.3.5.4 STx および FAULT 通知

バージョン A では、4 本の独立した STx ピンがフォルト状態を通知し、それぞれのチャネルの各ピンがフォルト状態を通知します。故障状態が発生した場合、STx ピンは GND にプルダウンされます。マイコンの電源レベルに合わせて、3.3 または 5V 外部プルアップが必要です。各チャネルのデジタル ステータスは、個別に、またはすべての STx ピンを互いに接続することでグローバルに報告できます。

バージョン B では、グローバル FAULT ピンがすべてのチャネルの間のグローバル フォルト状況を監視するために使われます。いずれかのチャネルで故障状態が発生した場合、FAULT ピンは GND にプルダウンされます。マイコンの電源レベルに合わせて、3.3V または 5V 外部プルアップが必要です。

FAULT 通知の後、マイコンは多重化した電流センシングによりフォルト状態のチャネルを確認および識別できます。CS ピンは内部プルアップ電圧 V_{CS(H)} による異常検出出力としても機能します。

7.3.6 全診断機能

7.3.6.1 GND 短絡および過負荷保護

チャネルがオンのとき、GND 短絡または過負荷状態により過電流が発生します。過電流によって内部または外部の電流制限しきい値のいずれかがトリガされた場合、フォルト状態が通知されます。マイコンは、スイッチをオフにすることで、過電流に対処できます。動作が行われないと、デバイスは発熱します。サーマル シャットダウンが発生した場合、電力 FET

への電力負荷を最小限に抑えるために、電流制限は $I_{CL(TSD)}$ に設定されます。フォルト状態が解消されると、このデバイスは自動的に回復します。

7.3.6.2 オープン負荷の検出

7.3.6.2.1 チャネルオン

チャネルがオンのとき、小さな電流範囲で高精度の電流センスを活用でき、開放負荷イベントが発生した場合、そのチャネルは超低 V_{CS} として検出され、マイコンによって処理できます。この検出は \overline{STx} ピンや \overline{FAULT} ピンでは報告されません。マイコンは、チャネル オン時の開放負荷障害を能動的に検出するために、 SEL ピンと SEH ピンをマルチプレックスする必要があります。

7.3.6.2.2 チャネルオフ

チャネルがオフのときに負荷が接続されている場合、出力は GND にプルダウンされます。しかし、開放負荷が発生した場合、出力電圧は電源電圧に近くなり ($V_{VS} - V_{OUTx} < V_{(ol,off)}$)、フォルトが報告されます。

出力には常に漏れ電流 $I_{(ol,off)}$ が流れています。これは、内部のロジック制御経路や外部の湿気や腐食などが原因で発生します。そのため、TI は開放負荷検出時の漏れ電流を打ち消すために、外部プルアップ抵抗の使用を推奨しています。推奨プルアップ抵抗は $20\text{k}\Omega$ です。




図 7-10. オフ状態での開放負荷検出

7.3.6.3 バッテリへの短絡の検出

バッテリへの短絡に対する検出メカニズムおよび動作は、オン状態とオフ状態の両方で、開放負荷検出と同じです。詳細については、[表 7-2](#) を参照してください。

オン状態では、逆電流がボディダイオードではなく FET 経由で流れるため、消費電力が小さくなります。そのため、オフ状態のときにワーストケースが発生します。

- $V_{OUTx} - V_{VS} < V_{(F)}$ (ボディダイオードの順方向電圧) の場合、逆電流は発生しません。
- $V_{OUTx} - V_{VS} > V_{(F)}$ (ボディダイオードの順方向電圧) の場合、逆電流が発生します。電流は $I_{R(1)}$ 未満に制限する必要があります。 INx ピンを **High** に設定することで、チャネルの電力ストレスを最小限に抑えることができます。また、外部の逆電流保護については、「[逆電流保護](#)」を参照してください。

7.3.6.4 逆極性検出

逆極性検出は、オン状態およびオフ状態の両方において、開回路検出と同じ検出メカニズムおよび動作を持ちます。詳細については、[表 7-2](#) を参照してください。

オン状態では、逆電流がボディダイオードではなく **FET** 経由で流れるため、消費電力が小さくなります。そのため、オフ状態のときにワースト ケースが発生します。逆電流は $I_{R(2)}$ 未満に制限する必要があります。関連する **INx** ピンを **High** に設定することで、電力損失を最小限に抑えることができます。外部の逆方向ブロッキング回路については、「逆電流保護」を参照してください。

7.3.6.5 サーマルフォルト検出

過酷な電力ストレスの発生時にデバイスを保護するため、このデバイスには、絶対温度保護（サーマル シャットダウン）と動的温度保護（サーマル スイング）という 2 種類のサーマルフォルト検出機能が実装されています。それぞれの温度センサが各パワー **FET** の近くに内蔵されているため、各チャネルによりサーマルフォルトが通知されます。この配置により、一部のチャネルがサーマルフォルト状態のときに、本デバイスはクロスチャネル効果を最小限に抑えることができます。

7.3.6.5.1 サーマル シャットダウン

サーマル シャットダウンは、絶対温度 $T_J > T_{(SD)}$ のときに、アクティブになります。サーマル シャットダウンが発生すると、該当する出力がオフになります。サーマル シャットダウンが発生した後の動作を構成するために、**THER** ピンを使用します。

- **THER** ピンが **Low** のとき、サーマル シャットダウンは自動再試行モードで動作します。出力は、接合部温度 T_J が $T_{(SD)} - T_{(hys)}$ 未満になると自動的に回復しますが、繰り返し熱シャットダウンが起こらないよう、電流は $I_{CL(TSD)}$ に制限されます。サーマル シャットダウン フォルト信号は、 $T_J < T_{(SD,rst)}$ のとき、または関連する **INx** ピンをトグルした後にクリアされます。
- **THER** ピンが **High** のとき、サーマル シャットダウンはラッチ モードで動作します。サーマル シャットダウンが発生すると、出力はラッチオフされます。**THER** ピンが **High** から **Low** に変わると、サーマル シャットダウンは自動リトライ モードに切り替わります。サーマル シャットダウンのフォルト信号は、該当する **INx** ピンをトグルするとクリアされます。

サーマル スイングは、パワー **FET** の温度が急激に上昇している時、すなわち $\Delta T = T_{(FET)} - T_{(Logic)} > T_{(sw)}$ の場合に作動し、出力がオフになります。 $\Delta T = T_{(FET)} - T_{(Logic)} < T_{(sw)} - T_{(hys)}$ の場合、出力は自動的に回復し、フォルト信号はクリアされます。サーマル スイング機能は、急激な温度変化が繰り返される状況下でも、デバイスの信頼性を向上させます。[図 7-11](#) に示すように、サーマル シャットダウンが発生する前に、複数回のサーマル スイングがトリガーされます。




図 7-11. サーマル動作図

7.3.7 全保護機能

7.3.7.1 UVLO 保護

デバイスは電源電圧 V_{VS} を監視することで、 V_{VS} が低すぎるときに予期しない動作が発生することを防ぎます。 V_{VS} が $V_{VS(uvf)}$ を下回ると、デバイスはシャットダウンします。 V_{VS} が $V_{VS(uvr)}$ まで上昇すると、デバイスはオンになります。

7.3.7.2 GND 喪失保護

GND が失われた場合、INx ピンが High か Low かに関係なく、出力はシャットダウンされます。このデバイスは、「デバイス GND の喪失」と「モジュール GND の喪失」という 2 種類の喪失状態に対して保護機能を提供します。GND ネットワーク内の逆電流保護ダイオードの順方向電圧が推奨値の 0.6V を超えると、デバイスが誤って GND 喪失を検出する可能性があります。

7.3.7.3 電源喪失の保護

電源が喪失すると、INx ピンが High か Low かに関係なく、出力はシャットダウンされます。抵抗性負荷または容量性負荷の場合は、電源喪失によるリスクはありません。しかし、帶電した誘導性負荷の場合、インダクタンス電流を維持するために、すべての I/O ピンから電流が供給されます。このような状況でシステムを保護するために、TI は 2 種類の外部保護方法である、GND ネットワークまたは外部フリーホイールダイオードを推奨しています。




図 7-12. 電源喪失保護、方法 1




図 7-13. 電源喪失保護、方法 2


7.3.7.4 逆電流保護

逆電流は、バッテリへの短絡と逆極性という 2 つの状況で発生します。

- バッテリへの短絡が発生した場合、ボディダイオードを流れる逆電流のみが発生します。 $I_{R(1)}$ は、逆電流の制限を指定します。
- 逆極性状態では、ボディダイオードとデバイスの GND ピンを流れる逆電流が発生します。 $I_{R(2)}$ は、逆電流の制限を指定します。GND ピンの最大電流は、**絶対最大定格** に規定されています。

デバイスを保護するために、TI では 2 種類の外部回路を推奨しています。

- プロッキングダイオードを追加します。逆接続時には、IC と負荷の両方が保護されます。



Copyright © 2016, Texas Instruments Incorporated

図 7-14. 逆電流の外部保護、方法 1

- GND ネットワークを追加します。このデバイスの GND を流れる逆電流をブロックします。FET を流れる逆電流は負荷自体によって制限されます。TI は、GND ネットワークとしてダイオードと並列に抵抗を接続することを推奨しています。推奨される構成は、 $1\text{k}\Omega$ の抵抗と 100mA 超のダイオードを並列に接続することです。複数のハイサイドスイッチを使用する場合は、デバイス間で抵抗とダイオードを共有できます。GND ネットワークにある逆電流保護用ダイオードの順方向電圧は、いかなる状況でも 0.6V 未満である必要があります。加えて、I/O ピンには最小 $4.7\text{k}\Omega$ の抵抗を設けることが推奨されます。




図 7-15. 逆電流の外部保護、方法 2

7.3.7.5 MCU I/O 保護

ISO7637-2 試験や誘導性負荷を伴うバッテリ喪失などの過酷な条件下では、GND ピンに負のパルスが発生することがあります。このパルスは、接続されているマイコンに損傷を与える可能性があります。TI はマイコンを保護するために直列抵抗の使用を推奨しています。たとえば 3.3V のマイコンを使用する場合は $4.7\text{k}\Omega$ 、 5V の場合は $10\text{k}\Omega$ を推奨しています。




図 7-16. MCU I/O 外部保護

7.4 デバイスの機能モード

7.4.1 作業モード

このデバイスには、通常モード、スタンバイモード、診断機能付きスタンバイモードの3つの動作モードがあります。

スタンバイモードに移行するには、INを $t > t_{(off,deg)}$ より長い時間Lowに保つ必要があります。 $t_{(off,deg)}$ は誤動作を防ぐためのスタンバイモードデグリッチ時間です。図7-17に、作業モードの図を示します。




図 7-17. 作業モード

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TPS4H160-Q1 デバイスは、省電力電球、LED、リレー、ソレノイド、ヒーター、サブモジュールなど、幅広い種類の抵抗性、誘導性、容量性負荷を駆動できます。包括的な診断機能と高精度の電流検出機能によって、インテリジェントな負荷制御が可能です。電流制限を外部で調整可能なため、突入電流や過負荷電流をクランプすることで、システム全体の信頼性を向上させます。

8.2 代表的なアプリケーション

次の図は、バージョン B デバイスに基づいた外部回路接続の一例を示しています。




図 8-1. 代表的なアプリケーションの図

8.2.1 設計要件

- V_{VS} 範囲: 9 V ~ 16 V
- 負荷範囲は各チャネルで 0.1 A ~ 1 A です
- 障害監視向けの電流センス
- 想定される電流制限値は 2.5 A です
- サーマル シャットダウンが発生した場合の自動復帰モード
- 5V MCU による包括的な診断機能

- 電源ライン内でブロッキングダイオードを用いた逆電圧保護機能

8.2.2 詳細な設計手順

0~4V の電流検出範囲で 1A の公称電流を維持するために、式 9 を使用して、 $R_{(CS)}$ 抵抗を計算します。より高い電流検出精度を達成するには、許容誤差 1% 以内の抵抗を推奨します。

$$R_{(CS)} = \frac{V_{CS}}{I_{CS}} = \frac{V_{CS} \times K_{(CS)}}{I_{OUT}} = \frac{4 \times 300}{1} = 1200 \Omega \quad (9)$$

2.5A で可変の電流制限値を設定するには、式 10 を使用して $R_{(CL)}$ を計算します。

$$R_{(CL)} = \frac{V_{CL(th)} \times K_{(CL)}}{I_{OUT}} = \frac{0.8 \times 2500}{2.5} = 800 \Omega \quad (10)$$

TI では、5V MCU の場合は $R_{(ser)} = 10k\Omega$ 、プルアップ抵抗として $R_{(pu)} = 10k\Omega$ を推奨します。

8.2.3 アプリケーション曲線

図 8-2 に、大きな容量性負荷を駆動するときのソフトスタートのテスト例を示します。図 8-3 に、出力電流の拡張波形を示します。






図 8-2. 調整可能な電流制限による容量性負荷の駆動

図 8-3. 容量性負荷の駆動、拡張波形

図 8-4 に、PWM モード駆動のテスト例を示します。図 8-5 に、立ち上がりエッジの拡張波形を示します。図 8-6 に、立ち下がりエッジの拡張波形を示します。



8.3 電源に関する推奨事項

このデバイスは車載用および産業用のアプリケーションに適しています。通常の電源接続は、12V の車載システムまたは 24V の産業用システムです。電源電圧の詳細は、[推奨動作条件](#)で規定されている範囲内である必要があります。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

サーマルシャットダウンを防止するには、 T_J を 150°C 未満にする必要があります。HTSSOP パッケージは熱インピーダンスに優れています。ただし、PCB レイアウトは非常に重要です。適切な PCB 設計は、熱伝導を最適化することができ、これはデバイスの長期的な信頼性にとって絶対的に不可欠です。

- PCB 上の銅領域の面積を大きくすれば、基板の熱伝導率も大きくなります。パッケージから周囲への主要な熱伝導経路は、PCB 上の銅領域です。設計で、PCB パッケージの反対側にヒートシンクが設けられていない場合は、銅領域を最大限大きくすることが極めて重要です。
 - 基板の熱伝導率を最適化するため、パッケージのグランド パッドの直下に、できるだけ多くのサーマル ピアを追加します。
 - すべてのサーマル ピアは、はんだボイドの発生を防ぐため、基板の両側で、めつきして閉じるか、栓で塞いで覆っておく必要があります。信頼性と性能を確保するには、はんだの被覆率は 85%以上でなければなりません。

8.4.2 レイアウト例

8.4.2.1 GND ネットワークなし

GND ネットワークを使用しない場合は、熱特性を高めるため、サーマル パッドを基板の銅領域に直接接続します。




図 8-7. GND ネットワークを使わないレイアウト例

8.4.2.2 GND ネットワークあり

GND ネットワークを使用する場合、サーマル パッドは 1 本のパターンとして基板の GND 銅箔に接続します。




図 8-8. GND ネットワークを使ったレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (December 2019) to Revision E (June 2025)	Page
ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
「GND 壊失保護」セクションの逆電流保護ダイオードの説明を追加.....	25
「電源喪失の保護」セクションにある「電源喪失保護、方法 1」および「電源喪失保護、方法 2」の図において、標準ダイオードをショットキー ダイオードに変更しました.....	25
GND ネットワークを使用したレイアウト例の図において、標準ダイオードをショットキー ダイオードに変更しました（「GND ネットワーク使用」セクション内）.....	33

Changes from Revision C (March 2018) to Revision D (December 2019)	Page
「特長」セクションに機能安全対応のリンクを追加.....	1

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあります。ドキュメントの改訂を伴わない場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS4H160AQPWPRQ1	Active	Production	HTSSOP (PWP) 28	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	4H160AQ
TPS4H160AQPWPRQ1.A	Active	Production	HTSSOP (PWP) 28	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	4H160AQ
TPS4H160BQPWPRQ1	Active	Production	HTSSOP (PWP) 28	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	4H160BQ
TPS4H160BQPWPRQ1.A	Active	Production	HTSSOP (PWP) 28	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	4H160BQ

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION
REEL DIMENSIONS

TAPE DIMENSIONS


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS4H160AQPWPRQ1	HTSSOP	PWP	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
TPS4H160BQPWPRQ1	HTSSOP	PWP	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS4H160AQPWPRQ1	HTSSOP	PWP	28	2000	350.0	350.0	43.0
TPS4H160BQPWPRQ1	HTSSOP	PWP	28	2000	350.0	350.0	43.0

GENERIC PACKAGE VIEW


PWP 28

4.4 x 9.7, 0.65 mm pitch

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224765/B


PACKAGE OUTLINE

PWP0028V



PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4230409/A 01/2024

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT


PWP0028V

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 8X



4230409/A 01/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

PWP0028V

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 8X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.29 X 6.28
0.125	2.94 X 5.62 (SHOWN)
0.15	2.68 X 5.13
0.175	2.48 X 4.75

4230409/A 01/2024

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月