

TPS25858-Q1 および TPS25859-Q1、低 EMI、プログラマブル電流制限および熱管理機能搭載、デュアル 3A USB Type-C® 充電ポート・コンバータ

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - 温度グレード 1:-40°C～+125°C の T_A 範囲
 - HBM ESD 分類レベル H2
 - CDM ESD 分類レベル C5
- 超低 EMI 要件用に最適化:
 - CISPR25 Class 5 規格に適合
 - HotRod™ パッケージによりスイッチ・ノード・リンクを最小化
 - スペクトラム拡散によりピーク・エミッションを削減
- 同期降圧レギュレータ
 - 400kHz での高い効率: 94.5% ($V_{IN} = 13.5V$ 、 $I_{PA_BUS} = 3A$ 、 $I_{PB_BUS} = 3A$ の場合)
 - 18mΩ/10mΩ の低 $R_{DS(ON)}$ 降圧レギュレータ MOSFET
 - 動作電圧範囲: 5.5V～26V (36V の入力まで耐える)
 - 可変周波数: 200kHz～800kHz
 - 拡散スペクトラム・ディザリング付きの FPWM
 - 選択可能な出力電圧: 5.1V、5.17V、5.3V、5.4V
- 内部電力パス:
 - 7mΩ/7mΩ の低 $R_{DS(ON)}$ 内部 USB パワー MOSFET
 - USB ポートのプログラム可能な高精度電流制限: ±10% (3.4A の場合)
 - OUT: 5.1V、200mA 補助負荷用電源
 - ライン電圧降下補償: 90mV (2.4A 負荷の場合)

- USB-IF 規格に準拠

- Type-C rev 1.3

- CC 上で 3A の能力をアドバタイズ
- V_{BUS} の印加および放電
- V_{CONN} ソース: 200mA
- 自動 DCP モード (TPS25858-Q1):
 - BC1.2 および YD/T 1591 2009 のそれぞれに短絡モード
 - 1.2V モード
 - 2.7V Divider 3 モード
- プログラム可能な T_A に対する負荷シェーディング
- デバイス T_J 範囲: -40°C～+150°C
- FAULT フラグ・レポート (TPS25859-Q1): USB 過電流、サーマル・シャットダウン
- USB ポートのオン / オフ制御 (TPS25859-Q1)

2 アプリケーション

- 車載用 USB 充電ポート
- 車載用 USB メディア・ハブ


3 概要

TPS2585x-Q1 は、最大 6.6A を供給可能な同期 DC/DC コンバータ、USB バッテリ充電 1.2 および Type-C ポートを実現する検出機能と制御機能を内蔵した統合型の充電ポート・ソリューションです。


デバイス情報⁽¹⁾

部品番号	パッケージ	本体サイズ (公称)
TPS25858-Q1	VQFN-HR (25)	3.50mm × 4.50mm
TPS25859-Q1	VQFN-HR (25)	3.50mm × 4.50mm

(1) 利用可能なすべてのオプションに対応する部品番号の詳細については、データシート末尾の注文情報を参照してください。



概略回路図 : TPS25858-Q1



効率と出力電流との関係



英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、必ず最新版の英語版をご参照ください。

目次

1 特長	1	10.2 機能ブロック図	22
2 アプリケーション	1	10.3 機能説明	23
3 概要	1	10.4 デバイスの機能モード	39
4 改訂履歴	2	11 アプリケーションと実装	40
5 概要 (続き)	3	11.1 アプリケーション情報	40
6 デバイス比較表	4	11.2 代表的なアプリケーション	40
7 ピン構成および機能	5	12 電源に関する推奨事項	50
8 仕様	8	13 レイアウト	50
8.1 絶対最大定格	8	13.1 レイアウトのガイドライン	50
8.2 ESD 定格	8	13.2 レイアウト例	51
8.3 推奨動作条件	8	13.3 グランド・プレーンおよび熱に関する考慮事項	51
8.4 熱に関する情報	10	14 デバイスおよびドキュメントのサポート	53
8.5 電気的特性	10	14.1 Receiving Notification of Documentation Updates	53
8.6 タイミング要件	13	14.2 サポート・リソース	53
8.7 スイッチング特性	14	14.3 商標	53
8.8 代表的特性	15	14.4 Electrostatic Discharge Caution	53
9 パラメータ測定情報	20	14.5 Glossary	53
10 詳細説明	21	15 メカニカル、パッケージ、および注文情報	54
10.1 概要	21		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (March 2021) to Revision B (September 2021)

	Page
• TPS25859-Q1 の情報を追加	1

Changes from Revision * (November 2020) to Revision A (March 2021)

	Page
• ドキュメントのタイトルを更新	1
• 「特長」セクションに EMI 要件の箇条書き項目を追加	1
• 図 11-4 を「アプリケーション曲線」セクションに追加	45

5 概要 (続き)

TPS2585x-Q1 は、デュアル USB ポートのアプリケーション向けに高度に統合された USB Type-C® 充電コントローラのファミリです。

TPS2585x-Q1 は、パワー MOSFET および 2 つの USB 電流制限スイッチを内蔵し、充電ポートの自動検出機能を備えたモノリシック同期整流降圧スイッチ・モード・コンバータです。TPS2585x-Q1 は、広い入力電源電圧範囲にわたって 6.6A の連続出力電流と優れた負荷 / ライン・レギュレーションを実現するコンパクトなソリューションを提供します。この同期整流降圧レギュレータはピーク電流モード制御で動作し、設計を簡素化するため内部的に補償されています。FREQ ピンに接続された抵抗により、スイッチング周波数を 200kHz~800kHz の範囲に設定できます。

TPS2585x-Q1 は、3A および 1.5A 電流アダバタイズメント用の構成チャネル (CC) ロジックを含む標準の USB Type-C ポート・コントローラ機能を搭載しています。TPS25858-Q1 はバッテリ充電規格 (Rev.1.2) に対応しているため、USB データ・ライン信号を使用して USB ポートの電流供給能力を決定する、Type-C 以外のレガシー USB デバイスに必要な電気的シグネチャを提供できます。TPS25859-Q1 は各ポートを個別にイネーブルにし、各ポートのフォルト状態を通知できます。TPS2585x-Q1 は、USB3.1 の電力要件を満たす VCONN 電力も提供します。高度なシステム統合と小さなフットプリントにより、本製品はデュアル・ポート・アプリケーションに特に適しています。

TPS2585x-Q1 はインテリジェントな熱管理をサポートしています。USB 出力電圧と Type-C 電流アダバタイズメントは、TS ピンによる温度センシングに従ってレギュレートできます。TPS2585x-Q1 で周囲温度または PCB 温度を監視するには、NTC サーミスタを TS ピンに接続する必要があります。監視対象に応じて、USB 充電モジュール内または PCB 上に NTC サーミスタを配置します。NTC サーミスタと下側の直列抵抗を変更すると、負荷シェディングの温度スレッショルドを変更できます。

TPS2585x-Q1 は 4 種類の USB 出力電圧設定 (5.1V、5.17V、5.3V、5.4V) を選択できます。TPS2585x-Q1 は、ケーブル・ドリープ補償とユーザーがプログラム可能な電流制限調整のための高精度電流センス・アンプを内蔵しています。ケーブル補償は、出力電圧が 5.17V に設定されている場合にのみ可能です。2.4A の出力電流でのケーブル補償電圧は 90mV です。ケーブル補償は、携帯型デバイスにおいて、大きな負荷があるときも最適な電流および電圧で充電を行うために役立ちます。これは、負荷電流に比例して降圧レギュレータの出力電圧を変更することにより、車載ケーブルの配線抵抗による電圧降下を打ち消すものです。接続されている携帯型デバイスで測定される BUS 電圧は、負荷電流にかかわらずほぼ一定に保たれるため、携帯型デバイスのバッテリ充電器は最適に動作できます。

TPS2585x-Q1 は USB 充電およびシステム動作のための各種安全機能を備えています。たとえば、外付け NTC サーミスタ監視、サイクル単位の電流制限、ヒップ短絡保護、低電圧誤動作防止、BUS 過電流、OUT 過電流、ダイの過熱保護などです。

本デバイス・ファミリは 25 ピン、3.5mm × 4.5mm の QFN パッケージで供給されます。

6 デバイス比較表

デバイス番号	TPS25858-Q1	TPS25859-Q1
Type-C ポート番号	デュアル	デュアル
Type-C プロトコルをサポート	あり	あり
NTC サーミスタ入力 (TS)	あり	あり
USB 負荷スイッチのオン / オフ制御	なし	あり
フォルト・イベント通知	なし	あり
過熱警告通知	なし	なし
外部クロック同期	あり、範囲 200kHz～800kHz	あり、範囲 200kHz～800kHz
BC1.2 DCP	あり	なし
Apple または Samsung の充電方式	あり	なし
ケーブル補償	あり ⁽¹⁾	あり ⁽¹⁾
選択可能な出力電圧	あり	あり
可変出力短絡電流制限	あり	あり
FPWM / PFM	FPWM	FPWM
DC / DC 常時オン (EN が High になる)	なし	あり
スペクトラム拡散	あり	あり
パッケージ	QFN-25 3.5mm × 4.5mm	QFN-25 3.5mm × 4.5mm

(1) VSET が GND へ短絡することにより、出力電圧は 5.17V に設定されます。USB ポート A または USB ポート B の出力電流が 2.4A のとき、補償電圧は 90mV です。

7 ピン構成および機能




図 7-1. TPS25858-Q1 RPQ パッケージ 25 ピン (QFN) 上面図




図 7-2. TPS25859-Q1 RPQ パッケージ 25 ピン (QFN) 上面図

表 7-1. TPS25858-Q1 RPQ パッケージのピン機能

ピン		タイプ ⁽¹⁾	説明
名前	番号		
VSET	1	A	出力電圧設定。GND への短絡により、5.17V の出力電圧を設定します。オープンまたは V _{SENSE} にプルアップすることで、5.1V の出力電圧を設定します。40.2kΩ の抵抗を介して GND に接続することで、5.3V の出力電圧を設定します。80.6kΩ の抵抗を介して GND に接続することで、5.4V の出力電圧を設定します。
TS	2	A	温度検出ピン。TS 入力を NTC サーミスタに接続します。
BIAS	3	P	内部バイアス電源の入力。SENSE ピンに直接接続する必要があります。内部回路に電力を供給します。
PA_DP	4	A	D+ データ・ライン。USB ポート A コネクタに接続します。
PA_DM	5	A	D- データ・ライン。USB ポート A コネクタに接続します。
AGND	6	P	アナログ・グランド・ピン。AGND を PGND に接続します。
PA_CC1	7	A	Type-C ポート A の CC1 ピンに接続します。アナログ入出力。
PA_CC2	8	A	Type-C ポート A の CC2 ピンに接続します。アナログ入出力。

表 7-1. TPS25858-Q1 RPQ パッケージのピン機能 (continued)

ピン		タイプ ⁽¹⁾	説明
名前	番号		
ILIM	9	A	電流制限プログラム。電流制限スレッショルドを設定するための抵抗を接続します。GND への短絡により、デフォルトの 3.55A の電流制限を設定します。
PA_BUS	10	P	ポート A の BUS 出力。
SENSE	11	P	出力電圧検出。このピンへの外部負荷は厳禁です。外部インダクタのもう一方の側に接続します。
PB_BUS	12	P	ポート B の BUS 出力。
OUT	13	P	出力ピン。最大 200mA の能力で外部負荷に電力を供給する、5.1V の電圧を実現。電圧は VSET の設定によって異なります。
PB_CC2	14	A	Type-C ポート B CC2 ピンに接続します。アナログ入出力。
PB_CC1	15	A	Type-C ポート B CC1 ピンに接続します。アナログ入出力。
PGND	16, 24, 25	P	電源グランド・ピン。LS FET のソースに内部で接続します。システム・グランド、AGND、および C _{IN} と C _{OUT} コンデンサのグランド側に接続します。C _{IN} へのバスは、できる限り短くしてください。
PB_DM	17	A	D- データ・ライン。USB ポート B コネクタに接続します。
PB_DP	18	A	D+ データ・ライン。USB ポート B コネクタに接続します。
FREQ/SYNC	19	A	スイッチング周波数のプログラムと外部クロック入力。FREQ と GND の間に抵抗を接続することで、スイッチング周波数が設定されます。
EN/UV	20	A	イネーブル・ピン。高精度イネーブルにより、レギュレータのスイッチング動作と Type-C を制御できます。オープンにはしないでください。High = オン、Low = オフ。SENSE と直接接続できます。高精度のイネーブル入力により、外付けの分割抵抗を使用して UVLO を調整可能 (IN ピンに接続する場合)。
BOOT	21	P	ブートストラップ・コンデンサ接続。内部では、BOOT はブートストラップ・ダイオードのカソード側に接続されています。0.1μF のブートストラップ・コンデンサを SW から BOOT に接続します。
IN	22	P	入力電力。外部 DC 電源に接続されています。バイパス・コンデンサの想定範囲は 1μF~10μF で、IN から PGND に接続します。最大 36V まで損傷せずに耐えられますが、VIN が 26V の OVP スレッショルドを上回ると動作は一時停止します。
SW	23	P	レギュレータのスイッチング出力。HS FET のソースと LS FET のドレインに内部で接続されます。出力インダクタに接続します。

(1) A = アナログ、P = 電源、G = グランド。

表 7-2. TPS25859-Q1 RPQ パッケージのピン機能

ピン		タイプ ⁽¹⁾	説明
名前	番号		
VSET	1	A	出力電圧設定。GND への短絡により、5.17V の出力電圧を設定します。オープンまたは V _{SENSE} にプルアップすることで、5.1V の出力電圧を設定します。40.2kΩ の抵抗を介して GND に接続することで、5.3V の出力電圧を設定します。80.6kΩ の抵抗を介して GND に接続することで、5.4V の出力電圧を設定します。
TS	2	A	温度検出ピン。TS 入力を NTC サーミスタに接続します。
BIAS	3	P	内部バイアス電源の入力。SENSE ピンに直接接続する必要があります。内部回路に電力を供給します。
PA_FAULT	4	A	USB ポート A のFAULT通知。/PA_FAULT は、PA_BUS の過電流、または過熱状態を通知します。/PA_FAULT は通常状態でオープン・ドレインです。FAULT状態発生中は、/PA_FAULT は Low になります。
PA_EN	5	A	USB ポート A のイネーブル・ピン。USB ポート A のチャネル負荷スイッチのオン / オフを制御します。このピンが Low になると、ポート A の USB 電力および CC1/2 の電流と電圧がオフになります。このピンが High になると、ポート A の USB 電源および CC1/2 の電流と電圧がオンになります。SENSE に直接接続すると、USB ポートは自動的にオンになります。
AGND	6	P	アナログ・グランド・ピン。AGND を PGND に接続します。
PA_CC1	7	A	Type-C ポート A の CC1 ピンに接続します。アナログ入出力。
PA_CC2	8	A	Type-C ポート A の CC2 ピンに接続します。アナログ入出力。

表 7-2. TPS25859-Q1 RPQ パッケージのピン機能 (continued)

ピン		タイプ ⁽¹⁾	説明
名前	番号		
ILIM	9	A	電流制限プログラム。電流制限スレッショルドを設定するための抵抗を接続します。GND への短絡により、デフォルトの 3.55A の電流制限を設定します。
PA_BUS	10	P	ポート A の BUS 出力。
SENSE	11	P	出力電圧検出、このピンへの外部負荷は厳禁です。外部インダクタのもう一方の側に接続します。
PB_BUS	12	P	ポート B の BUS 出力、
OUT	13	P	出力ピン。最大 200mA の能力で外部負荷に電力を供給する、5.1V の電圧を実現。電圧は VSET の設定によって異なります。
PB_CC2	14	A	Type-C ポート B CC2 ピンに接続します。アナログ入出力
PB_CC1	15	A	Type-C ポート B CC1 ピンに接続します。アナログ入出力
PGND	16、24、25	P	電源グランド・ピン。LS FET のソースに内部で接続します。システム・グランド、AGND、および C _{IN} と C _{OUT} のグランド側に接続します。C _{IN} へのパスは、できる限り短くする必要があります。
PB_EN	17	A	USB ポート B のイネーブル・ピン。USB ポート B チャネル負荷スイッチのオン / オフを制御します。このピンが Low になると、ポート B の USB 電源および CC1/2 の電流と電圧がオフになります。このピンが High になると、ポート B の USB 電源および CC1/2 の電流と電圧がオンになります。SENSE に直接接続すると、USB ポートは自動的にオンになります。
PB_FAULT	18	A	USB ポート B のFAULT通知。/PB_FAULT は、PB_BUS の過電流、または過熱状態を通知します。/PB_FAULT は通常状態でオープン・ドレインです。FAULT状態発生中は、/PB_FAULT は Low になります。
FREQ/SYNC	19	A	スイッチング周波数のプログラムと外部クロック入力。FREQ と GND の間に抵抗を接続することで、スイッチング周波数が設定されます。
EN/UV	20	A	イネーブル・ピン。高精度イネーブルにより、レギュレータのスイッチング動作と Type-C を制御できます。オープンにはしないでください。High = オン、Low = オフ。SENSE と直接接続できます。高精度のイネーブル入力により、外付けの分割抵抗を使用して UVLO を調整可能 (IN ピンに接続する場合)。
BOOT	21	P	ブートストラップ・コンデンサ接続。内部では、BOOT はブートストラップ・ダイオードのカソード側に接続されています。0.1μF のブートストラップ・コンデンサを SW から BOOT に接続します。
IN	22	P	入力電力。外部 DC 電源に接続されています。バイパス・コンデンサの想定範囲は 1μF~10μF です。IN から PGND に接続します。最大 36V まで損傷せずに耐えられますが、VIN が 26V の OVP スレッショルドを上回ると動作は一時停止します。
SW	23	P	レギュレータのスイッチング出力。HS FET のソースと LS FET のドレインに内部で接続されます。出力インダクタに接続します。

(1) A = アナログ、P = 電源、G = グランド。

8 仕様

8.1 絶対最大定格

動作時の推奨接合部温度の範囲 $-40^{\circ}\text{C} \sim +150^{\circ}\text{C}$ を超過、および $\text{AGND} = \text{PGND}$ (特に記載のない限り)⁽¹⁾

パラメータ		最小値	最大値	単位
入力電圧	IN~PGND	-0.3	40 ⁽²⁾	V
	IN~SW	-0.3	35	
	BIAS, SENSE~PGND	-0.3	6	
	EN~AGND	-0.3	11	
	FREQ/SYNC~AGND	-0.3	6	
	PA_EN, PB_EN~AGND	-0.3	6	
	VSET, ILIM~AGND	-0.3	6	
	AGND~PGND	-0.3	0.3	
出力電圧	SW~PGND	-0.3	35	V
	SW~PGND (過渡 10ns 未満)	-3.5	35	
	BOOT~SW	-0.3	6	
	PA_BUS, PB_BUS, OUT~PGND	-0.3	6	
電圧範囲	CC1, CC2~AGND	-0.3	6	V
	DP, DM~AGND	-0.3	6	
	TS~AGND	-0.3	6	
	PA_FAULT, PB_FAULT~AGND	-0.3	6	
ピン正のシンク電流、 I_{SNK}	CC1, CC2 (VCONN 印加中)		1	A
I/O 電流	DP~DM (BC1.2 DCP モード中)	-35	35	mA
T_J	接合部温度	-40	150	$^{\circ}\text{C}$
T_{stg}	保存温度	-65	150	$^{\circ}\text{C}$

(1) 「絶対最大定格」に記載された値を超えるストレスがかかった場合、デバイスに回復不能な損傷を与えるおそれがあります。これはストレスの定格についてのみ記載しており、「推奨動作条件」に示された値を超えるいかなる状態で、本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

(2) VIN 立ち上がりスルーレートは、0V~40V の過渡状態、室温、SENSE の最大容量が 500 μF のときに、20V/ms 未満となります。

8.2 ESD 定格

				値	単位
$V_{(\text{ESD})}$	静電気放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾		± 2000 ⁽²⁾	V
		デバイス帶電モデル (CDM)、AEC Q100-011 準拠	角のピン	± 750 ⁽³⁾	
			その他のピン	± 750 ⁽³⁾	

(1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施することを示しています。

(2) AEC-Q100 分類 H2 に準拠した合格レベル。

(3) AEC-Q100 分類 C5 に準拠した合格レベル。

8.3 推奨動作条件

動作時接合部温度の推奨範囲 $-40^{\circ}\text{C} \sim 150^{\circ}\text{C}$ を超過。電圧は GND を基準とします (特に記載のない限り)。

		最小	公称	最大	単位
V_I	入力電圧	IN~PGND		5.5	26
		EN	0		VSENSE
		TS	0		VSENSE
		FREQ/SYNC (外部クロックで駆動する場合)	0	3.3	
		PA_EN, PB_EN	0		VSENSE

8.3 推奨動作条件 (continued)

動作時接合部温度の推奨範囲 -40°C~150°C を超過。電圧は GND を基準とします (特に記載のない限り)。

			最小	公称	最大	単位
V_{PU}	プルアップ電圧	PA_FAULT, PB_FAULT	0	VSENSE		V
V_O	出力電圧	PA_BUS, PB_BUS, OUT	5		5.5	V
I_O	出力電流	PA_BUS, PB_BUS	0		3	A
		OUT	0		0.2	A
		DP~DM (BC1.2 DCP モード中)	-15		15	
I_{SRC}	ソース電流	VCONN を供給するときの CC1 または CC2 のソース電流			250	mA
R_{EXT}	外付け抵抗	R_{VSET}	0		100	kΩ
		R_{ILIM}	0		100	kΩ
		R_{FREQ}	0		100	kΩ
C_{EXT}	外部容量	C_{BOOT}		0.1		μF
T_J		動作時接合部温度	-40		150	°C

8.4 熱に関する情報

熱評価基準 ^{(1) (2)}		TPS2585x-Q1	単位
		RPQ (VQFN)	
		25 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	37.7	°C/W
$R_{\theta JC(top)}$	接合部からケース(上面)への熱抵抗	17.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	8.8	°C/W
Ψ_{JT}	接合部から上面への特性評価パラメータ	0.3	°C/W
Ψ_{JB}	接合部から基板への特性評価パラメータ	8.8	°C/W
$R_{\theta JC(bot)}$	接合部からケース(底面)への熱抵抗	20.3	°C/W

(1) これまでの熱評価基準、および新しい熱評価基準の詳細については、「[半導体およびICパッケージの熱評価基準](#)」アプリケーション・レポートを参照してください。

(2) 特定の周囲温度 T_A における電力の定格は、最大接合部温度 150°C で判定します。

8.5 電気的特性

特に記述のない限り、これらの制限値は推奨の動作時ジャンクション温度 (T_J) 範囲 (-40°C ~ +150°C) にあたり、 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $VSET$ が GND に短絡されている条件下で適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ C$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。

パラメータ	テスト条件	最小値	標準値	最大値	単位
電源電圧 (IN ピン)					
I_{SD}	シャットダウン静止時電流 (IN ピンで測定)	$V_{EN/UV} = 0$ 、 $-40^\circ C \leq T_J \leq 85^\circ C$	34	63	uA
I_Q	動作時の静止電流 (DCDC ディセーブル)	$V_{EN} = V_{SENSE}$ 、 $CCx = \text{オープン}$ 、 $-40^\circ C \leq T_J \leq 85^\circ C$		200	μA
V_{OVLO_R}	降圧レギュレータがスイッチングを停止したときの VIN ピンの電圧		26.6	27.5	V
V_{OVLO_HYS}	ヒステリシス		0.5		V
イネーブルおよび UVLO (EN ピン)					
$V_{EN/UVLO_R}$	外部 UVLO ではない場合の立ち上がりスレッショルド	$V_{EN/UV}$ 立ち上がりスレッショルド	1.26	1.3	1.34
$V_{EN/UVLO_HYS}$	ヒステリシス	$V_{EN/UVLO}$ の立ち下がり	100		mV
V_{PA/B_EN_H}	PA_BUS および PB_BUS 負荷スイッチをオンにするために必要な PA_EN、PB_EN 入力レベル (TPS25859-Q1)	V_{PA_EN} または V_{PB_EN} の立ち上がりスレッショルド		1.6	1.98
V_{PA/B_EN_L}	PA_BUS および PB_BUS 負荷スイッチをオフにするために必要な PA_EN、PB_EN 入力レベル (TPS25859-Q1)	V_{PA_EN} または V_{PB_EN} の立ち下がりスレッショルド	0.97	1.5	V
$V_{EN1/2_HYS}$	ヒステリシス (TPS25859-Q1)	V_{PA_EN} または V_{PB_EN} の立ち下がりスレッショルド	100		mV
ブートストラップ					
V_{BTST_UVLO}	ブートストラップ電圧 UVLO スレッショルド		2.2		V
R_{BOOT}	ブートストラップ・プルアップ抵抗	$V_{SENSE} - BOOT = 0.1V$	7.7		Ω
降圧レギュレータ					
$I_{L-SC-HS}$	下限側電流制限	BOOT - SW = 5V	10.2	11.4	12.6
$I_{L-SC-LS}$	上限側電流制限	$SENSE = 5V$	8.5	10	11.5
$I_{L-NEG-LS}$	上限側負の電流制限	$SENSE = 5V$	-7	-5	-3
I_{ZC}	ゼロ電流検出のスレッショルド		0.01		A

8.5 電気的特性 (continued)

特に記述のない限り、これらの制限値は推奨の動作時ジャンクション温度 (T_J) 範囲 (-40°C ~ +150°C) にわたり、 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $VSET$ が GND に短絡されている条件下で適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ C$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。

パラメータ		テスト条件	最小値	標準値	最大値	単位	
V_{SENSE}	BUCK 出力電圧	CC1 または CC2 プルダウン抵抗 = R_d 、 $VSET$ をオープン、または V_{SENSE} への プルアップ、 $T_J = 25^\circ C$	-1%	5.1	+1%	V	
		CC1 または CC2 プルダウン抵抗 = R_d 、 $VSET$ は AGND へ短絡、 $T_J = 25^\circ C$	-1%	5.17	+1%	V	
		CC1 または CC2 プルダウン抵抗 = R_d 、 $R_{VSET} = 40.2K\Omega$ 、 $T_J = 25^\circ C$	-1%	5.3	+1%	V	
		CC1 または CC2 プルダウン抵抗 = R_d 、 $R_{VSET} = 80.6K\Omega$ 、 $T_J = 25^\circ C$	-1%	5.4	+1%	V	
V_{SENSE}	BUCK 出力電圧精度	CC1 または CC2 プルダウン抵抗 = R_d 、 $-40^\circ C \leq T_J \leq 150^\circ C$	-2	2		%	
$V_{DCDC_UVLO_R}$	DCDC スイッチングを有効にする SENSE 入力レベル	V_{SENSE} の立ち上がり、CC1 または CC2 プルダウン抵抗 = R_d	3.85	4	4.15	V	
$V_{DCDC_UVLO_HYS}$	ヒステリシス	V_{SENSE} の立ち下がり、CC1 または CC2 プルダウン抵抗 = R_d		0.4		V	
V_{DROP}	ドロップアウト電圧 ($V_{IN} - V_{SENSE}$)	$V_{IN} = V_{SENSE} + V_{DROP}$ 、 $V_{SENSE} = 5.1V$ 、 $I_{PA_BUS} = 3A$ 、 $I_{PB_BUS} = 3A$		300		mV	
$R_{DS-ON-HS}$	下限側 MOSFET オン抵抗	$I_{PA_BUS} = 3A$ 、 $I_{PB_BUS} = 3A$ 、BOOT-SW = 5V、 $-40^\circ C \leq T_J \leq 150^\circ C$		18	34	$m\Omega$	
$R_{DS-ON-LS}$	上限側 MOSFET オン抵抗	$I_{PA_BUS} = 3A$ 、 $I_{PB_BUS} = 3A$ 、 $V_{SENSE} =$ 5V、 $-40^\circ C \leq T_J \leq 150^\circ C$		9.5	18.5	$m\Omega$	
パワー・スイッチと電流制限							
R_{DS-ON_USB}	USB 負荷スイッチ MOSFET オン抵抗	$I_{PA_BUS} = 3A$ 、 $I_{PB_BUS} = 3A$ 、 $-40^\circ C \leq T_J \leq 150^\circ C$		6.8	11.73	$m\Omega$	
R_{DS-ON_OUT}	OUT 負荷スイッチ MOSFET オン抵抗	$I_{OUT} = 0.3A$		230		$m\Omega$	
R_{DS-ON_VCONN}	オン状態抵抗	$T_J = 25^\circ C$ 、 $I_{CCn} = 0.25A$		410	550	$m\Omega$	
R_{DS-ON_VCONN}	オフ状態抵抗	$-40^\circ C \leq T_J \leq 150^\circ C$ 、 $I_{CCn} = 0.25A$		410	740	$m\Omega$	
$V_{USBLS_UVLO_R}$	USB 負荷スイッチを有効にする SENSE ピンの電圧			3.95	4.1	4.25	V
$V_{USBLS_UVLO_HYS}$	ヒステリシス			200		mV	
R_{BUS_DCHG}	ポート A またはポート B バスの放電抵抗	PA_BUS または PB_BUS に 5V 印加、 CC1 または CC2 = R_d		250	500	750	Ω
$V_{TH_R_BUS_DCHG}$	放電されていない BUS の立ち上がりレス ポンプ電圧			670	700	730	mV
$V_{TH_HYS_BUS_DCHG}$	ヒステリシス			100			mV
$V_{BUS_DCHG_BLEED}$	バス・ブリード抵抗	$V_{PX_BUS} = 4V$ 、CC ラインのシンク終端な し、時間 > $t_{W_BUS_DCHG}$		100	150	200	$K\Omega$
I_{OS_HI}	バス出力短絡 2 次電流制限	$R_{ILIM} = 48.7K\Omega$		849	1061	1273	mA
		$R_{ILIM} = 19.1K\Omega$		2434	2704	2974	mA
		$R_{ILIM} = 15.4K\Omega$		3018	3354	3689	mA
		$R_{ILIM} = 12.4K\Omega$		3748	4165	4581	mA
		$R_{ILIM} = 11.5K\Omega$		4040	4490	4938	mA
		$R_{ILIM} = 9.53K\Omega$		4876	5418	5960	mA
		$R_{ILIM} = 0\Omega$ (GND への短絡)		4828	5680	6532	mA
		$R_{ILIM} = 11.5K\Omega$ 、 $T_J = 25^\circ C$		4265	4490	4714	mA

8.5 電気的特性 (continued)

特に記述のない限り、これらの制限値は推奨の動作時ジャンクション温度 (T_J) 範囲 (-40°C ~ +150°C) にわたり、 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、VSET が GND に短絡されている条件下で適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ C$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{OS_BUS}	バス出力短絡電流制限	$R_{ILIM} = 48.7k\Omega$	530.4	663	800	mA
		$R_{ILIM} = 19.1k\Omega$	1521	1690	1859	mA
		$R_{ILIM} = 15.4k\Omega$	1886.4	2096	2305.6	mA
		$R_{ILIM} = 12.4k\Omega$	2342.7	2603	2863.3	mA
		$R_{ILIM} = 11.5k\Omega$	2525.4	2806	3086.6	mA
		$R_{ILIM} = 9.53k\Omega$	3047.4	3386	3724.6	mA
		$R_{ILIM} = 0\Omega$ (GND への短絡)	3017.5	3550	4082.5	mA
		$R_{ILIM} = 11.5k\Omega, T_J = 25^\circ C$	2666	2806	2946	mA
I_{OS_OUT}	OUT 出力短絡電流制限	短絡電流制限	390	450	495	mA
I_{OS_VCONN}	VCONN 出力短絡電流制限	短絡電流制限	240	300	360	mA
ケーブル補償電圧						
V_{DROP_COM}	ケーブル補償電圧	I_{PA_BUS} または $I_{PB_BUS} = 2.4A$ 、VSET = GND (出力 5.17V に設定)	70	90	110	mV
CC 接続管理						
$I_{SRC_CC_3A}$	ソース電流	CC ピン電圧: $0V \leq V_{CCn} \leq 2.45V$	304	330	356	μA
$I_{SRC_CC_1.5A}$	熱管理におけるソース電流 (温度ウォーム)	CC ピン電圧: $0V \leq V_{CCn} \leq 1.5V, T_A > 85^\circ C$	167	180	194	μA
$I_{SRC_CC_DFLT}$	熱管理におけるソース電流 (温度ホット)	CC ピン電圧: $0V \leq V_{CCn} \leq 1.5V, T_A > 85^\circ C$	64	80	105	μA
I_{REV}	逆リーケ電流	CCx はテスト時の CC ピン、CCy はそれ以外の CC ピン。CC ピン電圧 $V_{CCx} = 5.5V$ 、CCy オープン、 $V_{EN_UV} = 0V$ または $V_{SENSE} = 0V \leq V_{IN} \leq 26V$ 、 I_{REV} は CCx ピンへの電流		2.75	10	μA
V_{TH_R}	放電されていない VCONN の立ち上がりスレッショルド電圧	前のシンク状態で VCONN を供給した CC ピン	670	700	730	mV
V_{TH_HYS}	ヒステリシス			100		mV
FAULT (TPS25859-Q1)						
V_{OL}	PA_FAULT、PB_FAULT 出力電圧ロー	$I_{SNK_PIN} = 1mA$		250		mV
I_{OFF}	PA_FAULT、PB_FAULT オフ状態のリーケージ	$V_{PIN} = 5.5V$		2.2		μA
BC 1.2 ダウンストリーム充電ポート (TPS25858-Q1)						
R_{DPM_SHORT}	DP および DM の短絡抵抗			70	200	Ω
分割 3 モード (TPS25858-Q1)						
V_{DP_DIV3}	DP 出力電圧		2.57	2.7	2.84	V
V_{DM_DIV3}	DM 出力電圧		2.57	2.7	2.84	V
R_{DP_DIV3}	DP 出力インピーダンス	$I_{DP_IN} = -5\mu A$	24	30	36	kΩ
R_{DM_DIV3}	DM 出力インピーダンス	$I_{DM_IN} = -5\mu A$	24	30	36	kΩ
1.2V モード (TPS25858-Q1)						
$V_{DP_1.2V}$	DP 出力電圧		1.12	1.2	1.26	V
$V_{DM_1.2V}$	DM 出力電圧		1.12	1.2	1.26	V
$R_{DP_1.2V}$	DP 出力インピーダンス	$I_{DP_IN} = -5\mu A$	84	100	126	kΩ
$R_{DM_1.2V}$	DM 出力インピーダンス	$I_{DM_IN} = -5\mu A$	84	100	126	kΩ

8.5 電気的特性 (continued)

特に記述のない限り、これらの制限値は推奨の動作時ジャンクション温度 (T_J) 範囲 (-40°C~+150°C) にわたり、 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $VSET$ が GND に短絡されている条件下で適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ C$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。

パラメータ	テスト条件	最小値	標準値	最大値	単位
FREQ/SYNC スレッショルド					
$V_{IH_FREQ/SYNC}$	外部クロック同期の場合の FREQ/SYNC 高スレッショルド	SYNC クロックの AC 信号の振幅 (FREQ/SYNC ピンで測定)	2		V
$V_{IL_FREQ/SYNC}$	外部クロック同期の場合の FREQ/SYNC 低スレッショルド	SYNC クロックの AC 信号の振幅 (FREQ/SYNC ピンで測定)		0.8	V
温度センシング					
V_{WARN_HIGH}	温度警告スレッショルド立ち上がり	V_{SENSE} に対するバーセンテージ	0.475	0.5	0.525
V_{WARN_HYS}	ヒステリシス	V_{SENSE} に対するバーセンテージ		0.1	V/V
V_{HOT_HIGH}	温度ホット・アサート・スレッショルドの立ち上がりによる SENS 電圧の低減	V_{SENSE} に対するバーセンテージ	0.618	0.65	0.683
V_{HOT_HYS}	ヒステリシス	V_{SENSE} に対するバーセンテージ		0.1	V/V
V_{R_VSENS}	温度ホット・アサートの場合、 V_{SENSE} 電圧は低下	TS ピン電圧は $0.65 * V_{SENSE}$ 以上に上昇		4.77	V
サーマル・シャットダウン					
T_{LS_SD}	USB 負荷スイッチの過熱	シャットダウン・スレッショルド	160		°C
		復帰スレッショルド	150		°C
T_{SD}	サーマル・シャットダウン	シャットダウン・スレッショルド	166		°C
		復帰スレッショルド	154		°C

8.6 タイミング要件

接合部温度の推奨動作範囲が -40°C~150°C である場合 (特に記述のない限り)

			最小	公称	最大	単位
バス放電						
$t_{DEGA_BUS_DC_HG}$	グリッチ除去のアサートの放電		5.6	12.3	21.2	ms
$t_{W_BUS_DCHG}$	V_{BUS} CC ラインから除去されたシンク終端後の放電時間	$V_{BUS} = 1V$ 、CC ラインから除去されたシンク終端後 $I_{SNK_OUT} > 1mA$ になる時間	170	260	360	ms
パワー・スイッチのタイミング						
$t_{IOS_HI_DEG}$	USB パワー・スイッチ電流制限イネーブルのグリッチ除去時間	USB ポートが過電流状態に移行 (ILIM 設定ごと)	1.228	2.048	2.867	ms
$t_{IOS_HI_RST}$	MFI OCP リセット・タイミング		9.6	16	22.4	ms
t_{r_USB}	PA_BUS、PB_BUS の電圧立ち上がり時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$ (最終値の 10%~90% で測定)		1.67		ms
t_{f_USB}	PA_BUS、PB_BUS の電圧立ち下がり時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$ (最終値の 90%~10% で測定)		0.49		ms
t_{on_USB}	PA_BUS、PB_BUS の電圧ターンオン時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$		2.59		ms
t_{off_USB}	PA_BUS、PB_BUS の電圧ターンオフ時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$		2.07		ms
t_{ios_usb}	PA_BUS、PB_BUS の短絡応答時間	$C_L = 1\mu F$ 、 $R_L = 1\Omega$		1		μs
t_{r_out}	OUT の電圧立ち上がり時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$ (最終値の 10%~90% で測定)	0.12	0.2	0.28	ms
t_{f_out}	OUT の電圧立ち下がり時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$ (最終値の 90%~10% で測定)	0.16	0.22	0.28	ms
t_{on_out}	OUT の電圧ターンオン時間	$C_L = 1\mu F$ 、 $R_L = 100\Omega$	0.6	1.1	1.65	ms

8.6 タイミング要件 (continued)

接合部温度の推奨動作範囲が -40°C~150°C である場合 (特に記述のない限り)

			最小	公称	最大	単位
t_{off_OUT}	OUT の電圧ターンオフ時間	$C_L = 1\mu F, R_L = 100\Omega$	0.45	0.54	0.62	ms
t_{ios_out}	OUT の短絡応答時間	$C_L = 1\mu F, R_L = 1\Omega$		1.4	4	μs
t_{ios_vconn}	CC-VCONN の短絡応答時間	$C_L = 1\mu F, R_L = 1\Omega$		1	3.5	μs
t_r_vconn	VCONN の出力電圧立ち上がり時間	$C_L = 1\mu F, R_L = 100\Omega$ (最終値の 10%~90% で測定), CC1 で 5.1KΩ, CC2 で 1KΩ	0.2	0.28	0.36	ms
t_f_vconn	VCONN の出力電圧立ち下がり時間	$C_L = 1\mu F, R_L = 100\Omega$ (最終値の 90%~10% で測定), CC1 で 5.1KΩ, CC2 で 1KΩ	0.18	0.23	0.28	ms
t_{on_vconn}	VCONN の出力電圧ターンオン時間	$C_L = 1\mu F, R_L = 100\Omega, CC1$ では 5.1KΩ, CC2 では 1KΩ	0.7	1.2	1.7	ms
t_{off_vconn}	VCONN の出力電圧ターンオフ時間	$C_L = 1\mu F, R_L = 100\Omega, CC1$ では 5.1KΩ, CC2 では 1KΩ	0.37	0.44	0.51	ms
ヒップ・モード						
T_{HICP_ON}	OUT、PA_BUS、PB_BUS の出力のヒップ・モードのオン時間	OC、 V_{OUT} 、 V_{PA_BUS} 、 V_{PB_BUS} は 10% 低下します	2.94	4.1	5.42	ms
T_{HICP_OFF}	OUT、PA_BUS、PB_BUS の出力のヒップ・モードのオフ時間	OC、OUT、PA_BUS、PB_BUS は GND に接続します	367	524	715	ms


8.7 スイッチング特性

接合部が推奨動作温度の -40°C~150°C の範囲である場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
SW (SW PIN)					
T_{ON_MIN}	最小ターンオン時間		84		ns
T_{ON_MAX}	最大ターンオン時間、ドロップアウト時に HS タイムアウト		6		μs
T_{OFF_MIN}	最小ターンオフ時間		81		ns
D_{max}	最大デューティ・サイクル		98		%
タイミング抵抗と内部クロック					
f_{SW_RANGE}	FREQ モードを使用したスイッチング周波数範囲	$9k\Omega \leq R_{FREQ} \leq 99k\Omega$	200	800	kHz
f_{SW}	スイッチング周波数	$R_{FREQ} = 80.6k\Omega$	228	253	278
		$R_{FREQ} = 49.9k\Omega$	360	400	440
f_{SS}	スペクトラム拡散動作時の周波数スパン		±6		%
外部クロック (SYNC)					
$f_{FREQ/SYNC}$	FREQ/SYNC ピンに外部クロックを使用したスイッチング周波数		200	800	kHz
T_{SYNC_MIN}	最小 SYNC 入力パルス幅	$f_{SYNC} = 400kHz, V_{FREQ/SYNC} > V_{IH_FREQ/SYNC}, V_{FREQ/SYNC} < V_{IL_FREQ/SYNC}$	100		ns
T_{LOCK_IN}	PLL ロック時間		100		μs
$t_{DEGA_CC_ATT_DET}$	デッヂド・モードでグリッチ除去のアサートを取り付けます		1.29	2.05	3.05
$t_{DEGA_CC_DETACH_SINKM}$	シンク・モードを終了するにはグリッチ除去のアサートを分離します		8.2	12.5	18
$t_{DEGA_CC_SHORT}$	分離、グリッチ除去のアサート R_d および R_a		92	192	339
$t_{DEGA_CC_LONG}$	長いグリッチ除去		103	148	200


8.8 代表的特性

特記のない限り、次の条件が適用されます。 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $L = 3.3\mu H$ 、 $C_{SENSE} = 141\mu F$ 、 $C_{PA_BUS} = 1\mu F$ 、 $C_{PB_BUS} = 1\mu F$ 、 $T_A = 25^\circ C$



$V_{EN/EULVO} = 0V$ $PA_{CC1} = R_d$ $PB_{CC1} = R_d$

図 8-1. シャットダウン静止時電流



$V_{EN/UVLO} = V_{SENSE}$ $PA_{CC1/2} = \text{オープン}$ $PB_{CC1/2} = \text{オープン}$

ン
ン

図 8-2. スタンバイ静止時電流






図 8-3. 高精度デバイス・インペル・スレッショルド




$V_{SET} = GND$

図 8-4. 接合部温度に対する V_{SENSE} 電圧



$R_{VSET} = 80.6k\Omega$

図 8-5. 接合部温度に対する V_{SENSE} 電圧



$V_{EN/EULVO} = V_{SENSE}$ $PA_{CC1} = R_d$ $PB_{CC1} = R_d$

図 8-6. DCDC UVLO スレッショルド

8.8 代表的特性 (continued)

特記のない限り、次の条件が適用されます。 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $L = 3.3\mu H$ 、 $C_{SENSE} = 141\mu F$ 、 $C_{PA_BUS} = 1\mu F$ 、 $C_{PB_BUS} = 1\mu F$ 、 $T_A = 25^\circ C$




図 8-7. 入力電圧に対する下限側電流制限






図 8-8. 入力電圧に対する上限側電流制限



$I_{PA_BUS} = 3A$

$I_{PB_BUS} = 3A$


図 8-9. 接合部温度に対する下限側 MOSFET オン抵抗



$I_{PA_BUS} = 3A$


$I_{PB_BUS} = 3A$

図 8-10. 接合部温度に対する上限側 MOSFET オン抵抗



$ILIM = GND$

図 8-11. 接合部温度に対する USB 電源スイッチ電流制限




$R_{ILIM} = 9.53k\Omega$

図 8-12. 接合部温度に対する USB 電源スイッチ電流制限

8.8 代表的特性 (continued)

特記のない限り、次の条件が適用されます。 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $L = 3.3\mu H$ 、 $C_{SENSE} = 141\mu F$ 、 $C_{PA_BUS} = 1\mu F$ 、 $C_{PB_BUS} = 1\mu F$ 、 $T_A = 25^\circ C$



$R_{ILIM} = 15.4k\Omega$

図 8-13. 接合部温度に対する USB 電源スイッチ電流制限




図 8-14. 接合部温度に対する OUT 電源スイッチ電流制限





図 8-15. 接合部温度に対する VCONN 電源スイッチ電流制限



$I_{PA/B_BUS} = 2.4A$ $VSET = GND$

図 8-16. 接合部温度に対するケーブル補償電圧




図 8-17. 接合部温度に対する USB 電源スイッチオン抵抗




図 8-18. 接合部温度に対する OUT 電源スイッチオン抵抗

8.8 代表的特性 (continued)

特記のない限り、次の条件が適用されます。 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $L = 3.3\mu H$ 、 $C_{SENSE} = 141\mu F$ 、 $C_{PA_BUS} = 1\mu F$ 、 $C_{PB_BUS} = 1\mu F$ 、 $T_A = 25^\circ C$






図 8-19. 接合部温度に対する V_{CONN} 電源スイッチオン抵抗



$R_{FREQ} = 49.9k\Omega$

図 8-20. 接合部温度に対するスイッチング周波数



$R_{FREQ} = 8.45k\Omega$

図 8-21. 接合部温度に対するスイッチング周波数




図 8-22. 接合部温度に対する CC ソース電流




図 8-23. 接合部温度に対する TS 温度ウォーム・スレッショルド




図 8-24. 接合部温度に対する TS 温度ホット・スレッショルド

8.8 代表的特性 (continued)

特記のない限り、次の条件が適用されます。 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $L = 3.3\mu H$ 、 $C_{SENSE} = 141\mu F$ 、 $C_{PA_BUS} = 1\mu F$ 、 $C_{PB_BUS} = 1\mu F$ 、 $T_A = 25^\circ C$




図 8-25. 接合部温度に対する温度ホットでの SENSE 電圧

9 パラメータ測定情報




図 9-1. OUT 立ち上がり / 立ち下がりテストの負荷図




図 9-2. 電源オン / 電源オフのタイミング




図 9-3. モード変更時の OUT 放電




図 9-4. イネーブル・タイミング、アクティブ High イネーブル




図 9-5. 出力短絡パラメータ

10 詳細説明

10.1 概要

TPS2585x-Q1 は、Type-C と BC1.2 規格の両方をサポートしたコンパクトな USB 充電ポートを実装した全機能ソリューションです。このデバイスには、高効率の降圧レギュレータ電源ソースが内蔵されています。TPS2585x-Q1 はデュアル Type-C ポートの場合、5.17V (公称) 時の出力電流は最大 6.6A、各 Type-C ポートに 3A、OUT ピンに 200mA、各 VCONN 電源には 200mA を供給します。TPS2585x-Q1 は車載用途を想定した USB 充電コントローラで、堅牢なソリューションを提供できます。そのため、テキサス・インスツルメンツは、IN ピンに適切な保護を追加して (TVS3300 相当以上、車載認証済み)、システムを高電力過渡や落雷から保護することを推奨しています。


システム設計者は、AM ラジオ周波数帯域より下で動作する十分なマージンを確保できるように、スイッチング周波数を 200KHz～450KHz の範囲で注意深く選択することにより、効率やソリューション・サイズの最適化を図ることができます。TPS2585x-Q1 は、接合部の動作時温度をモニタする内蔵のサーマル・センシング回路でデバイス自身を保護し、温度がサーマル・シャットダウン・スレッショルドを超えると動作を無効化します。周囲温度が高いアプリケーションでは、6.6A の出力電流の機能は保証されません。TPS2585x-Q1 では、降圧レギュレータは強制 PWM モードで動作し、負荷電流に関係なくスイッチング周波数は固定されます。拡散スペクトラム周波数ディザリングにより、スイッチング周波数の高調波ピークは低減し、EMI フィルタ設計を簡素化して、規格準拠を容易にできる可能性があります。

USB ポート上で高精度 FET 電流センス・アンプを介して電流センスを行うと、正確で、ユーザーがプログラム可能な過電流制限設定や、リモートの USB ポートに電力を供給する際の IR 損失に対処するためのリニア・ケーブル補償を実現することができます。

TPS2585x-Q1 には、負の温度係数 (NTC) 抵抗を使用してユーザーがプログラム可能な過熱保護機能向けの TS 入力が搭載されています。

このデバイスは、USB Type-C プロトコルをサポートしています。また、TPS25858-Q1 は、従来のバッテリ充電仕様 Rev1.2 (BC1.2) DCP モードもサポートしており、自動検出機能により BC1.2 準拠のモバイル・デバイスだけでなく、独自の充電アルゴリズムが組み込まれた一般的な携帯電話やタブレットも充電することができます。TPS25859-Q1 は、各ポートを個別にイネーブルにし、各ポートのフォルト状態を通知することができます。

10.2 機能ブロック図



10.3 機能説明

10.3.1 パワーダウンまたは低電圧誤動作防止

IN ピンの電圧が VUVLO 未満になるとデバイスは低消費電力モードになるため、この部品はデッドとみなされ、すべてのピンは高インピーダンスになります。IN 電圧が VUVLO スレッショルド以上になると、IC は EN/UVLO 電圧に応じて、スリープ・モードまたはアクティブ・モードに入ります。

EN/UVLO ピンの電圧によって、TPS2585x-Q1 の ON/OFF 動作が制御されます。内部レギュレータを起動し、Type-C 接続が有効かどうか CCn ラインの監視を開始するには、EN/UVLO ピンの電圧が $V_{EN/UVLO_H}$ より高くなればなりません。内部 USB 監視回路は、 V_{IN} が動作範囲内にあり、EN/UVLO スレッショルドがクリアされるとオンになります。TPS25858-Q1 では、降圧レギュレータおよび USB ポートの負荷スイッチは、有効な Type-C が検出されるまでオフのままとなります。TPS25859-Q1 では、降圧レギュレータは動作を開始しますが、USB ポートの負荷スイッチは有効な Type-C が検出されるまではオフのままでです。この特長により、コールド・ソケット (0V) USB Type-C V_{BUS} の要件を満たしていることが保証されます。

EN/UVLO ピンは入力用であり、オープンのままにはできません。TPS2585x-Q1 の動作をイネーブルにする最も簡単な方法は、EN を SENSE に接続することです。このように接続することにより、 V_{IN} が動作範囲内になると TPS2585x-Q1 は自動的に起動します。自動的に起動させるためには、EN を IN ピンに直接接続することはできません。

多くのアプリケーションは、イネーブルになっている分割器 R_{ENT} および R_{ENB} を使用する利点があり、図 10-1 に示すように TPS2585x-Q1 に高精度システムの UVLO レベルを確立することができます。システムの UVLO を使用することにより、シーケンシングや、安定した動作の確保、バッテリ放電レベルなど電源保護を行うことができます。USB 規格 (最新の USB の仕様および要件については USB.org を参照) 準拠のために USB ポートの V_{BUS} を 5V の動作範囲内に確実に収めるため、テキサス・インスツルメンツは、 V_{IN} が約 6V のときに TPS2585x-Q1 がイネーブルになるよう、 R_{ENT} および R_{ENB} 抵抗を選択することを推奨しています。降圧レギュレータの電圧降下とシステムの IR 損失を考慮すると、6V は V_{BUS} を USB 仕様の範囲内に収めるために十分なマージンを提供します。ウォーム・クランク (起動) 車載シナリオなどのシステム要件で V_{IN} が 6V 未満で動作する必要がある場合、 V_{IN} をさらに低いと仮定して R_{ENT} および R_{ENB} の値を計算することができます。マイコンがあり、他の理由で USB ポートをリモートでイネーブルまたはディセーブルにするのが望ましい場合は、外部ロジック信号を使用して EN/UVLO 入力を駆動することもできます。




図 10-1. 分割抵抗のイネーブルによるシステム UVLO

外部抵抗を使用する UVLO 構成は、以下の式に従います。

$$R_{ENT} = \left(\frac{V_{IN(ON)}}{V_{EN/UVLO_H}} - 1 \right) \times R_{ENB} \quad (1)$$

$$V_{IN(OFF)} = V_{IN(ON)} \times \left(1 - \frac{V_{EN/UVLO_HYS}}{V_{EN/UVLO_H}} \right) \quad (2)$$

例を示します。

$$V_{IN(ON)} = 6V$$

$$R_{ENB} = 20\text{k}\Omega$$

$$R_{ENB} = [(V_{EN-VOUT-H}) / (V_{IN(ON)} - V_{EN})] \times R_{ENT} \quad (3)$$

$$R_{ENB} = 5\text{k}\Omega$$

したがって、 $V_{IN(OFF)} = 5.5\text{V}$ となります。

10.3.2 入力過電圧保護 (OVP) - 連続監視

TPS2585x-Q1 の動作時電圧範囲は最大 26V です。入力ソースに過電圧がかかると、降圧レギュレータ HSFET/LSFET はすぐにオフになります。そのため、USB ポートと OUT ピンも電力を失います。過電圧が通常電圧に戻ると、降圧レギュレータはスイッチングを継続し、USB ポートと OUT ピンに電力を供給します。

過電圧状態では内部のレギュレータは SENSE 電圧を 5V に制御するため、SENSE には常に内部バイアス回路と外部 NTC プルアップ・リファレンス電圧の電力が供給されます。

10.3.3 降圧コンバータ

以下の TPS2585x-Q1 の動作説明については、「[機能ブロック図](#)」を参照してください。TPS2585x-Q1 は、パワー MOSFET と USB 電流制限スイッチを内蔵し、充電ポートの自動検出機能を備えたモノリシック同期整流降圧型スイッチ・モード・コンバータです。

TPS2585x-Q1 は、幅広い入力電源電圧範囲にわたって最大 6.6A の連続出力電流と優れた負荷、およびライン・レギュレーションを実現するコンパクトなソリューションを提供します。TPS2585x-Q1 は、ハイサイド (HS) およびローサイド (LS) NMOS スイッチを制御されたデューティ・サイクルでオンに切り替えることで、出力電圧のレギュレーションを実現します。ハイサイド・スイッチのオン時間中、SW ピンの電圧は最大で約 V_{IN} まで変動します。インダクタ電流 i_L は $(V_{IN} - V_{OUT}) / L$ の線形的に増加します。制御ロジックにより HS スイッチをオフにすると、LS スイッチはアンチシュートスルーのデッドタイム経過後にオンになります。インダクタ電流は、LS スイッチを通して $-V_{OUT} / L$ の割合で放電されます。降圧コンバータの制御パラメータは、デューティ・サイクル $D = t_{ON} / T_{SW}$ と定義されます。ここで、 t_{ON} は下限側スイッチ ON 時間で、 T_{SW} はスイッチング時間です (図 10-2 を参照)。レギュレータ制御ループは、デューティ・サイクル D を調整することにより、出力電圧を一定に維持します。損失を無視できるような理想的な降圧コンバータでは、次の式のように、 D は出力電圧に比例し、入力電圧に反比例します。 $D = V_{OUT} / V_{IN}$ 。




図 10-2. 連続モード (CCM) における SW ノードのインダクタ電流の波形

TPS2585x-Q1 は、固定周波数、ピーク電流モードで動作し、出力電圧を制御することができます。電圧帰還ループを使用すると、電圧オフセットに基づいてピーク電流コマンドを調整することにより、DC 電圧を制御することができます。ピーク・インダクタ電流は下限側スイッチから検出され、ピーク電流スレッショルドと比較することにより、下限側スイッチの ON 時間を制御します。電圧帰還ループは内部補償されているため、外付け部品を減らし、設計を容易にし、出力キャパシタを合理的に組み合わせて安定した動作を提供します。TPS2585x-Q1 は FPWM モードで動作し、低出力電圧リップル、確実な出力電圧制御、安定したスイッチング周波数を実現します。

10.3.4 FREQ/SYNC

TPS2585x-Q1 のスイッチング周波数は、FREQ/SYNC ピンと AGND ピンからの抵抗 R_{FREQ} を使用してプログラム可能です。指定のスイッチング周波数に対する FREQ 抵抗を決めるには、以下の式 式 4 を使用します。

$$R_{FREQ} (\text{k}\Omega) = 26660 \times f_{SW}^{-1.0483} (\text{kHz}) \quad (4)$$




図 10-3. FREQ の設定抵抗とスイッチング周波数

降圧レギュレータのスイッチング周波数を設定する通常の方法は、FREQ 抵抗の適切な値を選択することです。標準的な FREQ 抵抗値を 表 10-1 に示します。

表 10-1. FREQ を使用したスイッチング周波数の設定

FREQ (kΩ)	スイッチング周波数 (kHz)
80.6	253
49.9	400

FREQ/SYNC ピンを使用して、内部発振器を外部クロックに同期することができます。内部発振器は、AC 結合の立ち上がりエッジで FREQ/SYNC ピンに同期することができます。低インピーダンスの信号ソースを使用する場合、周波数設定の抵抗 FREQ は AC カップリング・コンデンサ、 C_{COUP} と並列になるよう、終端抵抗 R_{TERM} に接続されます (例: 50Ω)。信号ソースがオフの場合、2 つの抵抗を直列に配置すると、デフォルトの周波数設定の抵抗になります。 C_{COUP} には 10pF のセラミック・コンデンサを使用できます。FREQ/SYNC ピンにおける AC 結合されたピーク・ツー・ピーク電圧は、1.2V (標準値) の SYNC 振幅スレッショルド以上にして、内部の同期パルス検出を動作させる必要があります。また、最小 SYNC クロックの High および Low 時間を 100ns (標準値) 以上にする必要があります。1nF のコンデンサと結合させた 2.5V 以上の振幅パルス信号 C_{SYNC} は、ふさわしい開始点です。図 10-4 に、外部のシステム・クロックに同期したデバイスを示します。外部クロックは、適切な起動シーケンスが行われるように、起動前に必ずオフにします。




図 10-4. 外部クロックとの同期

TPS2585x-Q1 のスイッチング動作は、200kHz~800kHz の外部クロックと同期することができます。スイッチング周波数が高くなると、IC の電力損失が大きくなり、その結果、接合部温度と基板の温度が上昇するため、デバイスは高温下で負荷制限がかかります。

10.3.5 ブートストラップ電圧 (BOOT)

TPS2585x-Q1 は、統合型ブートストラップ電圧レギュレータです。BOOT ピンと SW ピンの間にある小型コンデンサは、下限側 MOSFET のゲート駆動電圧を供給します。下限側 MOSFET がオフで、上限側スイッチが導通している場合、BOOT コンデンサはリフレッシュされます。BOOT コンデンサの推奨値は 100 nF です。温度および電圧に対して安定した特性を持つため、X7R または X5R クラスの誘電体を持つ電圧定格 10V 以上のセラミック・コンデンサを推奨します。BOOT レールには、過度にバイアスの小さい（通常 2.2V）動作時にチップを保護する UVLO が搭載されています。BOOT コンデンサの電圧が UVLO スレッショルドを下回ると、デバイスは上限側 FET を使用して充電シーケンスを開始してから、下限側デバイスをオンにします。

10.3.6 最小オン時間、最小オフ時間

最小オン時間 T_{ON_MIN} は、HS スイッチをオンにできる最小の時間長です。TPS2585x-Q1 では、 T_{ON_MIN} は標準で 84ns です。最小オフ時間 T_{OFF_MIN} は、HS スイッチをオフにできる最小の時間長です。TPS2585x-Q1 では、 T_{OFF_MIN} は標準で 81ns です。CCM(FPWM) 動作時には、 T_{ON_MIN} および T_{OFF_MIN} によって、選択したスイッチング周波数での電圧変換範囲が制限されます。

許容される最小デューティ・サイクルは次のとおりです。

$$D_{MIN} = T_{ON_MIN} \times f_{SW} \quad (5)$$

また、許容される最大デューティ・サイクルは次のとおりです。

$$D_{MAX} = 1 - T_{OFF_MIN} \times f_{SW} \quad (6)$$

T_{ON_MIN} および T_{OFF_MIN} を固定すると、スイッチング周波数が高いほど、許容されるデューティ・サイクルの範囲が狭くなります。

出力電圧を考慮すると、スイッチング周波数の選択は、許容される入力電圧範囲、ソリューション・サイズ、および効率に影響を与えます。最大動作時電源電圧は、次の式で求められます。

$$V_{IN_MAX} = \frac{V_{OUT}}{(f_{SW} \times T_{ON_MIN})} \quad (7)$$

電源電圧がさらに低い場合、スイッチング周波数は T_{OFF_MIN} によって制限されます。での V_{IN} の最小値は次の式で近似されます。

$$V_{IN_MIN} = \frac{V_{OUT}}{(1 - f_{SW} \times T_{OFF_MIN})} \quad (8)$$

大負荷動作時のシステムの電力損失を考慮すると、 V_{IN_MAX} は 式 7 の計算結果よりも高くなります。

最小オン時間または最小オフ時間が必要な変換比をサポートしていない場合は、周波数は低下し、負荷ダンプ中はレギュレーションが自動的に維持され、動作時周波数の設定が高くてもコールド・クランク中はドロップアウトが非常に低くなります。

10.3.7 内部補償

TPS2585x-Q1 は内部補償されています。内部補償は、特定の動作周波数および出力電圧の範囲全体にわたってループ応答が安定するように設計されています。TPS2585x-Q1 は、200kHz \leq fsw \leq 800kHz の範囲の過渡応答に最適化されています。

10.3.8 選択可能な出力電圧 (VSET)

TPS2585x-Q1 には、4 種類の出力電圧オプションがあります。電圧は、VSET ピンの外付け抵抗によって設定します。降圧出力電圧を設定する通常の方法は、表 10-2 に示すように、VSET 抵抗の適切な値を選択することです。

表 10-2. VSET の設定と BUS 出力電圧の関係

VSET の設定	V _{SENSE}
オープン、または V _{SENSE} へのプルアップ	5.1V
GND への短絡	5.17V
R _{VSET} = 40.2KΩ	5.3V
R _{VSET} = 80.6KΩ	5.4V

VSET の内部には微弱な 20μA の電流ソースがあり、ピンを SENSE にオーバードライブします。このピンがオープンの場合、このピンの電圧は SENSE 電圧に近づき、出力電圧は 5.1V に設定されます。テキサス・インスツルメンツは、PCB 基板からの外部ノイズがある場合、このピンをオープンにすることは推奨していません。このノイズが VSET 内部ロジック・ブロックに干渉するためです。

10.3.9 電流制限と短絡保護回路

最大限の汎用性を得るために、TPS2585x-Q1 には高精度でプログラム可能な電流制限と、サイクル単位の電流制限の両方が実現されており、非常に大きな過負荷状態から USB ポートを保護します。R_{ILIM} 抵抗により、ILIM がグランドに短絡した場合の USB ポート上の過負荷スレッショルドが決定され、デフォルトの USB 電流制限が設定されます。サイクル単位の電流制限は、保護のバックアップ手段として機能します。

10.3.9.1 USB スイッチ・プログラマブル電流制限 (ILIM)

TPS2585x-Q1 は 2 つの USB 電流制限スイッチを内蔵しているため、USB ポートのオーバーヒートを防ぐために電流制限を調整することが可能です。TPS2585x-Q1 は 2 レベルの電流制限方式を採用しており、1 つは標準的な電流制限 I_{OS_BUS}、および 2 次側電流制限 I_{OS_HI} です。2 次側電流制限 I_{OS_HI} は、1 次側電流制限 I_{OS_BUS} の 1.6 倍です。2 次側電流制限は、グリッチ除去時間 t_{IOS_HI_DEG} の電流制限スレッショルドとして動作し、USB 電源スイッチの電流制限スレッショルドは I_{OS_BUS} に戻ります。式 9 は、標準的な電流制限を調整する抵抗値を求める計算式です。

$$R_{ILIM} (K\Omega) = \frac{32273}{I_{OS_BUS} (mA)} \quad (9)$$

この式は、変動のない理想的な外部調整抵抗を前提としています。抵抗の許容誤差を考慮に入れるため、はじめに、交差使用に基づいて抵抗の最小値と最大値を求め、これらの値を式で使用します。電流制限と調整する抵抗値は反比例するため、I_{OS(min)} の式には抵抗の最大値を使用し、I_{OS(max)} の式には抵抗の最小値を使用します。標準的な R_{ILIM} の抵抗値を 表 10-3 に示します。

表 10-3. R_{ILIM} での電流制限の設定

R _{ILIM} (KΩ)	I _{OS_BUS} - 電流制限スレッショルド (mA)
19.1	1690
15.4	2096
11.5	2806
9.53	3386
GND への短絡	3550

通常のアプリケーションでは、ILIM ピンを GND に直接短絡することができます。これにより、Type-C 仕様に従って、各 USB ポートに最大 ±15% のバリエーションでデフォルトの電流制限 3.55A が設定されます。TPS2585x-Q1 は、上昇する出力電圧のスルーレートを制御して、突入電流および電圧サージを制限するソフトスタート回路を内蔵しています。

2次側電流制限 I_{OS_HI} により、過渡過負荷状態時に短時間、USB ポートに大きな電流が流れます。これは、MFi OCP のような USB ポートの特別な過負荷テストに利点をもたらします。通常のアプリケーションでは、デバイスの電源がオンになります。そのため、USB ポートが UVLO でない場合、USB ポートの電流制限スレッショルドは 2 次側電流制限 I_{OS_HI} によって無効になります。そのため、USB ポートからは、通常 2ms の場合には I_{OS_BUS} の 1.6 倍の電流が出力されることがあります。グリッヂ除去時間 $t_{IOS_HI_DEG}$ の経過後、電流制限スレッショルドは通常の電流 I_{OS_BUS} に戻ります。2 次側電流制限スレッショルドは、グリッヂ除去時間 $t_{IOS_HI_RST}$ が経過するまで再開されません（通常は 16ms）。突入電流が I_{OS_HI} スレッショルドより大きい場合、電流制限は $t_{IOS_HI_DEG}$ の経過を待たず、すぐに I_{OS_BUS} に戻ります。

前の式に示すように、TPS2585x-Q1 は、 I_{OS_BUS} への出力電流を制限することにより、過電流状態に応答します。過電流状態が発生すると、デバイスは出力電流を一定に保ち、それに伴い、出力電圧は低下します。過電流状態には、次の 3 つが考えられます。

- 1 つ目の状態は、デバイスに電源が供給されているか、またはイネーブルのときに、USB 出力に短絡、または過負荷が発生した場合です。突入電流が発生し、それにより約 8A のスレッショルドがトリガされると、高速ターンオフ回路が作動して、 t_{IOS_USB} 以内に USB パワー・スイッチがオフになります。電流制限御ループが応答できるようになります（図 10-5 を参照）。高速ターンオフがトリガされると、この間、USB パワー・スイッチの電流センス・アンプはオーバードライブされ、内蔵の N チャネル MOSFET を瞬時にディセーブルして USB ポートをオフにします。その後、電流センス・アンプは復帰し、出力電流をソフトスタートでランプアップします。それでも USB ポートがまだ過電流状態にある場合、短絡と過負荷は出力をグランドに対しゼロ電位に保持し、パワー・スイッチは出力電流を I_{OS_BUS} にランプします。過電流制限状態が 4.1ms 以上続くと、対応の USB チャネルは、オフ時間 524ms、オン時間 4.1ms のヒカッピング・モードに入ります。




図 10-5. バス短絡に対する応答時間

- 2 つ目の状態は、負荷電流が I_{OS_BUS} 以上まで増加したにもかかわらず、 I_{OS_HI} の設定より低い場合です。このデバイスでは $t_{IOS_HI_DEG}$ の間、USB ポートから I_{OS_BUS} への電流に制限をかけずに、USB ポートからこの大きな電流を出力することができます。グリッヂ除去時間 $t_{IOS_HI_DEG}$ が経過すると、デバイスは I_{OS_BUS} への出力電流を制限し、電流制限モードを維持して動作します。負荷によって I_{OS_BUS} 以上の電流が要求されると、図 10-6 に示すように、USB 出力電圧は $I_{OS_BUS} \times R_{LOAD}$ (抵抗性負荷) まで低下します。過電流制限状態が 4.1ms 以上続くと、対応の USB チャネルは、オフ時間 524ms、オン時間 4.1ms のヒカッピング・モードに入ります。他の USB チャネルは正常に動作します。




図 10-6. バス過電流保護

- 3 つ目の状態は、負荷電流が I_{OS_HI} 設定以上に増加した場合です。この場合、高速ターンオフは負荷によってトリガされず、USB パワー・スイッチの電流制限スレッショルドはすぐに 1 次側電流制限 I_{OS_BUS} に設定が戻ります。それでもまだ負荷によって I_{OS_BUS} 以上の電流が要求されると、図 10-7 に示すように、USB 出力電圧は $I_{OS_BUS} \times R_{LOAD}$ (抵抗性負荷) まで低下します。過電流制限状態が 4.1ms 以上続くと、対応の USB チャネルは、オフ時間 524ms、オン時間 4.1ms のヒカッピング・モードに入ります。他の USB チャネルは正常に動作します。




図 10-7. バス過電流保護：2 レベル電流制限

これまでに記載したいずれかのケースで、熱制限が作動するほどの長い時間、過負荷状態にあると、TPS2585x-Q1 のサーマル・サイクルが起動します。熱制限により内蔵の NFET はオフになり、NFET の接合部温度が 160°C (標準値) を超えると起動します。デバイスはオフに維持され、NFET の接合部温度が 10°C (標準値) に冷却されると再起動します。この過熱保護メカニズムにより、接合部温度がさらに上昇することを防止できます。接合部温度がメイン・サーマル・シャットダウン・スレッショルド T_{SD} を超えることによって、デバイスはオフになります。

10.3.9.2.2 レベル USB スイッチの電流制限のインターロック

TPS2585x-Q1 には 2 つの USB ポートがあります。2 次側電流制限 I_{OS_HI} は、1 次側電流制限 I_{OS_BUS} の 1.6 倍あるため、2 つの USB ポートが同時に大電流を流すと、DC/DC レギュレータは過負荷となり、DC/DC レギュレータの出力電圧がクラッシュする可能性があります。このような問題が起きることを防ぐため、TPS2585x-Q1 はインターロック方式を採用して、2 つの USB ポートの電流制限を管理しています。

インターロック方式では、1 つの USB ポートの電流が 1 次側電流制限スレッショルド I_{OS_BUS} を超えると、もう 1 つの USB ポートの電流制限スレッショルドは 1 次側電流制限 I_{OS_BUS} に直ちにオーバーライドされます。この制御方式により、TPS2585x-Q1 は同時に 1 つの USB ポートだけが大電流を出力することができ、これは 1 次側電流制限 I_{OS_BUS} の 1.6 倍になります。DC/DC レギュレータには、その出力電圧を支える十分なエネルギーが備わっています。MFi OCP

テスト時、DC/DC レギュレータはグリッチ除去時間 $t_{IOS_HI_DEG}$ の間、最大 8.4A の出力をサポートします。この内訳は、テスト中の USB type-C ポートの 4.8A、もう 1 つの USB type-C ポートに 3A、そして VCONN および OUT の合計が最大 0.6A です。

10.3.9.3 サイクル単位の降圧電流制限

インダクタ電流のピークとバレーのどちらにも、降圧レギュレータのサイクル単位の電流制限があります。

下限側 MOSFET 過電流保護機能は、ピーク電流のモード制御の性質を利用して実装されています。HS スイッチ電流は、ブランкиング時間の設定後に HS がオンになると検出されます。HS スイッチ電流は、スイッチング・サイクルごとに、誤差アンプ (EA) からスロープ補償を引いた出力と比較されます。HS スイッチのピーク電流は、一定の値をとる、クランプされた最大ピーク電流スレッショルド I_{HS_LIMIT} によって制限がかかります。下限側スイッチのピーク電流制限はスロープ補償に影響されず、全デューティ・サイクル範囲を通して一定に保たれます。

LS MOSFET を通過する電流も検出され、モニタされます。LS スイッチがオンになると、インダクタ電流は減少し始めます。LS スイッチは、その電流が LS 電流制限 I_{LS_LIMIT} 以上の場合、スイッチング・サイクルの終わりにオフになりません。LS スイッチがオンに保持されると、インダクタ電流は LS 電流制限 I_{LS_LIMIT} 以下になるまで減少し続けます。LS 電流制限を下回ると、LS スイッチはオフになります。デッドタイム経過後に HS スイッチがオンになります。この動作は、より標準的なピーク電流制限とは少し異なりますが、この結果、負荷電流の最大値は 式 10 のとおりになります。

$$I_{OUT_MAX} = I_{LS_LIMIT} + \frac{(V_{IN} - V_{OUT})}{2 \times f_{SW} \times L} \times \frac{V_{OUT}}{V_{IN}} \quad (10)$$

10.3.9.4 OUT の電流制限

TPS2585x-Q1 は、OUT ピンに 200mA を供給して、USB HUB や LED などの補助負荷に電力を供給することができます。OUT パワー・スイッチの入力は降圧レギュレータの出力から来るため、OUT 電圧は SENSE 電圧と同じですが、OUT R_{DS-ON} の電圧損失分だけ減少します。

OUT の電力は降圧レギュレータから供給されるため、降圧レギュレータ TPS25858-Q1 は R_d が挿入されるまで動作しません。通常のアプリケーションでは、USB Type-C ケーブルがプラグインされていない場合、TPS25858-Q1 の OUT 電圧は 0 になります。TPS25859-Q1 では、降圧レギュレータは R_d が挿入されていなくても動作します。そのため、USB Type-C ケーブルがプラグインされていない場合、TPS25859-Q1 の OUT は SENSE 電圧と同じ電圧になります。

OUT 電流が電流制限レベルに達すると、OUT ピン MOSFET は定電流制限モードで作動します。過電流制限状態が 4.1ms 以上継続すると、ヒップ・モードに移行し、オン時間は 4.1ms、オフ時間は 524ms になります。

10.3.10 ケーブル補償

長いワイヤまたは細いワイヤを介して負荷が電流を引き込む場合、IR 降下が発生し、負荷に供給される電圧は低下します。電圧レギュレータ出力 V_{OUT} から V_{BUS} (ポータブル機器の入力電圧) までの車両では、PCB パターンの総抵抗、コネクタ、ケーブル抵抗により、ポータブル機器の入力時に IR 降下が発生するため、ほとんどのポータブル機器の充電電流は想定される最大充電電流より小さくなります。図 10-8 に、電圧降下を示します。




図 10-8. 電圧降下

こうしたケースに対処するため、TPS2585x-Q1 にはケーブル補償機能が内蔵されています。この機能は、ドループ補償によって TPS2585x-Q1 の SENSE ピンにおける電圧を負荷電流の増加に比例して増加させ、負荷側電圧における出力電圧を適正に一定に保つものです。

TPS2585x-Q1 では、内部のコンパレータが 2 つの電流制限スイッチの電流センス出力電圧を比較して、ライン降下電圧を補償するため、より大きな電流センス出力電圧を使用しています。ケーブル補償の振幅は、負荷電流の増加に比例して増加します。また、上限もあります。2.4A 以上の出力電流におけるケーブル補償は、図 10-9 に示すように 90mV です。ケーブル補償は、VSET が GND に短絡している場合にのみ機能します。その他の VSET 構成では、ケーブル補償は利用できません。




図 10-9. デュアル・ポートのケーブル補償

10.3.11 温度センシング (TS) および OTSD による熱管理

TS 入力ピンを使用することにより、熱保護をユーザーがプログラム可能になります (TS ピンのスレッショルドについては「電気的特性」を参照)。TS 入力ピンのスレッショルドは、 V_{SENSE} に対してレシオメトリックです。外付けの分割抵抗設定 V_{TS} は、正確な結果を得るため、TPS2585x-Q1 の SENSE ピンに接続する必要があります (図 10-10 を参照)。 $V_{TS} = 0.5 \times V_{SENSE}$ の場合、TPS2585x-Q1 は次のように動作します。

- 3A の Type-C アドバタイズメントで動作する場合、 Px_CC1 、 Px_CC2 ピンはアドバタイズメントを自動的に 1.5A レベルに低下させます。




図 10-10. TS 入力

過熱状態が続くと、 $V_{TS} = 0.65 \times V_{SENSE}$ となり、TPS2585x-Q1 は次のように動作します。

- デフォルトの USB パワー・モードを送信します。デフォルトの USB モードでは、充電は USB2.0 および USB3.0 仕様に従い、理想的に低減します。
- SENSE ピンにおける降圧レギュレータの出力電圧は、4.77V まで低減されます。

過熱状態が続くと、 T_J は OTSD スレッショルドに達して、デバイスはサーマル・シャットダウンされます。図 10-11 に、TS ピンの電圧によって温度ウォームおよび温度ホット・スレッショルドが引き起こされたときの TPS25858-Q1 の動作を示します。




図 10-11. 温度ウォームと温度ホット・スレッショルドが発生したときの TPS25858-Q1 の動作

NTC サーミスタは、PCB 上の最も高温になる場所の近くに配置する必要があります。たいていの場合、これは降圧インダクタ近くの TPS2585x-Q1 の SW ノード付近になります。

R_{NTC} だけでなく R_{SER} 、 R_{PARA} 、または R_{SER} と R_{PARA} の両方を追加することにより、 V_{TEMP_WARM} および V_{TEMP_HOT} の V_{NTC} スレッショルド・レベルをチューニングすることができます。図 10-12 は、 V_{TEMP_WARM} スレッショルドを 81°C ～ 90°C の間で設定する方法を、 18°C ～ 29°C の TEMP_WARM アサートと TEMP_HOT アサート間の ΔT と共に示した例です。 β の値については、選択した NTC のメーカーの仕様を確認してください。好みの警告およびシャットダウン・スレッショルドを確立するには、繰り返し検証する必要があります。

図 10-2 の例で使用した NTC の仕様と抵抗値を以下に示します。

- $R_0 = 470\text{k}\Omega$ $\beta = 4750R_{NTC} = R_0 \times \exp \beta \times (1/T - 1/T_0)$

- $R_{PARA} = 100\text{k}\Omega$
- $R_{SER} = 5.1\text{k}\Omega$
- $R_B = R_{NTC}$ (TEMP_WARM 時) = $27\text{k}\Omega$




図 10-12. V_{TS} スレッショルドの設計例

10.3.12 サーマル・シャットダウン

デバイスには内部過熱シャットダウン・スレッショルド T_{SD} が実装されており、デバイスを損傷から保護したり、システム全体の安全性を保持しています。デバイス温度が T_{SD} を超えると、サーマル・シャットダウンが作動して、デバイスがオフになります。ダイ温度が 154°C (標準値) 未満になると、デバイスは内蔵のソフトスタート回路の制御下でパワーアップ・シークエンスを再び開始します。

10.3.13 USB イネーブルのオンおよびオフ制御 (TPS25859-Q1)

TPS25859-Q1 では、PA_EN および PB_EN は、それぞれ PA_USB および PB_USB のオン / オフ制御入力ピンです。USB スイッチは、Px_EN が High になるとアクティブになります。Px_EN 電圧を論理 Low にすると、USB スイッチは出力が放電されてシャットダウンします。Px_EN を SENSE に接続して自動的に起動するか、またはマイコン、または USB HUB からの外付けのオン / オフ信号でこれを制御します。

10.3.14 FAULT 通知 (TPS25859-Q1)

TPS25859-Q1 では、 $\overline{PA_FAULT}$ および $\overline{PB_FAULT}$ が、それぞれ PA_USB、PB_USB のフォルト通知ピンです。FAULT は、シャットダウン中、起動中、または通常の状態中にオープン・ドレイン状態となります。USB スイッチがヒップ・モードに入るか、または過熱サーマル・シャットダウン (OTSD) がトリガされると、 $\overline{Px_FAULT}$ は Low になります。FAULT は、過電流や過熱状態の間、各 USB スイッチをアサート (論理 Low) します。 $\overline{Px_FAULT}$ は、フォルト状態がなくなり、再び USB 出力電圧が High になると、High に切り替わります。

このデバイスの特長は、アクティブ Low、オープン・ドレイン・フォルト出力です。 $\overline{Px_FAULT}$ から SENSE、またはその他の適切な I/O 電圧までの間に、 $100\text{k}\Omega$ のプルアップ抵抗を接続します。未使用時の $\overline{Px_FAULT}$ は、オープンのままにするか、または GND に接続します。

表 10-4 に、フォルトが発生する条件、およびその際にデバイスが行う動作をまとめます。

表 10-4. フォルト状態

イベント	条件	動作
Px_BUS の過電流	$I_{Px_BUS} > \text{プログラムされた } I_{LIM}$	Px_BUS の負荷スイッチは、ヒップ・モードになります。フォルト通知は、4.1ms のグリッチ除去でアサートされ、16.4ms のグリッチ除去でデアサートされます。Px_BUS が過負荷状態の間は、フォルト通知はアサートされたままとなります。
TPS2585x-Q1 の過熱	$T_J > T_{SD}$	このデバイスはすぐにディセーブルになり、グリッチ除去が行われない状況では、フォルト通知がアサートされます。ダイ温度が指定された温度ヒステリシス・スレッショルド以下まで下がると、デバイスは電源を投入します。

10.3.15 USB 仕様の概要

すべての USB ポートは 5V の出力を供給できるため、ポータブル機器の動作や充電の電源に役立ちます。USB 仕様のドキュメントには、相互運用性を保証するための特定の電源要件が記載されています。一般に、USB 2.0 ポートのホスト・ポートは最大 500mA を供給する必要があります。また、USB 3.0 および USB 3.1 ポートは最大 900mA を供給する必要があります。USB Battery Charging 1.2 仕様に準拠したポートは、最大 1500mA を供給します。さらに新しい Type-C ポートは、最大 3000mA を供給することができます。電力仕様に適用される USB 標準はありますが、人気のポータブル機器メーカーの中には、BC 1.2 で規定されている最大 1500mA 以上の電流を供給できるよう拡張したメーカー独自のメカニズムを開発したところもあります。こうした独自のメカニズムは、USB-IF で維持される正式な規格の一部にはなりませんが、USB 充電ポートのメーカーには認知され、製品が実装されています。

TPS2585x-Q1 デバイスは、一般的なハンドヘルド・メディアや携帯電話デバイスで使用されている、以下の 5 種類の最も普及している USB 充電方式をサポートしています。

- USB Type-C (1.5A および 3A アドバタイズメント)
- USB バッテリ充電仕様 BC1.2 DCP モード
- 中国電気通信業界標準 YD/T 1591-2009
- Divider 3 モード
- 1.2V モード

10.3.16 USB Type-C® の基本

Type-C の仕様の詳細については、[USB-IF の Web サイト](http://www.usb.org)を参照し、最新のリリースのバージョンをダウンロードしてください。TPS2585x-Q1 (DFP デバイス) の動作を理解するために必要となる Type-C の仕様の基本的な概念を以下に示します。

USB Type-C は、ホストとデバイスの機能に対して異なるプラグ・タイプとレセプタクル・タイプを必要としません。Type-C のケーブルはホストとデバイス間のどちらの方向にもプラグイン可能なため、Type-C のレセプタクルは Type-A と Type-B のどちらのレセプタクルの代わりになります。ホストとデバイス間の論理関係は、構成チャネル (CC) によって保持されます。さらに、USB PD 通信を使用して役割を交代すれば、ホストとデバイスは電力の供給側と消費側のどちらにもなることが可能です。

USB Type-C のすべてのポートは、次のいずれかのデータ・モードで動作します。

- ホスト・モード: ポートはホスト (電力の供給側) に限定されます。
- デバイス・モード: ポートはデバイス (電力の消費側) に限定されます。
- デュアルロール・モード: ポートはホストとデバイスのどちらにもできます。

ポート・タイプ:

- DFP (ダウンストリーム・ポート): ホスト
- UFP (アップストリーム・ポート): デバイス

- DRP (デュアルロール・ポート): ホストまたはデバイス

DFP と UFP の有効な接続:

- 表 10-5 に DFP と UFP の有効な接続を示します。
- ホストからホスト間、またはデバイスからデバイス間に機能はありません。

表 10-5. DFP と UFP の接続

	ホストモード・ポート	デバイスマード・ポート	デュアルロール・ポート
ホストモード・ポート	機能なし	動作する	動作する
デバイスマード・ポート	動作する	機能なし	動作する
デュアルロール・ポート	動作する	動作する	動作する ⁽¹⁾

(1) 自動または手動で駆動可能です。

10.3.16.1 構成チャネル

構成チャネルの機能は、接続を検出して、USB Type-C ケーブルとコネクタを経由するインターフェイスを構成することができます。

構成チャネル (CC) の機能は、以下の目的で使用します。

- USB ポートへの接続を検出する。
- ケーブルの向きを解決し、接続を通しながら USB データバスのルーティングを確立する。
- 接続されている 2 つのポート間で DFP と UFP の役割を確立する。
- 電力の検出と構成: USB Type-C 電流モード、または USB 電源供給。
- オプションの代替モードおよびアクセサリ・モードを検出して設定する。
- フレキシビリティと使いやすさを向上させる。

DFP から UFP 構成への標準的なフローを 図 10-13 に示します。




図 10-13. DFP から UFP 構成へのフロー

10.3.16.2 接続の検出

DFP および DRP は USB Type-C 経由の有効な接続を検出する役割を果たしています。図 10-14 は、Type-C ケーブルで構築される DFP-UFP 接続を表しています。図 10-14 に示すように、検出の考え方は、取り付けられたモデルの終端を検出できることが基本になっています。プルアップおよびプルダウン終端モデルを使用します。プルアップ終端は、電流ソースに置き換えることも可能です。

- DFP-UFP 接続では、DFP は、両端の CC ピンの電圧が未終端電圧より低いかどうかを監視します。
- UFP は、両端の CC ピン (CC1 および CC2) に Rd をアドバタイズします。
- 電源ケーブルは、プラグの片方の CC ピンにのみ Ra をアドバタイズします。Ra は、ソースに VCONN の適用を通知するために使用します。
- アナログ・オーディオ・デバイスは、アナログ・オーディオ・デバイスとして識別されるプラグの両端の CC ピンに Ra をアドバタイズします。このケースでは、どちらの CC ピンにも VCONN は適用されません。




図 10-14. DFP-UFP 接続

USB Type-C ソリューションでは、コネクタ上の 2 つのピン (CC1、CC2) を使用して、ソースとシンク間接続を確立し、管理しています。ソースとシンク間の有効な接続を設定するための一般的な考え方とは、取り付けられたモデルに付属している終端を検出可能であることに基づいています。CC の機能的な動作を定義するためには、プルアップ (Rp) およびプルダウン (Rd 5.1kΩ) 終端モデルをプルアップ抵抗とプルダウン抵抗に基づいて使用します。

はじめに、ソースは CC1 および CC2 ピン上の独立した Rp 終端を露出し、次に、シンクが CC1 および CC2 ピン上の独立した Rd 終端を露出します。この回路のソースとシンク間の組み合わせの構成は、有効な接続を表しています。これを検出するには、ソースは CC1 CC2 ピンの電圧が未端電圧より低いかどうかを監視します。Rp の選択肢は、プルアップ終端電圧、およびソースの検出回路に依存します。これは、シンク、電源ケーブル、または電源ケーブルが接続されたシンクのいずれかが取り付けられていることを示しています。VCONN を適用する前に、電源ケーブルは Ra (通常 1kΩ) をその VCONN ピン上に露出します。Ra は、VCONN 上の負荷と、グランド接続されているすべての抵抗素子を合わせたものです。これは純粋な抵抗である場合もあれば、単純に負荷になる可能性もあります。

ソースは Rd と Ra の有無を識別して、接続されているシンクがあるかどうか、VCONN がどこに適用されているかを認識できなければなりません。Ra が検出されなければ、ソースは VCONN をソースする必要はありません。ソースで見られる CC ピン上の 2 つの特別な終端の組み合わせは、直接取り付けられた次のアクセサリ・モードに対して、次のように定義されます。オーディオ・アダプタ・アクセサリ・モードには Ra / Ra、デバッグ・アクセサリ・モードには Rd / Rd が定義されます。

10.3.17 USB ポートの動作モード

10.3.17.1 USB Type-C® モード

TPS2585x-Q1 は、ダウンストリーム・ポートで Type-C のすべての機能をサポートする Type-C コントローラです。TPS2585x-Q1 は、電流アドバタイズメント、および接続されている UFP とアクティブなケーブルの保護の管理にも使用されます。V_{SENSE} が低電圧誤動作防止スレッショルドを超えると、デバイスは EN ピンをサンプリングします。このピンが High レベルになると、デバイスがイネーブルになり、通常動作が開始されます。スタートアップ・シーケンスが正常に完了すると、デバイスは CC1 および CC2 ピンが UFP に付いているかどうかをアクティブに監視します。CC1 または CC2 ピンのどちらかで UFP が検出されると、USB パワー・スイッチはオンになります。他の CC ピン (UFP に接続されていない) で Ra が検出された場合、Ra に接続された CC ピンに電流が流れよう VCONN が印加されます。

10.3.17.2 専用充電ポート (DCP) モード (TPS25858-Q1 のみ)

DCP は電源のみを供給し、上流ポートへのデータ接続はサポートしていません。以下のセクションに示すように、DCP はデータ・ラインの電気的特性で識別されます。TPS25858-Q1 は、DCP 自動状態のみをエミュレートします。DCP 自動状態では、デバイスの充電検出ステート・マシンが作動し、短絡、Divider 3 および 1.2V モードに関わる充電方式を選択的に実装します。短絡 DCP モードは、BC1.2 および中国電気通信業界標準 YD/T 1591-2009 に準拠しており、また、Divider 3 および 1.2V モードは BC1.2 DCP 標準に準拠していないデバイスの充電に使用します。

10.3.17.2.1 DCP BC1.2 と YD/T 1591-2009

どちらの規格でも、図 10-15 に示すように、D+ および D- データ・ラインを最大直列インピーダンス 200Ω で互いに接続する必要があると規定しています。




図 10-15. BC1.2 と YD/T 1591-2009 に対応した DCP

10.3.17.2.2 DCP Divider - 充電方式

図 10-16 に示すように、このデバイスは Divider 3 をサポートしています。Divider 3 充電方式では、デバイスは D+ データ・ラインと D- データ・ラインにそれぞれ $2.7V$ と $2.7V$ を印加します。




図 10-16. Divider 3 モード

10.3.17.2.3 DCP 1.2V 充電方式

DCP 1.2V 充電方式は、一部のハンドヘルド・デバイスで $2A$ での高速充電を実現するために採用されています。TPS25858-Q1 デバイスは、DCP 自動状態でこの方式をサポートしており、その後、デバイスは BC1.2 短絡モードに入ります。この充電方式をシミュレートするため、D+ および D- ラインが短絡され、一定時間にわたり $1.2V$ にプルアップされます。その後、デバイスは BC1.2 仕様で定義され、図 10-17 に示すように、DCP 短絡モードに移行します。




図 10-17. 1.2V モード

10.3.17.3 DCP 自動モード (TPS25858-Q1)

TPS25858-Q1 デバイスには、図 10-18 に示すすべての DCP 充電方法がサポートされている自動検出ステート・マシンが内蔵されています。自動検出ステート・マシンは、Divider 3 方式で起動します。BC1.2 または YD/T 1591-2009 準拠のデバイスが取り付けられた場合、TPS25858-Q1 デバイスは出力放電せずに電源スイッチをオンに戻し、すぐに $1.2V$ モードで動作してから、BC1.2 DCP モードに入ります。次に、デバイスがデータ・ラインを解放するまで、自動検出ステート・マシンはこのモードを維持します。この場合、自動検出ステート・マシンは Divider 3 方式に戻ります。Divider 3 準拠のデバイスが取り付けられた場合、TPS25858-Q1 デバイスは Divider 3 状態を維持します。




図 10-18. DCP 自動モード

Divider 3 Mode
S1, S2: ON
S3, S4: OFF

Shorted Mode
S4 ON
S1, S2, S3: OFF

1.2-V Mode
S1, S2: OFF
S3, S4: ON

10.4 デバイスの機能モード

10.4.1 シャットダウン・モード

EN ピンは、TPS2585x-Q1 の電気的なオン / オフを制御します。 V_{EN} が 1.2V (標準値) 未満になると、デバイスはシャットダウン・モードになります。TPS2585x-Q1 は、 V_{IN} 過電圧誤動作防止機能と V_{SENSE} の低電圧誤動作防止機能も採用しています。 V_{IN} 電圧がそれぞれ OVLO レベル、 V_{OVLO} 以上になるか、または V_{SENSE} 電圧がそれぞれ UVLO レベル、 V_{DCDC_UVLO} 未満になると、DC/DC コンバータはオフになります。

10.4.2 アクティブ・モード

TPS2585x-Q1 は、 V_{EN} が高精度イネーブル・スレッショルドを超えており、 V_{SENSE} がそれぞれの UVLO レベルを超えており、CC ライン上で有効な検出が行われたときにアクティブ・モードになります。TPS2585x-Q1 をイネーブルにする最も簡単な方法は、EN ピンを SENSE ピンに接続することです。この接続を行うことにより、入力電圧が動作範囲内 (5.5V~26V) で、UFP が検出されると自己起動が可能となります。

アクティブ・モードでは、 R_d が挿入されない限り、TPS25858-Q1 の降圧レギュレータは動作しません。TPS25859-Q1 の降圧レギュレータは、 R_d が挿入されていなくても動作します。降圧レギュレータは、強制連続モード (FCCM) とも呼ばれる、強制パルス幅変調 (FPWM) で動作します。この動作により、降圧レギュレータのスイッチング周波数はどのような状況下においても一定に維持されます。FPWM 動作では、低出力電圧リップル、厳格な出力電圧レギュレーション、一定のスイッチング周波数を実現します。内蔵されているスペクトラム拡散の変調は、FREQ/SYNC ピンでプログラムされたスイッチング周波数の前後の狭帯域に分光エネルギーを分散させるのに役立ちます。軽負荷の状況下では、インダクタ電流は負方向になります。 $I_{L-NEG-LS}$ の負の電流制限は、レギュレータのローサイド FET への損傷を防ぐ目的があります。動作中、TPS2585x-Q1 は FREQ/SYNC 入力におけるすべての有効なクロック信号と同期します。

11 アプリケーションと実装

NOTE

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

11.1 アプリケーション情報

TPS2585x-Q1 は、降圧型 DC/DC レギュレータと USB 充電ポート・コントローラです。TPS2585x-Q1 は一般的に車載用システムで使用され、デュアル Type-C ポート・アプリケーションで、DC 電圧を自動車のバッテリから最大出力電流 6.6A の 5V DC に変換します。TPS2585x-Q1 は高効率の降圧コンバータで、全負荷時に周囲温度 85°C の高さでもデバイスは動作します。TPS2585x-Q1 の部品を選択する際には、次の設計手順を使用します。

11.2 代表的なアプリケーション

TPS2585x-Q1 は、数個の外付け部品のみで幅広い範囲の電源電圧を 5V 出力に変換して、USB デバイスに電力を供給することができます。図 11-1 に、TPS25858-Q1 のデュアル Type-C 充電ポートの代表的なアプリケーション回路図を示します。図 11-2 に、TPS25859-Q1 のデュアル Type-C 充電ポートの代表的なアプリケーション回路図を示します。




図 11-1. 400kHz f_{SW} の場合の TPS25858-Q1 の代表的なアプリケーション回路




図 11-2. 400kHz f_{SW} の場合の TPS25859-Q1 の代表的なアプリケーション回路

クイック・スタート・ガイドとして、表 11-1 では最も一般的な構成の代表的な部品の値が提供されています。表 11-1 に示す値は標準値です。アプリケーションの要求に応じて、他の値を使用して特定の性能基準を強化することができます。TPS2585x-Q1 内蔵の降圧レギュレータは内部補償され、外付けのインダクタンスと容量を適切に選択するよう最適化されています。外付け部品は、アプリケーションのニーズだけでなく、デバイスの制御ループの安定性基準も満たしている必要があります。

表 11-1. L および C_{OUT} の標準値

f_{SW}	ケーブル補償なしの V_{OUT}	L	$C_{HF} + C_{IN}$	C_{BOOT}	定格の C_{OUT}
400kHz	5.17V	3.3μH	$1 \times 100nF + 1 \times 47\mu F$	$1 \times 100nF$	$3 \times 47\mu F$

1. インダクタンス値は、最大 $V_{IN} = 18V$ として計算されます。
2. C_{OUT} はすべてディレーティング後の値で、低 ESR セラミック・コンデンサを使用します。
3. C_{OUT} は SENSE ピンにおける降圧レギュレータの出力コンデンサです。

11.2.1 設計要件

設計例に基づいて、詳細な設計手順を説明します。この設計例では、表 11-2 に示されるパラメータを入力パラメータとして使用します。

表 11-2. 設計例のパラメータ

入力電圧、 V_{IN}	標準 13.5V、範囲 8V~18V
出力電圧、 V_{SENSE}	5.17V
最大出力電流	6.6A
スイッチング周波数 f_{SW}	400kHz

11.2.2 詳細な設計手順

11.2.2.1 出力電圧設定

TPS2586x-Q1 の出力電圧は、VSET ピンでプログラマれます。VSET を GND に短絡する場合は、出力電圧を 5.17V に設定し、ケーブル補償機能をイネーブルにすると、出力電圧は負荷電流の増加に比例して増加します。出力電圧設定の詳細については、表 10-2 を参照してください。ケーブル補償を使用すると、SENSE ピンの電圧は負荷電流の増加に比例して増加します。ケーブル補償設定の詳細については、「リスト項目」を参照してください。ケーブル補償が不要な場合は、 0Ω の R_{IMON} 抵抗を使用してください。

11.2.2.2 スイッチング周波数

TPS2585x-Q1 の推奨スイッチング周波数は、高効率を実現する 250kHz~400kHz の範囲です。400kHz 動作の場合は、 $R_{FREQ} = 49.9\text{k}\Omega$ を選択します。別のスイッチング周波数を選択する場合は、表 10-1 を参照してください。

スイッチング周波数の選択は、変換効率とソリューション全体のサイズとのトレードオフとなります。スイッチング周波数を低くすると、スイッチング損失は減少し、一般的にシステム効率が高くなります。一方、スイッチング周波数を高くすると、より小型のインダクタや出力コンデンサを使用できるようになります。車載用 USB 充電アプリケーションでは、AM 帯域より低い 400kHz で動作する傾向があります。この例では、400kHz を選択しています。

11.2.2.3 インダクタの選択

インダクタに最も重要なパラメータは、インダクタンス、飽和電流、および定格電流です。インダクタンスは、指定のピーク・ツー・ピーク・リップル電流 Δi_L によって決まります。リップル電流は入力電圧とともに増大するため、最大入力電圧を使用して最小インダクタンス L_{MIN} を計算します。出力インダクタの最小値を計算するには、式 12 を使用します。 K_{IND} は、デバイスの最大出力電流に対するインダクタのリップル電流量を表す係数です。 K_{IND} の妥当な値として、20%~40% になる必要があります。アプリケーションのリップル電流について、デバイスで利用可能な最大値よりずっと低い最大負荷を選択した場合は、デバイスの最大電流を使用する必要があります。瞬間短絡、または過電流動作時は、RMS およびピーク・インダクタ電流が高くなる可能性があります。インダクタ電流の定格は、デバイスの電流制限より高くななければなりません。

$$\Delta i_L = \frac{V_{OUT} \times (V_{IN_MAX} - V_{OUT})}{V_{IN_MAX} \times L \times f_{SW}} \quad (11)$$

$$L_{MIN} = \frac{V_{IN_MAX} - V_{OUT}}{I_{OUT} \times K_{IND}} \times \frac{V_{OUT}}{V_{IN_MAX} \times f_{SW}} \quad (12)$$

一般的に、スイッチング電源には低いインダクタンスを選択することが望ましいとされています。これにより、より高速な過渡応答、小さな DCR、コンパクトな設計のためのサイズ削減が可能になるためです。ただし、インダクタンスが低すぎると、インダクタ電流のリップルが過度に増大するため、全負荷時に過電流保護が誤作動を起こす可能性があります。また、導通損失がおよびインダクタのコア損失が大きくなります。インダクタ電流のリップルが大きくなると、出力電圧リップルも同じ出力容量で増大します。ピーク電流モード制御では、インダクタ電流のリップルが小さすぎることは推奨されません。ピーク電流のリップルが大きいほど、コンパレータの信号対ノイズ比が大きくなります。

この設計例では、 $K_{IND} = 0.3$ を選択した結果、インダクタンスは約 3.58 μH と算出されています。そのため、もっとも近い標準値である 3.3 μH を選択します。

11.2.2.4 出力コンデンサの選択

定常状態の出力電圧リップル、ループ安定性、負荷電流過渡時における電圧オーバーシュート / アンダーシュートに直接影響するため、出力コンデンサ C_{OUT} の選定には注意が必要です。

出力コンデンサの値、およびその ESR により、出力電圧リップルと負荷過渡性能が決まります。通常、大きな電流ステップや高速スルーレートといった厳しい電圧レギュレーションが必要とされるシステムでは、出力コンデンサは出力電圧リップルではなく、負荷過渡要件によって制限されます。大きな負荷が高速で増大すると、出力コンデンサは、インダクタ電流が適切なレベルに増加するまで必要な電荷を供給します。レギュレータの制御ループは、通常は出力電圧低下に応答するために 4 クロック・サイクル以上が必要です。4 クロック・サイクルの電流差分を供給して、指定した範囲内での出力電圧

を一定に保持するには、出力コンデンサは十分大きくなければなりません。いくつかの一般的なアプリケーションでは、出力コンデンサを求めるために **表 11-3** を使用します。この例では、優れた過渡性能を実現するため、出力コンデンサとして $3 \times 22\mu\text{F}$ のセラミック・コンデンサを使用します。

表 11-3. 選択された出力コンデンサ

周波数	C_{OUT}	サイズ / コスト	過渡性能
400KHz	$3 \times 47\mu\text{F}$ セラミック	小型サイズ	良好
400KHz	$2 \times 47\mu\text{F}$ セラミック	小型サイズ	最小
400KHz	$4 \times 22\mu\text{F} + 1 \times 260\mu\text{F}, 50\text{m}\Omega$ 未満の電解	大型サイズ、低コスト	良好
400KHz	$1 \times 4.7\mu\text{F} + 2 \times 10\mu\text{F} + 1 \times 260\mu\text{F}, 50\text{m}\Omega$ 未満の電解	最小コスト	最小

11.2.2.5 入力コンデンサの選択

TPS2585x-Q1 デバイスには、アプリケーションに応じて、高周波入力デカップリング・コンデンサ、またはコンデンサが必要です。十分な電圧定格を持つ、高品質セラミック・コンデンサのタイプ **X5R** または **X7R** が推奨されています。セラミック入力コンデンサは、コンバータに低インピーダンス・ソースを供給するだけでなく、リップル電流を供給して、他の回路からスイッチング・ノイズを絶縁します。高周波デカップリング・コンデンサの推奨される標準値は、セラミック容量の $10\mu\text{F}$ です。これは、少なくともアプリケーションが必要とする最大入力電圧を定格とする必要があり、可能であれば、最大入力電圧の 2 倍が推奨されます。この容量を増やすと、入力電圧リップルの低減や負荷過渡時の入力電圧を維持、またはその両方を実現することができます。また、 100nF の小型セラミック・コンデンサをコンバータに隣接した **IN** および **PGND** で使用する必要があります。これにより、デバイス内部に制御回路のための高周波バイパスができます。この例では $10\mu\text{F}$ 、 50V 、**X7R** (またはそれ以上) のセラミック・コンデンサが使用されており、**X7R** または、それ以上の誘電体で、 100nF のセラミック・コンデンサも 50V 定格にする必要があります。

さらに、セラミックに並列に配置された入力の電解コンデンサが必要になることがあります。特に、コード・エンジンやウォーム・エンジンのクランク要件などで、車載バッテリから TPS2585x-Q1 の **IN** ピンまで長いリードが使用される場合に必要となります。このコンデンサの適度な **ESR** により、ケーブルまたはパターンのリード・インダクタンスによる電圧スパイクが抑制されます。

11.2.2.6 ブートストラップ・コンデンサの選択

TPS2585x-Q1 の設計には、ブートストラップ・コンデンサ (C_{BOOT}) が必要です。推奨容量は 100nF で、定格は 16V 以上です。ブートストラップ・コンデンサは、**SW** ピンと **BOOT** ピンの間に配置します。この中には、パワー **MOSFET** のゲート・ドライバに電力を供給するために使用するエネルギーを蓄積します。ブートストラップ・コンデンサには、温度安定性のために、**X7R** または **X5R** グレードの誘電体を使用した高品質セラミック・タイプを使用してください。

11.2.2.7 低電圧誤動作防止設定点

システムの低電圧誤動作防止 (UVLO) は、 R_{ENT} および R_{ENB} の外付け分割電圧を使用して調整します。UVLO には 2 つのスレッショルドがあり、1 つは入力電圧の立ち上がり時のパワーアップ中に適用され、もう 1 つは入力電圧の立ち下がり時のパワーダウンまたはブラウンアウト中に適用されます。式 13 を使用して、 V_{IN} の UVLO レベルを決定することができます。

$$V_{\text{IN_RISING}} = V_{\text{ENH}} \times \frac{R_{\text{ENT}} + R_{\text{ENB}}}{R_{\text{ENB}}} \quad (13)$$

TPS2585x-Q1 の EN 立ち上がりスレッショルド (V_{ENH}) は、 1.3V (標準値) に設定されます。電源からの入力電流を最小限に抑えるため、 R_{ENB} には $10\text{k}\Omega$ を選択します。目的の V_{IN} UVLO レベルが 6.0V の場合、 R_{ENT} の値は次の式 式 14 で計算できます。

$$R_{\text{ENT}} = \left(\frac{V_{\text{IN_RISING}}}{V_{\text{ENH}}} - 1 \right) \times R_{\text{ENB}} \quad (14)$$

式 14 から、 $36.1\text{k}\Omega$ が得られます。この結果、立ち下がり UVLO スレッショルドは 5.5V になり、式 15 で計算することができます。ここで、EN ヒステリシス (V_{EN_HYS}) は 0.1V (標準値) です。

$$V_{IN_FALLING} = (V_{ENH} - V_{EN_HYS}) \times \frac{R_{ENT} + R_{ENB}}{R_{ENB}} \quad (15)$$

自動的に起動させるために EN を IN ピンに直接接続することはできません。EN ピンの電圧定格は 11V のため、これを V_{IN} に直接接続するとデバイスが損傷します。TPS2585x-Q1 の動作をイネーブルにする最も簡単な方法は、EN を V_{SENSE} に接続することです。このように接続することで、 V_{IN} が動作範囲内になると自動的に起動できるようになります。

11.2.2.8 ケーブル補償の設定点

TPS2585x-Q1 では、ケーブル補償を有効にするために、VSET ピンをグランドに短絡させる必要があります。その設定では、降圧レギュレータの出力電圧は負荷電流の増加に比例して増大し、USB ポートの電流が 2.4A 以上の場合の電圧補償は 90mV になります。

11.2.3 アプリケーション曲線

特に記述のない限り、以下の条件が適用されます。 $V_{IN} = 13.5V$ 、 $f_{SW} = 400kHz$ 、 $L = 3.3\mu H$ 、 $C_{SENSE} = 141\mu F$ 、 $C_{PA_BUS} = 1\mu F$ 、 $C_{PB_BUS} = 1\mu F$ 、 $ILIM = GND$ 、 $T_A = 25^\circ C$




図 11-3. 降圧のみの効率




図 11-4. 400kHz EMI の結果 (CM フィルタなし)




図 11-5. ロード・レギュレーション




図 11-6. ライン・レギュレーション




図 11-7. ケーブル補償なしでの負荷過渡






図 11-8. ケーブル補償なしでの負荷過渡




$V_{SET} = I_{PA_BUS} = 0A$ $I_{PB_BUS} = 0A$ $f_{SW} = 400\text{kHz}$
 V_{SENSE} $0.75A \sim 2.25A$

図 11-9. ケーブル補償なしでの負荷過渡



$V_{SET} = I_{PB_BUS} = 0A \sim 3A$ $I_{PA_BUS} = 3A$ $f_{SW} = 400\text{kHz}$
 GND

図 11-10. ケーブル補償ありの負荷過渡



$V_{SET} = I_{PB_BUS} = 0.75A \sim 2.25A$ $I_{PA_BUS} = 0A$ $f_{SW} = 400\text{kHz}$
 GND

図 11-11. ケーブル補償ありの負荷過渡






図 11-12. ドロップアウト特性




$V_{SET} = GND$ $I_{PA_BUS} = 3A$ $I_{PB_BUS} = 3A$ $f_{SW} = 400\text{kHz}$

図 11-13. 6A の出力リップル




$V_{SET} = GND$ $I_{PA_BUS} = 0.1A$ $I_{PB_BUS} = 0A$ $f_{SW} = 400\text{kHz}$

図 11-14. 100mA の出力リップル




VSET = GND $I_{PA_BUS} = 0A$ $I_{PB_BUS} = 0A$ $f_{SW} = 400kHz$

図 11-15. 無負荷出力リップル




$VIN = 0V \sim 13.5V$ $PA_CC1 = R_d$ $I_{PA_BUS} = 3A$

図 11-16. VIN と連動したスタートアップ




$VIN = 13.5V \sim 0V$ $PA_CC1 = R_d$ $I_{PA_BUS} = 3A$

図 11-17. VIN と連動したシャットダウン




$EN = 0V \sim 5V$ $PB_CC1 = R_d$ $I_{PB_BUS} = 3A$

図 11-18. EN と連動したスタートアップ




$EN = 5V \sim 0V$ $PB_CC1 = R_d$ $I_{PB_BUS} = 3A$

図 11-19. EN と連動したシャットダウン




$PA_CC1 = R_d$ に対し $PA_CC2 = \text{オープン}$ $I_{PA_BUS} = 3A$
でオープン

図 11-20. Rd アサート



$PA_{CC1} = R_d$ から PA_{CC2} = オープン $I_{PA_BUS} = 3A$
開く

図 11-21. R_d デザート

EN から High $PA_{BUS} = GND$ $PB_{BUS} = GND$

図 11-22. ショートへのイネーブル





図 11-23. 短絡からの回復



EN から High $PA_{BUS} = 1\Omega$ $PB_{BUS} = 1\Omega$





図 11-24. 1Ω 負荷へのイネーブル図 11-25. 1Ω の負荷からの回復

図 11-26. GND への VBUS のホット短絡




PA_CC1 = R_d PA_CC2 = R_a

図 11-27. GND への PA_CC2 のホット短絡




PA_CC1 = R_d OUT = 5.1Ω PA/B_BUS 無負荷

図 11-28. 5.1Ω の負荷への OUT 短絡




PA_CC1 = R_d OUT = GND PA/B_BUS 無負荷

図 11-29. GND への OUT のホット短絡



$V_{TS} = 0V \sim 2.6V$ PA_CC1 = R_d PA_CC2 = オープン

図 11-30. サーマル・センシング - NTC 温度のウォーム動作



$V_{TS} = 0V \sim 4V$

PA_CC1 = R_d

PA_CC2 = オープン

図 11-31. サーマル・センシング - NTC 温度のホット動作

12 電源に関する推奨事項

入力電源は、最大入力電流に耐えることができ、安定した電圧を維持できる必要があります。入力電源レールの抵抗は、入力電流過渡によって TPS2585x-Q1 の電源電圧が大きく降下し、UVLO の誤作動やシステム・リセットが生じることのないように、十分小さくする必要があります。TPS2585x-Q1 を長いワイヤや PCB パターンで入力電源に接続している場合は、良好な性能を実現するために特別な注意が必要です。セラミック入力コンデンサに加えて、バルク容量も追加が必要となることがあります。バルク容量の大きさは重要ではありませんが、標準では $100\mu\text{F}$ の電解コンデンサを選択します。

入力電圧は、出力電圧を下回ることはできません。このシナリオでは、短絡した入力テストなどの出力コンデンサは、デバイスの VIN と SW ピンの間に内部の寄生ダイオードを通じて放電されます。この状況では電流は制御できなくなる可能性があり、デバイスが損傷するおそれがあります。このシナリオが想定される場合は、入力電源と出力の間にショットキー・ダイオードを使用してください。

13 レイアウト

13.1 レイアウトのガイドライン

バルク・コンバータの PCB レイアウトは、最適な設計性能を実現するために重要です。PCB レイアウトが不適切な場合、適正な回路図設計の動作の妨げとなる可能性があります。コンバータが適切にレギュレートしている場合でも、PCB レイアウトが不適切では、堅牢な設計と量産できない設計という違いが生じる可能性があります。さらに、コンバータの EMI 性能は、PCB レイアウトに大きく依存します。以下のガイドラインに従うことで、最高の電力変換性能や熱性能を実現しながら、不要な EMI の生成を最小限に抑える PCB を設計できます。

1. 入力バイアス・コンデンサ C_{IN} は、IN および PGND ピンの出来る限り近くに配置する必要があります。高周波セラミック・バイパス・コンデンサを入力側に配置することで、パルス電流の高 di/dt 成分に対してプライマリ・パスを提供します。下位層で広い VIN プレーンを使用して、両方の VIN ペアをまとめて入力電源に接続します。入力コンデンサと出力コンデンサのグランド接続はいずれも、PGND ピンと PAD に接続される最短距離の最上面プレーンで構成される必要があります。
2. 中間層のグランド・プレーンの 1 つをノイズ・シールドおよび放熱経路として使用します。
3. C_{BOOT} コンデンサには広いパターンを使用します。 C_{BOOT} コンデンサは、デバイスのできる限り近くに、BOOT および SW ピンに近く広いパターンで配置します。
4. SW ピンからインダクタへの配線は長さをできる限り短くし、幅については、過度の発熱を抑えて負荷電流を流せるのに必要な最小幅にします。寄生抵抗を最小限に抑えるため、大電流の伝導パスには、短く、太いパターン、または銅箔(形状)を使用します。出力コンデンサは、インダクタの V_{SENSE} 側の端の近くに配置し、PGND ピンおよびパッドの露出部分に近づけて接地します。
5. R_{ILIM} および R_{FREQ} 抵抗は、ILIM および FREQ にできる限り近づけて配置し、AGND に接続します。これらの部品は、必要なら PCB の下側に小さなビアで信号を配線して配置することができます。その際、パターンは SW、BOOT のようにノイズの大きい配線から離す必要があります。
6. V_{IN} 、 V_{OUT} 、およびグランド・バスの接続は、できる限り幅広くします。こうすることにより、コンバータの入力または出力バスで生じる電圧降下が低減され、効率が最大になります。
7. 適切なヒートシンクのために十分な PCB 領域を確保します。最大負荷電流と周囲温度に見合った低 $R_{\theta JA}$ を実現するため、十分な銅領域を確保してください。PCB 層の上部と下部は 2 オンス銅箔とし、最低でも 1 オンス以上とします。PCB 設計に複数の銅層を使用している場合は(推奨設計)、サーマル・ビアも内部層の熱拡散グランド・プレーンに接続することができます。このデバイスのパッケージは、すべてのピンで放熱されます。ノイズを考慮することで領域の最小化に影響がある場合を除いては、すべてのピンに広いパターンを使用してください。
8. ヒートシンク・ビアの配列を使用して、パッドの露出部分を PCB 下面のグランド・プレーンに接続します。PCB に複数の銅層がある場合は、これらのサーマル・ビアも内部層の熱拡散グランド・プレーンに接続することができます。接合部温度が 150°C 未満に保持されるように、ヒートシンクには十分な銅領域を使用してください。
9. CC ラインは同じ長さになるように配置します。CC ライン上にスタブやテスト・ポイントを作成しないでください。

13.2 レイアウト例




図 13-1. レイアウト例

13.3 グランド・プレーンおよび熱に関する考慮事項

テキサス・インスツルメンツでは、中間層の 1 つをソリッド・グランド・プレーンとして使用することを推奨しています。グランド・プレーンは、ノイズの影響を受けやすい回路やパターンにシールドの役割を果たします。また、制御回路に対して、低ノイズのリファレンス電位も提供します。AGND および PGND ピンは、バイパス・コンデンサのすぐ隣にあるビアを使用して、グランド・プレーンに接続する必要があります。PGND ピンは、内部の上限側 MOSFET スイッチのソースに接続し、入力および出力キャパシタのグランドにも直接接続します。PGND にはスイッチング周波数におけるノイズが含まれており、負荷変動により戻ってくる場合があります。PGND パターンは、VIN や SW パターンと同様に、グランド・プレーンの片方に固定する必要があります。グランド・プレーンのもう片方はノイズが非常に少ないため、ノイズの影響を受けやすい配線に使用します。

テキサス・インスツルメンツは、プライマリ・サーマル・パスとして IC の PAD を使用して十分なデバイス・ヒートシンクを提供することを推奨しています。PAD をシステムのグランド・プレーンのヒートシンクに接続するには、12mil サーマル・ビアの 4 × 2 以上の配列を使用します。ビアは、PAD の下に均等に配置する必要があります。システムのグランド・プレーンでは、効率の高い放熱のために、レイヤの上下に出来る限り多くの銅を使用します。4 層の銅の厚みが、上から順番に 2 オンス、1 オンス、1 オンス、2 オンスとなっている 4 層基板を使用します。銅の厚みが十分ある 4 層基板は、低電流伝導インピーダンス、適切なシールドを提供し、熱抵抗をさらに低くします。

TPS2585x-Q1 の熱特性は、パラメータ θ_{JA} を使用して規定されます。このパラメータは、特定のシステムにおける周囲温度に対するシリコンの接合部温度の特性を表しています。 θ_{JA} の値はさまざまな変数によって変わりますが、デバイスの動作時の接合部温度を近似するために使用することができます。デバイスの接合部温度を求めるには、次の関係式を使用します。

$$T_J = P_D \times \theta_{JA} + T_A \quad (16)$$

ここで

- T_J = 接合部温度 (°C)
- $P_D = V_{IN} \times I_{IN} \times (1 - \text{効率}) - 1.1 \times I_{OUT}^2 \times DCR$ (W)
- DCR = インダクタの DC 寄生抵抗 (Ω)
- θ_{JA} = デバイスの接合部周囲間熱抵抗 (°C/W)
- T_A = 周囲温度 (°C)

TPS2585x-Q1 の動作時の最大接合部温度は 150°C です。 θ_{JA} は PCB のサイズとレイアウトに大きく関係し、ヒートシンクや気流などの環境要因にも影響を受けます。

14 デバイスおよびドキュメントのサポート

14.1 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on ti.com. Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

14.2 サポート・リソース

TI E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

14.3 商標

HotRod™ and TI E2E™ are trademarks of Texas Instruments.

USB Type-C® is a registered trademark of USB Implementers Forum.

すべての商標は、それぞれの所有者に帰属します。

14.4 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

14.5 Glossary

[TI Glossary](#)

This glossary lists and explains terms, acronyms, and definitions.

15 メカニカル、パッケージ、および注文情報

以下のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあります。ドキュメントが改訂される場合もあります。本データシートのブラウザ版については、左側のナビゲーションをご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS25858QRPQRQ1	Active	Production	VQFN-HR (RPQ) 25	3000 LARGE T&R	Yes	NIPDAU SN	Level-2-260C-1 YEAR	-40 to 125	T25858
TPS25858QRPQRQ1.A	Active	Production	VQFN-HR (RPQ) 25	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	T25858
TPS25859QRPQRQ1	Active	Production	VQFN-HR (RPQ) 25	3000 LARGE T&R	Yes	NIPDAU SN	Level-2-260C-1 YEAR	-45 to 125	T25859
TPS25859QRPQRQ1.A	Active	Production	VQFN-HR (RPQ) 25	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-45 to 125	T25859

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS25858QRPQRQ1	VQFN-HR	RPQ	25	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1
TPS25859QRPQRQ1	VQFN-HR	RPQ	25	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS25858QRPQRQ1	VQFN-HR	RPQ	25	3000	367.0	367.0	35.0
TPS25859QRPQRQ1	VQFN-HR	RPQ	25	3000	367.0	367.0	35.0


PACKAGE OUTLINE

RPQ0025A



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RPQ0025A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RPQ0025A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 25
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4224966/B 08/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月