


TPS1212-Q1 低 I_Q 車載ハイサイド スイッチ コントローラ (双方向 IMON、低消 費電カモード、負荷ウェークアップ、I2t、診断機能搭載)

1 特長

- AEC-Q100 車載グレード 1 温度認定済み
- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可
- 3.5V~73V の入力範囲 (絶対最大定格 74V)
- 最低 –65V までの逆入出力保護
- 内蔵 12V チャージ ポンプ
- 低消費電力モードでの I_O = 20μA (LPM = Low)
- 1µA の低シャットダウン電流 (EN/UVLO = Low)
- デュアル ゲートドライブ: GATE: ソース 0.5A / シンク 2A G:ソース 100µA / シンク 0.39A
- 調整可能なサーキットブレーカタイマ (I2t) 付きの高 精度 I2t 過電流保護 (IOC)
- 高精度で高速 (5µs) の短絡保護機能
- 可変の負荷ウェークアップスレッショルド、または WAKE 通知付きの LPM トリガによる、低消費電力モ ードからアクティブ モードへの高速遷移 (5µs)
- 高精度アナログ双方向電流モニタ出力 (IMON、 I DIR):±2% (30mV V_{SNS})
- NTC ベースの過熱検出 (TMP) とモニタリング出力 (ITMPO)
- 短絡フォルト時のフォルト表示 (FLT)、12t、チャージ ポ ンプ UVLO、過熱
- TPS12120-Q1 (I2t イネーブル)、TPS12121-Q1 (I2t ディスエーブル)
- 高精度 (±2%) で調整可能な低電圧誤動作防止 (UVLO)

2 アプリケーション

- パワー ディストリビューション ボックス
- ボディコントロール モジュール
- DC/DC コンバータ
- バッテリマネージメントシステム



負荷ウェークアップ付き PAAT 負荷を駆動する TPS12120-Q1 アプリケーション回路

3 説明

TPS1212-Q1 は、保護および診断機能を備えた 低 Io の スマート ハイサイド ドライバのファミリです。このデバイス は、3.5V ~ 73V の広い動作電圧範囲、74V の絶対最大 電圧を備えており、12V、24V、48V の車載用システム設 計に適しています。

これらのデバイスには、0.5A/2A (GATE) および 100μA/ 0.39A (G) の 2 つのゲートドライブが内蔵されています。 LPM が Low のとき、低消費電力パスがオンに維持され、 メイン FET がオフになり、Io は 20µA (標準値) になりま す。DRN と CS2- の間に配置された RRYPASS 抵抗を使 用して、自動負荷ウェークアップのスレッショルドを調整で きます。EN/UVLO が Low のとき、IQ は 1µA (代表値) ま で減少します。


デバイスは、高精度の 双方向電流検出 (±2%) 出力 (IMON) を備えており、外部 R_{SNS} 抵抗と FLT 通知を使 用して、可変の I2t ベースの過電流および短絡保護を実 現しています。 自動リトライおよびラッチオフ フォルト動作 は設定可能です。このデバイスは、外部 FET の過熱検出 用に、NTC ベースの温度センシング (TMP) およびモニタ リング監視出力 (ITMPO) も備えています。

TPS1212-Q1 は、23 ピン VQFN パッケージで供給され ます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TPS12120-Q1、 TPS12121-Q1	RGE (VQFN, 23)	4mm × 4mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾 にある注文情報を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ ンも含まれます。



負荷ウェークアップおよびバルク コンデンサ充電付き で PAAT 負荷を駆動する TPS12120-Q1 アプリケーシ ョン回路



目次

1 特長	8.4 デバイスの機能モード	34
2アプリケーション1	9 アプリケーションと実装	
3 説明1	9.1 アプリケーション情報	40
4 デバイス比較表3	9.2 代表的なアプリケーション 1: 自動負荷ウェークアッ	
5 ピン構成および機能4	プによる常時オン (PAAT) 負荷の駆動	40
6 仕様7	9.3 代表的なアプリケーション 2: 自動負荷ウェークアッ	
6.1 絶対最大定格7	プおよび出力バルクコンデンサ充電による常時オン	
6.2 ESD 定格7	(PAAT) 負荷の駆動	46
6.3 推奨動作条件7	9.4 電源に関する推奨事項	49
6.4 熱に関する情報8	9.5 レイアウト	50
6.5 電気的特性8	10 デバイスおよびドキュメントのサポート	52
6.6 スイッチング特性11	10.1 ドキュメントの更新通知を受け取る方法	<mark>52</mark>
6.7 代表的特性12	10.2 サポート・リソース	<mark>52</mark>
7 パラメータ測定情報14	10.3 商標	52
8 詳細説明17	10.4 静電気放電に関する注意事項	52
8.1 概要17	10.5 用語集	52
8.2 機能ブロック図18	11 改訂履歴	52
8.3 機能説明19	12 メカニカル、パッケージ、および注文情報	52







4 デバイス比較表

デバイス名/機能	TPS12120-Q1	TPS12121-Q1		
12t 保護	あり	いいえ		

3

Product Folder Links: TPS1212-Q1 English Data Sheet: SLUSFL9



5 ピン構成および機能




図 5-1. RGE パッケージ、23 ピン VQFN (透過上面図)

表 5-1. ピンの機能

	式 3-1. こ / V)放射と				
	ピン				
名称	TPS12120- Q1	TPS12121- Q1	種類(1)	説明	
EN/UVLO	1	1	I	EN/UVLO 入力。 このピンの電圧が V _(UVLOR) 1.2V を上回ると、通常動作が可能になります。EN/UVLO が V _(UVLOF) を下回ると、ゲートドライブはオフになります。 このピンを V _(ENF) 0.3V 未満に強制すると、デバイスがシャットダウンし、静止電流が約 1µA (標準値) に低下します。オプションで、抵抗デバイダ経由で入力電源に接続し、低電圧誤動作防止を設定します。 EN/UVLO がフローティングになっている場合、100nA の内部プルダウンにより、EN/UVLO が Low にプルされ、デバイスがオフ状態のままになります。	
LPM	2	2	I	モード制御入力。 High に駆動すると、デバイスはアクティブ モードに遷移します。Low に駆動すると、デバイスは低消費電力モードに遷移します。 低消費電力モードが不要な場合は、LPM ピンを EN/UVLO ピンに接続できます。 LPM をフローティングのままにすると、100nA の内部プルダウンによって LPM が Low にプルされます。	
INP 3 3 I		I	外部 FET 制御のための入力信号。 GATE ピンの状態を設定する GND への CMOS 互換入力リファレンス。 INP は、INP がフローティングのままのときに GND がゲートを SRC にプルダウンする ために、100nA の弱い内部プルダウンを備えています。		

Copyright © 2025 Texas Instruments Incorporated



表 5-1. ピンの機能 (続き)

L_DIR		ピン			5-1. こノの懐形 (続さ)
LDIR	名称	TPS12120-		種類(1)	説明
WAKE 5 5 0 デバイズがアクティブ モードに遷移するとき (LPM が High に駆動された場合または名のフェークアップ イベントが発生した場合) に、デバイズによってこのピンが Low にアナートされます。 オープン ドレイン フォルト出力。 オープン ドレイン フォルト出力。 ナイ・ジャン・フォルト出力。 ナイ・ジャン・フォルト出力。 ナイ・ジャン・ファルド 2V に達すると、このピンが、Low にアサートされます。このにつは、通路でオート・スレッショルド 2V に達すると、このピンが、ためにアサートされます。このにつは、通路でフォルト発生後の自動ルライ族間が経過するまで、FLT ピンはハイ インピータンス状態にはなりません。 通電波フォルト発生後の自動ルライ族間が正めにファナートされる CATと いこのはまたがます。 通電波大機と自動ルライ族間が正めにファナートされる CATと いこのもの・ファル・ファルトを持続することで、ルアイ期間の時間が設定されます。 ファナインでは、エーブンのよまにするのが最も速い変定です。 ファナインファルドを接続します。 ファナインファルドを接続します。 ファナインファルドを接続します。 フェンンと GND との間の抵抗は、電圧に比例する電流を変換します。 と見 Lat・このピンは、外部の電道とフォルカル・ファルドの表にといできます。 ファナイングのままにします。 通電液検型設定。 このピンは、外部の電道とファルティングのままにします。 通電液を関出設定。 IOC とのD の間に抵抗を接続することで、通電液・ファーティングのままにします。 は間流 他上記を 場合は、ファーティングのままにします。 は間流 WDL がます IOC とのD の間に抵抗を接続することで、通電液・ファーティングのままにします。 コロン と COD とのD の間に近れを接続することで、通電液(CoC) の時間を設定します。 スピック・ファース はどと CND の間にコンデンサを接続することで、通電液 (CoC) の時間を設定します。 ストロン 12 とりと CND の間にコンデンサを接続することで、通徳液 (CoC) の時間を設定します。 ストロン 13 13 0 1000 メール・ファース はは、最小様の 0.1 μF の外部コンデンサを接続できます。この との電圧スイングは 12V ~ (VIN + 12V) です。 BST 14 14 0 このピンと SRC との間に、最小様の 0.1 μF の外部コンデンサを接続できます。この につい 2 にとり CND で 1 には、最小様の 0.1 μF の外部コンデンサを接続できます。この 2 このとと SRC との間に、最小様の 0.1 μF の外部コンデンサを接続できます。 この 2 こととの 2 にとり CND で 1 には、最小様の 0.1 μF の外部コンデンサを接続できます。 この 2 ことの 2 にとり CND で 1 には、最小様の 0.1 μF の外部コンデンサを接続できます。 この 2 ことの 2 にとり CND で 1 に対します。 2 この 2 にとり CND で 1 には、最小様の 0.1 μF の外部コンデンサを接続できます。 この 2 ことの 2 にとり CND で 1 には、 最小様の 0.1 μF の外部コンデンサを接続できます。 この 2 にとり CND で 1 には、 最小様の 0.1 μF の外部コンデンサを接続できます。 2 にとり 2 にとり CND で 1 には、 最小様の 0.1 μF の外部コンデンサを接続できます。 2 にとり 2 により CND で 1 にはなが 1 に	I_DIR	4	4	I	
FET 6 6 6 0 0 VILO、メイン FET SCP、 l2t タイマトリガ、NTC ベースの外部 FE 過剰フォルト財に、FET が Low に力ります。	WAKE	5	5	0	デバイスがアクティブ モードに遷移するとき (LPM が High に駆動された場合または負荷ウェークアップ イベントが発生した場合) に、デバイスによってこのピンが Low にアサ
TMR ピンと GND の間にコンデンサを接続することで、リトライ期間の時間が設定され す。オーブンのままにするのが最も連い設定です。 ラッチオフ機能を実現するには、TMR ピンから GND までの C _{TMR} 間に抵抗を接続します。 GND 8 8 G GND をシステム グランドに接続します。 アナログ双方向電流モニタ出力。 このピンは、外部の電流センス抵抗 R _{SNS} を介して、電流のスケールダウン比をソース します。このピンと GND との間の抵抗は、電圧に比例する電流を変換します。 使用しない場合は、フローティングのままにするか、グランドに接続することができます。 アナログ電圧帰還は、サーミスタの温度に比例する電圧を供給します。 値電流検出設定。 IOC 11 ー I IOC を GND の間に抵抗を接続することで、過電流コンパレータ スレッショルドを設定 ます IOC と GND の間に抵抗を接続することで、過電流コンパレータ スレッショルドを設定 ます IOC と ビンは、MCU を使用して外部から駆動することもできます。 N.C. ー 11 ー 未接続。 I2t ゲンと GND の間にコンデンサを接続することで、過電流 (toc) の時間を設定しま す。 N.C. ー 12 ー 未接続。 外部バイバス FET のゲート。 G 13 13 O 1004 ピークソースおよび 0.39A シンク容量。 外部バイバス FET のゲートに接続します。 ハイサイド ブートストラップ電源。 BST 14 14 O このピンと SRC との間には、最小値の 0.1µF の外部コンデンサを接続できます。この ピンの電圧スイングは 12V ~ (VIN + 12V) です。	FLT	6	6	0	チャージ ポンプの UVLO、メイン FET SCP、I2t タイマトリガ、NTC ベースの外部 FET 過熱フォルト時に、FLT が Low になります。 I2t ピンの電圧がフォルト スレッショルド 2V に達すると、このピンが Low にアサートされます。このピンは、過負荷状態に起因してメイン FET がオフになりそうな状態を示すものです。このピンは、短絡時に Low にアサートされ、GATE がオフになります。過電流状態と自動リトライ時間が経過するまで、FLT ピンはハイインピーダンス状態に
IMON 9 9 0 ○	TMR	7	7	I	TMR ピンと GND の間にコンデンサを接続することで、リトライ期間の時間が設定されます。オープンのままにするのが最も速い設定です。 ラッチオフ機能を実現するには、TMR ピンから GND までの C _{TMR} 間に抵抗を接続し
IMON 9 O このピンは、外部の電流センス抵抗 R _{SNS} を介して、電流のスケールダウン比をソースします。このピンと GND との間の抵抗は、電圧に比例する電流を変換します。使用しない場合は、フローティングのままにするか、グランドに接続することができます。アナログ電圧帰還は、サーミスタの温度に比例する電圧を供給します。使用しない場合は、フローティングのままにします。 IOC 11 — I 過電流検出設定。IOC と GND の間に抵抗を接続することで、過電流コンパレータ スレッショルドを設定します IOC ピンは、MCU を使用して外部から駆動することもできます。N.C. I2t 1 — 未接続。I2t タイマ入力。I2t ピンと GND の間にコンデンサを接続することで、過電流 (toc) の時間を設定します。N.C. N.C. — 12 — 未接続。Aがボイパス FET のゲート。Aがバイパス FET のゲート。Aがバイパス FET のゲートに接続します。Aがボイパス FET のゲートに接続します。Aがイパス FET のゲートに接続します。Aがイパス FET のゲートに接続します。Aがイパイス FET のゲートに接続します。Aがイイパス FET のゲートに接続します。Aがイパス FET のゲートを使用します。Aがイパス FET のゲートを使用しまする。Aがイパス FET のがりまする。Aがイパス FET のゲートを使用しまする。Aがイパス FET のゲートを使用しまする。Aがイパス FET のがりまする。Aがイパス FET	GND	8	8	G	GND をシステム グランドに接続します。
ITMPO	IMON	9	9	0	このピンは、外部の電流センス抵抗 R _{SNS} を介して、電流のスケールダウン比をソース
IOC 11 — IOC と GND の間に抵抗を接続することで、過電流コンパレータスレッショルドを設定します IOC ピンは、MCU を使用して外部から駆動することもできます。 N.C. — 11 — 未接続。 I2t 9/4 マ入力。 12t ピンと GND の間にコンデンサを接続することで、過電流 (toc) の時間を設定します。 N.C. — 12 一 未接続。 N.C. — 12 一 未接続。 G 13 13 O 100uA ピークソースおよび 0.39A シンク容量。外部バイパス FET のゲートに接続します。 タキボイパス FET のゲートに接続します。 ハイサイド ブートストラップ電源。 このピンと SRC との間には、最小値の 0.1μF の外部コンデンサを接続できます。このピンの電圧スイングは 12V ~ (VIN + 12V) です。	ITMPO	10	10	0	アナログ電圧帰還は、サーミスタの温度に比例する電圧を供給します。
12t	IOC	11	_	I	IOCとGND の間に抵抗を接続することで、過電流コンパレータ スレッショルドを設定し
I2t 12 - O I2t ピンと GND の間にコンデンサを接続することで、過電流 (toc) の時間を設定します。 N.C. - 12 - 未接続。 G 13 13 O 100uA ピークソースおよび 0.39A シンク容量。 外部バイパス FET のゲートに接続します。 BST 14 O ハイサイド ブートストラップ電源。 このピンと SRC との間には、最小値の 0.1μF の外部コンデンサを接続できます。このピンの電圧スイングは 12V ~ (VIN + 12V) です。	N.C.	_	11	_	未接続。
A	I2t	12	_	0	12t ピンと GND の間にコンデンサを接続することで、過電流 (toc) の時間を設定しま
G 13 13 0 100uA ピークソースおよび 0.39A シンク容量。 外部パイパス FET のゲートに接続します。 ハイサイド ブートストラップ電源。 Cのピンと SRC との間には、最小値の 0.1µF の外部コンデンサを接続できます。このピンの電圧スイングは 12V ~ (VIN + 12V) です。	N.C.	_	12	_	未接続。
BST 14 14 O このピンと SRC との間には、最小値の 0.1μF の外部コンデンサを接続できます。このピンの電圧スイングは 12V ~ (VIN + 12V) です。	G	13	13	0	100uA ピークソースおよび 0.39A シンク容量。
SRC 15 0 外部 FET のソース接続。	BST	14	14	0	このピンと SRC との間には、最小値の 0.1µF の外部コンデンサを接続できます。この
	SRC	15	15	0	外部 FET のソース接続。

English Data Sheet: SLUSFL9



表 5-1. ピンの機能 (続き)

	ピン			O I. C > O IMAGE (NOLC)	
名称	TPS12120- Q1	TPS12121- Q1	種類(1)	説明	
GATE	16	16	0	大電流ゲートドライバのプルアップおよびプルダウン。 0.5A ピークソースおよび 2A シンク容量。 このピンは、ゲートを BST にプルアップし、SRC にプルダウンします。オン / オフを最速にするには、このピンをメイン パスの外部ハイサイド MOSFET のゲートに直接接続します。	
TMP	18	18	I	温度入力。 外部 NTC サーミスタへのアナログ接続。 この機能を使用しない場合は、TMP ピンを VS に直接接続します。	
CS1-	19	19	I	メイン パス電流センスの負入力。 CS1-と外部電流センス抵抗の間に抵抗 (R _{SETR}) を接続して、IMON ゲインを逆方に設定します。	
CS1+	20	20	I	メイン パス電流センスの正入力。 CS1+ と外部電流センス抵抗の間に抵抗 (R _{SETF}) を接続して、IMON ゲインを順方向 に設定します。 メイン FET 電流検出を使用しない場合は、CS1+ と CS1- を VBATT に接続します。	
ISCP	21	21	I	メイン パス SCP 検出の正入力および短絡検出スレッショルドの設定。 短絡保護が不要な場合は、ISCP を CS1- に接続します。	
VS	22	22	Р	コントローラの電源ピン。	
CS2-	23	23	I	バイパス パス電流センスの負入力。	
DRN	24	24	I	メイン パス SCP 検出の負入力。 バイパス パスを使用しない場合は、DRN+ と CS2- を一緒に RSNS の後に VBATT に接続します。	
GND	サーマル パッド	_	_	露出サーマル パッドを GND プレーンに接続します。	

⁽¹⁾ I =入力、O =出力、I/O =入力または出力、G =グランド、P =電源。



6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

		最小値	最大値	単位
入力ピン	VS, CS1+, CS1-, DRN, CS2-, ISCP, TMP \sim GND	-65	74	V
入力ピン	VS, CS1+, CS1-, DRN, CS2-, ISCP, TMP \sim SRC	-65	74	V
入力ピン	SRC ∼ GND	-65	74	V
入力ピン	GATE, G, BST ∼ SRC	-0.3	19	V
入力ピン	$TMR \sim GND$	-0.3	5.5	V
入力ピン	IOC ~ GND、TPS12120-Q1 のみ	-1	5.5	V
入力ピン	EN/UVLO、INP、 LPM。 V _(VS) > 0V	-1	74	V
入力ピン	EN/UVLO、INP、 \(\overline{LPM}\), \(V(VS) \leq 0V\)	V _(VS)	(70 + V _(VS))	V
入力ピン	CS1+ ~ CS1-	-0.3	0.4	V
入力ピン	DRN ~ CS2-	-5	100	V
出力ピン	$\overline{\text{FLT}}$, I_DIR, WAKE \sim GND	-1	20	V
出力ピン	$IMON \sim GND$	-1	5.5	V
出力ピン	I2t、ITMPO ~ GND、TPS12120-Q1 のみ	-1	7.5	V
出力ピン	ITMPO ~ GND、TPS12121-Q1 のみ	-1	7.5	V
出力ピン	GATE, G, BST \sim GND	-65	88	V
シンク電流	I _(FLT) , I _(I_DIR) , I _(WAKE)		10	mA
シンク電流	$I_{(CS1+)} \sim I_{(CS1-)}$, 1msec $_{\circ}$ $I_{(DRN)} \sim I_{(CS2-)}$, 1msec		100	mA
動作時の接合部温度、	T _j ⁽²⁾	-40	150	°C
保管温度、T _{stg}		-40	150	C

^{(1) 「}絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

6.2 ESD 定格

				値	単位
		人体モデル (HBM)、AEC Q100-002 /	こ準拠(1)	±2000	
V _(ESD)	静電放電	荷電デバイス モデル (CDM)、AEC	コーナー ピン	±750	V
		Q100-011 準拠	その他のピン	±500	

⁽¹⁾ AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)(1)

		最小値	公称值	最大値	単位
入力ピン	VS, CS1+, CS1-, DRN, CS2-, ISCP, TMP \sim GND	-60		73	V
入力ピン	EN/UVLO、INP、 LPM	0		73	V
入力ピン	IOC, TMR \sim GND, TPS12120-Q1 $\mathcal{O}\mathcal{P}$	0		5	V
入力ピン	TMR \sim GND、TPS12121-Q1 のみ	0		5	V
出力ピン	l2t、IMON、ITMPO \sim GND、TPS12120-Q1 only	0		5	V

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

1

⁽²⁾ 接合部温度が高くなると、動作寿命が短くなります。接合部温度が 125℃を超えると、動作寿命が短くなります。



6.3 推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り) (1)

		最小値	公称値 最大値	単位
出力ピン	IMON、ITMPO ~ GND、TPS12121-Q1 のみ	0	5	V
出力ピン	\overline{FLT} , WAKE, I_DIR \sim GND	0	15	V
外付けコン デンサ	VS, SRC ∼ GND	22		nF
外付けコン デンサ	$BST \sim SRC$	0.1		μF
外付けコン デンサ	l2t から GND へ	10		nF
外付けコン デンサ	TMR \sim GND	1		nF
Tj	動作時接合部温度(2)	-40	150	°C

- (1) 推奨動作条件は、デバイスが機能すると想定されている条件を示します。仕様およびテスト条件については、「電気的特性」を参照してください。
- (2) 接合部温度が高くなると、動作寿命が短くなります。接合部温度が 125℃を超えると、動作寿命が短くなります。

6.4 熱に関する情報

		TPS1212x-Q1	
	熱評価基準(1)	RGE (VQFN)	単位
		23 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	43	°C/W
R ₀ JC(top)	接合部からケース (上面) への熱抵抗	38.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	20.8	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	0.8	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	20.7	°C/W

⁽¹⁾ 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

6.5 電気的特性

 $T_J = -40 \, ^{\circ}\text{C} \sim +125 \, ^{\circ}\text{C.V}_{(VS)} = 12 \, \text{V.V}_{(BST-SRC)} = 12 \, \text{V.V}_{(SRC)} = 0 \, \text{V}$

	パラメータ	テスト条件	最小値	標準値	最大値	単位
電源電圧 (VS)					'	
VS	動作時入力電圧		3.5		73	V
V _(S_PORR)	入力電源 POR スレッショルド、立ち上がり		2.06	2.6	3.12	V
V _(S_PORF)	入力電源 POR スレッショルド、立ち下がり		2	2.5	3.01	V
	システム全体の静止電流、I _(GND)	$V_{(EN/UVLO)} = V_{(LPM)} = 2V$		430	525	μA
	システム全体の静止電流、I(GND)	V _(EN/UVLO) = V _(LPM) = 2V TPS12121-Q1 のみ		370	470	μΑ
	システム全体の静止電流、I(GND)	$V_{(EN/UVLO)} = 2V \cdot V_{(EPM)} = 0V$		20	24	μA
I _(SHDN)	SHDN 電流、I _(GND)	V _(SRC) = 12V, V _(EN/UVLO) = 0V, V _(SRC) = 0V		0.9	3.4	μΑ
イネーブル、低	電圧誤動作防止 (EN/UVLO)、過電圧保護入力	(OV)			'	
V _(UVLOR)	UVLO スレッショルド電圧、立ち上がり		1.16	1.2	1.245	V
V _(UVLOF)	UVLO スレッショルド電圧、立ち下がり		1.09	1.11	1.16	V

Product Folder Links: TPS1212-Q1

Copyright © 2025 Texas Instruments Incorporated

6.5 電気的特性 (続き)

 T_{J} = –40 °C \sim +125°C.V $_{(VS)}$ = 12V $_{\rm V}$ V $_{(BST-SRC)}$ = 12V $_{\rm V}$ V $_{(SRC)}$ = 0V

	パラメータ	テスト条件	最小値	標準値	最大値	単位
V _(ENR)	低 IQ シャットダウンのイネーブル スレッショルド電圧、立ち上がり				1	V
V _(ENF)	低 lq シャットダウンのイネーブル スレッショルド電圧、立ち下がり		0.3			V
I _(EN/UVLO)	イネーブル入力リーク電流	V _(EN/UVLO) = 12V			500	nA
チャージ ポンプ (E	BST-SRC)					
I _(BST_LPM)	LPM のチャージ ポンプ電源電流	$V_{(BST-SRC)} = 10V, V_{(EN/UVLO)} = 2V,$ $V_{(LPM)} = 0V$	175	360	575	μΑ
I _(BST_AM)	アクティブ モードでのチャージ ポンプ電 源電流	$V_{(BST-SRC)} = 12V, V_{(EN/UVLO)} = 2V,$ $V_{(LPM)} = 2V$	300	540	775	μΑ
	V _(BST - SRC) UVLO 電圧スレッショルド、 立ち上がり	V _(EN/UVLO) = 2V	7	7.6	8.4	V
V _(BST UVLO)	V _(BST - SRC) UVLO 電圧スレッショルド、 立ち下がり	V _(EN/UVLO) = 2V	6	6.6	7.2	V
VCP _(AM_LOW)	アクティブ モードでのチャージ ポンプ タ ーンオン電圧	$V_{(EN/UVLO)} = 2V \setminus V_{(\overline{LPM})} = 2V$	9.5	10.4	12.3	V
VCP _(AM_HIGH)	アクティブモードでのチャージ ポンプ タ ーンオフ電圧	$V_{(EN/UVLO)} = 2V \setminus V_{(\overline{LPM})} = 2V$	10.42	11.3	13	V
VCP _(LPM_LOW)	低消費電力モードでのチャージポンプ タ ーンオン電圧	$V_{(EN/UVLO)} = 2V \cdot V_{(\overline{LPM})} = 0V$	8.3	9.3	10.6	V
VCP _(LPM_HIGH)	低消費電力モードでのチャージ ポンプ ターンオフ電圧	$V_{(EN/UVLO)} = 2V \cdot V_{(\overline{LPM})} = 0V$	9.02	10.3	11.8	V
VCP _(AM_VS_3V)	アクティブ モードでの V _(VS) = 3V でのチャージ ポンプ電圧	V _(EN/UVLO) = 2V	8			٧
V _(G_GOOD)	バイパス コンパレータのリファレンス電圧 が 2V から 200mV に変化したときの BST を基準とした G ドライブ グッド立ち 上がりスレッショルド			2.3		V
I _(SRC)	SRC ピンのリーク電流	$V_{(EN/UVLO)} = 2V \cdot V_{(INP)} = 0 \cdot V_{(LPM)} = 2V$		1	1.57	μA
ゲートドライバ出力	力 (GATE、G)	1				
I _(GATE)	ピークソース電流			0.5		Α
I _(GATE)	ピークシンク電流			2		Α
I _(G)	ゲート電荷 (ソース) 電流、オン状態			100		μA
I _(G)	Gピークシンク電流			390		mA
電流センスおよび	電流モニタ (CS1+、CS1–、IMON、I_DIR)				l	
V _(OS_SET)	入力換算オフセット (V _{SNS} から V _(IMON) へのスケーリング)		-140		140	μV
V _(GE_SET)	ゲイン誤差 (V _{SNS} から V _(IMON) へのスケーリング)		-1		1	%
V _(IMON_Acc)	IMON の精度	V _{SNS} = ±6mV	-5		5	%
V _(IMON_Acc)	IMON の精度	V _{SNS} = ±10mV	-5		5	%
V _(IMON_Acc)	IMON の精度	V _{SNS} = ±15mV	-2		2	%
V _(IMON Acc)	IMON の精度	V _{SNS} = ±30mV	-2		2	%
· - /	 び短絡保護 (IOC、I2t、ISCP、DRN)	1	1			
V _(OCP)	OCP スレッショルド精度	15mV ≤ V _(OCP) ≤ 100mV	-7.5		7.5	%



6.5 電気的特性 (続き)

T_J = -40 °C \sim +125°C.V $_{(VS)}$ = 12V, V $_{(BST-SRC)}$ = 12V, V $_{(SRC)}$ = 0V

	パラメータ	テスト条件	最小値	標準値	最大値	単位
I ² (I2t_Acc)	I2t ピンの I² 電流精度	$15\text{mV} \le V_{(OCP)} \le 100\text{mV}$ $V_{SNS} = V_{(OCP)} + V_{(OCP)} \nearrow 50\%$	-15		15	%
I ² (I2t_Acc)	I2t ピンの I² 電流精度	$15\text{mV} \le V_{(OCP)} \le 100\text{mV}$ $V_{SNS} = V_{(OCP)} + V_{(OCP)} \mathcal{O} 100\%$	-10		10	%
I ² (I2t_Acc)	 2t ピンの ² 電流精度	$15\text{mV} \le V_{(OCP)} \le 100\text{mV}$ $V_{SNS} = V_{(OCP)} + V_{(OCP)} \varnothing 200\%$	-10		10	%
V _(I2t_OC)	過電流シャットダウンの l2t ピン電圧スレッショルド		1.93	2	2.09	V
I _(I2t_Charge)	I2t ピンから V _(I2t_OFFSET) への充電電流			5100		μA
R _(I2t_Discharge)	内部スイッチの放電抵抗			1200		Ω
V _(I2t_OFFSET)	I2t ピンのオフセット電圧		490	500	415	mV
V _(REF_OC)	IOC ピンのリファレンス電圧		190	200	205	mV
V _(SCP)	SCP スレッショルド精度	$V_{(SNS_SCP)} = 10 \text{mV},$ $R_{(ISCP)} = 328\Omega$		10		mV
V _(SCP)	SCP スレッショルド精度	$V_{(SNS_SCP)} = 20 \text{mV},$ $R_{(ISCP)} = 732 \Omega$	19	20	21	mV
V _(SCP)	SCP スレッショルド精度	$V_{(SNS_SCP)} = 100 \text{mV},$ $R_{(ISCP)} = 3.92 \text{k}\Omega$	95	100	105	mV
I _{SCP}	SCP 入力バイアス電流		24.4	25	25.2	μA
負荷ウェークアップ	プコンパレータ (CS2-、DRN)				1	
V _(LPM_SCP)	LPM の短絡スレッショルド		1.72	2	2.17	V
V _(LWU)	負荷ウェークアップ電流スレッショルド		177	200	218	mV
	ラッチオフ タイマ (TMR)				'	
I _(TMR_SRC_FLT)	TMR ソース電流		2	2.5	3	μA
I _(TMR_SNK)	TMR シンク電流		2	2.5	3	μA
V _(TMR_HIGH)	AR カウンタ立ち上がりスレッショルドの TMR ピンの電圧		1.04	1.23	1.42	V
V _(TMR_LOW)	AR カウンタ立ち下がりスレッショルドの TMR ピンの電圧		0.15	0.25	0.39	V
N _(A-R Count)				32		
温度モニタ (CS1-	-、TMP、ITMPO)				I	
V _(REF_TMP)	温度アンプの内部リファレンス電圧		475	500	525	mV
V _(ITMPO)	150℃ での温度モニタ出力電圧 R _(NTC) = 10kΩ (25℃)	$R_{(TMP)} = 330\Omega$, $R_{(NTC)} = 309\Omega$ (150°C), $R_{(ITMPO)} = 2.55k\Omega$	-6		6.64	%
$V_{(ITMPO)}$	150°C での温度モニタ出力電圧 R _(NTC) = 47kΩ (25°C)	$R_{(TMP)} = 1k\Omega,$ $R_{(NTC)} = 520\Omega (150^{\circ}C),$ $R_{(ITMPO)} = 6.19k\Omega$	-6		6.67	%
I _(TMP)	TMP のリーク電流				100	nA
V _(TMP_OT)	過熱スレッショルド		1.9	2	2.06	V
入力制御 (INP、II	NP_G、LPM)、& フォルト フラグ (FLT)		'		'	
$\begin{array}{c} R_{(\overline{FLT})} \ \ R_{(WAKE)}, \\ R_{(I_DIR)} \end{array}$	FLT、WAKE、I_DIR プルダウン抵抗			70		Ω
I _(FLT) , I _(WAKE) , I _(I_DIR)	FLT、WAKE、I_DIR リーク電流	$0V \le V_{(FLT)} \le 20V$, $0V \le V_{(WAKE)} \le 20V$, $0V \le V_{(I_DIR)} \le 20V$			400	nA
$V_{(INP_H)} \setminus V_{(\overline{LPM}_H)}$	1)	,			2	V

Copyright © 2025 Texas Instruments Incorporated

English Data Sheet: SLUSFL9

6.5 電気的特性 (続き)

 T_{J} = –40 °C \sim +125°C.V $_{(VS)}$ = 12V $_{\rm V}$ V $_{(BST-SRC)}$ = 12V $_{\rm V}$ V $_{(SRC)}$ = 0V

	パラメータ	テスト条件	最小値	標準値	最大値	単位
$V_{(INP_L)} \ V_{(\overline{LPM}_L)}$			0.72			V
$V_{(INP_Hys)}$, $V_{(\underline{LPM}_Hys)}$	INP、LPM ヒステリシス			400		mV
I _(INP) , I _(<u>LPM</u>)	INP、LPM リーク電流				200	nA

6.6 スイッチング特性

 $T_{J} = -40~^{\circ}\text{C} \sim +125 ^{\circ}\text{C.V}_{(VS)} = 12\text{V.V}_{(BST-SRC)} = 11\text{V.V}_{(SRC)} = 0\text{V}$

	パラメータ	テスト条件	最小値 標準値	最大値	単位
t _{GATE(INP_H)}	INP ターンオン伝搬遅延	INP $\uparrow \sim$ GATE \uparrow 、C _{L(GATE)} = 47nF	1.2	2.5	μs
t _{GATE(INP_L)}	INP ターンオフ伝搬遅延	INP $\downarrow \sim$ GATE \downarrow 、C _{L(GATE)} = 47nF	0.35	1.5	μs
t _{G_ON(EPM)}	アクティブ モードから LPM モードへの遷 移遅延	$\overline{ ext{LPM}} \downarrow \sim ext{G} \uparrow \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $	1.8	9	μs
t _{GATE_OFF(LPM)}	アクティブ モードから LPM モードへの遷 移遅延	$\overline{\text{LPM}}$ ↓、G ↑ $(V_{(G_GOOD)}$ 以上) \sim GATE ↓、WAKE ↑ $(\text{Low} \sim \text{High Z})$ 、 $C_{L(GATE)}$ = 47nF	37	51	μs
t _{GATE(WAKE_LPM)}	LPM トリガによる LPM モードからアクティブ モードへの遷移遅延	$\overline{ ext{LPM}} \uparrow \sim ext{GATE} \uparrow \text{, } ext{C}_{ ext{L(GATE)}} ext{= 47nF}$	3.8	6	μs
t _{G(WAKE_LPM)}	LPM トリガによる LPM モードからアクティブ モードへの遷移遅延	$\overline{\text{LPM}}$ ↑、GATE ↑ $(V_{(G_GOOD)}$ 以上) \sim G ↓、WAKE ↓、 $C_{L(G)}$ = 47nF、 $V_{(LPM)}$ = 0V	9	15	μs
t _{GATE(WAKE_LWU)}	負荷ウェークアップ時の GATE ターンオン伝播遅延	$V_{(DRN-CS2-)} \uparrow V_{(LWU)} \sim GATE \uparrow$, $C_{L(GATE)} = 47nF$, $V_{(\overline{LPM})} = 0V$	4	5.5	μs
t _{G(WAKE_LWU)}	負荷ウェークアップ時の G ターンオフ伝 搬遅延	$V_{(DRN-CS2-)} \uparrow V_{(LWU)}$ 、GATE \uparrow $(V_{(G_GOOD)}$ 以上) \sim G \downarrow 、WAKE \downarrow 、 $C_{L(G)}$ = 47nF、 $V_{(LPM)}$ = 0V	9	15	μs
t _{GATE(EN_OFF)}	EN ターンオフ伝搬遅延	$EN \downarrow \sim GATE \downarrow \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $	3.1	4.5	μs
t _{GATE(UVLO_OFF)}	UVLO ターンオフ伝搬遅延	$ \begin{array}{c} \text{UVLO} \ \downarrow \ \sim \text{GATE} \ \downarrow \ , \\ \text{C}_{\text{L(GATE)}} = \text{47nF}, \ \overline{\text{LPM}} = \text{High} \end{array} $	4	6.5	μs
t _{GATE(UVLO_ON)}	CBT プリバイアス > VPORF および INP が High に維持された状態での UVLO ~ GATE ターンオン伝搬遅延	$\begin{array}{c} EN/UVLO \ \uparrow \ \sim GATE \ \uparrow \ , \\ C_{L(GATE)} = 47nF, \ INP = 2V, \ \overline{LPM} = \\ High \end{array}$	8.5	25	μs
t _{GATE(VS_OFF)}	VS 立ち下がり < VPORF および INP、 EN/UVLO が High に維持された状態で の GATE ターンオフ伝搬遅延	VS ↓ (VPORF 超過) ~ GATE ↓、 C _{L(GATE)} = 47nF、 INP = EN/UVLO = 2V、 LPM = High	25	40	μs
t _{sc}	アクティブ モードでの短絡保護回路の伝搬遅延	$ \begin{array}{c} V_{(CS1+_CS1-)} \uparrow V_{(SCP)} \sim \text{GATE} \downarrow , \\ C_{L(GATE)} = 47 \text{nF}, V_{(\overline{LPM})} = 2 V \end{array} $	3.9	5	μs
t _{LPM_SC}	LPM での短絡保護回路の伝搬遅延 (短絡による LPM へのパワーアップ)	$V_{(DRN-CS2-)} \uparrow V_{(LPM_SCP)} \sim GATE \uparrow$, $C_{L(GATE)} = 47nF$, $V_{(LPM)} = 0V$	3.1	4.5	μs
t _{GATE(FLT_ASSERT)}	短絡中の FLT アサート遅延	$V_{(CS1+-CS1-)} \uparrow V_{(SCP)} \sim \overline{FLT} \downarrow$	15	21	μs
t _{GATE(FLT_DE_ASSER} T)	短絡中の FLT デアサート遅延	$V_{(CS1+-CS1-)} \downarrow V_{(SCP)} \sim \overline{FLT} \uparrow$	3.8		μs
t _{GATE(FLT_ASSERT_B} STUVLO)	GATE ドライブ UVLO 中の FLT アサート 遅延	$V_{(GATE-SRC)} \downarrow V_{(BSTUVLOR)} \sim \overline{FLT} \downarrow$	30		μs
t _{GATE(FLT_DE_ASSER} T_BSTUVLO)	GATE ドライブ UVLO 中の FLT デアサート遅延	$V_{(GATE-SRC)} \uparrow V_{(BSTUVLOR)} \sim \overline{FLT} \uparrow$	15		μs

資料に関するフィードバック(ご意見やお問い合わせ)を送信

11




6.6 スイッチング特性 (続き)


 $T_{J} = -40~^{\circ}\text{C} \sim +125 ^{\circ}\text{C.V}_{(VS)} = 12\text{V. V}_{(BST-SRC)} = 11\text{V. V}_{(SRC)} = 0\text{V}$


	パラメータ	テスト条件	最小値	標準値	最大値	単位
t(IDIR_DELAY)	I_DIR ピンの電流方向表示の遅延	$V_{(SNS)} \uparrow stat \downarrow \sim V_{(I_DIR)} \uparrow stat$ は \downarrow		6.5	10	μs

6.7 代表的特性



6.7 代表的特性 (続き)





13



7パラメータ測定情報




図 7-1. 負荷ウェークアップによるシステムの低消費電力モードからアクティブ モードへの遷移






図 7-2. LPM 外部トリガによるシステムの低消費電力モードからアクティブ モードへの遷移

15






図 7-3. LPM トリガによるアクティブ モードから低消費電力モードへの遷移



8 詳細説明

8.1 概要

TPS1212-Q1 は、保護および診断機能を備えた 低 Io のスマート ハイサイド ドライバのファミリです。 TPS1212-Q1 は、 3.5V~73V の広い動作電圧範囲、74V の絶対最大電圧を備えており、12V、24V、48V の車載用システム設計に適して います。

TPS1212-Q1 には、メイン パスの FET を駆動するための 0.5A ピーク ソース / 2A シンク ゲート ドライバ、および低電力 パス用の 100µA src/0.39A シンク容量を備えた 2 つの統合ゲートドライバがあります。 強力なゲートドライブ (GATE) に より、INP ピンをゲート制御入力として使用できる大電流システム設計において、並列 FET を使って電力スイッチングが 可能です。

LPM = Low の低消費電力モードでは、低消費電力パスの FET (G ドライブ) をオン状態に維持し、メイン FETs (GATE ドライブ) をオフにします。このモードでは、デバイスが消費するのは 20µA (標準値) という低い Io です。低消費電力パス の DRN ピンと CS2 ピンの間に配置する RBYPASS 抵抗を使用して、自動負荷ウェークアップ スレッショルドと出力バルク キャパシタ充電電流をプログラムできます。 EN/UVLO が Low にプルされると、Io は 1μA (標準値) まで減少します。 デバ イスは、動作モード (アクティブ モード / 低消費電力モード) を示すため、WAKE 出力ピンを備えています。

デバイスは、エネルギー管理システムを可能にする高精度電流検出 (30mV VSNS で ±2%) 出力 (IMON) を備えていま す。このデバイスには、外部 R_{SNS} 抵抗を使用して、正確で調整可能な I2t ベースの過電流および短絡保護機能が内蔵 されています。自動リトライおよびラッチオフフォルト動作は設定可能です。


TPS1212-Q1 は、過電流、短絡、チャージ ポンプ低電圧、外部 FET 過熱状況において、オープンドレイン FLT 出力の フォルトを通知します。

TPS1212-Q1 には最小 -65V までの逆極性保護機能が内蔵されており、入力逆極性フォルトが発生した場合でも IC を 保護するための外部コンポーネントは不要です。

デバイスは、NTC ベースの温度センシング (TMP) および監視出力 (ITMPO) を備えており、外部 FET の過熱を検出す るため、堅牢な熱システム設計が可能になります。

TPS1212x-Q1 は、23 ピンの QFN パッケージで供給されます。

8.2 機能ブロック図



English Data Sheet: SLUSFL9

TEXAS INSTRUMENTS www.ti.com/ja-jp

8.3 機能説明

8.3.1 チャージ ポンプとゲート ドライバの出力 (VS、GATE、BST、SRC)




図 8-1. ゲート ドライバ

図 8-1 に、チャージ ポンプとゲートドライバ回路の実装の概略図を示します。このデバイスには、メイン FET Q1 および Q2 のための強力な 0.5A/2A ピーク ソース/シンク ゲートドライバ (GATE) と、バイパス FET Q3 用の $100\mu A/0.39A$ ピーク ソース/シンク電流ゲートドライバ (G) が内蔵されています。強力なゲートドライバを使用すると、大電力システム設計で FET を並列接続でき、飽和領域における遷移時間を最小化することができます。アクティブ モードで 12V で、 $600\mu A$ のチャージ ポンプが VS 端子から生成され、ゲートドライバ (BST と SRC) の両端に配置された外部ブートストラップ コンデンサ C_{BST} を充電します。

VS はコントローラの電源ピンです。VS を印加し、EN/UVLO を High にすると、チャージ ポンプがオンになり、 C_{BST} コンデンサを充電します。 C_{BST} の両端の電圧が $V_{(BST_UVLOR)}$ を超えると、ゲートドライバ セクションがアクティブになります。このデバイスには 1V (標準値) の UVLO ヒステリシスがあり、最初のゲート ターンオン時の性能のチャタリングが低減されます。外部 FET Q_G と FET のターンオン時に許容されるディップに基づいて C_{BST} を選択します。アクティブ モードで、チャージ ポンプは、BST から SRC への電圧が通常 $VCP_{(HIGH_AM)}$ に達するまでイネーブルに維持されます。この時点でチャージ ポンプは無効化され、VS ピンに流れる電流が減少します。BST から SRC への電圧が $VCP_{(LOW_AM)}$ まで放電されるまでチャージ ポンプはディスエーブルのまま維持され、通常はその時点でチャージ ポンプが有効化されます。

下図に示されているように、BST と SRC の間の電圧は、アクティブ モードで VCP_(HIGH_AM) と VCP_(LOW_AM) の間で充電および放電を継続します。

19

English Data Sheet: SLUSFL9




図 8-2. チャージ ポンプ動作

ゲートドライバの初期イネーブル遅延を計算するには、式1を使用します。

$$T_{DRV_EN} = \frac{C_{BST} \times V_{(BST_UVLOR)}}{600 \text{ uA}}$$
 (1)

ここで、

C_{BST} は、BST と SRC ピンの間に接続されているチャージ ポンプ容量です

V_(BST_UVLOR) = 7.6V (標準値)。

図 8-3 に示されているように、 T_{DRV_EN} を低減する必要がある場合は、外部 VAUX または低リーケージのダイオード D1 を経由した入力電源を使用して、BST 端子を外部からプリバイアスします。この接続では、 T_{DRV_EN} は 350 μ s まで減少します。






図 8-3. BST への外部電源を使用した TPS1212-Q1 アプリケーション回路

注

 V_{AUX} は、 $8.1V\sim15V$ の外部電源電圧で供給可能です。 T_{DRV_EN} を低減するため、D1 ダイオードを介して入力電源 VS を BST に接続することもできます。

8.3.2 容量性負荷駆動

車載パワー ディストリビューション ユニットおよびゾーン コントローラのような特定の最終製品は、他の ECU を含むさまざまな負荷に電力を供給します。これらの ECU には、大きな入力容量が存在する場合があります。ECU への電力を制御されない方法でオンにすると、大きな突入電流が発生し、パワー FET が損傷する可能性があります。

容量性負荷スイッチング時の突入電流を制限するため、TPS1212-Q1 デバイスでは、以下のシステム設計手法を使用できます。

8.3.2.1 負荷コンデンサ充電に低消費電力バイパス FET (G 駆動) を使用

大電流のアプリケーションでは、複数の FET を並列に接続すると、FET の間に突入電流が均等に分散され、結果的に FET のサイズが大きくなるため、メイン FET のゲート スルーレート制御は推奨されません。

TPS1212-Q1 には、専用の制御入力 ($\overline{\text{LPM}}$)、および DRN ピンと CS2- ピンの間のバイパス コンパレータを備えたゲートドライバ (G) が統合されています。この機能を使用して、独立した低消費電力バイパス FET を駆動し、突入電流制限機能で容量性負荷を事前充電することができます。図に、TPS1212-Q1 を使用した容量性負荷充電のための低消費電力バイパス FET の実装を示します。外部コンデンサ C_g は、ゲートターンオン スルーレートを小さくし、突入電流を制御します。

English Data Sheet: SLUSFL9




図 8-4. 低消費電力バイパス FET のゲート (G) スルーレート制御を使用したコンデンサ充電

EN/UVLO が High にプルアップされて $\overline{\text{LPM}}$ が Low にプルされるパワーアップ中、デバイスは、100 μ A のソース電流で G を High にプルすることでバイパス FET (G) をオンにし、メイン FET (GATE) をオフに維持します。この低消費電力モード (LPM) では、TPS1212-Q1 は DRN ピンと CS2-ピンの間の電圧、およびバイパス FET の VGS (G \sim SRC) を検出します。DRN と CS2 の両端の電圧は最初に $V_{\text{(LPM_SCP)}}$ スレッショルド (2V 標準値) と比較され、 $V_{\text{(G_GOOD)}}$ スレッショルドに達するまで、短絡フォルトイベントへのパワーアップが検出されます。

 $V_{(G_GOOD)}$ スレッショルドに達すると、DRN と CS2-の間の電圧が、負荷ウェークアップ イベントの $V_{(LWU)}$ スレッショルド (200mV 標準値) と比較されます。下のタイミング図に示されているように、この方式により、コンデンサ充電電流 (I_{LWU}) を負荷ウェークアップ スレッショルド (I_{LWU}) より高く設定でき、短絡イベントへのパワーアップも確実に検出できます。

資料に関するフィードバック (ご意見やお問い合わせ) を送信 Copyright © 2025 Texas Instruments Incorporated




図 8-5. バイパス パスを使用したバルク キャパシタ充電のタイミング図

負荷ウェークアップ トリガ スレッショルドの設定:

通常動作時は、直列抵抗 R_{BYPASS} 使用して負荷ウェークアップ電流スレッショルドを設定します。 $V_{(G_GOOD)}$ スレッショルドに達すると、 DRN と CS2- の間の電圧が、負荷ウェークアップ イベントの $V_{(LWU)}$ スレッショルド (200mV 標準値) と比較されます。

式2を使用して、RBYPASSを選択できます。

$$R_{\text{BYPASS}} = \frac{V_{\text{(LWU)}}}{I_{\text{LWII}}} \tag{2}$$

INRUSH 電流の設定:

式 3 を使用して、I_{INRUSH} を計算します。

$$I_{INRUSH} = C_{LOAD} \times \frac{V_{BATT}}{T_{charge}}$$
 (3)

ここで、

C_{LOAD} は、負荷容量です。

V_{BATT} は、入力電圧、T_{charge} は充電時間です。



I_{INRUSH} は、低電力モード (I_{LPM_SC}) 電流で、短絡時に常にウェークアップより小さい必要があります。これは、式 4 を使用して計算できます。

$$I_{LPM_SC} = \frac{V_{(LPM_SCP)}}{R_{RYPASS}}$$
 (4)

式 5 を用いて、必要な C_q 値を計算します。

$$C_{g} = \frac{C_{LOAD} \times I_{(G)}}{I_{INRUSH}}$$
 (5)

ここで、

I_(G) は、100μA (標準値)です。

ターンオフ時に C_g からの放電電流を制限するため、直列抵抗 R_g を C_g と組み合わせて使用する必要があります。 Rg の推奨値は、 $220\Omega\sim470\Omega$ です。

出力コンデンサの充電後、メイン FET を制御し (GATE ドライブ)、 $\overline{\text{LPM}}$ を外部から High に駆動することにより、バイパス FET (G ドライブ) をオフにできます。 INP を High に駆動することで、メイン FET (G ドライブ) をオンにできるようになります。

図 8-6 に、大電流アプリケーションにおいて低消費電力バイパス パスを使用して大容量出力コンデンサを充電するアプリケーション回路を示します。




図 8-6. 低消費電力バイパス FET (Q3) と直列抵抗 (R_{BYPASS}) を使用した容量性負荷駆動のための TPS1212-Q1 アプリケーション回路

8.3.2.2 メイン FET (GATE ドライブ) のゲート スルー レート制御を使用

低消費電力のバイパス パスを使用しないアプリケーションでは、メイン FET ゲート ドライブ制御を使用して、コンデンサを充電できます。

Product Folder Links: TPS1212-Q1

Copyright © 2025 Texas Instruments Incorporated



図 8-7 に示されているように、容量性負荷でのメイン FET のターンオン時の突入電流を制限するには、 R_1 、 R_2 、 C_1 、 D_2 を使用します。 R_1 と C_1 の部品により、メイン FET のゲートの電圧ランプ レートが遅くなります。FET ソースはゲート電圧に追従して、出力コンデンサ両端間の制御された電圧上昇が発生します。

ダンピング R_2 ($\sim 10\Omega$) を C_1 と直列に使用します。 D_2 は、 R_1 をバイパスすることにより、ゲートドライブの高速ターンオフを保証します。




図 8-7. メイン パスの突入電流制限

式6を使用して、FETのターンオン時の突入電流を計算します。

$$I_{INRUSH} = C_{LOAD} \times \frac{V_{BATT}}{T_{charge}}$$
 (6)

$$C_{1} = \frac{0.63 \times V_{(BST - SRC)} \times C_{LOAD}}{R_{1} \times I_{INRUSH}}$$
 (7)

ここで、

C_{LOAD} は、負荷容量です。

VBATT は入力電圧、T_{charge} は充電時間です。

V_(BST-SRC) は、チャージ ポンプ電圧 (12V) です。

ダンピング抵抗 R_2 ($\sim 10\Omega$) を C_1 と直列に使用します。式 8 を使用して、目標突入電流に必要な C_1 値を計算できます。 R_1 の $100k\Omega$ 抵抗は、計算の開始点として適切です。

D₂は、R₁をバイパスすることにより、ゲートドライブの高速ターンオフを保証します。

 C_1 の場合、ターンオン時に C_{BST} の負荷が追加され、充電されます。式 8 を用いて、必要な C_{BST} 値を計算します。

$$C_{BST} = \frac{Q_g(total)}{\Delta V_{BST}} + 10 \times C_1$$
 (8)

ここで、

Q_{o(total)} は、FET の総ゲート電荷です。

 ΔV_{BST} (1V 標準値) は、BST ピンと SRC ピンの間のリップル電圧です。



8.3.3 過電流および短絡保護

TPS1212-Q1 には、高精度の I2t 機能が内蔵されており、堅牢で柔軟な過電流保護メカニズムを順方向に実装できます。この I2t 機能には、突入電流やバルクキャパシタの充電などの負荷過渡に影響を及ぼさずに、PCB パターン、コネクタ、ワイヤ ハーネスを過熱から保護することを意図したインテリジェントな回路遮断機能があります。

また、デバイスには、高精度で構成可能な短絡保護スレッショルド (I_{SC}) があり、順方向での固定応答時間 (t_{SC} = 5us 最大) を実現しています。

図8-8に、全体の電流時間特性を示します。

- 構成可能な l2t ベースの過電流保護 (loc) スレッショルドおよび調整可能な応答時間 (toc および toc MIN)
- 可変短絡スレッショルド (I_{SC})、内部的に固定高速応答 (t_{SC}) 付き




図 8-8. TPS1212-Q1 の構成可能な電流と時間特性曲線との関係

資料に関するフィードバック (ご意見やお問い合わせ) を送信 Copyright © 2025 Texas Instruments Incorporated



8.3.3.1 I2t ベースの過電流保護

TPS1212-Q1 の I^2t プロファイルは、 I^2t 開始過電流スレッショルド、 I_{OC} および I^2t アンペアの 2 乗係数 (融点またはブレ ーク ポイント) という 2 つのパラメータによって設定されます。 過電流保護時間 t_{oc} は、負荷電流が設定 l_{oc} スレッショル ドを上回る場合の設定 I2t 係数に基づいて決定されます。

I2t 保護開始スレッショルドの設定、RIOC

 I^{2t} 保護開始スレッショルド I_{OC} は、IOC ピンと GND ピンの間の外部抵抗 R_{IOC} を使用して設定されます。

式9を用いて、必要なR_{IOC}値を計算します。

$$R_{IOC}\left(\Omega\right) = \frac{V_{(REF_OC)}}{K \times (I_{OC})^2}$$
(9)

ここで、

 $V_{(REF OC)}$ は、200mV の内部リファレンス電圧です。

loc は、過電流レベルです。

スケーリング係数 K は、式 10 で計算できます。

Scaling factor
$$\left(K\right) = \frac{\left(0.1 \times \frac{R_{SNS}}{R_{SET}}\right)^2}{I_{BIAS}}$$
 (10)

ここで、

IBIAS は、5µA の内部リファレンス電流です。

R_{SFT} は、CS1+と入力バッテリ電源の間に接続された抵抗です。

R_{SNS} は、電流センス抵抗です。

I²t プロファイルの設定、C_{I2t}

デバイスは、CS1+ および CS1- を介して外部電流センス抵抗 (R_{SNS}) の両端の電圧を検出します。 R_{SNS} の両端で検 出された電圧が、 R_{IOC} 抵抗で設定された I_{OC} スレッショルドを超えると、 C_{I2t} コンデンサは I_{LOAD} 2 - I_{OC} 2 電流に比例す る電流で充電を開始します。

最大過電流制限 (Ioc MAX) 時にゲートドライブをオフにする時間は、式 11 を使用して決定できます。

$$t_{OC_MIN}(s) = \frac{12T factor}{I_{OC\ MAX} \times I_{OC\ MAX}}$$
(11)

最大過電流制限 ($I_{OC\ MAX}$) は、短絡保護スレッショルド (I_{SC}) を 5% \sim 10% 下回ることができます。

式 12 を用いて、必要な C_{l2t} 値を計算します。

$$C_{12t}\left(F\right) = \frac{K \times t_{OC_MIN}}{V_{(I2t_OC)} - V_{(I2t_OFFSET)}} \times \left[I_{OC_MAX}^2 - I_{OC}^2\right]$$
(12)

Product Folder Links: TPS1212-Q1

ここで、

 $V_{(I2t\ OC)}$ は、 I^{2t} トリップ スレッショルド電圧 2V (標準値) です。

 $V_{(I2t_OFFSET)}$ は、通常動作時の I2t ピンのオフセット電圧 500 mV (標準値) です。

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信



toc MIN は、最大過電流スレッショルド loc MAX での目標過電流応答時間です。

8.3.3.1.1 自動リトライ付きの I2t ベースの過電流保護

 C_{l2t} は過電流保護遅延 (t_{OC_MIN}) をプログラムし、 C_{TMR} は自動リトライ時間 (t_{RETRY}) をプログラムします。CS1+ と CS1-の両端の電圧が設定点 ($V_{(OCP)}$) を超えると、 C_{l2t} コンデンサは I_{LOAD} 2 - I_{OC} 2 電流に比例する電流で充電を開始します。

 C_{l2t} が $V_{(l2t_OC)}$ まで充電されると、GATE が SRC にプルダウンされ、メイン FET をオフにし、同時に \overline{FLT} は Low にアサートされます。このイベントの後、自動リトライ動作が開始します。 C_{TMR} は、電圧が $V_{(TMR_HIGH)}$ レベルに達するまで、2.5uA のプルアップ電流で充電を開始します。このレベルが経過した後、コンデンサは 2.5uA のプルダウン電流で放電を開始します。

電圧が $V_{(TMR_LOW)}$ レベルに達すると、コンデンサは 2.5uA のプルアップで再充電を開始します。 C_{TMR} の 32 回の充電 放電サイクルの後、FET は再度オンになり、デアサート遅延後に FLT はデアサートされます。




図 8-9. 自動リトライ付きの I2t ベースの過電流保護

式 13 に従って、自動リトライ時間は、C_{TMR} コンデンサを TMR ピンと GND ピンの間に接続するように設定できます。

$$t_{RETRY}(s) = 64 \times C_{TMR} \times \left[\frac{V_{(TMR_HIGH)} - V_{(TMR_LOW)}}{I_{(TMR_SRC)}} \right]$$
 (13)

Product Folder Links: TPS1212-Q1

ここで、

 $V_{(TMR_HIGH)}$ は 1.2V (標準値)、 $V_{(TMR_LOW)}$ は 0.2V (標準値) です。

I_(TMR SRC) は TMR ピンの内部ソース電流 2.5µA (標準値) の値です。

Copyright © 2025 Texas Instruments Incorporated

TEXAS

www.ti.com/ja-jp

8.3.3.1.2 ラッチオフ付きの I2t ベースの過電流保護

ラッチオフ構成の場合、TMR ピンと GND の間に $100k\Omega$ の抵抗を接続します。

ラッチは、INP の立ち下がりエッジ時、 $\overline{\text{LPM}}$ が低くなる (EN/UVLO が $V_{(ENF)}$ 未満)、またはパワー サイクル VS が $V_{(VS\ PORF)}$ より下回るとリセットされます。Low エッジでは、タイマ カウンタがリセットされ、 C_{TMR} が放電されます。INP が High になると、GATE は BST にプルアップされます。




図 8-10. ラッチオフ付きの l2t ベースの過電流保護

8.3.3.2 短絡保護

短絡電流スレッショルド (I_{SC}) は R_{ISCP} 抵抗に設定できます。 式 14 を用いて、必要な R_{ISCP} 値を計算します。

$$R_{ISCP}\left(k\Omega\right) = \frac{I_{SC} \times R_{SNS} - 1.8}{I_{SCP}}$$
 (14)

ここで、

Isc は、短絡電流スレッショルド (アンペア単位) です。

 R_{SNS} は、外部電流センス抵抗 (ミリ Ω 単位) です。

I_{SCP} は、25µA の内部リファレンス電流です。

負荷電流が I_{SC} スレッショルドを超えると、TPS1212-Q1 の 5µs (最大) 内で GATE が SRC にプルダウンされ、メイン パ ス FET が保護され、同時に FLT が Low にアサートされます。このイベントの後、過電流保護方式の FET OFF イベント 後の動作と同様に、C_{TMR}の充電および放電サイクルが開始されます。

過電流保護方式で説明されているのと同様の方法で、ラッチオフを実現することもできます。

8.3.4 アナログ双方向電流モニタ出力 (IMON)

TPS1212-Q1 には高精度のアナログ負荷電流モニタ出力 (IMON) があり、ゲインを調整可能 (アクティブ モードでは ON、負荷ウェークアップのみ)です。IMON 端子の電流ソースは、R_{SNS}電流センス抵抗を流れる電流に比例するように 構成します。この電流は、IMON 端子と GND ピンの間の抵抗 R_{IMON} を使用して電圧に変換できます。

Product Folder Links: TPS1212-Q1

資料に関するフィードバック(ご意見やお問い合わせ)を送信

29



この電圧は、次の式で計算され、システムを流れる電流を監視する手段として使用できます。

式 15 を使用して、 I^2t がイネーブルの TPS12120-Q1 バリアントの $V_{(IMON)}$ を計算できます。

$$V_{(IMON)} = \left(V_{SNS} + V_{(VOS_SET)}\right) \times \frac{0.9 \times R_{IMON}}{R_{SET}}$$
 (15)

式 16 を使用して、 I^2 t ディスエーブルの TPS12121-Q1 バリアントの $V_{(IMON)}$ を計算します。

$$V_{(IMON)} = \left(V_{SNS} + V_{(VOS_SET)}\right) \times \frac{R_{IMON}}{R_{SET}}$$
(16)

ここで、

 $V_{SNS} = I_{LOAD} \times R_{SNS}$

 $V_{(OS\ SET)}$ は、電流センス アンプの入力換算オフセット ($\pm 140\mu V$) です (V_{SNS} から $V_{(IMON)}$ へのスケーリング)。

0.9 は電流センス アンプと IMON パス FET の間の電流ミラー係数です。

電流を監視するための最大電圧範囲 ($V_{(IMONmax)}$) は、線形出力を確保するために、最小値 ($[V_{(VS)}-0.5V]$ 、5.5V) に制限されます

。これにより、 R_{IMON} 抵抗の最大値に制限が課せられます。IMON ピンには、6.5V (標準値) の内部クランプがあります。電流ミラー係数の精度は $\pm 1\%$ 未満です。次の式を使用して、 $V_{(IMON)}$ の全体的な精度を計算します。

$$\% V_{\text{(IMON)}} = \frac{V_{\text{(OS_SET)}}}{V_{\text{SNS}}} \times 100 \tag{17}$$

TPS1212-Q1 は双方向の電流検出 (CS1+ と CS1- の間) を備えており、IMON 出力を使用して監視を行って R_{SNS} (V_{SNS}) の両端でスケーリングされた電圧の大きさを求めることができます。また、オープンドレイン I_DIR 出力ピンを使用して電流の方向を示します。

下図に示されているように、電流が順方向に流れると I_DIR 出力は High になり、逆電流の場合は I_DIR は Low になります。

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated

English Data Sheet: SLUSFL9




図 8-11. TPS1212-Q1 双方向電流監視のタイミング図

8.3.5 NTC ベースの温度センシング (TMP) およびアナログ モニタ出力 (ITMPO)

TPS1212-Q1 は、温度監視アンプを内蔵しています (アクティブ モードではオン、負荷ウェークアップのみ)。この温度監視機能は、入力ピンを TMP、出力ピンを ITMPO として持つ差動アンプを使用して実装されています。

アナログ出力電圧 V_{ITMPO} は、R_{NTC} で検出された温度を表します。この温度は、マイコンでピン ITMPO (温度監視出力) で直接読み取ることができます。

V_{ITMPO} は、次の式に基づいて計算できます。

$$V_{\text{ITMPO}} = \left(V_{\text{REF_TMP}} + V_{\text{TMP_OFFSET}}\right) \times \frac{R_{\text{ITMPO}}}{\left(R_{\text{NTC}} + R_{\text{TMP}}\right)}$$
(18)

ここで、

V_{REF TMP} は 500mV (標準値)

V_{TMP OFFSET} は ±5mV

R_{TMP} は 25°C 時の 10k NTC で 330Ω

R_{TMP} は 25°C 時の 47k NTC で 1kΩ

TPS1212-Q1 は ITMPO ピンにコンパレータを内蔵しており、外部メイン FET 過熱フォルトを検出できます。ITMPO の電圧が $V_{(TMP_OT)}$ (2V 標準値) スレッショルドを上回ると、メイン FET (GATE) がオフになり、デバイスはラッチオフになり、FLT は Low にアサートされます。ラッチは、INP の立ち下がりエッジ時、 \overline{LPM} が低くなる (EN/UVLO が $V_{(ENF)}$ 未満)、またはパワー サイクル VS が $V_{(VS_PORF)}$ より下回るとリセットされます。

外部 FET 過熱スレッショルドは、次の式に基づいてプログラムできます。

$$V_{(TMP_OT)} = \left(V_{REF_TMP} + V_{TMP_OFFSET}\right) \times \frac{R_{ITMPO} + R_{INT}}{\left(R_{NTC} + R_{TMP}\right)}$$
(19)

ここで、

 R_{ITMPO} は、ITMPO ピンの抵抗 (Ω 単位) です。

V_(TMP OT) は、外部 FET の固定過熱スレッショルド 2V (標準値) です。

R_{INT} は、200Ω (標準値)、最小/最大値が 90/340Ω の内部抵抗です。

R_{NTC} は NTC サーミスタ抵抗で、温度によって変化します。R_{TMP} は、温度に対してサーミスタの動作を線形化するために使用される通常の抵抗で、図 8-12 に示されているように配置されます。




図 8-12, NTC ベースの温度センシングおよび監視出力

8.3.6 フォルト表示および診断 (FLT)

TPS1212-Q1 には、チャージ ポンプの UVLO 機能が内蔵されています。BST-SRC の両端の電圧は内部的に監視されます。電圧が $V_{(BST_UVLO)}$ 未満の場合、 \overline{FLT} は Low にアサートされます。この状況では、GATE ドライブと G ゲートドライブの両方も無効化され、メイン FET とバイパス FET がオフになります。BST_SRC 間の電圧が $V_{(BST_UVLO)}$ を上回ると、 \overline{FLT} はデアサートされ、ゲートドライバは有効になります。

短絡、I2t ベースの過電流、チャージ ポンプ UVLO、NTC ベースの外部 FET 過熱が検出された場合、TPS1212-Q1 の FLT は Low にアサートされます。

8.3.7 逆極性保護

TPS1212-Q1 デバイスには、逆極性保護機能が内蔵されており、入力および出力逆極性フォルト時の障害からデバイスを保護します。逆極性フォルトは、最終製品の設置とメンテナンス中に発生します。このデバイスは、入力と出力の両方で、-65V までの逆極性電圧に対応しています。

出力側では、スイッチをオフにしたときの出力ケーブル ハーネスのインダクタンスのキックバックにより、通常動作中に負の 過渡電圧が発生する可能性があります。このようなシステムでは、出力の負の電圧レベルは出力側の TVS またはダイオードによって制限されます。

8.3.8 低電圧誤動作防止 (UVLO)

TPS1212-Q1 には、EN/UVLO ピンを使用した正確な低電圧保護 (±2%未満) 機能があります。EN/UVLO ピンの電圧が 1.12V (標準値) を下回ると、GATE および G が Low になります。

つせ) を送信 Copyright © 2025 Texas Instruments Incorporated Product Folder Links: *TPS1212-Q1*






図 8-13. 低電圧保護スレッショルドのプログラミング

33



8.4 デバイスの機能モード

8.4.1 状態遷移図




図 8-14. 状態遷移図

8.4.2 状態遷移タイミング図




図 8-15. 負荷ウェークアップ イベントによる状態遷移タイミング図

35






図 8-16. LPM トリガによる状態遷移タイミング図




図 8-17. アクティブ モードから低消費電力モードへの遷移における LPM および INP 信号シーケンシングの検 計事項

8.4.3 パワーダウン

印加された VS 電圧が $V_{(VS_PORF)}$ を下回ると、デバイスはディスエーブル状態になります。このモードでは、チャージ ポンプとすべての保護機能が無効になります。両方のゲートドライブ出力 (GATE および G) が Low になります。

8.4.4 シャットダウンモード

 $VS > V_{(VS_PORR)}$ になり、EN/UVLO が $< V_{(ENF)}$ にプルされると、デバイスは低 I_Q のシャットダウン モードに遷移します。 このモードでは、チャージ ポンプとすべての保護機能が無効になります。 両方のゲートドライブ出力 (GATE および G) が Low になります。このモードでは、デバイスが消費するのは、 1μ A (標準値) という小さい I_Q です。

シャットダウンから低消費電力モードへの遷移:

シャットダウンから低消費電力モードに遷移するには、EN/UVLO を High (> $V_{(ENR)}$) に駆動し、 $500\mu s$ を超えるまで \overline{LPM} を同時に Low に駆動します。

・ シャットダウンからアクティブ モードへの遷移:

シャットダウンからアクティブ モードに直接遷移するには、EN/UVLO と \overline{LPM} を同時に High に駆動します。

資料に関するフィードバック(ご意見やお問い合わせ)を送信

37



8.4.5 ローパワーモード(LPM)

EN/UVLO が High (> $V_{(ENR)}$) に駆動され、500 μ s を超えるまで \overline{LPM} が同時に Low に駆動されると、デバイスはシャットダウン モードから低消費電力モードに遷移します。

また、LPM が Low になったときに、デバイスはアクティブ モードから低消費電力モードに遷移する場合があります。図 8-17 に示されているように、アクティブ モードから低消費電力モードに遷移するときは、LPM と INP の信号シーケンスを考慮できます。LPM の前に INP を Low にすると、メイン FET (GATE ドライブ) がオフになり、バイパス FET (Gドライブ) がオンになる前に出力電圧が瞬間的に低下する可能性があります。LPM の少なくとも 10µs が Low にプルされた後に INP を Low にすると、出力電圧の低下なしに、アクティブから低消費電力モードへシームレスに遷移できます。

このモードでは、チャージ ポンプと G ゲートドライブはイネーブルです。メイン FET (GATE ドライブ) はオフ、バイパス FET (Gドライブ) がオンになり、この状態では WAKE ピンが High にアサートされます。低電力モードで TPS1212-Q1 が消費するのは、 $20\mu A$ (標準値) という小さい I_Q です。

次の場合に、デバイスは低消費電力モードからアクティブモードに遷移します。

- 外部トリガ: LPM が外部で High にプルされる
- 内部トリガ:負荷電流が負荷ウェークアップトリガスレッショルド (I_{LWU}) を超える

負荷電流が負荷ウェークアップ スレッショルド (I_{LWU}) を超えると、デバイスは最初にメイン FET (GATE ドライブ) を自動的にオンにし、メイン FET (GATE ドライブ) が完全にオンになった後でバイパス FET (Gドライブ) をオフにし、WAKE をLow にアサートして低消費電力モードからの終了を示します。

デバイスは、外部 LPM 信号が High になってアクティブ モードに遷移するまで待機します。

低消費電力モードで使用できる保護:

- 入力 UVLO: EN/UVLO の電圧が V_(UVLOF) を下回ると、バイパス FET (G ドライブ) はオフになります。
- チャージ ポンプ UVLO:BST SRC の間の電圧が $V_{(BST_UVLOF)}$ を下回り、 \overline{FLT} が Low にアサートされると、バイパス FET (G ドライブ) がオフになります。
- ・ バイパス FET 短絡保護 (短絡時にウェークアップ): この保護は、バイパス FET の VGS (G から SRC) が V_{G_GOOD} スレッショルドに達するまで使用できます。 DRN と CS2-の両端の電圧が、設定された短絡スレッショルド $V_{(LPM_SCP)}$ を超えると、デバイスは t_{LPM_SC} 時間内にメイン FET (GATE ドライブ) をオンにすることで、負荷ウェークアップ状態に 遷移します。

負荷ウェークアップ状態で、負荷電流が依然として高く、設定された短絡スレッショルド (V_{SCP}) を超えている場合、デバイスは t_{SC} 時間内にメイン パス (GATE ドライブ) とバイパス FET (G ドライブ) をオフにします。 デバイスは、選択された構成に基づいて自動再試行またはラッチオフになり、 FLT は Low にアサートされます。

8.4.6 アクティブ モード (AM)

EN/UVLO と LPM が同時に High に駆動されると、デバイスはシャットダウン モードからアクティブ モードに直接遷移します。

TPS1212-Q1 は以下の方法で低消費電力モードからアクティブ モードに遷移します。

- **外部トリガ:** LPM を外部から High に駆動します。
- 内部トリガ:負荷電流が負荷ウェークアップ スレッショルド (I_{LWU}) を超えると、TPS1212-Q1 は自動的にメイン FET (GATEドライブ) をオンにし、バイパス FET (Gドライブ) をオフにします。 負荷ウェークアップ イベントの後に LPM を High に駆動して、アクティブ モードに切り換わります。

このモードでは、チャージ ポンプ、ゲートドライバ、およびすべての保護が有効になります。メイン FET (GATE ドライブ) は、INP をそれぞれ High または Low に駆動してオン/オフすることができます。この状態では、バイパス FET (Gドライブ) がオフになり、WAKE ピンが Low にアサートされます。

LPM が Low になると、デバイスはアクティブ モードを終了し、低消費電力モードに遷移します。

Copyright © 2025 Texas Instruments Incorporated

English Data Sheet: SLUSFL9



アクティブ状態で使用可能な保護:

- 入力 UVLO: EN/UVLO の電圧が V_(UVLOF) を下回ると、メイン FET (GATE ドライブ) はオフになります。
- チャージ ポンプ UVLO: BST と SRC との間の電圧が V_(BST_UVLOF) を下回り、FLT が Low にアサートされると、メイン FET (GATE ドライブ) はオフになります。
- ・ メイン パス I^2t 保護:メイン FET (GATE ドライブ) は、CS1+ と CS1- の間の電圧が、 C_{I2t} に基づく I^2t 係数で設定された時間にわたって I^2t 開始スレッショルド ($V_{(OCP)}$) を上回っている場合にオフになります。デバイスは、選択された構成に基づいて自動再試行またはラッチオフになり、 \overline{FLT} は Low にアサートされます。
- メイン パスの短絡保護: CS1+ と CS1- の両端の電圧が設定された短絡スレッショルド (V_(SCP)) を上回ると、メイン FET (GATE ドライブ) がオフになります。 デバイスは、選択された構成に基づいて自動再試行またはラッチオフになり、 FLT は Low にアサートされます。

39



9アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

9.2 代表的なアプリケーション 1:自動負荷ウェークアップによる常時オン (PAAT) 負荷の駆動




図 9-1. 常時オン (PAAT) 負荷の駆動のための TPS1212-Q1 アプリケーション回路 (自動負荷ウェークアップ機能搭載)

9.2.1 設計要件

表 9-1. 設計パラメータ

パラメータ	値
標準入力電圧 V _{BATT_MIN} ~ V _{BATT_MAX}	8V ∼ 16V
低電圧誤動作防止設定点、V _{INUVLO}	6.5V
最大負荷電流、I _{OUT}	35A
I ² t 開始スレッショルド、I _{oc}	40A
l ² t 保護スレッショルド	3000A ² s
最大過電流スレッショルド、loc_max	120A
短絡保護回路スレッショルド、I _{SC}	130A
故障応答	自動再試行
自動再試行時間	1000ms
負荷ウェークアップ スレッショルド、I _{LWU}	200mA

9.2.2 詳細な設計手順

電流センス抵抗、R_{SNS}の選択

 I^{2t} に基づく過電流保護スレッショルド電圧 $V_{(SNS_OCP)}$ の推奨範囲は $6mV \sim 200mV$ です。6mV の低スレッショルドに近い値は、システム ノイズの影響を受けることがあります。上限スレッショルド 200mV に近い値の場合、電流センス抵抗で大きな消費電力が発生する可能性があります。両方の懸念を最小限に抑えるため、 I^{2t} 保護開始スレッショルド電圧として 20mV を選択しています。電流センス抵抗 R_{SNS} は、次の式で計算できます。

$$R_{SNS} = \frac{V(SNS_OCP)}{IOC}$$
 (20)

 $I^{2}t$ 保護開始スレッショルドが 40A (I_{OC}) の場合、 R_{SNS} は 0.5m Ω と計算されます。

2 つの $1m\Omega$ で、1% のセンス抵抗を並列に使用することができます。

IMON スケーリング抵抗 R_{SFT} の選択

 R_{SET} は、VS または入力電源と CS1+ ピンの間に接続される抵抗です。この抵抗は、 $I^{2}t$ に基づいた過電流保護スレッショルド電圧をスケーリングし、 R_{IOC} 、 C_{12t} 、 R_{IMON} の充電電流を調整して、 $I^{2}t$ プロファイルと電流監視出力を決定します。 $I^{2}t$ ピンの最大電流は、短絡保護 (I_{SC}) スレッショルドに基づき、次の式で計算できます。

$$I_{12t_MAX}(\mu A) = K \times I_{SC}^{2}$$
(21)

ここで、スケーリング係数 K は次の式に基づいて計算できます。

Scaling factor
$$\left(K\right) = \frac{\left(0.1 \times \frac{R_{SNS}}{R_{SET}}\right)^2}{I_{BIAS}}$$
 (22)

 R_{SET} は、 I_{I2t_MAX} が常に $100\mu A$ より小さくなるように調整する必要があります。 R_{SET} の推奨範囲は $100\Omega\sim500\Omega$ です。

この設計例では、 R_{SET} に 450Ω 、1% を選択すると、 $I_{2T\ MAX}$ 電流 $100\mu A$ 未満が得られます。

電流監視抵抗 R_{IMON} の選択

IMON ピン $V_{(IMON)}$ の電圧は出力負荷電流に比例します。これを下流システムの ADC に接続して、システムの動作条件と状態を監視できます。 R_{IMON} は、最大負荷電流と使用する ADC の入力電圧範囲に基づいて選択する必要があります。 R_{IMON} は、次の式で設定します。

$$V_{(IMON)} = \left(V_{SNS} + V_{(VOS_SET)}\right) \times \frac{0.9 \times R_{IMON}}{R_{SET}}$$
 (23)

 V_{SNS} = I_{OC_MAX} × R_{SNS} および $V_{(OS_SET)}$ は、電流センス アンプの入力換算オフセット (±140 μ V) です。 I_{OC_MAX} = 120A の場合、ADC の動作範囲が 0V \sim 3.3V (例: $V_{(IMON)}$ = 3.3V) であると考えると、 R_{IMON} は 27.43 $k\Omega$ と計算されます。

R_{IMON} に 式 23 に示されている値よりも小さい値を選択すると、負荷電流の最大値に対して ADC の制限を超えないようにすることができます。使用可能な最も近い標準値を選択します:27.4kΩ、1%

メイン パス MOSFET Q1 と Q2 の選択

Q1 および Q2: MOSFET Q1 および Q2 の選択に重要な電気的パラメータは、最大連続ドレイン電流 ID、最大ドレイン - ソース間電圧 $V_{DS(MAX)}$ 、最大ドレイン - ソース間電圧 $V_{GS(MAX)}$ 、ドレイン - ソース間オン抵抗 $R_{DS(ON)}$ です。最大連続ドレイン電流 ID 定格は、最大連続負荷電流を超える必要があります。最大ドレイン - ソース間電圧 $V_{DS(MAX)}$ は、このアプ



リケーションで見られる最大の電圧に耐えるのに十分な高さが必要です。ロードダンプによる最大アプリケーション電圧と して 35V を考慮し、VDS 電圧定格 40V の MOSFET を選択します。

TPS1212-Q1 が駆動できる最大 VGS は 12V であるため、最小 VGS 定格が 15V の MOSFET を選択する必要があり ます。

MOSFET の導通損失を低減するには、適切な R_{DS (ON)} が推奨されます。 設計要件に基づき、2 つの BUK7J1R4-40H が選択されています。その定格は次の通りです。

- 40V V_{DS(MAX)} および ±20V V_{GS(MAX)}
 R_{DS(ON)} は 10V VGS で 1.06mΩ (標準値)
- MOSFET の Qg(total) は 73nC (標準値)

TI は、 $V_{BATT\ MAX}$ および I_{SC} などの短絡状態が、 t_{SC} (5 μ s 最大) 以上のタイミングで、選択した FET (Q1 および Q2) の SOA 内に収まるようにすることを推奨しています。

ブートストラップ コンデンサ Cast の選定

内部チャージ ポンプは、(BST ピンと SRC ピンとの間に接続された) 外部ブートストラップ コンデンサを約 600µA で充 電します。次の式を使って、2 つの並列 BUK7J1R4-40H MOSFET を駆動するために必要なブートストラップ コンデン サの最小値を計算します。

$$C_{BST} = \frac{Q_{g(total)}}{1 V}$$
 (24)

使用可能な最も近い標準値を選択します:150nF、10%

I²T プロファイルのプログラミング、R_{IOC} および C_{I2t} の選択

R_{IOC} は、I²T 保護開始スレッショルドを設定します。その値は次の式を使用して計算できます。

$$R_{IOC}\left(\Omega\right) = \frac{V(REF_{OC})}{K \times (I_{OC})^2}$$
 (25)

ここで、スケーリング係数 K は次の式に基づいて計算できます。

Scaling factor
$$\left(K\right) = \frac{\left(0.1 \times \frac{R_{SNS}}{R_{SET}}\right)^2}{I_{BIAS}}$$
 (26)

40A を $I^{2}T$ 保護開始スレッショルドに設定する場合、 R_{IOC} の値は $51k\Omega$ と計算されます。

使用可能な最も近い標準値を選択します:51kΩ、1%

最大過電流制限 (Ioc MAX) でゲートドライブをオフにする時間は、次の式で決定できます。

$$t_{OC_MIN}(s) = \frac{12T \text{ factor}}{I_{OC_MAX} \times I_{OC_MAX}}$$
 (27)

3000 A^2 s を I^2 T 係数に設定すると、 $t_{OC\ MIN}$ 値は 208ms と計算されます。

式 28 を用いて、必要な Cızt 値を計算します。

$$C_{I2t}\left(F\right) = \frac{K \times t_{OC_MIN}}{V_{(I2t\ OC)} - V_{(I2t\ OFFSET)}} \times \left[I_{OC_MAX}^2 - I_{OC}^2\right]$$
(28)

Copyright © 2025 Texas Instruments Incorporated Product Folder Links: TPS1212-Q1

3000A 2 s を I 2 T 係数、40A を I 2 T 開始スレッショルド、120A を最大過電流として設定すると、 C_{l2t} は \sim 4.44 μ F と計算さ

使用可能な最も近い標準値を選択します:4.7µF、10%

短絡保護スレッショルドのプログラミング、R_{ISCP} の選択

R_{ISCP} は短絡保護スレッショルドを設定します。その値は、次の式を使用して計算できます。

$$R_{ISCP}\left(k\Omega\right) = \frac{I_{SC} \times R_{SNS} - 1.8}{I_{SCP}}$$
 (29)

130A を短絡保護スレッショルドとして設定する場合、並列に接続する 2 つの FET について、 R_{ISCP} の値は $2.53k\Omega$ と計 算されます。使用可能な最も近い標準値を選択します:2.55kΩ、1%

フォルトタイマ期間のプログラミング、CTMR の選択

ここで説明している設計例では、TMR ピンとグランドの間に適切なコンデンサ C_{TMR} を選択することで、自動リトライ時間 t_{RETRY} を設定できます。 t_{RETRY} に 1ms を設定する C_{TMR} の値は、次の式で計算できます。

$$t_{RETRY}(s) = 64 \times C_{TMR} \times \left[\frac{V_{(TMR_HIGH)} - V_{(TMR_LOW)}}{I_{(TMR_SRC)}} \right]$$
 (30)

自動リトライ時間を 1000ms に設定すると、C_{TMR} 値は 39.06nF と計算されます。

使用可能な最も近い標準値を選択します:47nF、10%

負荷ウェークアップ スレッショルドのプログラミング、RBYPASS および Q3 の選択

通常動作中は、抵抗 R_{BYPASS} とバイパス FET R_{DSON} を使用して負荷ウェークアップ電流スレッショルドを設定します。 MOSFET Q3 の選択に重要な電気的パラメータは、最大連続ドレイン電流 ID、最大ドレイン - ソース間電圧 VDS(MAXI) 最大ドレイン - ソース間電圧 $V_{GS(MAX)}$ 、ドレイン - ソース間オン抵抗 $R_{DS(ON)}$ です。

設計要件に基づき、BUK6D23-40Eを選択し、定格を以下に示します。

- 40V V_{DS(MAX)} および ±20V V_{GS(MAX)}
- R_{DS(ON)} は 10V VGS で 17mΩ (標準値)
- MOSFET Q_{q(total)} は 11nC (標準値)
- MOSET V_{GS(th)} は最小 1.3V
- MOSFET C_{ISS} は 582pF (標準値)

低電圧誤動作防止の設定点、R3 およびR4

低電圧誤動作防止 (UVLO) は、デバイスの VS、EN/UVLO、GND ピン間に接続された R3 と R4 の外部電圧分割回路 網を使用して調整できます。低電圧および過電圧を設定するために必要な値は、次の式で計算します。

$$V_{(UVLOR)} = V_{INUVLO} \times \frac{R4}{R3 + R4}$$
 (31)


TI は、電源から引き込まれた入力電流を最小限に抑えるため、R3 および R4 に高い抵抗値を使用することを推奨してい ます。ただし、この抵抗列に外部のアクティブ部品が接続されたことによるリーク電流は、これらの計算に誤差を生じさせる 可能性があります。したがって、抵抗列の電流 I_(R34) は、UVLO ピンのリーク電流の 20 倍以上になるように選択する必要 があります。

デバイスの電気的仕様から、 $V_{(UVLOR)}$ = 1.2V となります。設計要件から、 V_{INUVLO} は 6.5V となります。式を解くには、ま ず R3 = 470kΩ の値を選択し、式 31 を使用して R4 = 107.5kΩ を計算します。

Product Folder Links: TPS1212-Q1


直近の標準的な 1% 抵抗値として R3 = 470kΩ および R4 = 107kΩ。

9.2.3 アプリケーション曲線



English Data Sheet: SLUSFL9






45

Product Folder Links: TPS1212-Q1 English Data Sheet: SLUSFL9





9.3 代表的なアプリケーション 2: 自動負荷ウェークアップおよび出力バルク コンデンサ充電による常時オン (PAAT) 負荷の駆動




図 9-16. 常時オン (PAAT) 負荷の駆動のための TPS1212-Q1 アプリケーション回路 (自動負荷ウェークアップおよび出力バルク キャパシタ充電機能搭載)

9.3.1 設計要件

表 9-2. 設計パラメータ

パラメータ	値
標準入力電圧 V _{BATT_MIN} ~ V _{BATT_MAX}	8V ∼ 16V
低電圧誤動作防止設定点、V _{INUVLO}	6.5V
最大負荷電流、I _{OUT}	35A
I ² T 開始スレッショルド、I _{OC}	40A
I ² T 保護スレッショルド	3000A ² s

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated

46

表 9-2. 設計パラメータ (続き)

値
120A
130A
自動再試行
1000ms
200mA
1mF
10ms

9.3.2 外付け部品の選択

セクション 9.2.2 に示されているように、同様の設計手順に従って、外部コンポーネントの値は次のように計算されます。

- $R_{SNS} = 0.5 m\Omega$
- $R_{SFT} = 450\Omega$
- R_{IMON} = 27.4kΩ
- R_{IOC} = 51kΩ (I²t 保護開始スレッショルドとして 40A を設定)
- C_{12t} = 4.7µF (I²T 係数として 3000A²s を設定)
- C_{BST} = 150nF
- R_{ISCP} = 2.55kΩ (短絡保護スレッショルドとして 130A を設定)
- C_{TMR} = 47nF (1000ms の自動リトライ時間を設定)
- R3 と R4 にはそれぞれ $470k\Omega$ と $107k\Omega$ が選択され、VIN 低電圧誤動作防止スレッショルドが 6.5V に設定されます

負荷ウェークアップ スレッショルドのプログラミング、RBYPASS および Q3 の選択

通常動作時は、直列抵抗 R_{BYPASS} 使用して負荷ウェークアップ電流スレッショルドを設定します。 V_{G_GOOD} スレッショルドに達すると、DRN と CS2- の間の電圧が、負荷ウェークアップ イベントの $V_{(LWU)}$ スレッショルド (標準値 200mV) と比較されます。 ブロッキング MOSFET Q3 の選択に重要な電気的パラメータは、最大連続ドレイン電流 I_D 、最大ドレイン - ソース間電圧 $V_{DS(MAX)}$ 、最大ドレイン - ソース間電圧 $V_{CS(MAX)}$ 、ボディダイオードを流れる最大ソース電流、ドレイン - ソース間オン抵抗 I_D です。

設計要件に基づき、BUK7J1R4-40Hを選択し、定格を以下に示します。

40V V_{DS(MAX)} および ±20V V_{GS(MAX)}

R_{DS(ON)} は 10V VGS で 1.06mΩ (標準値)

R_{BYPASS} 抵抗値は、次の式を使用して選択できます。

$$R_{BYPASS} = \frac{V_{(LWU)}}{I_{LWU}}$$
 (32)

200mA 負荷ウェークアップ電流を設定するため、 R_{BYPASS} 抵抗は 1Ω と計算されます。

バイパス抵抗の平均電力定格は、次の式で計算できます。

$$P_{AVG} = I_{LWU}^2 \times R_{BYPASS}$$
 (33)

Product Folder Links: TPS1212-Q1

R_{BYPASS} の平均消費電力は、0.04W と計算されます。

バイパス抵抗のピーク消費電力は、次の式で計算できます。

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

47



$$P_{PEAK} = \frac{V_{BATT_MAX}^2}{R_{BYPASS}}$$
 (34)

 R_{BYPASS} のピーク消費電力は、 $\sim 256W$ と計算されます。 LPM \sim 短絡した場合のパワーアップ時のピーク消費電力時間は、電気的特性表の $t_{(LPM~SC)}$ パラメータ $(5\mu s)$ から導き出せます。

 P_{PEAK} および $t_{(LPM_SC)}$ に基づき、 1Ω 、1%、3/4W CRCW12101R00FKEAHP 抵抗は、 $t_{(LPM_SC)}$ 時間を上回る期間に わたって平均およびピークの電力消費をサポートするために使用されます。TI は、設計者がバイパス抵抗の電力消費プロファイル全体を抵抗のメーカーと共有し、推奨事項を取得することを推奨しています。

バイパスパスのピーク短絡電流は、次の式に基づいて計算できます。

$$I_{PEAK_BYPASS} = \frac{V_{BATT_MAX}}{R_{BYPASS}}$$
 (35)

式 32 で選択されている R_{BYPASS} に基づいて、 I_{PEAK_BYPASS} は 16A と計算されます。 TI は、バイパス パス (Q3) の動作ポイント (V_{BATT_MAX} 、 I_{PEAK_BYPASS}) が、 $t_{(LPM_SC)}$ を上回る時間にわたって SOA 曲線内にあることを設計者が確認することを推奨しています。

突入電流のプログラミング、Ra および Ca の選択

I_{INRUSH} を計算するには、次の式を使用します。

$$I_{INRUSH} = C_{LOAD} \times \frac{V_{BATT_MAX}}{T_{charge}}$$
 (36)

式 36 で計算される I_{INRUSH} は、低消費電力モード (I_{LPM_SC}) 電流で、短絡時に常にウェークアップより小さい必要があります。この値は、次の式で計算できます。

$$I_{LPM_SC} = \frac{2 \text{ V}}{R_{BYPASS}} \tag{37}$$

 1Ω R_{BYPASS} については、 I_{LPM} SC は I_{INRUSH} よりも小さい 2A と計算されます。

式 36 で計算した I_{INRUSH} に基づいて、次の式を使用して必要な C_{q} を計算します。

$$C_{g} = \frac{C_{LOAD} \times I_{(G)}}{I_{INRUSH}}$$
 (38)

I_(G) は 100µA (標準値)です。

 I_{INRUSH} を 1.6A に設定すると、 C_{q} の値は~ 50nF と計算されます。

ターンオフ時の Cg からの放電電流を制限するには、直列抵抗 R_g を Cg と組み合わせて使用する必要があります。 選択された R_g の値は 100Ω 、 C_g は 68nF です。


資料に関するフィードバック(ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated

English Data Sheet: SLUSFL9

www.ti.com/ja-jp

9.3.3 アプリケーション曲線



9.4 電源に関する推奨事項

INP 制御、過電流、短絡保護による電流フローの中断などの状況下で外部 MOSFET がオフになると、入力寄生ライン インダクタンスによって入力に正の電圧スパイクが生成され、出力寄生インダクタンスによって出力に負の電圧スパイクが 生成されます。 電圧スパイク (過渡現象) のピーク振幅は、デバイスの入力または出力に存在する直列インダクタンスの値 に依存します。この問題に何等かの策を講じない場合は、こうあした過渡現象によって、デバイスの絶対最大定格を超え る可能性があります。過渡現象に対処する一般的な方法は、以下のとおりです。

- 入力と GND の間に TVS ダイオードと入力コンデンサ フィルタを組み合わせて使用することで、エネルギーを吸収 し、正の過渡電圧を減衰させることができます。
- 出力と GND の間にダイオードまたは TVS ダイオードを配置して、負のスパイクを吸収します。

TPS1212-Q1 には、VS ピンから電力が供給されます。適切に動作させるためには、このピンの電圧を $V_{(VS\ PORR)}$ レベ ルよりも高く維持する必要があります。入力電源に過渡現象によってノイズが多い場合は、入力電源ラインと VS ピンの間 に R_{VS} – C_{VS} フィルタを配置し、電源ノイズをフィルタして除去することが推奨されます。TI は、 R_{VS} 値を約 100Ω 、 C_{VS} 値を 0.1µF くらいにすることを推奨しています。

TPS1212-Q1 は、入力逆極性フォルト イベントの検出に DRN ピンを使用します。入力電源に過渡現象によってノイズが 多い場合は、入力電源ラインと DRN ピンの間に R_{DRN} – C_{DRN} フィルタを配置し、電源ノイズをフィルタして除去すること が推奨されます。TI は、 R_{DRN} 値を約 10Ω 、 C_{DRN} 値を $0.1\mu F$ くらいにすることを推奨しています。

di/dt が大きい場合、システムおよびレイアウトの寄生インダクタンスにより、CS1+ ピンと CS1- ピンの間に大きな差動信 号電圧が生成される可能性があります。これにより、誤って短絡保護が発生する可能性、およびシステム内で不要なトリッ プが発生する可能性があります。こうした問題を克服するため、センス抵抗 (R_{SNS}) の両端に RC フィルタ部品用のプレ ースホルダを追加し、実際のシステムでのテスト中に値を微調整することが推奨されます。

図 9-19 に、オプションの保護部品を使用した回路実装を示します。

English Data Sheet: SLUSFL9






図 9-19. オプションの保護部品を使用した TPS1212-Q1 の回路実装

9.5 レイアウト

9.5.1 レイアウトのガイドライン

- センス抵抗 (R_{SNS}) は TPS1212-Q1 の近くに配置し、ケルビン技法を使用して R_{SNS} を接続する必要があります。ケルビン技法の詳細については、『*適切なセンス抵抗のレイアウトの選択*』を参照してください。
- すべてのアプリケーションで、VS 端子と GND の間に 0.1 μF 以上の値のセラミック デカップリング コンデンサを使うことが推奨されます。 電力線の障害に対するデカップリングを改善するために、コントローラの電源ピン (VS) に RC ネットワークを追加することを検討してください。
- ボードの入力から負荷への大電流パスおよび帰路は並列かつ互いに近接して配置し、ループインダクタンスを最小化する必要があります。
- 短いゲートループを形成するために、MOSFET のゲートが GATE ピンの近くに配置されるように、外部 MOSFET は コントローラの近くに配置する必要があります。必要に応じて、高周波発振を抑制するため、各外部 MOSFET のゲートと直列に抵抗のプレースホルダを追加することを検討します。
- TVS ダイオードを入力に配置して、ホットプラグ時および高速ターンオフ時の過渡電圧をクランプします。
- 非常に短いループを形成するために、外部ブートストラップコンデンサは、BSTピンとSRCピンの近くに配置する必要があります。
- TPS1212-Q1 の周囲にある各種部品のグランド接続は、互いに直接接続し、TPS1212-Q1 の GND に接続してから、システム グランドに一箇所で接続する必要があります。各種部品のグランドは、高電流のグランド ライン経由で相互に接続しないでください。

Product Folder Links: TPS1212-Q1

つせ) を送信 Copyright © 2025 Texas Instruments Incorporated

9.5.2 レイアウト例

Inner Layer GND plane
Inner Layer PGND plane

Via to GND plane

Via to PGND plane




図 9-20. 代表的な TPS1212-Q1 PCB レイアウト例

51



10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

10.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

10.3 商標

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

10.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.5 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
April 2025	*	初版リリース

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

つせ) を送信 Copyright © 2025 Texas Instruments Incorporated Product Folder Links: *TPS1212-Q1*

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated www.ti.com 7-Nov-2025

PACKAGING INFORMATION

Orderable part number	Status	Material type	Package Pins	Package qty Carrier	RoHS	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
						(4)	(5)		
TPS12120QRGERQ1	Active	Production	VQFN (RGE) 23	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 12120Q
TPS12121QRGERQ1	Active	Production	VQFN (RGE) 23	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 12121Q

⁽¹⁾ Status: For more details on status, see our product life cycle.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

PACKAGE MATERIALS INFORMATION

www.ti.com 13-May-2025


TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS12120QRGERQ1	VQFN	RGE	23	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TPS12121QRGERQ1	VQFN	RGE	23	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

www.ti.com 13-May-2025



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS12120QRGERQ1	VQFN	RGE	23	3000	367.0	367.0	35.0
TPS12121QRGERQ1	VQFN	RGE	23	3000	367.0	367.0	35.0

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TIの製品は、TIの販売条件、TIの総合的な品質ガイドライン、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日: 2025 年 10 月