


0402 および 0603 パッケージ・オプション搭載、TMP64-Q1 ±1% 47kΩ 車載グレード・リニア・サーミスタ

1 特長

- 車載用認定
- 温度オプション:
 - AEC-Q100 グレード 1: -40°C ~ 125°C
 - AEC-Q100 グレード 0 (DYA): -40°C ~ 150°C
- 正の温度係数 (PTC) を持つ
シリコン・ベースのサーミスタ
- 温度範囲全体で抵抗の線形的な変化
- 25°C での抵抗 (R25): 公称値 47kΩ
 - 最大 ±1% (0°C ~ 70°C)
- 全温度範囲にわたって安定した感度
 - TCR: 6400ppm/C (25°C)
 - 温度範囲全体にわたる TCR 許容誤差: 0.2% (標準値)
- 高速な熱応答時間: 0.6s (DEC)
- 長寿命で安定した性能
 - 短絡障害に備えてフェイルセーフを内蔵
 - センサの長期ドリフト: 0.5% (標準値)

2 アプリケーション

- 熱補償
 - ディスプレイ用バックライト
 - バッテリ管理システム
- 熱スレッショルド検出
 - モーター制御
 - オンボード・チャージャーおよび DC / DC コンバータ



標準的な実装回路

3 概要

サーミスタ設計ツールを使用して、いきなり設計を開始しましょう。抵抗・温度変換表 (R-T 表) の計算や温度を求める簡単な手法、C コード・サンプルを利用できます。

リニア・サーミスタは、全温度範囲にわたって線形性と安定した感度を維持し、簡単かつ正確な方法による温度変換を実現します。消費電力が低く、サーマル・マスが小さいため、自己発熱の影響は最小限です。高温時のフェイルセーフ動作機能を内蔵し、環境の変異に強い耐性を備えており、長期にわたり高性能を維持できるように設計されています。また、TMP6 シリーズは小型であるため熱源の近くに配置でき、迅速な応答が得られます。


NTC サーミスタと比較して、追加の線形化回路が不要、較正が最小限、抵抗公差の偏差が小さい、高温での感度が高い、変換方式が簡単などの利点があるため、時間と、プロセッサ内のメモリを削減できます。

TMP64-Q1 は現在、0402 フットプリント互換の X1SON パッケージ。

製品情報 (1)

部品番号	パッケージ	本体サイズ (公称)
TMP64-Q1	X1SON	0.60mm × 1.00mm
	SOT-5X3	0.60mm × 1.00mm

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。



標準抵抗値と周囲温度の関係



英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、必ず最新版の英語版をご参考ください。

目次

1 特長	1	8.3 機能説明	10
2 アプリケーション	1	8.4 デバイスの機能モード	10
3 概要	1	9 アプリケーションと実装	11
4 改訂履歴	2	9.1 アプリケーション情報	11
5 デバイス比較表	3	9.2 代表的なアプリケーション	11
6 ピン構成および機能	4	10 電源に関する推奨事項	15
ピンの機能	4	11 レイアウト	15
7 仕様	5	11.1 レイアウトのガイドライン	15
7.1 絶対最大定格	5	11.2 レイアウト例	16
7.2 ESD 定格	5	12 デバイスおよびドキュメントのサポート	17
7.3 推奨動作条件	5	12.1 ドキュメントの更新通知を受け取る方法	17
7.4 熱に関する情報	5	12.2 サポート・リソース	17
7.5 電気的特性	6	12.3 商標	17
7.6 代表的特性	7	12.4 静電気放電に関する注意事項	17
8 詳細説明	9	12.5 用語集	17
8.1 概要	9	13 メカニカル、パッケージ、および注文情報	17
8.2 機能ブロック図	9		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (June 2020) to Revision B (November 2020)	Page
文書全体の表、図、相互参照の採番方法を更新	1
SOT-5X3 / DY4 パッケージの AEC-Q100 温度グレード 0 定格を追加	1
HBM および CDM ESD 分類レベルを「ESD 定格」表に移動	1
DY4 (SOT-5X3) パッケージを追加	1
デバイス比較表の DY4 の最大温度定格を 150°C に更新	3
「絶対最大定格」表で接合部温度を 150°C から 155°C に変更	5
「絶対最大定格」表で保存温度を 150°C から 155°C に変更	5
「推奨動作条件」表に DY4 周囲温度定格を追加	5
DY4 の長期ドリフト仕様を追加	6
「代表的特性」セクションを変更	7
「アプリケーション曲線」セクションを追加	15

Changes from Revision Original (March 2019) to Revision A (June 2020)	Page
データシートのステータスを「事前情報」から量産データに変更	1
「デバイス比較表」を追加	3

5 デバイス比較表

部品番号	R25 (標準値)	R25 の許容誤差 (%)	定格	T _A	パッケージ・オプション
TMP61	10k	1%	カタログ	-40°C~125°C	X1SON / DEC (0402)
				-40°C~150°C	SOT-5X3 / DYA (0603)
					TO-92S / LPG
TMP61-Q1	10k	1%	車載用グレード -1	-40°C~125°C	X1SON / DEC (0402)
			車載用グレード -0	-40°C~150°C	SOT-5X3 / DYA (0603)
				-40°C~170 °C	TO-92S / LPG
TMP63	100k	1%	カタログ	-40°C~125°C	X1SON / DEC (0402)
				-40°C~150°C	SOT-5X3 / DYA (0603)
TMP63-Q1	100k	1%	車載用グレード -1	-40°C~125°C	X1SON / DEC (0402)
			車載用グレード -0	-40°C~150°C	SOT-5X3 / DYA (0603)
TMP64	47k	1%	カタログ	-40°C~125°C	X1SON / DEC (0402)
				-40°C~150°C	SOT-5X3 / DYA (0603)
TMP64-Q1	47k	1%	車載用グレード -1	-40°C~125°C	X1SON / DEC (0402)
			車載用グレード -0	-40°C~150°C	SOT-5X3 / DYA (0603)

6 ピン構成および機能




図 6-1. DEC パッケージ 2 ピン X1SON 底面図




図 6-2. DYK パッケージ 2 ピン SOT-5X3 上面図

ピンの機能

ピン		種類	説明
名称	番号		
-	1	—	サーミスタの (-) 端子と (+) 端子。正常に動作させるには、+ 端子が - 端子より高い電位になる正バイアスとします。
+	2		

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

	最小値	最大値	単位
ピン 2 (+) とピン 1 (-) の間の電圧		6	V
デバイスを流れる電流		450	μA
接合部温度 (T _J)	-65	155	°C
保存温度 (T _{stg})	-65	155	°C

(1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはストレス定格にすぎず、このデータシートの「推奨動作条件」に示された値を超える絶対最大定格またはその他の条件で、本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

7.2 ESD 定格

		値	単位
V _{ESD}	静電気放電	人体モデル (HBM)、AEC Q100-002 ⁽¹⁾ HBM 分類レベル 2 準拠	±2000 V
		デバイス帶電モデル (CDM)、AEC Q100-011 準拠 CDM 分類レベル C6	±1000 V

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施することを示しています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{Sns}	ピン 2 (+) とピン 1 (-) の間の電圧	0	5.5	V	
I _{Sns}	デバイスを流れる電流	0	100	μA	
T _A	自由気流での動作温度 (X1SON / DEC パッケージ)	-40	125	°C	
	自由気流での動作温度 (SOT-5X3 / DYB パッケージ)	-40	150	°C	

7.4 热に関する情報

熱評価基準 ⁽¹⁾		TMP64-Q1		単位
		DEC (X1SON)	DYB (SOT-5X3)	
		2 ピン	2 ピン	
R _{θJA}	接合部から周囲への熱抵抗 ^{(2) (3)}	443.4	749.2	°C/W
R _{θJC (top)}	接合部からケース (上面) への熱抵抗	195.7	315.8	°C/W
R _{θJB}	接合部から基板への熱抵抗	254.6	506.2	°C/W
Ψ _{JT}	接合部から上面への評価パラメータ	19.9	109.3	°C/W
Ψ _{JB}	接合部から基板への評価パラメータ	254.5	500.4	°C/W
R _{θJC (bot)}	接合部からケース (底面) への熱抵抗	-	-	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション・レポートを参照してください。
(2) 自然対流での接合部から周囲への熱抵抗値 (R_{θJA}) は、JESD51-2 に記載された環境における JESD51-7 に規定された JEDEC 規格高誘電率基板でのシミュレーションで求めています。露出パッド・パッケージは、PCB にサーマル・ビアを使用しているものと仮定します (JESD51-5 に準拠)。
(3) 自己発熱による出力の変動は、内部消費電力に熱抵抗値を乗じて計算できます。

7.5 電気的特性

$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $I_{\text{Sns}} = 42.553\mu\text{A}$ (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
R_{25}	25°C でのサーミスタ抵抗値	$T_A = 25^\circ\text{C}$	46.53	47	47.47	$\text{k}\Omega$
R_{TOL}	抵抗値の精度	$T_A = 25^\circ\text{C}$	-1	1		%
		$T_A = 0^\circ\text{C} \sim 70^\circ\text{C}$	-1	1		
		$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$	-1.5	1.5		
TCR_{-35}	抵抗温度係数	$T1 = -40^\circ\text{C}, T2 = -30^\circ\text{C}$	+6220			$\text{ppm}/^\circ\text{C}$
TCR_{25}		$T1 = 20^\circ\text{C}, T2 = 30^\circ\text{C}$	+6400			
TCR_{85}		$T1 = 80^\circ\text{C}, T2 = 90^\circ\text{C}$	+5910			
$\text{TCR}_{-35} \%$	抵抗値の温度係数ばらつき	$T1 = -40^\circ\text{C}, T2 = -30^\circ\text{C}$	± 0.4			%
$\text{TCR}_{25} \%$		$T1 = 20^\circ\text{C}, T2 = 30^\circ\text{C}$	± 0.2			
$\text{TCR}_{85} \%$		$T1 = 80^\circ\text{C}, T2 = 90^\circ\text{C}$	± 0.3			
ΔR	センサ長期ドリフト (信頼性)	$T_A = 130^\circ\text{C}$ で 96 時間連続動作 $V_{\text{Bias}} = 5.5\text{V}$ 、DEC パッケージ	-1	± 0.1	1	%
		$T_A = 130^\circ\text{C}$ で 96 時間連続動作、 $V_{\text{Bias}} = 5.5\text{V}$ 、DYA パッケージ	-1	± 0.14	1	
		$T_A = 150^\circ\text{C}$ で 600 時間連続動作 $V_{\text{Bias}} = 5.5\text{V}$ 、DEC パッケージ	-1	0.5	1.8	
		$T_A = 150^\circ\text{C}$ で 600 時間連続動作 $V_{\text{Bias}} = 5.5\text{V}$ 、DYA パッケージ	-1.5	± 0.2	1.5	
		$T_A = 150^\circ\text{C}$ で 1000 時間連続動作 $V_{\text{Bias}} = 5.5\text{V}$ 、DYA パッケージ	-1.8	± 0.3	1.8	
t_{RES} (かくはん液中)	最大 63% の熱応答	$T1 = 25^\circ\text{C}$ (静止空気中)～ $T2 = 125^\circ\text{C}$ (かくはん液中)		0.6		s
t_{RES} (静止空気中)	最大 63% の熱応答	$T1 = 25^\circ\text{C} \sim T2 = 70^\circ\text{C}$ (静止空気中)		3.2		s

7.6 代表的特性

$T_A = 25^\circ\text{C}$ (特に記述のない限り)





図 7-1. 抵抗対周囲温度 (各種バイアス電流)



$R_{\text{Bias}} = 47\text{k}\Omega$ (許容誤差 $\pm 0.01\%$)

図 7-2. 抵抗対周囲温度 (各種バイアス電圧)




図 7-3. センス電流 I_{SNS} の機能としての TCR




図 7-4. センス電圧 V_{SNS} の機能としての TCR





図 7-5. 電源依存抵抗対バイアス電流



$R_{\text{Bias}} = 47\text{k}\Omega$ (許容誤差 $\pm 0.01\%$)

図 7-6. 電源依存 R 対 V_{Bias}




TMP64-Q1: $V_{SNS} = 1V$

図 7-7. ステップ応答




TMP64-Q1: かくはん液。温度: 25°C ~ 125°C

図 7-8. DEC 热応答時間



TMP64-Q1: かくはん液。温度: 25°C ~ 125°C

図 7-9. DYA 热応答時間



TMP64-Q1: 静止空気

図 7-10. 热応答時間

8 詳細説明

8.1 概要

TMP64-Q1 シリーズのシリコン・リニア・サーミスタは、線形の正温度係数 (PTC) により、広い動作温度範囲にわたって均一で安定した温度係数抵抗 (TCR) を実現します。テキサス・インスツルメンツは、デバイスのドーピング・レベルとアクティブ領域面積で主要な特性 (抵抗温度係数 (TCR)、公称抵抗値 (R25)) を制御する特殊なシリコン・プロセスを採用しています。このデバイスは、極性を持つ端子に起因するアクティブ領域と基板から成ります。正の端子は高電位側に接続します。負の端子は低電位側に接続します。

単なる抵抗デバイスである NTC とは異なり、TMP64-Q1 の抵抗はデバイスを流れる電流の影響を受け、その抵抗値は温度に応じて変化します。分圧器回路では、上側の抵抗の値を $47\text{k}\Omega$ に保つことを推奨します。上側の抵抗の値または V_{Bias} 値を変更すると、TMP64-Q1 の抵抗・温度変換表 (R-T 表) が変わり、これによって「セクション 9.2.1.1」セクションに記載する多項式も変わります。詳細については、セクション 8.3.1 を参照してください。

$$\text{TCR (ppm/}^{\circ}\text{C)} = (R_{T2} - R_{T1}) / ((T_2 - T_1) \times R_{(T2+T1)/2}) \quad (1)$$

このドキュメント全体で使用される主な用語の定義を以下に示します。

- I_{SNS} : TMP64-Q1 を流れる電流。
- V_{SNS} : 2 個の TMP64-Q1 端子間の電圧。
- I_{Bias} : バイアス回路から供給される電流。
- V_{Bias} : バイアス回路から供給される電圧。
- V_{Temp} : 測定温度に対応する出力電圧。なお、これは V_{SNS} とは異なります。TMP64-Q1 をハイサイドに配置する分圧器回路の使用事例では、 V_{Temp} は R_{Bias} の両端で測定されます。

8.2 機能ブロック図




図 8-1. 標準的な実装回路

8.3 機能説明

8.3.1 TMP64-Q1 の R-T 表

バイアス電圧、バイアス抵抗、またはバイアス電流の変化に対して、TMP64-Q1 の R-T 表を再計算する必要があります。テキサス・インスツルメンツは、R-T 表を計算するための[サーミスタ設計ツール](#)を提供しています。システム設計者は常に計算の結果を検証する必要があります。

8.3.2 線形抵抗曲線

TMP64-Q1 は、[図 7-1](#) に示すように、全温度範囲にわたって良好な線形動作を示します。そのため、多くのルックアップ・テーブル・メモリを必要としない簡単な方法で抵抗から温度に変換できます。従来の NTC に関する線形化回路または中間点較正は、このデバイスでは不要です。

全温度範囲にわたって抵抗値が線形的に変化するため、本デバイスは高い動作温度でも感度を維持できます。

8.3.3 正温度係数 (PTC)

TMP64-Q1 は正の温度係数を持っています。温度が上昇するとデバイスの抵抗値が上がるため、バイアス回路の消費電力を低減できます。これに対し、負の係数のシステムでは抵抗値が下がるため、温度とともに消費電力も増大します。

TMP64-Q1 を使用すると、標準的な NTC システムに比べて自己発熱が少ないバイアス回路を実現できるため、消費電力を低減できるという利点があります。

8.3.4 内蔵フェイルセーフ

TMP6 ファミリは正の温度係数を備えています。サーミスタを電源に対して短絡すると、電流が増加し余剰な電力が消費されます。TMP6 には正の温度勾配があるため、その抵抗値が増加することで、設計上、自己発熱を制限しています。

対照的に NTC の場合は、自己発熱により抵抗値が継続的に低下するので、消費電力の増加にともない抵抗が減少するというポジティブ・フィードバックが生じます。

8.4 デバイスの機能モード

このデバイスには 1 つの動作モードがあり、[推奨動作条件](#)内で動作した場合に適用されます。

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

TMP64-Q1 は、正温度係数 (PTC) リニア・シリコン・サーミスタです。このデバイスは温度依存抵抗のように動作し、システムレベルの要件に応じて、さまざまな構成で温度を監視できます。TMP64-Q1 は、25°C での公称抵抗値 (R_{25}) が 47k Ω 、最大動作電圧が 5.5V (V_{Sns})、最大電源電流が 100 μ A (I_{Sns}) です。一般的な 0402 (インチ) フットプリントと互換性のある超小型 DEC パッケージを選択すると、熱源に近接して温度を監視する多様なアプリケーションに使用できます。全測定誤差に影響を与える要素には、ADC の分解能 (該当する場合)、バイアス電流または電圧の許容誤差、バイアス抵抗の許容誤差 (分圧器構成の場合)、熱源に対するセンサの位置があります。

9.2 代表的なアプリケーション

9.2.1 サーミスタ・バイアス回路




図 9-1. リニア・サーミスタを使用したバイアス回路の実装 (左) と非リニア・サーミスタを使用したバイアス回路の実装 (右)

9.2.1.1 設計要件

一般に既存のサーミスタでは、温度対抵抗曲線が非線形になります。サーミスタの応答を線形化するには、分圧器構成による電圧線形化回路、またはサーミスタと並列にもう 1 つの抵抗 R_P を接続した抵抗線形化回路を使用できます。「セクション 9.2.1」では、 R_T をサーミスタ抵抗とする 2 つの実装を取り上げています。サーミスタの両端に出力電圧を生成させるため、目的の電圧応答 (負または正) に応じて、ハイサイド (電源側) またはローサイド (グランド側) にサーミスタを配置した分圧器回路を使用できます。また、高精度の電流源を使用してサーミスタを直接バイアスすることもできます (もっとも高い精度と電圧ゲインが得られます)。実装が簡単で低コストであることから、サーミスタを使用した分圧器を使用するのが一般的です。一方、TMP64-Q1 は、その両端の測定電圧が温度とともに線形的に増加するリニア正温度係数 (PTC) の抵抗値を示します。そのため、線形化回路はもはや不要であり、単純な電流源または分圧器回路を使用して、温度に応じた電圧 (温度電圧と呼ぶ) を生成できます。

この出力電圧は、より広い範囲の温度を監視するために ADC に直接接続され、またはアクティブ帰還制御回路の帰還入力として使用されます。またこの出力電圧を、コンパレータを使用して基準電圧と比較し、温度トリップ・ポイントをトリガすることもできます。

式 2 で表す TMP64-Q1 両端の電圧は、ルックアップ・テーブル方式 (LUT) または近似多項式 $V(T)$ を使用して温度に変換できます。サーミスタ設計ツール は、 V_{TEMP} を温度に変換するために使用する必要があります。最初に、ADC を使用して温度電圧をデジタル化する必要があります。この ADC に必要とされる分解能は、採用するバイアス方式に依存します。また、もっとも高い精度を得るために、バイアス電圧 (V_{BIAS}) を ADC の基準電圧に接続し、バイアス電圧の誤差と基準電圧の誤差が相殺されるようにして測定します。また、システム・レベルのノイズを除去するためにローパス・フィルタを実装することもできます。ユーザーはフィルタを ADC 入力のできるだけ近くに配置する必要があります。

9.2.1.2 詳細な設計手順

抵抗分圧器方式では、バイアス電圧 (V_{BIAS}) に応じて出力電圧 (V_{TEMP}) が変化します。 V_{BIAS} を ADC の基準電圧としても使用した場合、電圧電源の変動または誤差が相殺され、温度の精度に影響を与えません。このタイプの構成を図 9-2 に示します。式 2 に、TMP64-Q1 の可変抵抗 ($R_{TMP64-Q1}$) とバイアス抵抗 (R_{BIAS}) に基づく出力電圧 (V_{TEMP}) を示します。その出力電圧、ADC のフルスケール範囲、ADC の分解能に対応する ADC コードは式 3 で与えられます。




図 9-2. ADC を使用した TMP64-Q1 分圧器

$$V_{TEMP} = V_{BIAS} \times \left(\frac{R_{TMP64}}{R_{BIAS} + R_{TMP64}} \right) \quad (2)$$

$$\text{ADC Code} = \left(\frac{V_{TEMP}}{FSR} \right) \times 2^n \quad (3)$$

ここで

- FSR は ADC のフルスケール範囲 (GND に対する REF の電圧 (V_{REF})) です。
- n は ADC の分解能です。

式 4 は、 $V_{REF} = V_{BIAS}$ の場合、 V_{BIAS} が相殺されることを示しています。

$$\text{ADC Code} = \left(\frac{V_{BIAS} \times \left(\frac{R_{TMP64}}{R_{BIAS} + R_{TMP64}} \right)}{V_{BIAS}} \right) \times 2^n = \left(\frac{R_{TMP64}}{R_{BIAS} + R_{TMP64}} \right) \times 2^n \quad (4)$$

多項式または LUT を用いて、マイクロコントローラで読み取った ADC コードに基づく温度測定値を抽出します。TMP64-Q1 の抵抗を温度に変換するには、[サーミスタ設計ツール](#) を使用する必要があります。

V_{BIAS} の相殺は、分圧器を使用すること (レシオメトリック方式) の 1 つの利点ですが、分圧器の出力電圧感度の向上は限定的です。したがって、FSR と比較して電圧出力範囲が小さいため、すべての ADC コードが使用されるわけではありません。しかし、この応用回路はきわめて一般的であり、実装が簡単です。

図 9-3 に示すような電流源を使用した回路は、出力電圧の感度の制御性が優れています。この場合、出力電圧は単純に $V = I \times R$ です。たとえば、TMP64-Q1 で $100\mu A$ の電流源を使用すると、出力電圧は約 $5.5V$ になります。電圧範囲と感度を制御できるため、ADC コードとフルスケール範囲を最大限に活用できます。上記のレシオメトリック方式と同様に、ADC の基準電圧と同じバイアスを共有する電流源を ADC が内蔵している場合、電源電流の誤差は相殺されます。この場合、高精度の ADC は不要です。この方式はもともと高い精度をもたらしますが、システム実装コストが高くなる可能性があります。




図 9-3. 電流源を使用した TMP64-Q1 のバイアス回路

分圧器構成のノンリニア NTC サーミスタと比べ、TMP64-Q1 は優れた線形出力特性を備えています。図 9-4 に、線形化並列抵抗 R_P 使用した場合と使用しない場合の 2 つの分圧器回路を示します。 $V_{BIAS} = 5V$ 、 $R_{BIAS} = 47k\Omega$ とし、追加の $47k\Omega$ の並列抵抗 (R_P) を NTC サーミスタ (R_{NTC}) と組み合わせて出力電圧を線形化する例を検討します。NTC の曲線が狭い温度範囲のみで線形であるのに対して、TMP64-Q1 は全温度範囲にわたって線形性が高い曲線を描きます。NTC 回路に並列抵抗 (R_P) を追加した場合、曲線の線形性ははるかに改善されますが、出力電圧範囲に大きな影響を与えます。




図 9-4. TMP64-Q1 と NTC (線形化抵抗 (R_P) を使用) の分圧器回路の比較

9.2.1.2.1 コンパレータを使用した過熱保護

TMP64-Q1、電圧リファレンス、コンパレータを使用して、過熱保護をプログラムできます。図 9-5 に示すように、 R_{BIAS} と $R_{TMP64-Q1}$ によるサーミスタ分圧器の電圧が、 $R1$ と $R2$ で設定されたスレッショルド電圧を超えるまで、コンパレータの出力は **LOW** に維持されます。出力が **HIGH** になると、コンパレータは過熱警告信号を出力します。また、設計者はヒステリシスを設定することで、出力が **LOW** に戻る際に温度スレッショルド付近で何度も切り替わるのを防ぐこともできます。ヒステリシス付きコンパレータと、帰還抵抗のどちらかを使用できます。




図 9-5. TMP64-Q1 分圧器とコンパレータを使用した温度スイッチ

9.2.1.2.2 サーマル・フォールドバック

アクティブ制御回路における TMP64-Q1 の出力電圧の用途の 1 つは、サーマル・フォールドバックです。これにより、たとえば LED ストリングを駆動する電流を低減 (フォールドバック) できます。高温時、環境条件と自己発熱によって LED の温度は上昇し始めます。このため、LED の安全動作領域に基づく一定の温度スレッショルドに達したら、駆動電流を小さくして LED の温度を下げ、熱暴走を防ぐ必要があります。分圧器の下側に出力を配置した場合、TMP64-Q1 の電圧出力は温度とともに上昇するため、この応答を利用して電流をフォールドバックできます。通常、高温 (ニー・ポイントと呼ぶ) に達するまで、電流を特定のレベルに維持します。このニー・ポイントで電流を素早く低減させる必要があります。TMP64-Q1 の温度 / 電圧感度をより的確に制御するために、レール・ツー・レール・オペアンプを使用しています。図 9-6 に示す例では、フォールドバックが開始される温度「ニー」は正入力の基準電圧 (2.5V) によって設定され、帰還抵抗によってフォールドバック曲線の応答が設定されます。フォールドバック・ニー・ポイントは、分圧器の出力と式 5 の対応温度 (たとえば 110°C) に基づいて選択できます。R_TMP64-Q1 を使用した分圧器とオペアンプへの入力の間にバッファを入れることによって、V_TEMP の負荷を低減し変動を防止できます。




図 9-6. TMP64-Q1 分圧器とレール・ツー・レール・オペアンプを使用したサーマル・フォールドバック

電圧出力が V_{Ref} を下回っている限り、オペアンプは HIGH に維持されます。温度が 110°C を超えると、出力はオペアンプの 0V レールまで低下します。フォールドバックが発生するレートは、帰還ネットワーク R_{FB} および R_1 に依存します。この結果、式 6 で与えられるオペアンプ G のゲインが変化します。これによって、温度に対する回路電圧の感度が制御されます。この電圧出力は LED ドライバ IC に供給され、それに応じて出力電流を調整します。 V_{out} はサーマル・フォールドバックに使用される最終的な出力電圧であり、式 7 で与えられます。この例では、ニー・ポイントが 110°C に設定されており、出力電圧曲線は図 9-7 に示すようになります。

$$V_{TEMP} = V_{BIAS} \times \left(\frac{R_{TMP64}}{R_{BIAS} + R_{TMP64}} \right) \quad (5)$$

$$G = \frac{R_{FB}}{R_1} \quad (6)$$

$$V_{OUT} = -G \times V_{TEMP} + (1+G) \times V_{REF} \quad (7)$$





図 9-7. サーマル・フォールドバック電圧出力曲線

9.2.1.3 アプリケーション曲線



10 電源に関する推奨事項

TMP64-Q1 の推奨最大動作電圧は 5.5V (V_{SNS})、デバイスを流れる最大電流は 100 μ A (I_{SNS}) です。

11 レイアウト

11.1 レイアウトのガイドライン

TMP64-Q1 のレイアウトは、受動部品のレイアウトと同様です。電流源を使用してデバイスをバイアスする場合は、正のピン 2 を電流源に接続し、負のピン 1 をグランドに接続します。電圧源で回路をバイアスし、抵抗分圧器の下側にデバイスを配置する場合、V- をグランドに接続し、V+ を出力 (V_{TEMP}) に接続します。分圧器の上側にデバイスを配置する場合、V+ を電圧源に接続し、V- を出力電圧 (V_{TEMP}) に接続します。図 11-1 に、デバイスのレイアウトを示します。

11.2 レイアウト例




図 11-1. 推奨レイアウト : DEC パッケージ

12 デバイスおよびドキュメントのサポート

12.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

12.2 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。[TI の使用条件](#)を参照してください。

12.3 商標

[TI E2E™ is a trademark of Texas Instruments.](#)

すべての商標は、それぞれの所有者に帰属します。

12.4 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい ESD 対策をとらないと、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

12.5 用語集

[TI 用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあります。ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TMP6431QDECRQ1	Active	Production	X1SON (DEC) 2	10000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HJ
TMP6431QDECRQ1.A	Active	Production	X1SON (DEC) 2	10000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HJ
TMP6431QDECTQ1	Obsolete	Production	X1SON (DEC) 2	-	-	Call TI	Call TI	-40 to 125	HJ
TMP6431QDYARQ1	Active	Production	SOT-5X3 (DYA) 2	3000 LARGE T&R	Yes	SN	Level-3-260C-168 HR	-40 to 150	1HH
TMP6431QDYARQ1.A	Active	Production	SOT-5X3 (DYA) 2	3000 LARGE T&R	Yes	SN	Level-3-260C-168 HR	-40 to 150	1HH

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TMP64-Q1 :


- Catalog : [TMP64](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TMP6431QDECRQ1	X1SON	DEC	2	10000	178.0	8.4	0.7	1.15	0.47	2.0	8.0	Q1
TMP6431QDYARQ1	SOT-5X3	DYA	2	3000	178.0	9.5	0.5	1.94	0.73	2.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TMP6431QDECRQ1	X1SON	DEC	2	10000	205.0	200.0	33.0
TMP6431QDYARQ1	SOT-5X3	DYA	2	3000	210.0	200.0	42.0


PACKAGE OUTLINE

DEC0002A



X1SON - 0.5 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4224506/A 08/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT



DEC0002A

X1SON - 0.5 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:60X



SOLDER MASK DETAILS

4224506/A 08/2018

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
4. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DEC0002A

X1SON - 0.5 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:60X

4224506/A 08/2018

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




PACKAGE OUTLINE

DYA0002A

SOT (SOD-523) - 0.77 mm max height

PLASTIC SMALL OUTLINE



4224978/C 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEITA SC-79 registration except for package height

EXAMPLE BOARD LAYOUT


DYA0002A

SOT (SOD-523) - 0.77 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:40X



4224978/C 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DYA0002A

SOT (SOD-523) - 0.77 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4224978/C 11/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated