

TLV902x および TLV903x 高精度、コンパレータ ファミリ

1 特長

- 電源電圧範囲: 1.65V~5.5V
- 高精度入力オフセット電圧: 300 μ V
- 既知のスタートアップ条件でのパワーオンリセット (POR)
- フォルトトレランス付きレール ツー レール入力
- 伝搬遅延時間: 100ns (代表値)
- 低い静止電流: チャンネルあたり 16 μ A
- 低い入力バイアス電流: 5pA
- オープンドレイン出力オプション (TLV902x)
- プッシュプル出力オプション (TLV903x)
- 全温度範囲 (-40°C~+125°C)
- ESD 保護: 2kV
- 代替のシングル ピン配置 (TLV90x0)

2 アプリケーション

- 電化製品
- ビルオートメーション
- ファクトリオートメーション / 制御
- モータードライブ
- インフォテインメントおよびクラスタ

3 概要

TLV902x および TLV903x は、のシングル、デュアル、クワッド チャンネル コンパレータのファミリです。このファミリは、低い入力オフセット電圧、耐故障性入力、および優れた速度対電力の組み合わせを実現しています。ファミリの伝搬遅延時間は 100ns で、静止消費電流はチャンネルあたりわずか 18 μ A です。

また、ファミリにはパワーオンリセット (POR) 機能もあり、最小電源電圧に達するまで出力が既知の状態になることを保証します。これにより、システムの電源オンおよび電源オフ時の出力過渡電圧を防止できます。

これらのコンパレータは、損傷なし、出力位相反転なしで最大 6V まで印加可能なフォルトトレラント入力も備えて

います。このファミリのコンパレータは、過酷でノイズの多い環境での高精度電圧監視に最適な設計になっています。

TLV902x は、電源電圧未満または電源電圧を超えてプルアップできるオープンドレイン出力を備えています。これらのデバイスは、低電圧ロジック シフト向けに設計されています。

TLV903x は、LED または MOSFET ゲートの容量性負荷の駆動を行う際にミリアンペア単位の電流をシンクおよびソースできるプッシュプル出力段を備えています。


TLV90x0 と TLV90x1 は、シングル デバイスの代替ピン配置です。

このファミリは産業用温度範囲 -40°C~+125°C で動作が規定されており、標準のリード付きおよびリードレス パッケージで供給されます。


製品情報

部品番号	パッケージ ⁽¹⁾	本体サイズ (公称) ⁽²⁾
TLV90x0, TLV90x1 (シングル)	SC-70 (5)	1.25 mm × 2.00mm
	SOT-23 (5)	1.60 mm × 2.90mm
TLV9022, TLV9032 (デュアル)	SOIC (8)	3.91mm × 4.90mm
	TSSOP (8)	3.00mm × 4.40mm
	VSSOP (8)	3.00mm × 3.00mm
	WSON (8)	2.00mm × 2.00mm
	SOT-23 (8)	1.60mm × 2.90mm
TLV9024, TLV9034 (クワッド)	SOIC (14)	3.91mm × 8.65mm
	TSSOP (14)	4.40mm × 5.00mm
	SOT-23 (14)	4.20 mm × 2.00mm
	WQFN (16)	3.00mm × 3.00mm
	X2QFN (14) (プレビュー)	2.00mm × 2.00mm

- 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



TLV902x のブロック図



TLV903x のブロック図



目次

1 特長.....	1	5.13 代表的特性.....	15
2 アプリケーション.....	1	6 詳細説明.....	21
3 概要.....	1	6.1 概要.....	21
4 ピン構成および機能.....	3	6.2 機能ブロック図.....	21
4.1 ピンの機能: TLV90x0 および TLV90x1 シングル.....	3	6.3 機能説明.....	21
ピンの機能: TLV90x2 デュアル.....	4	6.4 デバイスの機能モード.....	21
ピンの機能: TLV90x4 クワッド.....	5	7 アプリケーションと実装.....	24
5 仕様.....	7	7.1 アプリケーション情報.....	24
5.1 絶対最大定格.....	7	7.2 代表的なアプリケーション.....	27
5.2 ESD 定格.....	7	7.3 電源に関する推奨事項.....	34
5.3 推奨動作条件.....	7	7.4 レイアウト.....	35
5.4 熱に関する情報、TLV90x0、TLV90x1	7	8 デバイスおよびドキュメントのサポート.....	36
5.5 熱に関する情報、TLV90x2	8	8.1 ドキュメントのサポート.....	36
5.6 熱に関する情報、TLV90x4	8	8.2 ドキュメントの更新通知を受け取る方法.....	36
5.7 電気的特性、TLV90x0、TLV90x1	9	8.3 サポート・リソース.....	36
5.8 スイッチング特性、TLV90x0、TLV90x1	10	8.4 商標.....	36
5.9 電気的特性、TLV90x2	11	8.5 静電気放電に関する注意事項.....	36
5.10 スイッチング特性、TLV90x2	12	8.6 用語集.....	36
5.11 電気的特性、TLV90x4	13	9 改訂履歴.....	36
5.12 スイッチング特性、TLV90x4	14	10 メカニカル、パッケージ、および注文情報.....	37

4 ピン構成および機能

4.1 ピンの機能 : TLV90x0 および TLV90x1 シングル




図 4-1. TLV9020、TLV9030 DCK および DBV パッケージ
標準「南東」ピン配置
5 ピン SC-70 および SOT-23
上面図




図 4-2. TLV9021、TLV9031 DCK および DBV パッケージ
標準「北西」ピン配置
5 ピン SC-70 および SOT-23
上面図

表 4-1. ピンの機能 : TLV90x0 と TLV90x1

名称	ピン		タイプ	説明
	TLV90x0 番号	TLV90x1 番号		
IN+	1	3	I	非反転 (正) 入力
IN-	3	4	I	反転 (負) 入力
OUT	4	1	O	出力
V+	5	5	—	正電源
V-	2	2	—	負電源

ピンの機能 : TLV90x2 デュアル





図 4-3. D、DGK、PW、DDF パッケージ
 8 ピン SOIC、VSSOP、TSSOP、SOT-23-8
 上面図



注: 露出サーマルパッドは V- ピンに直接接続します。

図 4-4. DSG パッケージ
 8 パッド WSON (露出サーマルパッド付き)
 上面図

表 4-2. ピンの機能 : TLV90x2

ピン		I/O	説明
名称	番号		
OUT1	1	O	コンパレータ 1 の出力ピン
IN1-	2	I	コンパレータ 1 の反転入力ピン
IN1+	3	I	コンパレータ 1 の非反転入力ピン
V-	4	—	負 (低) 電源
IN2+	5	I	コンパレータ 2 の非反転入力ピン
IN2-	6	I	コンパレータ 2 の反転入力ピン
OUT2	7	O	コンパレータ 2 の出力ピン
V+	8	—	正電源
サーマルパッド	—	—	V- ピンに直接接続

ピンの機能 : TLV90x4 クワッド




図 4-5. D、PW、DYY パッケージ、14 ピン SOIC、TSSOP、SOT-23、上面図





図 4-6. RUC パッケージ、14 ピン X2QFN、上面図



注: 露出サーマルパッドは V- ピンに直接接続します。

図 4-7. RTE パッケージ、16 パッド WQFN (サーマルパッド付き)、上面図

表 4-3. ピンの機能 : TLV90x4

名称 ⁽¹⁾	ピン			I/O	説明
	SOIC	X2QFN	WQFN		
OUT2	1	14	15	出力	コンパレータ 2 の出力ピン
OUT1	2	1	16	出力	コンパレータ 1 の出力ピン
V+	3	2	1	—	正電源
IN1-	4	3	2	入力	コンパレータ 1 の負入力ピン
IN1+	5	4	4	入力	コンパレータ 1 の正入力ピン
IN2-	6	5	5	入力	コンパレータ 2 の負入力ピン
IN2+	7	6	6	入力	コンパレータ 2 の正入力ピン
IN3-	8	7	7	入力	コンパレータ 3 の負入力ピン
IN3+	9	8	8	入力	コンパレータ 3 の正入力ピン
IN4-	10	9	9	入力	コンパレータ 4 の負入力ピン
IN4+	11	10	11	入力	コンパレータ 4 の正入力ピン
V-	12	11	12	—	負電源
OUT4	13	12	13	出力	コンパレータ 4 の出力ピン
OUT3	14	13	14	出力	コンパレータ 3 の出力ピン
NC	—	—	3	—	内部接続なし - フローティングまたは GND のままにする
NC	—	—	10	—	内部接続なし - フローティングまたは GND のままにする
サーマル パッド	—	—	PAD	—	V- ピンに直接接続します。

(1) 一部のメーカーでは、チャンネル 1 と 2 の名前が入れ替わります。ピン配置は電氣的に同一ですが、チャンネル命名規則が異なります。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

	最小値	最大値	単位
電源電圧: $V_S = (V+) - (V-)$	-0.3	6	V
V- から入力ピン (IN+, IN-) ⁽²⁾	-0.3	6	V
入力ピンへの電流 (IN+, IN-)	-10	10	mA
V- から出力 (OUT)、オープンドレインのみ ⁽³⁾	-0.3	6	V
V- から出力 (OUT)、プッシュプルのみ	-0.3	(V+) + 0.3	V
出力短絡時間 ⁽⁴⁾		10	s
接合部温度、 T_J		150	°C
保管温度、 T_{stg}	-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本デバイスが正常に動作することを暗に示すものではありません。絶対最大定格の状態に長時間置くと、デバイスの信頼性に影響を及ぼす場合があります。
- (2) 入力端子は (V-) に対してダイオードクランプされています。電源レールを超えて 0.3V 以上スイングする入力信号は、電流を 10mA 以下に抑える必要があります。また、入力 (IN+, IN-) は、-0.3V~6V の範囲内である限り、V+ および OUT を超えることができます。
- (3) オープンドレインの出力 (OUT) は、ピンが -0.3V~6V の範囲内である限り、V+ および入力 (IN+, IN-) を超えることができます。
- (4) V- または V+ への短絡。出力からの短絡が発生すると、過熱や最終的な破壊の原因となる可能性があります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	±1000

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	最小値	最大値	単位
電源電圧: $V_S = (V+) - (V-)$	1.65	5.5	V
入力電圧範囲: (V-) から (IN+, IN-)	-0.2	5.7	V
周囲温度、 T_A	-40	125	°C

5.4 熱に関する情報、TLV90x0、TLV90x1

熱評価基準 ⁽¹⁾		TLV90x0、TLV90x1		単位
		DCK (SC-70)	DBV (SOT-23)	
		5 ピン	5 ピン	
R_{qJA}	接合部から周囲への熱抵抗	238.5	223.7	°C/W
$R_{qJC(top)}$	接合部からケース (上面) への熱抵抗	134.0	123.2	°C/W
R_{qJB}	接合部から基板への熱抵抗	87.6	91.4	°C/W
γ_{JT}	接合部から上面への特性パラメータ	59.1	58.7	°C/W
γ_{JB}	接合部から基板への特性パラメータ	87.2	91.0	°C/W
$R_{qJC(bot)}$	接合部からケース (底面) への熱抵抗	-	-	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーションレポートを参照してください。

5.5 熱に関する情報、TLV90x2

熱評価基準 ⁽¹⁾		TLV90x2					単位
		D (SOIC)	PW (TSSOP)	DGK (VSSOP)	DSG (WSO)	DDF (SOT-23)	
		8 ピン	8 ピン	8 ピン	8 ピン	8 ピン	
R _{qJA}	接合部から周囲への熱抵抗	167.7	221.7	215.8	175.2	240.0	°C/W
R _{qJC(top)}	接合部からケース (上面) への熱抵抗	107.0	109.1	105.2	178.1	151.0	°C/W
R _{qJB}	接合部から基板への熱抵抗	111.2	152.5	137.5	139.5	157.0	°C/W
Y _{JT}	接合部から上面への特性パラメータ	53.1	36.4	39.6	47.2	32.8	°C/W
Y _{JB}	接合部から基板への特性パラメータ	110.4	150.7	135.9	138.9	155.4	°C/W
R _{qJC(bot)}	接合部からケース (底面) への熱抵抗	–	–	–	127.3	–	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーションレポートを参照してください。

5.6 熱に関する情報、TLV90x4

熱評価基準 ⁽¹⁾		TLV90x4				単位
		D (SOIC)	PW (TSSOP)	RTE (WQFN)	DYY (SOT-23)	
		14 ピン	14 ピン	16 ピン	14 ピン	
R _{qJA}	接合部から周囲への熱抵抗	136.0	155.0	134.1	211.1	°C/W
R _{qJC(top)}	接合部からケース (上面) への熱抵抗	91.2	82.0	122.6	121.1	°C/W
R _{qJB}	接合部から基板への熱抵抗	92.0	98.5	109.3	120.4	°C/W
Y _{JT}	接合部から上面への熱特性パラメータ	46.9	25.7	30.9	22.3	°C/W
Y _{JB}	接合部から基板への熱特性パラメータ	91.6	97.6	108.3	120.1	°C/W
R _{qJC(bot)}	接合部からケース (底面) への熱抵抗	–	–	98.7	–	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

5.7 電気的特性、TLV90x0、TLV90x1

V_S (合計電源電圧) = $(V+) - (V-) = 5V$, $V_{CM} = (V-)$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
オフセット電圧						
V_{OS}	入力オフセット電圧	$V_S = 1.8V$ および $5V$	-1.5	± 0.3	1.5	mV
V_{OS}	入力オフセット電圧	$V_S = 1.8V$ および $5V$, $T_A = -40^\circ C \sim +125^\circ C$	-2		2	
dV_{IO}/dT	入力オフセット電圧ドリフト	$V_S = 1.8V$ および $5V$, $T_A = -40^\circ C \sim +125^\circ C$		± 0.5		$\mu V/^\circ C$
電源						
I_Q	静止時電流	$V_S = 1.8V$ および $5V$ 、無負荷、出力 Low		17.1	30	μA
I_Q	静止時電流	$V_S = 1.8V$ および $5V$ 、無負荷、出力 Low、 $T_A = -40^\circ C \sim +125^\circ C$			35	
PSRR	電源除去比	$V_S = 1.8V \sim 5V$, $T_A = -40^\circ C \sim +125^\circ C$ (プッシュプル版)	75	95		dB
PSRR	電源除去比	$V_S = 1.8V \sim 5V$, $T_A = -40^\circ C \sim +125^\circ C$ (オープンドレイン版)	80	95		dB
入力バイアス電流						
I_B	入力バイアス電流	$V_{CM} = V_S/2$		5		pA
I_{OS}	入力オフセット電流	$V_{CM} = V_S/2$		1		pA
入力容量						
C_{ID}	入力容量、差動	$V_{CM} = V_S/2$		2		pF
C_{IC}	入力容量、同相	$V_{CM} = V_S/2$		3		pF
入力電圧範囲						
$V_{CM-Range}$	同相電圧範囲	$V_S = 1.8V$ および $5V$, $T_A = -40^\circ C \sim +125^\circ C$	$(V-) - 0.2$		$(V+) + 0.2$	V
CMRR	同相除去比	$V_S = 5V$, $(V-) - 0.2V < V_{CM} < (V+) - 0.2V$, $T_A = -40^\circ C \sim +125^\circ C$	60	70		dB
CMRR	同相除去比	$V_S = 1.8V$, $(V-) - 0.2V < V_{CM} < (V+) - 0.2V$, $T_A = -40^\circ C \sim +125^\circ C$	50	60		dB
開ループゲイン						
A_{VD}	大信号差動電圧増幅	オープンドレイン版のみ	50	200		V/mV
出力						
V_{OL}	(V-) からの電圧スイング	$I_{SINK} = 4mA$, $T_A = 25^\circ C$		75	125	mV
V_{OL}	(V-) からの電圧スイング	$I_{SINK} = 4mA$, $T_A = -40^\circ C \sim +125^\circ C$			175	mV
V_{OH}	(V+) からの電圧スイング	$I_{SOURCE} = 4mA$, $T_A = 25^\circ C$ (プッシュプルのみ)		75	125	mV
V_{OH}	(V+) からの電圧スイング	$I_{SOURCE} = 4mA$, $T_A = -40^\circ C \sim +125^\circ C$ (プッシュプルのみ)			175	mV
I_{LKG}	オープンドレイン出力リーク電流	$V_{PULLUP} = (V+)$, $T_A = 25^\circ C$ (オープンドレインのみ)		100		pA
I_{SC}	短絡電流	$V_S = 5V$, シンク	90	100		mA
I_{SC}	短絡電流	$V_S = 5V$, ソース (プッシュプルのみ)	90	100		mA

5.8 スイッチング特性、TLV90x0、TLV90x1

V_S (合計電源電圧) = $(V_+) - (V_-) = 5V$ 、 $V_{CM} = V_S/2$ 、 $C_L = 15pF$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
出力						
T_{PD-HL}	伝搬遅延時間、High から Low	$V_{ID} = -100mV$ 、入力の中間点から出力の中間点までの遅延 ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		100		ns
T_{PD-LH}	伝搬遅延時間、Low から High	$V_{ID} = 100mV$ 、入力の中間点から出力の中間点までの遅延 (プッシュプルのみ)		115		ns
T_{PD-LH}	伝搬遅延時間、Low から High	$V_{ID} = 100mV$ 、入力の中間点から出力の中間点までの遅延 ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		150		ns
T_{FALL}	5V の出力立ち下がり時間、80% から 20%	$V_{ID} = -100mV$		3		ns
T_{RISE}	5V の出力立ち上がり時間、20% から 80%	$V_{ID} = 100mV$ (プッシュプルのみ)		3		ns
F_{TOGGLE}	5V、トグル周波数	$V_{ID} = 100mV$ ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		3		MHz
パワーオン時間						
P_{ON}	パワーオン時間	$V_S = 1.8V$ および $5V$ 、 $V_{CM} = (V_-)$ 、 $V_{ID} = -0.1V$ 、 $V_{PULL-UP} = V_S/2$ 、 $V_S/2$ から $V_{OUT} = 0.1 \times V_S/2$ までの遅延 ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		20		μs

5.9 電気的特性、TLV90x2

V_S (合計電源電圧) = $(V+) - (V-) = 5V$, $V_{CM} = (V-)$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
オフセット電圧						
V_{OS}	入力オフセット電圧	$V_S = 1.8V$ および $5V$	-1.5	± 0.3	1.5	mV
V_{OS}	入力オフセット電圧	$V_S = 1.8V$ および $5V$, $T_A = -40^\circ C \sim +125^\circ C$	-2		2	
dV_{IO}/dT	入力オフセット電圧ドリフト	$V_S = 1.8V$ および $5V$, $T_A = -40^\circ C \sim +125^\circ C$		± 0.5		$\mu V/^\circ C$
電源						
I_Q	静止電流 (コンパレータ 1 個あたり)	$V_S = 1.8V$ および $5V$, 無負荷、出力 Low		16	30	μA
I_Q	静止電流 (コンパレータ 1 個あたり)	$V_S = 1.8V$ および $5V$, 無負荷、出力 Low, $T_A = -40^\circ C \sim +125^\circ C$			35	
PSRR	電源除去比	$V_S = 1.8V \sim 5V$, $T_A = -40^\circ C \sim +125^\circ C$, (プッシュプル版)	75	95		dB
PSRR	電源除去比	$V_S = 1.8V \sim 5V$, $T_A = -40^\circ C \sim +125^\circ C$ (オープンドレイン版)	80	95		dB
入力バイアス電流						
I_B	入力バイアス電流	$V_{CM} = V_S/2$		5		pA
I_{OS}	入力オフセット電流	$V_{CM} = V_S/2$		1		pA
入力容量						
C_{ID}	入力容量、差動	$V_{CM} = V_S/2$		2		pF
C_{IC}	入力容量、同相	$V_{CM} = V_S/2$		3		pF
入力電圧範囲						
$V_{CM-Range}$	同相電圧範囲	$V_S = 1.8V$ および $5V$, $T_A = -40^\circ C \sim +125^\circ C$	$(V-) - 0.2$		$(V+) + 0.2$	V
CMRR	同相除去比	$V_S = 5V$, $(V-) - 0.2V < V_{CM} < (V+) + 0.2V$, $T_A = -40^\circ C \sim +125^\circ C$	60	70		dB
CMRR	同相除去比	$V_S = 1.8V$, $(V-) - 0.2V < V_{CM} < (V+) + 0.2V$, $T_A = -40^\circ C \sim +125^\circ C$	50	60		dB
開ループゲイン						
A_{VD}	大信号差動電圧増幅	オープンドレイン版のみ	50	200		V/mV
出力						
V_{OL}	(V-) からの電圧スイング	$I_{SINK} = 4mA$, $T_A = 25^\circ C$		75	125	mV
V_{OL}	(V-) からの電圧スイング	$I_{SINK} = 4mA$, $T_A = -40^\circ C \sim +125^\circ C$			175	mV
V_{OH}	(V+) からの電圧スイング	$I_{SOURCE} = 4mA$, $T_A = 25^\circ C$ (プッシュプルのみ)		75	125	mV
V_{OH}	(V+) からの電圧スイング	$I_{SOURCE} = 4mA$, $T_A = -40^\circ C \sim +125^\circ C$ (プッシュプルのみ)			175	mV
I_{LKG}	オープンドレイン出力リーク電流	$V_{PULLUP} = (V+)$, $T_A = 25^\circ C$ (オープンドレインのみ)		100		pA
I_{SC}	短絡電流	$V_S = 5V$, シンク	90	100		mA
I_{SC}	短絡電流	$V_S = 5V$, ソース (プッシュプルのみ)	90	100		mA

5.10 スイッチング特性、TLV90x2

V_S (合計電源電圧) = $(V_+) - (V_-) = 5V$ 、 $V_{CM} = V_S/2$ 、 $C_L = 15pF$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
出力						
T_{PD-HL}	伝搬遅延時間、High から Low	$V_{ID} = -100mV$ 、入力の中間点から出力の中間点までの遅延 ($R_P = 2.5k\Omega$ 、オープンドレインのみ)		100		ns
T_{PD-LH}	伝搬遅延時間、Low から High	$V_{ID} = 100mV$ 、入力の中間点から出力の中間点までの遅延 (プッシュプルのみ)		115		ns
T_{PD-LH}	伝搬遅延時間、Low から High	$V_{ID} = 100mV$ 、入力の中間点から出力の中間点までの遅延 ($R_P = 2.5k\Omega$ 、オープンドレインのみ)		150		ns
T_{FALL}	5V の出力立ち下がり時間、80% から 20%	$V_{ID} = -100mV$		3		ns
T_{RISE}	5V の出力立ち上がり時間、20% から 80%	$V_{ID} = 100mV$ (プッシュプルのみ)		3		ns
F_{TOGGLE}	5V、トグル周波数	$V_{ID} = 100mV$ ($R_P = 2.5k\Omega$ 、オープンドレインのみ)		3		MHz
パワーオン時間						
P_{ON}	パワーオン時間	$V_S = 1.8V$ および $5V$ 、 $V_{CM} = (V_-)$ 、 $V_{ID} = -0.1V$ 、 $V_{PULL-UP} = V_S/2$ 、 $V_S/2$ から $V_{OUT} = 0.1 \times V_S/2$ までの遅延 ($R_P = 2.5k\Omega$ 、オープンドレインのみ)		20		μs

5.11 電気的特性、TLV90x4

 V_S (合計電源電圧) = (V+) - (V-) = 5V, $V_{CM} = (V-)$ ($T_A = 25^\circ\text{C}$ 時) (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
オフセット電圧						
V_{OS}	入力オフセット電圧	$V_S = 1.8\text{V}$ および $5\text{V} \times$	-1.5	± 0.3	1.5	mV
V_{OS}	入力オフセット電圧	$V_S = 1.8\text{V}$ および 5V , $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	-2		2	
dV_{IO}/dT	入力オフセット電圧ドリフト	$V_S = 1.8\text{V}$ および 5V , $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$		± 0.5		$\mu\text{V}/^\circ\text{C}$
電源						
I_Q	静止電流 (コンパレータ 1 個あたり)	$V_S = 1.8\text{V}$ および 5V 、無負荷、出力 Low		16	30	μA
I_Q	静止電流 (コンパレータ 1 個あたり)	$V_S = 1.8\text{V}$ および 5V 、無負荷、出力 Low, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$			35	
PSRR	電源除去比	$V_S = 1.8\text{V} \sim 5\text{V}$, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、(プッシュプル版)			177.8	$\mu\text{V}/\text{V}$
PSRR	電源除去比	$V_S = 1.8\text{V} \sim 5\text{V}$, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、(プッシュプル版)	75	95		dB
PSRR	電源除去比	$V_S = 1.8\text{V} \sim 5\text{V}$, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、(オープンドレイン版)			100	$\mu\text{V}/\text{V}$
PSRR	電源除去比	$V_S = 1.8\text{V} \sim 5\text{V}$, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、(オープンドレイン版)	80	95		dB
入力バイアス電流						
I_B	入力バイアス電流	$V_{CM} = V_S/2$		5		pA
I_{OS}	入力オフセット電流	$V_{CM} = V_S/2$		1		pA
入力容量						
C_{ID}	入力容量、差動	$V_{CM} = V_S/2$		2		pF
C_{IC}	入力容量、同相	$V_{CM} = V_S/2$		3		pF
入力電圧範囲						
$V_{CM\text{-Range}}$	同相電圧範囲	$V_S = 1.8\text{V}$ および 5V , $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	(V-) - 0.2		(V+) + 0.2	V
CMRR	同相除去比	$V_S = 5\text{V}$, (V-) - 0.2V < V_{CM} < (V+) - 0.2V, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	60	70		dB
CMRR	同相除去比	$V_S = 1.8\text{V}$, (V-) - 0.2V < V_{CM} < (V+) - 0.2V, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	50	60		dB
開ループゲイン						
A_{VD}	大信号差動電圧増幅	オープンドレイン版のみ	50	200		V/mV
出力						
V_{OL}	(V-) からの電圧スイング	$I_{SINK} = 4\text{mA}$, $T_A = 25^\circ\text{C}$		75	125	mV
V_{OL}	(V-) からの電圧スイング	$I_{SINK} = 4\text{mA}$, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$			175	mV
V_{OH}	(V+) からの電圧スイング	$I_{SOURCE} = 4\text{mA}$, $T_A = 25^\circ\text{C}$ (プッシュプルのみ)		75	125	mV
V_{OH}	(V+) からの電圧スイング	$I_{SOURCE} = 4\text{mA}$, $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ (プッシュプルのみ)			175	mV
I_{LKG}	オープンドレイン出力リーク電流	$V_{PULLUP} = (V+)$, $T_A = 25^\circ\text{C}$ (オープンドレインのみ)		100		pA
I_{SC}	短絡電流	$V_S = 5\text{V}$ 、シンク	90	100		mA
I_{SC}	短絡電流	$V_S = 5\text{V}$ 、ソース (プッシュプルのみ)	90	100		mA

5.12 スイッチング特性、TLV90x4

V_S (合計電源電圧) = $(V_+) - (V_-) = 5V$ 、 $V_{CM} = V_S/2$ 、 $C_L = 15pF$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
出力						
T_{PD-HL}	伝搬遅延時間、High から Low	$V_{ID} = -100mV$ 、入力の中間点から出力の中間点までの遅延 ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		100		ns
T_{PD-LH}	伝搬遅延時間、Low から High	$V_{ID} = 100mV$ 、入力の中間点から出力の中間点までの遅延 (プッシュプルのみ)		115		ns
T_{PD-LH}	伝搬遅延時間、Low から High	$V_{ID} = 100mV$ 、入力の中間点から出力の中間点までの遅延 ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		150		ns
T_{FALL}	5V の出力立ち下がり時間、80% から 20%	$V_{ID} = -100mV$		3		ns
T_{RISE}	5V の出力立ち上がり時間、20% から 80%	$V_{ID} = 100mV$ 、プッシュプルのみ		3		ns
F_{TOGGLE}	5V、トグル周波数	$V_{ID} = 100mV$ ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		3		MHz
パワーオン時間						
P_{ON}	パワーオン時間	$V_S = 1.8V$ および $5V$ 、 $V_{CM} = (V_-)$ 、 $V_{ID} = -0.1V$ 、 $V_{PULL-UP} = V_S/2$ 、 $V_S/2$ から $V_{OUT} = 0.1 \times V_S/2$ までの遅延 ($R_P = 2.5K\Omega$ 、オープンドレインのみ)		30		μs

5.13 代表的特性

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $R_{\text{PULLUP}} = 2.5\text{k}$, $C_L = 15\text{pF}$, $V_{\text{CM}} = 0\text{V}$, $V_{\text{UNDERDRIVE}} = 100\text{mV}$, $V_{\text{OVERDRIVE}} = 100\text{mV}$ (特に記述のない限り)。




図 5-1. 消費電流と電源電圧の関係




図 5-2. 電源電流と温度の関係




図 5-3. 電源電流と入力電圧、1.8V




図 5-4. 電源電流と入力電圧、3.3V




図 5-5. 電源電流と入力電圧、5V




図 5-6. 入力バイアス電流と温度の関係

5.13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{PULLUP} = 2.5\text{k}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = 0\text{V}$ 、 $V_{UNDERDRIVE} = 100\text{mV}$ 、 $V_{OVERDRIVE} = 100\text{mV}$ (特に記述のない限り)。




図 5-7. 出力シンク電流と出力電圧の関係、1.8V




図 5-8. 出力ソース電流と出力電圧の関係、1.8V




図 5-9. 出力シンク電流と出力電圧の関係、3.3V




図 5-10. 出力ソース電流と出力電圧の関係、3.3V




図 5-11. 出力シンク電流と出力電圧の関係、5V




図 5-12. 出力ソース電流と出力電圧の関係、5V

5.13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 2.5\text{k}$ 、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ (特に記述のない限り)。




図 5-13. シンク短絡電流と温度の関係




図 5-14. ソース短絡電流と温度の関係




図 5-15. 立ち上がり時間と容量性負荷の関係




図 5-16. 立ち下がり時間と容量性負荷の関係

5.13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 2.5\text{k}$ 、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ (特に記述のない限り)。




図 5-17. 伝搬遅延、"High" から "Low"、1.8V




図 5-18. 伝搬遅延、"Low" から "High"、1.8V




図 5-19. 伝搬遅延、"High" から "Low"、3.3V




図 5-20. 伝搬遅延、"Low" から "High"、3.3V




図 5-21. 伝搬遅延、"High" から "Low"、5V




図 5-22. 伝搬遅延、"Low" から "High"、5V

5.13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{PULLUP} = 2.5\text{k}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = 0\text{V}$ 、 $V_{UNDERDRIVE} = 100\text{mV}$ 、 $V_{OVERDRIVE} = 100\text{mV}$ (特に記述のない限り)。




図 5-23. オフセット電圧と入力電圧の関係 (125°C、1.8V)




図 5-24. オフセット電圧と入力電圧の関係 (125°C、5V)




図 5-25. オフセット電圧と入力電圧の関係 (25°C、1.8V)




図 5-26. オフセット電圧と入力電圧の関係 (25°C、5V)




図 5-27. オフセット電圧と入力電圧の関係 (-40°C、1.8V)




図 5-28. オフセット電圧と入力電圧の関係 (-40°C、5V)

5.13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{PULLUP} = 2.5\text{k}\Omega$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = 0\text{V}$ 、 $V_{UNDERDRIVE} = 100\text{mV}$ 、 $V_{OVERDRIVE} = 100\text{mV}$ (特に記述のない限り)。




図 5-29. オフセット電圧と電源電圧の関係 (125°C、 $V_{IN}=V+$)




図 5-30. オフセット電圧と電源電圧の関係 (125°C、 $V_{IN}=V-$)




図 5-31. オフセット電圧と電源電圧の関係 (25°C、 $V_{IN}=V+$)




図 5-32. オフセット電圧と電源電圧の関係 (25°C、 $V_{IN}=V-$)




図 5-33. オフセット電圧と電源電圧の関係 (-40°C、 $V_{IN}=V+$)





図 5-34. オフセット電圧と電源電圧の関係 (-40°C、 $V_{IN}=V-$)

6 詳細説明

6.1 概要

TLV902x および TLV903x デバイスは、デュアル チャネルのマイクロパワー コンパレータで、オープン ドレイン出力またはプッシュプル出力を搭載し、入力オフセット電圧が低いです。TLV902x および TLV903x は、携帯用、車載用、産業用のアプリケーション向けに設計されており、チャンネルあたりの消費電力がわずか $16\mu\text{A}$ で、最低 1.65V で動作します。内部パワーオンリセット回路により、電源オンおよび電源オフ時に出力を既知の状態に維持します。また、フェイルセーフ入力により、損傷や誤出力を起こさずに入力過渡電圧に耐えることができます。

6.2 機能ブロック図



6.3 機能説明

TLV902x (オープン ドレイン出力) および TLV903x (プッシュプル出力) デバイスは、入力オフセット電圧が低く、低電圧で動作可能なマイクロパワー コンパレータです。TLV90xx ファミリーは、電源レールを超えて最大 200mV で動作可能なレール ツー レール入力段を備えています。また、コンパレータにはプッシュプルおよびオープン ドレインの出力段オプションがあり、既知のスタートアップ条件でのパワーオンリセット機能も備えています。

6.4 デバイスの機能モード

6.4.1 出力

6.4.1.1 TLV9022 および TLV9024 のオープン ドレイン出力

TLV902x はオープン ドレイン (オープン コレクタとも呼ばれる) シンクのみ出力段を備えているため、コンパレータの電源電圧 (V_S) にかかわらず、出力ロジックレベルを 0V ~ 5.5V の範囲の外部電圧にプルアップできます。オープン ドレイン出力により、複数のオープン ドレイン出力の論理 OR 接続とロジックレベルの変換も可能になります。プルアップ抵抗電流は $100\mu\text{A}$ ~ 1mA の範囲で設定することを推奨します。プルアップ抵抗の値を小さくすると、立ち上がりエッジの立ち上がり時間を延ばしやすくなりますが、 V_{OL} が高くなり、消費電力が大きくなります。立ち上がり時間は、総プルアップ抵抗と総負荷容量の時定数によって決定されます。プルアップ抵抗の値が大きい ($>1\text{M}\Omega$)、RC 時定数が原因で指数関数的な立ち上がりエッジが発生し、立ち上がり時間が長くなります。

使用しないオープン ドレイン出力はフローティングのままにします。フローティング ピンが許されない場合は、 V_- ピンに接続できます。個々の出力は通常最大 125mA の電流をシンクできますが、すべてのチャンネルの電流の合計は 200mA 未満でなければなりません。

6.4.1.2 TLV9032 および TLV9034 のプッシュプル出力

TLV903x にはプッシュプル出力段があり、シンク電流とソース電流の両方を供給できます。このため、LED や MOSFET ゲートなどの負荷を駆動することができ、外付けプルアップ抵抗で電力を浪費する必要もありません。プッシュプル出力は、絶対に他の出力に接続しないでください。

使用しないプッシュプル出力はフローティングのままにします。電源、グランド、または他の出力に接続してはなりません。個々の出力は通常最大 100mA の電流をシンクおよびソースできますが、すべてのチャンネルの電流の合計は 200mA 未満でなければなりません。

6.4.2 パワーオンリセット (POR)

TLV90xx には内部パワー オンリセット (POR) 回路があり、既知のスタートアップまたはパワーダウン状態を維持します。電源電圧 (V_S) の上昇または下降中に、電源電圧の最小スレッショルドの 1.5V を超えた後、または電源電圧が 1.5V 未満に低下した直後に、POR 回路が最大 30 μ s 間アクティブになります。電源電圧が最小電源電圧以上であれば、遅延時間が経過した時点で、コンパレータの出力は差動入力 (V_{ID}) の状態を反映します。

POR 回路は、POR 期間 (t_{on}) 中は出力ハイインピーダンス (Hi-Z) を維持します。




図 6-1. パワーオンリセットのタイミング図

オープンコレクタ出力電圧は、POR 期間中はプルアップ電圧とともに上昇することに注意してください。

TL903x プッシュプル出力デバイスでは、POR 期間中は出力が「フローティング」になります。小さい値のプルアップ抵抗 (V_+ まで) またはプルダウン抵抗 (V_- まで) を使用して、出力状態をプリバイアスし、フローティング出力を防止できます。目的のスタートアップ状態が出力 "High" である場合は、すでにプルアップ抵抗が必要であるため、オープンコレクタ TL902x を使用できます。

6.4.3 入力

6.4.3.1 レールツーレール入力

TLV90xx の入力電圧範囲は、 V_- より 200mV 低い電圧から V_+ より 200mV 高い電圧までです。差動入力電圧 (V_{ID}) は、これらの制限値の範囲内で自由に設定できます。入力ピンの電圧が V_+ または V_- を超えても、コンパレータ出力の位相反転は発生しません。

6.4.3.2 フォルトトレラント入力

TLV90xx の入力は、 V_S の影響を受けず、最高 5.5V までフォルトトレラントです。フォルトトレラントとは、 V_S に電源が供給されていないとき、または推奨動作範囲内であるときに、同じ高い入力インピーダンスを維持することと定義されます。

フォルトトレラント入力には、 V_S が 0 またはランプアップ / ダウン中を含めて、0V~5.5V の範囲で任意の値を使用できます。この機能により、入力電圧範囲と電源電圧が規定の範囲内にある限り、電源シーケンスの問題が回避されます。これが可能なのは、入力が V_+ にクランプされていないため、入力に高電圧が印加されても入力電流の値が維持されるためです。

いずれかの入力ピンが有効な入力範囲内にあり、電源電圧が有効で POR ではない限り、出力状態は正常です。

入力電圧異常とその結果の概要を以下に示します：

1. IN_+ と IN_- の両方が規定の入力電圧範囲内の場合：
 - a. IN_- が IN_+ およびオフセット電圧より高い場合、出力は Low になります。

- b. IN- が IN+ およびオフセット電圧より低い場合、出力は **High** になります。
2. IN- が規定の入力電圧範囲より高く、IN+ が規定の電圧範囲内にある場合、出力は **Low** になります。
3. IN+ が規定の入力電圧範囲より高く、IN- が規定の入力電圧範囲内に入る場合、出力は **High** になります。
4. IN- と IN+ の両方が規定の入力電圧範囲から外れている場合、出力は **不定 (ランダム)** になります。この範囲の値では使用しないでください。

耐故障性機能があるものの、テキサス インスツルメンツでは、データシートの仕様を維持するため、通常のシステム動作時に入力を規定の入力電圧範囲内に維持することを強く推奨します。指定された入力範囲外で動作すると、伝搬遅延時間や入力バイアス電流などの仕様が変化し、それにより予測不能な動作の原因となる可能性があります。

6.4.3.3 入力保護

入力バイアス電流は、通常は V+ と V- の間の入力電圧に対して **5pA** です。コンパレータの入力は、V- に接続された内部 ESD ダイオードにより、負の電圧から保護されます。入力電圧が V- より低くなるか、入力絶対最大定格を上回ると、保護ダイオードが順バイアス状態になり、入力バイアス電流が指数関数的に増加し始めます。入力バイアス電流は、温度が 10°C 上昇するごとに 2 倍になります。

電源やバッファ付きリファレンスラインなど、低インピーダンスのソースに入力を接続する場合は、クランプが導通したときに過渡電流を制限するため、入力と直列に電流制限抵抗を追加することを推奨します。詳細については、「**ESD**」セクションを参照してください。

6.4.4 ESD 保護

TLV90xx ファミリには、すべてのピンに内部 ESD 保護回路が組み込まれています。入力とオープンドレイン出力では、各ピンから V- への独自の「スナップバック」型 ESD クランプを使用して、ピンが電源電圧 (V+) を超えられるようにしています。ツェナー ダイオードで示されていますが、ツェナーのような定義済みの電圧へのクランプを上回ると、スナップバックは「短絡」し、スレッシュホールドを上回ると低インピーダンス (SCR など) になります。

TLV902x のオープンドレイン出力保護は、出力と V- との間に ESD クランプがあるため、出力を V+ よりも最大 5.5V 上にプルアップできます。

TLV903x のプッシュプル出力保護は、出力と V- との間の ESD クランプで構成されますが、出力が電源レールを超えないように、V+ への ESD ダイオード クランプも搭載しています。

低インピーダンスのソースに入力を接続する場合は、クランプの導通が発生したときに入力電流を制限するため、入力と直列に電流制限抵抗を追加することを推奨します。電流は 10mA 以下に制限する必要があります。この直列抵抗は、任意の抵抗入力分圧器またはネットワークの一部として使用できます。TI は ESD クランプの性能を規定していないため、通常動作時に入力または出力が最大定格を超える可能性がある場合は、外部クランプを追加する必要があります。

6.4.5 未使用入力

チャンネルを使用しない場合、入力を互いに接続しないでください。等価帯域幅が広く、オフセット電圧が低いため、入力を互いに直接接続すると、デバイスが内部広帯域ノイズでトリガされ、高周波の発振が発生することがあります。使用しない入力は、規定の入力電圧範囲内で使用可能な任意の電圧に接続し、50mV 以上の差動電圧を確保する必要があります。たとえば、一方の入力をグランドに接続し、もう一方の入力を基準電圧に、または過渡電圧を防ぐため入力が直接 V+ ピンに接続されている限り V+ に接続します。

6.4.6 ヒステリシス

TLV90xx ファミリには内部ヒステリシスがありません。実効帯域幅が広く、入力オフセット電圧が低いため、絶対差動電圧がゼロに近いときにコンパレータが内部広帯域ノイズでトリガされ、出力が「チャタリング」(発振) する場合があります。これは正常な動作であり、想定内です。動きが低速な信号が予想される場合は、外部ヒステリシスを追加することを推奨します。次のセクションの [セクション 7.1.2](#) を参照してください。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 基本的なコンパレータの定義

7.1.1.1 動作

基本コンパレータは、一方の入力の入力電圧 (V_{IN}) を、もう一方の入力の基準電圧 (V_{REF}) と比較します。以下の [コンパレータのタイミング図](#) の例で、 V_{IN} が V_{REF} より低くなると、出力電圧 (V_O) はロジック "Low" (V_{OL}) になります。 V_{IN} が V_{REF} より高くなると、出力電圧 (V_O) は論理 "High" (V_{OH}) になります。[出力条件](#) に、出力の条件のまとめを示します。入力ピンを入れ替えることにより、出力ロジックを反転できます。

表 7-1. 出力条件

入力の条件	出力
$IN+ > IN-$	"High" (V_{OH})
$IN+ = IN-$	不定 (チャタリング - 「ヒステリシス」を参照)
$IN+ < IN-$	"Low" (V_{OL})

7.1.1.2 伝搬遅延

入力が基準電圧を超えてから出力が応答するまでの間には、遅延があります。これを伝搬遅延と呼びます。伝搬遅延は、"High" から "Low" への入力遷移と "Low" から "High" への入力遷移で異なることがあります。[図 7-1](#) では、伝搬遅延を t_{pLH} と t_{pHL} として示し、入力の中間点から出力の中間点まで測定しています。




図 7-1. コンパレータのタイミング図

7.1.1.3 オーバードライブ電圧

オーバードライブ電圧 (V_{OD}) は、基準電圧を超える入力電圧の大きさです。入力ピーク ツー ピーク電圧の合計ではありません。図 7-1 の例に示したオーバードライブ電圧は 100mV です。オーバードライブ電圧は、伝搬遅延 (t_p) に影響を与える可能性があります。オーバードライブ電圧が小さいほど、特に 100mV 未満の場合、伝搬遅延時間が長くなります。高速で応答させたい場合は、できる限り大きなオーバードライブ電圧を印加することを推奨します。

立ち上がり時間 (t_r) は出力波形の 20% から 80% のポイントまでの時間、立ち下がり時間 (t_f) は 80% から 20% のポイントまでの時間です。

7.1.2 ヒステリシス

基本的なコンパレータ構成では、印加された差動入力電圧がコンパレータのオフセット電圧に近いときに、発振 (ノイズの多い「チャタリング」出力) が発生する場合があります。通常これは、入力信号の動きが非常に低速で、コンパレータのスイッチング スレッショルドを超えたときに発生します。

ヒステリシスまたは正のフィードバックを追加することで、この問題を防止できます。

図 7-2 に、ヒステリシスの伝達曲線を示します。この曲線は、 V_{TH} 、 V_{OS} 、 V_{HYST} の 3 つの構成要素の関数です。

- V_{TH} は、実際に設定された電圧またはスレッショルドのトリップ電圧です。
- V_{OS} は、 V_{IN+} と V_{IN-} の間の内部オフセット電圧です。この電圧を V_{TH} に追加することで、コンパレータが出力状態の変化に応答する必要がある実際のトリップ ポイントを形成します。
- V_{HYST} はヒステリシス (トリップ ウィンドウ) で、コンパレータのノイズ感度を低減するように設計されています。




図 7-2. ヒステリシスの伝達曲線

詳細については、アプリケーション ノート SBOA219「ヒステリシス回路付き / なしのコンパレータ」を参照してください。

7.1.2.1 ヒステリシス付きの反転コンパレータ

図 7-3 に示すように、ヒステリシス付きの反転コンパレータには、コンパレータの電源電圧 ($V+$) を基準とする 3 つの抵抗回路が必要です。




図 7-3. ヒステリシス付き反転構成の TLV903x

出力が "High" と "Low" のときの等価な抵抗ネットワークを図 7-3 に示します。




図 7-4. 反転構成の抵抗等価ネットワーク

V_{IN} が V_A より低い場合、出力電圧は "High" です (わかりやすいように、 V_O は V_{CC} と同じ高さでスイッチすると仮定)。図 7-4 に示すように、3 つのネットワーク抵抗は R_2 と直列の $R_1 \parallel R_3$ として表現されます。

以下の式 1 は、"High" から "Low" へのトリップ電圧 (V_{A1}) を定義します。

$$V_{A1} = V_{CC} \times \frac{R_2}{(R_1 \parallel R_3) + R_2} \quad (1)$$

V_{IN} が V_A より高くなると、出力電圧は "Low" になります。この場合、式 2 に示すように、3 つのネットワーク抵抗は R_1 と直列の $R_2 \parallel R_3$ として表現されます。

式 2 を使用して、"Low" から "High" へのトリップ電圧 (V_{A2}) を定義します。

$$V_{A2} = V_{CC} \times \frac{R_2 \parallel R_3}{R_1 + (R_2 \parallel R_3)} \quad (2)$$

式 3 は、このネットワークによって提供される総ヒステリシスを定義します。

$$\Delta V_A = V_{A1} - V_{A2} \quad (3)$$

7.1.2.2 ヒステリシス付きの非反転コンパレータ

図 7-5 に示すように、ヒステリシス付きの非反転コンパレータには、反転入力側に 2 つの抵抗ネットワークと 1 つのリファレンス電圧 (V_{REF}) が必要です。




図 7-5. ヒステリシス付き非反転構成の TLV903x

出力が "High" と "Low" のときの等価抵抗ネットワークを図 7-6 に示します。




図 7-6. 非反転構成の抵抗ネットワーク

V_{IN} が V_{REF} を下回ると、出力は "Low" になります。出力が "Low" から "High" に切り替わるには、 V_{IN} が V_{IN1} のスレッショルドよりも高くなる必要があります。式 4 を使用して、 V_{IN1} を計算します。

$$V_{IN1} = R1 \times \frac{V_{REF}}{R2} + V_{REF} \quad (4)$$

V_{IN} が V_{REF} を上回ると、出力は "High" になります。コンパレータが "Low" 状態に戻るには、 V_{IN} が V_{IN2} よりも降下する必要があります。式 5 を使用して、 V_{IN2} を計算します。

$$V_{IN2} = \frac{V_{REF} (R1 + R2) - V_{CC} \times R1}{R2} \quad (5)$$

式 6 に示すように、この回路のヒステリシスは V_{IN1} と V_{IN2} の差です。

$$\Delta V_{IN} = V_{CC} \times \frac{R1}{R2} \quad (6)$$

詳細については、アプリケーション ノート SNOA997 「ヒステリシス回路付き反転コンパレータ」および SBOA313 「ヒステリシス回路付き非反転コンパレータ」を参照してください。

7.1.2.3 オープン ドレイン出力を使用した反転 / 非反転ヒステリシス

TLV902x などのオープン ドレイン出力デバイスを使用することも可能ですが、計算では出力プルアップ抵抗も考慮する必要があります。プルアップ抵抗は、出力が High のとき、帰還抵抗に対して直列に接続されます。そのため、帰還抵抗は実際には $R2 + R_{PULLUP}$ と見なされます。テキサス・インスツルメンツでは、プルアップ抵抗は帰還抵抗値の 10 分の 1 以下にすることを推奨します。

7.2 代表的なアプリケーション

7.2.1 ウィンドウ コンパレータ

ウィンドウ コンパレータは、一般的に低電圧および過電圧状態を検出するために使用されます。図 7-7 に、簡単なウィンドウ コンパレータ回路を示します。出力を互いに直接接続する場合、ウィンドウ コンパレータにはオープン ドレイン出力 (TLV902x) を使用する必要があります。




図 7-7. ウィンドウ コンパレータ

7.2.1.1 設計要件

この設計については、以下の設計要件に従ってください。

- 入力信号が 1.1V を下回る場合のアラート (論理 "Low" 出力)
- 入力信号が 2.2V を超える場合のアラート (論理 "Low" 出力)
- アラート信号はアクティブ "Low"
- 3.3V 電源で動作

7.2.1.2 詳細な設計手順

図 7-7 に示すように回路を構成します。V_{CC} を 3.3V 電源に接続し、V_{EE} をグラウンドに接続します。R₁、R₂、R₃ をそれぞれ 10MΩ 抵抗にします。これらの 3 つの抵抗を使用して、ウィンドウ コンパレータの正と負のスレッシュホールド (V_{TH+} と V_{TH-}) を作成します。

各抵抗が等しい場合、V_{TH+} は 2.2V、V_{TH-} は 1.1V です。消費電力を最小限に抑えるため、10MΩ などの大きな抵抗値を使用します。抵抗値を再計算して、目的のトリップ ポイント値を得ることができます。

センサの出力電圧は、2 つのコンパレータの反転入力と非反転入力に印加されます。2 つのオープンドレイン出力コンパレータを使用すると、2 つのコンパレータ出力を OR 接続できます。

センサが 1.1V 未満または 2.2V 超の場合、それぞれのコンパレータ出力は Low になります。図 7-8 に示すように、センサが 1.1V~2.2V の範囲内 (「ウィンドウ」内) の場合、それぞれのコンパレータ出力は High になります。

7.2.1.3 アプリケーション曲線




図 7-8. ウィンドウ コンパレータの結果

詳細については、アプリケーション ノート SBOA221「ウィンドウ コンパレータ回路」を参照してください。

7.2.2 方形波発振器

方形波発振器は、低コストのタイミング リファレンスまたはシステム監視クロック ソースとして使用できます。最良の対称性を得るには、プッシュプル出力デバイス (TLV903x) の使用をお勧めします。




図 7-9. 方形波発振器

7.2.2.1 設計要件

方形波の周期は、コンデンサ C_1 および抵抗 R_4 の RC 時定数によって決定されます。最大周波数は、デバイスの伝搬遅延と出力の容量性負荷によって制限されます。入力バイアス電流が小さいため、特定の発振器周波数を得るために小さい値のコンデンサと大きい値の抵抗を組み合わせることができ、BOM (部品表) コストと基板面積を削減できます。出力の負荷を最小限に抑えるために、 R_4 は数 $k\Omega$ 以上にする必要があります。

7.2.2.2 詳細な設計手順

発振周波数は、抵抗とコンデンサの値によって決定されます。次の計算は、手順の詳細を示しています。




図 7-10. 方形波発振器のタイミング スレッシュホールド

まず、図 7-9 の出力は "High" と見なされます。これは、反転された入力 V_C が非反転入力 (V_A) よりも低いことを示しています。これにより、 C_1 は R_4 を介して充電され、電圧 V_C は反転入力と非反転入力と等しくなるまで増加します。このポイントでの V_A の値は、式 7 で計算されます。

$$V_{A1} = \frac{V_{CC} \times R_2}{R_2 + R_1 \parallel R_3} \quad (7)$$

$R_1 = R_2 = R_3$ の場合、 $V_{A1} = 2V_{CC}/3$

この時点でコンパレータの出力はトリップし、出力が負のレールまでプルダウンされます。このポイントでの V_A の値は、式 8 で計算されます。

$$V_{A2} = \frac{V_{CC}(R_2 \parallel R_3)}{R_1 + R_2 \parallel R_3} \quad (8)$$

$R_1 = R_2 = R_3$ の場合、 $V_{A2} = V_{CC}/3$

ここで、 C_1 は R_4 を介して放電され、電圧 V_{CC} は電圧が V_{A2} に達するまで低下します。この時点で、出力は開始状態に戻ります。発振周期は、 C_1 の電圧が $2V_{CC}/3$ から $V_{CC}/3$ まで低下した後、 $2V_{CC}/3$ に戻るまでの時間に等しくなります。この値は各トリップについて $R_4 C_1 \times \ln 2$ で与えられます。したがって、合計時間は $2 R_4 C_1 \times \ln 2$ として計算されます。

発振周波数は、式 9 で計算されます。

$$f = 1 / (2 R_4 \times C_1 \times \ln 2) \quad (9)$$

7.2.2.3 アプリケーション曲線

図 7-11 に、次の部品値を使用した、発振器のシミュレーション結果を示します。

- $R_1 = R_2 = R_3 = R_4 = 100\text{k}\Omega$
- $C_1 = 100\text{pF}$, $C_L = 20\text{pF}$
- $V_+ = 5\text{V}$, $V_- = \text{GND}$
- V_A から GND への C_{stray} (図では省略) = 10pF




図 7-11. 方形波発振器の出力波形

7.2.3 可変パルス幅ジェネレータ

図 7-12 パルス幅を調整できる方形波発振器のバリエーションです。

R_4 と R_5 は、出力の状態に応じて、コンデンサ C の充電パスと放電パスを提供します。




図 7-12. 可変パルス幅ジェネレータ

出力が High のとき、充電パスは R_5 および D_2 によって設定されます。同様に、出力が Low のとき、コンデンサの放電パスは R_4 および D_1 によって設定されます。

パルス幅 t_1 は、 R_5 と C の RC 時定数によって決定されます。したがって、パルス間の時間 t_2 は R_4 を変化させることで変更でき、パルス幅は R_5 によって変更できます。出力の周波数は、 R_4 と R_5 の両方を変化させることで変更できます。低電圧時には、計算の中で出力 High および Low 電圧を変更することにより、ダイオードの順方向電圧降下 (0.8V、ショットキーの場合は 0.15V) の影響を考慮に入れる必要があります。

7.2.4 時間遅延ジェネレータ

図 7-13 に示す回路は、基準時間からの所定の時間間隔で出力信号を提供し、入力が 0V に戻った時点で自動的に出力を Low にリセットします。これは、電源の制御されたスタートアップをトリガする「パワー オン」信号をシーケンシングするのに便利です。




図 7-13. 時間遅延ジェネレータ

$V_{IN} = 0$ の場合を考えます。コンパレータ 4 の出力はグラウンドにも接続されており、コンデンサを「短絡」させてノードを 0V に保持します。これは、コンパレータ 1、2、3 の出力も 0V であることを意味します。入力信号が印加されると、オープンドレインコンパレータ 4 の出力がハイインピーダンスになり、C は R を介して指数関数的に充電されます。これをグラフに示します。コンパレータ 1、2、3 の出力電圧は、 V_C が基準電圧 V_1 、 V_2 、 V_3 を超えて上昇すると、順番に "High" 状態に切り替わります。10k Ω および 10M Ω の抵抗によって少量のヒステリシスが設定され、遅延時間が長くなる RC 時定数を選択した場合でもスムーズなスイッチングが保証されます。R = 100k Ω 、C = 0.01 μ F ~ 1 μ F を出発点として調整することを推奨します。

V_{IN} が 0V に低下すると、コンパレータの出力が Low になり、コンデンサが直ちに放電されるため、すべての出力が直ちに Low になります。

コンパレータ 4 はオープンドレイン型出力 (TLV902x) でなければなりません。コンパレータ 1~3 はシステム要件に応じてオープンドレイン出力またはプッシュプル出力にできます。プッシュプル出力デバイスには、 R_{PU} は必要ありません。

7.2.5 ロジック レベル シフタ

TLV902x の出力は、出力トランジスタの非コミットドレインです。多数のオープンドレイン出力を互いに接続し、必要に応じて出力の OR 接続機能を実現できます。




図 7-14. ユニバーサル ロジック レベル シフタ

2 つの 10k Ω 抵抗は、入力ロジック供給レベルの半分に入力をバイアスして、入力ロジックレベルの中間点にスレッショルドを設定します。1 つの共有出力プルアップ抵抗のみが必要であり、0V ~ 5.5V の任意のプルアップ電圧に接続できます。プルアップ電圧は、駆動されるロジック入力の High レベルと一致している必要があります。

7.2.6 ワンショット マルチバイブレータ




図 7-15. ワンショット マルチバイブレータ

モノステーブル マルチバイブレータには、出力が無制限に存続できる 1 つの安定した状態があります。この回路を外部からトリガして、別の疑似安定状態に移行させることができます。したがって、モノステーブル マルチバイブレータを使用して、必要な幅のパルスを生成することができます。

必要なパルス幅は、 C_2 と R_4 の値を調整して設定します。 R_1 と R_2 の分圧抵抗を使用して、入力トリガパルスの大きさを決定できます。 $V_1 < V_2$ になったとき、出力の状態が変化します。ダイオード D_2 は、パルスの終了時にリセットされるコンデンサ C_2 の急速放電パスを提供します。また、このダイオードは、非反転入力にグランドより低い電圧に駆動されることを防止します。

7.2.7 双安定マルチバイブレータ




図 7-16. 双安定マルチバイブレータ

双安定マルチバイブレータには、2 つの安定状態があります。基準電圧は、 R_2 と R_3 の分圧器によって設定されます。 SET 端子に印加されるパルスによって、コンパレータの出力が High に設定されます。 R_1 、 R_4 、 R_5 の分圧抵抗回路は、非反転入力を基準電圧より高い電圧にクランプします。 $RESET$ に印加されたパルスにより、出力が Low に切り替わります。

7.2.8 ゼロ交差検出器




図 7-17. ゼロ交差検出器

R_4 および R_5 の分圧器により、非反転入力に基準電圧 V_1 が設定されます。 R_1 と R_2 の直列抵抗を R_5 と等しくすると、コンパレータは $V_{IN} = 0$ のときにスイッチングします。ダイオード D_1 により、 V_3 はグランドに近い電圧にクランプされます。 R_2 および R_3 の分圧器により、 V_2 がグランドより低くなるのを防止します。出力電圧が迅速に遷移できるよう、少量のヒステリシスが使用されます。

7.2.9 パルス スライサ

パルス スライサはゼロ交差検出器のバリエーションで、ベースライン レベルが変動する入力信号上でのゼロ交差の検出に使用されます。この回路は、対称型の波形で最良の性能を発揮します。 R_1 と C_1 の RC ネットワークにより、平均基準電圧 V_{REF} が設定されます。この電圧は V_{IN} 信号の平均振幅に追従します。非反転入力は、 R_2 を介して V_{REF} に直接接続されます。 R_2 と R_3 を使用してヒステリシスを設定すると、遷移をスプリアストグルが発生しない状態に維持できます。時定数の値は、長期間の対称性と振幅の変化に対する応答時間の間のトレードオフとなります。

波形がデータである場合、テキサス・インスツルメンツでは、適切な平均ベースラインを維持するために、データを NRZ (Non-Return to Zero) 形式でエンコードすることを推奨します。非対称入力では、 V_{REF} 平均電圧の変化を原因とするタイミング歪みが発生する場合があります。




図 7-18. TLV903x を使用するパルス スライサ

この設計については、以下の設計要件に従ってください。

- 有効なトリップ スレッショルドを維持するには、RC 定数の値 (R_2 および C_1) が目標データ レートをサポートする必要があります。
- R_2 と R_{43} を使用して設定されたヒステリシスにより、スプリアス出力信号のトグルを防止できます。

TLV902x も使用できますが、その場合は出力にプルアップ抵抗を追加する必要があります (わかりやすいように図では省略)。

図 7-19 は、ベースラインが変動する、ボー レート 9600 のデータ信号の結果を示しています。




図 7-19. パルス スライサの波形

7.3 電源に関する推奨事項

出力エッジが高速であるため、電源リングングおよび誤トリガや発振を防止するために、適切な電源バイパス処理が重要です。 V_{CC} ピンとグラウンド ピンの間に低 ESR の $0.1\mu\text{F}$ セラミック バイパス コンデンサを直接接続し、それぞれのデバイスで電源を直接バイパスします。出力遷移時間中に、特にブッシュュブル出力デバイスの場合、狭いピーク電流が流れる場合があります。これらの狭いパルスにより、バイパスされない電源ラインや品質の低いグラウンドにリングングが発生する可能性があります。これが入力電圧範囲に影響を与えて、不正確な比較や発振を引き起こす場合があります。

デバイスには、「分割」電源 ($V+$ 、 $V-$ 、および GND) または「単一」電源 ($V+$ および GND) から電力を供給できます ($V-$ ピンに GND を印加)。

いずれのタイプについても、入力信号を規定の入力範囲内 ($V+$ と $V-$ の間) に維持する必要があります。

「分割」電源では、出力は (GND ではなく) V- の電位まで「Low」になる (V_{OL} になる) ことに注意してください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

高精度のコンパレータ アプリケーションには、ノイズやグリッチを最小限に抑えた安定した電源が必要です。出力の立ち上がり時間と立ち下がり時間は数十ナノ秒であり、高速ロジック デバイスとして扱う必要があります。バイパス コンデンサは電源ピンにできる限り近づけて配置し、必要に応じてベタのグランド プレーンに接続します。また、できれば V_{CC} ピンと GND ピンの間に直接接続します。

出力の発振を防ぐため、出力と入力間のカップリングを最小限に抑えてください。カップリングを低減するために、出力間に V_{CC} または GND のパターンが存在する場合を除いて、出力パターンと入力パターンを並列に配置しないでください。入りに直列抵抗を追加する場合、デバイスの近くに抵抗を配置します。出力と直列に小さい値 ($<100\Omega$) の抵抗を追加して、制御された長い非インピーダンストレース上のリングングや反射を減衰させることもできます。エッジの形状を最適化するには、長距離の配線にはバック終端を持つ制御されたインピーダンストレースを使用する必要があります。

7.4.2 レイアウト例




図 7-20. デュアル レイアウトの例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

『アナログ エンジニア向け回路設計ヒント集: アンプ(コンパレータのセクションを参照)、SLYY137

『Precision Design、ヒステリシス付きコンパレータのリファレンス デザイン』、TIDU020

『ウィンドウ コンパレータ回路』、SBOA221

『リファレンス デザイン、ウィンドウ コンパレータのリファレンス デザイン』、TIPD178

『ヒステリシス回路付き / なしのコンパレータ』、SBOA219

『ヒステリシスを持つ反転コンパレータ回路』、SNOA997

『ヒステリシスを持つ非反転コンパレータ回路』、SBOA313

『コンパレータによるゼロクロス検出回路』、SNOA999

『PWM ジェネレータ回路』、SBOA212

『産業用ドライブ アプリケーションでのロータリー エンコーダの性能を改善するためのコンパレータの実装方法』、SNOAA41

『独立して動作する 4 つのコンパレータ』、SNOA654

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision F (March 2023) to Revision G (February 2025)	Page
• デュアル WSON パッケージのステータスを変更.....	1
• クワッド RUC パッケージの図を追加.....	5

Changes from Revision E (May 2022) to Revision F (Mar 2023)	Page
• 先頭ページのテキスト、デバイス情報、ピン配置、熱特性と電気的特性の表に「シングル」を追加.....	1

Changes from Revision D (August 2021) to Revision E (May 2022)	Page
• SOT-23-8 パッケージの量産データのリリース.....	1

Changes from Revision C (August 2021) to Revision D (August 2021)	Page
• 「製品情報」表の TLV9032 VSSOP、TSSOP、WSON プレビュー ステータスを削除.....	1

Changes from Revision B (November 2020) to Revision C (August 2021)	Page
• 「製品情報」表にステータスを追加.....	1

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PTLV9024RUCR	Active	Preproduction	QFN (RUC) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PTLV9024RUCR.A	Active	Preproduction	QFN (RUC) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
TLV9020DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T20
TLV9020DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T20
TLV9020DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	10R
TLV9020DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	10R
TLV9021DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T21
TLV9021DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T21
TLV9021DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	10T
TLV9021DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	10T
TLV9022DDFR	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H3F
TLV9022DDFR.A	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H3F
TLV9022DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2IFT
TLV9022DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2IFT
TLV9022DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9022
TLV9022DR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9022
TLV9022DSGR	Active	Production	WSON (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9022
TLV9022DSGR.A	Active	Production	WSON (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9022
TLV9022DSGRG4.A	Active	Production	WSON (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9022
TLV9022PWR	Active	Production	TSSOP (PW) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9022
TLV9022PWR.A	Active	Production	TSSOP (PW) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9022
TLV9024DR	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024D
TLV9024DR.A	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024D
TLV9024DYR	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
TLV9024DYR.A	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
TLV9024PWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
TLV9024PWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
TLV9024RTER	Active	Production	WQFN (RTE) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9024RTER.A	Active	Production	WQFN (RTE) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024
TLV9024RTERG4.A	Active	Production	WQFN (RTE) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024
TLV9030DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T30
TLV9030DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T30
TLV9030DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OS
TLV9030DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OS
TLV9031DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T31
TLV9031DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T31
TLV9031DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OU
TLV9031DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OU
TLV9032DDFR	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H2F
TLV9032DDFR.A	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H2F
TLV9032DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	2IGT
TLV9032DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2IGT
TLV9032DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
TLV9032DR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
TLV9032DRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
TLV9032DSGR	Active	Production	WSON (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9032
TLV9032DSGR.A	Active	Production	WSON (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9032
TLV9032PWR	Active	Production	TSSOP (PW) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9032
TLV9032PWR.A	Active	Production	TSSOP (PW) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9032
TLV9034DR	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034D
TLV9034DR.A	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034D
TLV9034DYR	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034
TLV9034DYR.A	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034
TLV9034PWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034
TLV9034PWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034
TLV9034RTER	Active	Production	WQFN (RTE) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9034
TLV9034RTER.A	Active	Production	WQFN (RTE) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9034

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV9020, TLV9021, TLV9022, TLV9024, TLV9030, TLV9031, TLV9032, TLV9034 :

- Automotive : [TLV9020-Q1](#), [TLV9021-Q1](#), [TLV9022-Q1](#), [TLV9024-Q1](#), [TLV9030-Q1](#), [TLV9031-Q1](#), [TLV9032-Q1](#), [TLV9034-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9020DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9020DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9021DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9021DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9022DDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9022DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TLV9022DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9022DSGR	WSON	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9024DR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9024DYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9024PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9024PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9024RTER	WQFN	RTE	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TLV9030DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9030DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9031DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9031DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9032DDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9032DGKR	VSSOP	DGK	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9032DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9032DSGR	WSON	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9032PWR	TSSOP	PW	8	2500	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9034DR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9034DYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9034PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9034RTER	WQFN	RTE	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9020DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9020DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9021DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9021DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9022DDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TLV9022DGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TLV9022DR	SOIC	D	8	2500	356.0	356.0	35.0
TLV9022DSGR	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9024DR	SOIC	D	14	3000	356.0	356.0	35.0
TLV9024DYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9024PWR	TSSOP	PW	14	2000	353.0	353.0	32.0
TLV9024PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TLV9024RTER	WQFN	RTE	16	3000	367.0	367.0	35.0
TLV9030DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9030DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9031DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9031DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9032DDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9032DGKR	VSSOP	DGK	8	2500	356.0	356.0	35.0
TLV9032DR	SOIC	D	8	2500	356.0	356.0	35.0
TLV9032DSGR	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9032PWR	TSSOP	PW	8	2500	356.0	356.0	35.0
TLV9034DR	SOIC	D	14	3000	356.0	356.0	35.0
TLV9034DYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9034PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TLV9034RTER	WQFN	RTE	16	3000	367.0	367.0	35.0



D0014A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DCK0005A



PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

DDF0008A



PACKAGE OUTLINE

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/E 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)

- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DSG 8

WSON - 0.8 mm max height

2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A



ALTERNATIVE TERMINAL SHAPE TYPICAL



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4218900/E 08/2022

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4218900/E 08/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0008A



PACKAGE OUTLINE
TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RUC 14

X2QFN - 0.4 mm max height

2 x 2, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229871/A


DBV0005A



PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

4214839/K 08/2024

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

RTE 16

WQFN - 0.8 mm max height

3 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225944/A



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4219117/B 04/2022

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RTE0016C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4219117/B 04/2022

NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RTE0016C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4219117/B 04/2022

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

DYY0014A

SOT-23-THIN - 1.1 mm max height


PLASTIC SMALL OUTLINE




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated