

TLV902xL-Q1 および TLV903xL-Q1 高精度、自己ラッチコンパレータ ファミリ

1 特長

- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
 - デバイス温度グレード 1:動作時周囲温度範囲 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$
 - デバイス HBM ESD 分類レベル 2
 - デバイス CDM ESD 分類レベル C6
- 立ち下がりエッジトリガクリア機能付き出力ラッチ
- 既知のスタートアップ条件でのパワーオンリセット (POR)
- 起動状態を選択可能:
 - 電源投入時にラッチ解除 (L1 オプション)
 - 電源投入時にラッチあり (L2 オプション)
- 電源電圧範囲: $1.65\text{V} \sim 5.5\text{V}$
- 精密入力オフセット電圧: $300\mu\text{V}$
- フォルトトレランス付きレールツーレール入力
- 伝搬遅延時間 (標準値): 110ns
- 低い静止電流: チャネルあたり $22\mu\text{A}$
- オープンドレイン出力オプション (TLV902xL-Q1)
- プッシュプル出力オプション (TLV903xL-Q1)

2 アプリケーション

- テレマティクス eCall
- 車載用ヘッドユニット
- インストルメントクラスタ
- オンボードチャージャ (OBC) とワイヤレスチャージャ

3 説明

TLV902xL-Q1 および TLV903xL-Q1 は、車載用グレードのシングルおよびデュアル チャネル ラッチコンパレータのファミリです。また、このファミリは低い入力オフセット電圧、パワーオンリセット (POR)、フォルトトレントのレールツーレール入力も備えています。これらのデバイスは速度と消費電力の組み合わせが非常に優れています。伝搬遅延は 110ns 、チャネルあたりの静止時電流はわずか $22\mu\text{A}$ です。

TLV90xxL-Q1 の独自の特長は出力ラッチ機能です。出力は最初のスレッショルド超過時にラッチされるため、シス

テム コントローラの完全な注意を必要とせずにイベントやエラー状態をキャプチャできます。この機能により、起動時にシステム コントローラが初期化中、または他のタスクでビギー状態になっているときに、イベントをキャプチャできます。立ち下がりエッジトリガのクリア入力により、システム コントローラは必要なタスクを実行した後にラッチをリセットし、安全重視の要件を満たすことができます。L1 および L2 オプションは、パワーアップ ラッチ動作を定義します。

これらのコンパレータは、出力位相反転なし、損傷なしで最大 6V まで印加可能なフォルトトレント入力も備えています。この機能により、このファミリのコンパレータは、過酷でノイズの多い環境での高精度電圧監視向けの設計になっています。

TLV902xL-Q1 は、電源電圧以下またはそれ以上にプルアップ可能なオープンドレイン出力を備え、複数の出力の OR 接続やレベル変換用に設計されています。High から Low への出力遷移時にラッチが発生します。

TLV903xL-Q1 は、MOSFET ゲートなどの容量性負荷を駆動するために、最大 85mA のシンクおよびソース可能なプッシュプル出力段を備えています。Low から High への出力遷移時にラッチが発生します。

このファミリは車載向け温度範囲 -40°C から $+125^{\circ}\text{C}$ で動作が規定されており、標準のリード付きおよびリードレスパッケージで供給されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TLV9020Lx-Q1、 TLV9030Lx-Q1 (シングル)	DCL (SC-70, 6)	$2\text{mm} \times 2.1\text{mm}$
	DBV (SOT-23, 6) ⁽³⁾	$2.9\text{mm} \times 2.8\text{mm}$
	DSE (WSON, 6) ⁽³⁾	$1.5\text{mm} \times 1.5\text{mm}$
TLV9022Lx-Q1、 TLV9032Lx-Q1 (デュアル)	DGS (VSSOP, 10) ⁽³⁾	$3\text{mm} \times 4.9\text{mm}$
	RUG (X2QFN, 10)	$1.5\text{mm} \times 2\text{mm}$


(1) 詳細については、[セクション 10](#) を参照してください。

(2) パッケージ サイズ (長さ \times 幅) は公称値であり、該当する場合はピンも含まれます。


(3) 製品プレビュー (量産データではありません)。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。



概略ブロック図



TLV903xL -Q1 のプッシュプル ラッチ応答

目次

1 特長	1	6.1 概要	16
2 アプリケーション	1	6.2 機能ブロック図	16
3 説明	1	6.3 機能説明	16
4 ピン構成および機能	4	6.4 デバイスの機能モード	17
4.1 ピンの機能: TLV9020L-Q1 および TLV9030L-Q1		7 アプリケーションと実装	26
シングル	4	7.1 アプリケーション情報	26
4.2 ピン構成: TLV9022L-Q1 および TLV9032L-Q1 デュアル	5	7.2 代表的なアプリケーション	27
5 仕様	6	7.3 電源に関する推奨事項	28
5.1 絶対最大定格	6	7.4 レイアウト	28
5.2 ESD 定格	6	8 デバイスおよびドキュメントのサポート	30
5.3 推奨動作条件	6	8.1 ドキュメントのサポート	30
5.4 熱に関する情報 - シングル	7	8.2 ドキュメントの更新通知を受け取る方法	30
5.5 熱に関する情報 - デュアル	7	8.3 サポート・リソース	30
5.6 電気的特性	8	8.4 商標	30
5.7 スイッチング特性	9	8.5 静電気放電に関する注意事項	30
5.8 代表的特性	10	8.6 用語集	30
6 詳細説明	16	9 改訂履歴	30
		10 メカニカル、パッケージ、および注文情報	31

4 ピン構成および機能

4.1 ピンの機能 : TLV9020L-Q1 および TLV9030L-Q1 シングル




図 4-1. DCK および DBV パッケージ
クリア ピン機能付き標準「南東」ピン配置
6 ピン SC-70 および SOT-23
上面図





図 4-2. DSE パッケージ
6 ピン WSON
上面図

表 4-1. ピンの機能 : TLV9020L-Q1 および TLV9030L-Q1


名称	TLV9020L-Q1, TLV9030L-Q1			タイプ ⁽¹⁾	説明
	ピン	ピン	ピン		
	SC-70	SOT-23	WSON		
IN+	1	1	1	I	非反転 (+) 入力
V-	2	2	2	—	負電源電圧
IN-	3	3	3	I	反転 (-) 入力
OUT	4	4	4	O	出力
CLR	5	5	5	I	クリア入力 - 立ち下がりエッジでクリア
V+	6	6	6	—	正電源電圧

(1) 信号タイプ:I = 入力、O = 出力

4.2 ピン構成: TLV9022L-Q1 および TLV9032L-Q1 デュアル



DGS パッケージ
10 ピン VSSOP
上面図



IN+ A
V-
CLR A
CLR B
IN+ B
IN- A
OUT A
OUT B
IN- B
V+
RUG パッケージ
10 ピン X2QFN
上面図

表 4-2. ピンの機能 : TLV9022L-Q1 および TLV9032L-Q1

名称	TLV9022L-Q1、TLV9032L-Q1		タイプ ⁽¹⁾	説明
	ピン	ピン		
	VSSOP	X2QFN		
OUT A	1	8	○	コンパレータ A の出力
IN- A	2	9	-	コンパレータ A の反転 (-) 入力
IN+ A	3	10	-	コンパレータ A の非反転 (+) 入力
V-	4	1	—	負電源電圧
CLR A	5	2	-	コンパレータ A のクリア入力 - 立ち下がりエッジでクリア
CLR B	6	3	-	コンパレータ B のクリア入力 - 立ち下がりエッジでクリア
IN+ B	7	4	-	コンパレータ B の非反転 (+) 入力
IN- B	8	5	-	コンパレータ B の反転 (-) 入力
V+	9	6	—	正電源電圧
OUT B	10	7	○	コンパレータ B の出力

(1) 信号タイプ: |- = 入力、○ = 出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

	最小値	最大値	単位
電源電圧: $V_S = (V+) - (V-)$	-0.3	6	V
(V-) から入力ピン (IN+, IN-, CLR) ⁽²⁾	-0.3	6	V
入力ピンへの電流 (IN+, IN-, CLR)	-10	10	mA
(V-) から出力 (OUT) ⁽³⁾	-0.3	6	V
(V-) から出力 (OUT) (オープンドレイン)	-0.3	(V+) + 0.3	V
出力短絡時間 ⁽⁴⁾		10	s
接合部温度、 T_J		150	°C
保管温度、 T_{stg}	-65	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 入力端子は (V-) に対してダイオード クランプされています。(V-) を超えて 0.3V 以上スイングする入力信号は、電流を 10mA 以下に抑える必要があります。また、入力 (IN+, IN-, CLR) は、電圧が -0.3V から 6V の範囲内である限り、V+ および OUT を超えることができます。
- (3) オープンドレインの出力 (OUT) は、(V+) を超えることができます。
- (4) (V-) または (V+) への短絡。

5.2 ESD 定格

値 単位		
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾ デバイス帶電モデル (CDM)、AEC Q100-0111 準拠
		±2000 ±1000

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	最小値	最大値	単位
電源電圧: $V_S = (V+) - (V-)$	1.65	5.5	V
入力電圧範囲 (V-) から (IN+, IN-, CLR)	-0.2	5.5	V
入力共通モード同相電圧範囲 (V-) から (IN+, IN-)	-0.2	(V+) + 0.2	V
出力電圧範囲、オープンドレイン出力、(V-) から	0	5.5	V
出力電圧範囲、プッシュプル出力	(V-)	(V+)	V
周囲温度、 T_A	-40	125	°C

5.4 热に関する情報 - シングル

热評価基準 ⁽¹⁾		TLV9020L-Q1, TLV9030-Q1			単位
		DBV (SOT-23)	DCK (SC-70)	DSE (WSON)	
		6 ピン	6 ピン	6 ピン	
R_{qJA}	接合部から周囲への熱抵抗	181.2	210.5	-	°C/W
$R_{qJC(top)}$	接合部からケース(上面)への熱抵抗	99.6	143.9	-	°C/W
R_{qJB}	接合部から基板への熱抵抗	63.1	64.7	-	°C/W
γ_{JT}	接合部から上面への特性パラメータ	38.7	46.1	-	°C/W
γ_{JB}	接合部から基板への特性パラメータ	62.9	64.5	-	°C/W
$R_{qJC(bot)}$	接合部からケース(底面)への熱抵抗	-	-	-	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』注記を参照してください。

5.5 热に関する情報 - デュアル

热評価基準 ⁽¹⁾		TLV9022L-Q1, TLV9032-Q1		単位
		DGS (VSSOP)	RUG (X2QFN)	
		10 ピン	10 ピン	
R_{qJA}	接合部から周囲への熱抵抗	-	222.8	°C/W
$R_{qJC(top)}$	接合部からケース(上面)への熱抵抗	-	94.2	°C/W
R_{qJB}	接合部から基板への熱抵抗	-	147.1	°C/W
γ_{JT}	接合部から上面への特性パラメータ	-	3.4	°C/W
γ_{JB}	接合部から基板への特性パラメータ	-	146.4	°C/W
$R_{qJC(bot)}$	接合部からケース(底面)への熱抵抗	-	-	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』注記を参照してください。

5.6 電気的特性

V_S (合計電源電圧) = $(V+) - (V-) = 5V$ 、 $V_{CM} = (V-)$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
オフセット電圧					
V_T	入力スレッショルド電圧 $V_S = 1.8V$ および $5V$	-1.75	± 0.3	1.75	mV
V_T	入力スレッショルド電圧 $V_S = 1.8V$ および $5V$ 、 $T_A = -40^\circ C \sim +125^\circ C$	-2.25		2.25	
dV_T/dT	入力スレッショルド電圧ドリフト $V_S = 1.8V$ および $5V$ 、 $T_A = -40^\circ C \sim +125^\circ C$		± 0.5		$\mu V/C$
電源					
I_Q	静止電流 (コンパレータ 1 個あたり) $V_S = 1.8V$ および $5V$ 、無負荷、出力 Low		22	30	μA
I_Q	静止電流 (コンパレータ 1 個あたり) $V_S = 1.8V$ および $5V$ 、無負荷、出力 Low、 $T_A = -40^\circ C \sim +125^\circ C$			42	
V_{POR} (positive)	パワーオンリセット電圧		1.25		V
PSRR	電源除去比	$V_S = 1.8V \sim 5V$ 、 $T_A = -40^\circ C \sim +125^\circ C$ 、(プッシュプルのみ)	75	95	dB
PSRR	電源除去比	$V_S = 1.8V \sim 5V$ 、 $T_A = -40^\circ C \sim +125^\circ C$ (オープンドレインのみ)	80	95	dB
入力バイアス電流					
I_B	入力バイアス電流	$V_{CM} = V_S/2$		5	pA
I_{os}	入力オフセット電流	$V_{CM} = V_S/2$		1	pA
入力容量					
C_{ID}	入力容量、差動	$V_{CM} = V_S/2$		2	pF
C_{IC}	入力容量、同相	$V_{CM} = V_S/2$		3	pF
入力電圧範囲					
V_{IH_CLR}	CLR 電圧入力 High スレッショルド		1.2		V
V_{IL_CLR}	CLR 電圧入力 Low スレッショルド			0.6	V
$V_{CM-Range}$	同相電圧範囲	$V_S = 1.8V$ および $5V$ 、 $T_A = -40^\circ C \sim +125^\circ C$	$(V-) - 0.2$	$(V+) + 0.2$	V
CMRR	同相除去比	$V_S = 5V$ 、 $(V-) - 0.2V < V_{CM} < (V+) + 0.2V$ 、 $T_A = -40^\circ C \sim +125^\circ C$	60	70	dB
CMRR	同相除去比	$V_S = 1.8V$ 、 $(V-) - 0.2V < V_{CM} < (V+) + 0.2V$ 、 $T_A = -40^\circ C \sim +125^\circ C$	50	60	dB
出力					
V_{OL}	$(V-)$ からの電圧スイング	$I_{SINK} = 4mA$ 、 $T_A = 25^\circ C$		75	125 mV
V_{OL}	$(V-)$ からの電圧スイング	$I_{SINK} = 4mA$ 、 $T_A = -40^\circ C \sim +125^\circ C$			175 mV
V_{OH}	$(V+)$ からの電圧スイング	$I_{SOURCE} = 4mA$ 、 $T_A = 25^\circ C$ (プッシュプルのみ)		75	125 mV
V_{OH}	$(V+)$ からの電圧スイング	$I_{SOURCE} = 4mA$ 、 $T_A = -40^\circ C \sim +125^\circ C$ (プッシュプルのみ)			175 mV
I_{LKG}	オープンドレイン出力リーグ電流	$V_{PULLUP} = (V+)$ 、 $T_A = 25^\circ C$		100	pA
I_{sc}	短絡電流	$V_S = 5V$ 、シンク	75	85	mA
I_{sc}	短絡電流	$V_S = 5V$ 、ソース (プッシュプルのみ)	75	85	mA

5.7 スイッチング特性

$V_S = 5V$ 、 $CLR = 5V_{PP}$ 、 $V_L = 0V$ 、 $V_H = 5V$ 、 $2.5V$ DC オフセット、 $V_{CM} = V_S/2$ 、 $C_L = 15pF$ ($T_A = 25^\circ C$ 時) (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
出力					
T_{PD-HL}	伝搬遅延時間、High から Low、オーブンドレインのみ $V_{ID} = -100mV$ 、 $CLR = 0V$ 、入力の中間点から出力の中間点までの遅延、 $R_P = 2.5K\Omega$	110			ns
T_{PD-LH}	伝搬遅延時間、Low から High、プッシュプルのみ $V_{ID} = +100mV$ 、 $CLR = 0V$ 、入力の中間点から出力の中間点まで	125			ns
$T_{PD-CLR-F}$	クリア立ち下がりからラッチリセットまでの伝搬遅延時間 $CLR = 1.8V$ から $5V$ 、 CLR の立ち下がりエッジ信号からラッチされていない出力状態までの遅延	25	70		ns
CLR_{Min}	レジスタラッチ ディセーブルおよび遷移出力状態までの最小クリアホールドパルス時間 $CLR = 1.8V$ から $5V$ 、 CLR 立ち下がりエッジで状態変更 (ラッチリセット) をレジスタるために必要な最小 CLR パルスサイズ	10			ns
T_{FALL}	5V の出力立ち下がり時間、80% から 20%	$V_{ID} = -100mV$	3		ns
T_{RISE}	5V の出力立ち上がり時間、20% から 80%	$V_{ID} = +100mV$ 、プッシュプルのみ	3		ns
パワーオン時間					
P_{ON}	パワーオン時間		35		μs

5.8 代表的特性

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 5.1\text{k}$ から 5V (プッシュプルのみ)、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ 。




図 5-1. 電源電流と電源電圧との関係




図 5-2. 電源電流と温度との関係




図 5-3. 電源電流と入力電圧との関係、1.8V




図 5-4. 電源電流と入力電圧との関係、3.3V




図 5-5. 電源電流と入力電圧との関係、5V




図 5-6. 入力バイアス電流と温度との関係

5.8 代表的特性 (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 5.1\text{k}$ から 5V (プッシュプルのみ)、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ 。




図 5-7. 出力シンク電流と出力電圧との関係、1.8V




図 5-8. 出力ソース電流と出力電圧との関係、1.8V




図 5-9. 出力シンク電流と出力電圧との関係、3.3V




図 5-10. 出力ソース電流と出力電圧との関係、3.3V




図 5-11. 出力シンク電流と出力電圧との関係、5V




図 5-12. 出力ソース電流と出力電圧との関係、5V

5.8 代表的特性 (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 5.1\text{k}$ から 5V (プッシュプルのみ)、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ 。




図 5-13. シンク短絡電流と温度との関係




図 5-14. ソース短絡電流と温度との関係




図 5-15. 立ち上がり時間と容量性負荷との関係




図 5-16. 立ち下がり時間と容量性負荷との関係




図 5-17. 伝搬遅延、"High" から "Low"、1.8V




図 5-18. 伝搬遅延、"Low" から "High"、1.8V

5.8 代表的特性 (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 5.1\text{k}$ から 5V (プッシュプルのみ)、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ 。




図 5-19. 伝搬遅延、"High" から "Low"、3.3V




図 5-20. 伝搬遅延、"Low" から "High"、3.3V




図 5-21. 伝搬遅延、"High" から "Low"、5V




図 5-22. 伝搬遅延、"Low" から "High"、5V




図 5-23. オフセット電圧と入力電圧との関係 (125°C、1.8V)










図 5-24. オフセット電圧と入力電圧との関係 (125°C、5V)

5.8 代表的特性 (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 5.1\text{k}$ から 5V (プッシュプルのみ)、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ 。

図 5-25. オフセット電圧と入力電圧との関係 (25°C 、 1.8V)図 5-26. オフセット電圧と入力電圧との関係 (25°C 、 5V)図 5-27. オフセット電圧と入力電圧との関係 (-40°C 、 1.8V)図 5-28. オフセット電圧と入力電圧との関係 (-40°C 、 5V)図 5-29. オフセット電圧と電源電圧の関係 (125°C 、 $V_{\text{IN}} = V_+$)図 5-30. オフセット電圧と電源電圧の関係 (125°C 、 $V_{\text{IN}} = V_-$)

5.8 代表的特性 (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $R_{\text{PULLUP}} = 5.1\text{k}$ から 5V (プッシュプルのみ)、 $C_L = 15\text{pF}$ 、 $V_{\text{CM}} = 0\text{V}$ 、 $V_{\text{UNDERDRIVE}} = 100\text{mV}$ 、 $V_{\text{OVERDRIVE}} = 100\text{mV}$ 。




図 5-31. オフセット電圧と電源電圧の関係 (25°C 、 $V_{\text{IN}} = V_+$)




図 5-32. オフセット電圧と電源電圧の関係 (25°C 、 $V_{\text{IN}} = V_-$)




図 5-33. オフセット電圧と電源電圧の関係 (-40°C 、 $V_{\text{IN}} = V_+$)





図 5-34. オフセット電圧と電源電圧の関係 (-40°C 、 $V_{\text{IN}} = V_-$)

6 詳細説明

6.1 概要

TLV902xL-Q1 および TLV903xL-Q1 は、シングルおよびデュアル チャネル ラッチ コンパレータのファミリーです。このファミリーは、低い入力オフセット電圧、パワー オン リセット(POR)、フォルト トレラント入力、および優れた速度と電力の組み合わせ (110ns の伝搬遅延時間とチャネルあたり 22 μ A の静止消費電流) を実現しています。

6.2 機能ブロック図



6.3 機能説明

TLV902xL-Q1 および TLV903xL-Q1 の独自の特長は出力ラッチ機能です。出力は最初のスレッショルド超過時にラッチされるため、システム コントローラの完全な注意を必要とせずにイベントやエラー状態をキャプチャできます。これにより、起動時にシステム コントローラが初期化中でも、イベントをキャプチャできます。システム コントローラは、必要なタスクを実行した後でラッチをリセットできます。ユーザーは、電源オン時に出力がラッチされない (「L1」オプション) と、パワーアップ時にラッチされる (「L2」オプション) のどちらかを選択できます。

これらのコンパレータは、出力位相反転なし、損傷なしで最大 6V まで印加可能なフォルト トレラント入力も備えています。このことにより、このファミリーのコンパレータは、過酷でノイズの多い環境での高精度電圧監視向けの設計になっています。

6.4 デバイスの機能モード

6.4.1 出力

6.4.1.1 TLV902xL-Q1 オープン ドレイン出力

TLV902xL-Q1 はオープン ドレイン (オープン コレクタとも呼ばれる) シンクのみの出力段を備えているため、コンパレータの電源電圧 (V_S) にかかわらず、出力ロジック レベルを最大 5.5V の電圧にプルアップできます。オープン ドレイン出力により、複数のオープン ドレイン出力の論理 OR 接続とロジック レベルの変換も可能になります。

プルアップ抵抗電流は 100uA ~ 1mA の範囲で設定することを TI では推奨しています。プルアップ抵抗の値を小さくすると、立ち上がりエッジの立ち上がり時間を短縮しやすくなりますが、 V_{OL} が高くなり、消費電力が大きくなります。立ち上がり時間は、総プルアップ抵抗と総負荷容量の時定数に左右されます。プルアップ抵抗の値が大きいと ($>1M\Omega$)、RC 時定数が原因で指数関数的な立ち上がりエッジが発生し、立ち上がり時間が長くなります。

使用しないオープン ドレイン出力はフローティングのままにすることができます。フローティング ピンが許されない場合は、V- ピンに接続できます。

オープン ドレイン出力保護は、出力と V- の間に設けられた ESD クランプによって行われ、プルアップ電圧が V_S を超えた場合でも、出力が最大電圧 5.5V まで引き上げられることを可能にします。

6.4.1.2 TLV903xL-Q1 プッシュプル出力

TLV903xL-Q1 にはプッシュプル出力段があり、シンク電流とソース電流の両方を供給できます。この機能により、LED や MOSFET ゲートなどの負荷を駆動することができ、外付けプルアップ抵抗で電力を浪費する必要もなく、容量性負荷に依存しない対称的なエッジ レートを実現します。

プッシュプル出力は、絶対に他の出力に接続しないでください。出力を逆の電源へ直接短絡すると、熱暴走が発生し、最終的にデバイスが破壊される可能性があります。出力が短絡する可能性がある場合は、TI では消費電力を制限するため直列の電流制限抵抗を使用すること推奨します。

使用しないプッシュプル出力はフローティングのままにします。電源、グランド、または他の出力に接続してはなりません。

出力保護は、出力と V- 間、および出力と V+ 間に ESD クランプで構成されており、出力はどちらの電源レールも超えてはなりません。

6.4.2 パワーオン リセット (POR)

TLV90xx-Q1 には内部パワー オン リセット (POR) 回路があり、既知のスタートアップまたはパワーダウン状態を維持します。電源電圧 (V_S) の上昇または下降中に、電源電圧の最小スレッショルドの V_{POR} (通常 1.25V) を超えた後、最大 60μs (過熱時) の間、または電源電圧が V_{POR} 未満に低下した直後に、POR 回路がアクティブになります。POR 期間中は、入力状態は無視されます。電源電圧が最小電源電圧以上であれば、遅延時間が経過した時点で、コンパレータの出力は差動入力の状態 (「L1」オプション) または初期ラッチ状態 (「L2」オプション) を反映します。

早期ラッチを防止するため、POR 期間の終了前に入力レベルをセトリングする必要があります。入力上のフィルタリング部品または RC 部品 (基準電圧、分圧器、バイパスコンデンサなど) の時定数に注意を払う必要があります。

オープン ドレインおよびプッシュプル出力タイプは、POR およびラッチ動作が異なります。次のセクションでは、これらの違いについて説明します。

6.4.2.1 TLV902xL-Q1 オープン ドレイン出力 POR 動作

TLV902xL1-Q1 オープン ドレイン出力の場合、POR 回路は POR 期間 (t_{on}) 中出力を High、または High インピーダンス (「HI-Z」) に維持します。




図 6-1. TLV902xL1-Q1 パワーオン リセットのタイミング図の例

オープンコレクタ出力の性質上、POR期間中にプルアップ電圧とともに出力が上昇します。

TLV902xL2-Q1 オプションは、PORを通じて出力を **Low** から開始し、POR後はクリアされるまで **Low** にラッピングされたままになります。

6.4.2.2 TLV903xL1-Q1 プッシュプル出力 POR 動作

TLV903xL1-Q1 プッシュプル出力の場合、POR回路はソース電流もシンク電流もどちらも出力を High-Z に維持します。出力は、POR期間(t_{ON})中に V_+ と V_- の間でランダムに「フローティング」になります。小さい値のプルアップ抵抗(V_+ まで)またはプルダウン抵抗(V_- まで)を使用して、出力状態をプリバイアスし、出力がフローティングになることを防止できます。




図 6-2. TLV903xL1-Q1 パワーオン リセットのタイミング図の例

TLV903xL2-Q1 オプションは、PORを通じて出力を **High** (ソース) から開始し、POR後はクリアされるまで **High** にラッピングされます。

6.4.3 出力ラッチ

TLV90xxL-Q1 には、作動可能時に、最初の入力遷移が入力スレッショルドを通過したときにラッチされる出力があります。CLR ピンの立ち下がりエッジまで出力はラッチされたまま維持されます。

ユーザーは、電源オン時に出力がラッチされない（「L1」オプション）と、電源オン時にラッチされる（「L2」オプション）のどちらかを選択できます。

ラッチの動作は、オープンドレイン出力タイプとプッシュプル出力タイプでは異なります。動作については、以下のセクションで説明します。

6.4.3.1 「L1」および「L2」のパワーオン オプション

TLV90xxL-Q1 は、2 つのパワーオン オプションで利用できます。

「L1」オプションは POR から出力され、出力はラッチされていない状態で、次のラッチ イベントで有効になります。

「L2」オプションは、出力を ラッチ 状態に保持するときに POR から出力されますが、CLR ピンが High から Low に遷移して、次のラッチ イベントのためにコンパレータが作動可能になるためにはクリアする必要があります。

次の関数の概要表に、動作の概要を示します。

表 6-1. 機能の概要

デバイス	出力タイプ	POR 時の 出力状態	POR 後の 出力状態	作動可能出力 ラッチ オン:	出力ラッチ状態
TLV902xL1-Q1	オープンドレイン	High	作動可能	H → L	Low
TLV902xL2-Q1	オープンドレイン	Low	Low にラッチ	H → L	Low
TLV903xL1-Q1	プッシュプル	ハイインピーダンス	作動可能	L → H	High
TLV903xL2-Q1	プッシュプル	High	High にラッチ	L → H	High

以下のセクションでは、各種の出力タイプのラッチ状態の動作について詳細に説明します。

6.4.3.2 TLV902xL1-Q1 オープンドレイン ラッチ動作

TLV902xL1-Q1 のオープンドレイン出力は、POR 期間中 は High になります。POR 期間の後、ラッチは作動し、最初の High から Low への 出力遷移時に Low にラッチされます。以下に、ラッチ動作の概要を示します。




図 6-3. オープン ドレイン ラッチのタイミング例 (/L1 オプション)

- 最初の電源投入時の POR 期間中は出力が High になります。
- POR 期間中、入力遷移は無視されます。
- POR 期間後、コンパレータが作動可能になり、入力を監視します。
- IN- が IN+ より高くなり、出力 Low、ラッチ High に設定します。
- IN+ は IN- より高くなりますが、出力は依然として Low (ラッチ) のままでです。
- CLR の立ち下がりエッジで次の遷移のラッチがリセットされます。IN+ > IN- では、出力は High に維持され、次の入力遷移のために作動可能です。
- IN- > IN+ では、出力を Low にして再びラッチします。IN+ > IN- でも出力はラッチされたままでです。

6.4.3.3 TLV902xL2-Q1 オープンドレイン ラッチ動作

TLV902xL2-Q1 のオープンドレイン出力は、POR 期間中は High にラッチします。POR 期間の後、出力は low にラッチされ、CLR ピンの high から low への遷移によりクリアされる必要があります。ラッチの動作の概要を以下に示します。




図 6-4. オープン ドレイン ラッチのタイミング例 (/L2J オプション)

ラッチの動作の概要を以下に示します。

- 最初の電源オン後の POR 期間中、出力は Low になります。
- POR 期間中は入力遷移は無視されます。
- POR 期間の後、OUT は Low にラッチされたままです。
- IN- は IN+ を通過しますが、ラッチ中は遷移は無視されます。
- CLR の立ち下がりエッジがリセットされ、次の遷移を待つラッチが作動可能になります。
- IN- > IN+ では、OUT が Low になり、ラッチします。
- IN+ > IN- でも、OUT は low にラッチされたままです。
- CLR の立ち下がりエッジがリセットされ、次の遷移に向けてラッチが作動可能になります。
- IN- が IN+ を超えると、出力は Low になり、再びラッチします。
- IN+ > IN- でも出力は low にラッチされたままです。

6.4.3.4 TLV903xL1-Q1 のプッシュプル ラッチ動作

TLV903xL1-Q1 のプッシュプル出力は、POR 期間中 は High-Z (ディザリング シンクまたはソース電流) です。POR 期間の後、ラッチが作動し、最初の Low から High への 出力遷移時に High にラッチされます。




図 6-5. プッシュプル ラッチのタイミング例 (L1 オプション)

ラッチの動作の概要を以下に示します。

- 最初の電源投入時の POR 期間中は出力が Hi-Z になります。
- POR 期間中、入力遷移は無視されます。
- POR 期間後、コンパレータが作動可能になり、入力を監視します。
- IN+ が IN- より高くなり、出力 High とラッチ High に設定します。
- IN- は IN+ より高くなりますが、出力は依然として High (ラッチ) のままでです。
- CLR の立ち下がりエッジで次の遷移のラッチがリセットされます。IN- > IN+ では、出力は Low に維持され、次の入力遷移のために作動可能です。
- IN+ > IN- では、出力を High にして再びラッチします。IN- > IN+ でも出力はラッチされたままでです。

6.4.3.5 TLV903xL2-Q1 のプッシュプル ラッチ動作

TLV903xL2-Q1 のプッシュプル出力は、POR 期間中は **High (ソース電流)** にラッチします。POR 期間の後、出力は **High** にラッチされ、CLR ピンの High から Low への遷移によりクリアされる必要があります。




図 6-6. プッシュプル ラッチのタイミング例 (L2 オプション)

ラッチの動作の概要を以下に示します。

- 最初の電源オン後の POR 期間中、出力は High になります。
- POR 期間中は入力遷移は無視されます。
- POR 期間の後、OUT は High にラッチされます。
- IN+ は IN- を通過しますが、ラッチ中は遷移は無視されます。
- CLR の立ち下がりエッジがリセットされ、次の遷移を待つラッチが作動可能になります。
- IN+ > IN- では、OUT が High になり、ラッチします。
- IN- > IN+ でも、OUT は High にラッチされたままです。
- CLR の立ち下がりエッジがリセットされ、次の遷移に向けてラッチが作動可能になります。
- IN+ が IN- を超えると、出力は High になり、再びラッチします。
- IN- > IN+ でも出力は High にラッチされたままです。

6.4.3.6 クリア (CLR) 入力

CLR が High または Low で、コンパレータがラッチ状態でない場合、コンパレータはアクティブ（「作動可能」）で、入力状態に応答することで、次の認定状態をラッチできるようになります。

CLR 入力は、CLR 入力の High から Low (立ち下がり) エッジの出力ラッチをクリアします。コンパレータはクリアの後、次のラッチ状態イベントまでアクティブ（作動可能）になります。

立ち下がりエッジを使用してリセットをトリガすることで、CLR ピンを安定した High または Low にできます。これにより、ハードウェアまたはソフトウェアの障害によってコンパレータがロックアップされるのを防ぎ、安全性の高い設計要件を満たすことができます。

コンパレータの出力遷移と同時に CLR ピンが遷移（立ち下がり）している場合、セットアップ時間の競合が発生する可能性があります。CLR の立ち下がりエッジ時間中は、出力の状態は不定です。この競合に対応できるよう、CLR 立ち下がりエッジはできるだけ高速にすること（立ち下がり時間 100ns 未満）を推奨します。

CLR ピンにはフェイルセーフ（または「5V 互換」）入力が搭載されており、コンパレータの電源電圧に関係なく、最大 5V のロジック High レベルに対応できます。ロジック High (VOH) スレッショルドは 1.2V です。

また、CLR 入力にはわずか 200nA のアクティブ プルダウン電流があり、起動時に CLR ピンが Low になり、コンパレータがアクティブであることを保証します。このプルダウンを使用した場合でも、CLR 入力をフローティングにすることは推奨されません。

6.4.4 入力

6.4.4.1 レール ツー レール入力

TLV90xxL-Q1 の入力電圧範囲は、V- より 200mV 低い電圧から V+ より 200mV 高い電圧までです。差動入力電圧 (V_{ID}) は、これらの制限値の範囲内で自由に設定できます。入力ピンの電圧が V+ または V- を超えても、コンパレータ出力の位相反転は発生しません。

6.4.4.2 フェイルセーフ入力

TLV90xxL-Q1 の入力は、 V_S の影響を受けず、最高 5.5V までフォルトトレラントです。フォルトトレラントとは、 V_S が電源供給されていないとき、または推奨動作範囲内にあるときに、同じ高い入力インピーダンスを維持することと定義されます。

フォルトトレラント入力には、 V_S が 0 またはランプアップ / ダウン中を含めて、0V~5.5V の範囲で任意の値を使用できます。この機能により、入力電圧範囲と電源電圧が規定の最大範囲内にある限り、電源シーケンスの問題が回避されます。これが可能なのは、入力が V+ にクランプされていないため、入力に高電圧が印加されても入力電流の High インピーダンスが維持されるためです。

いずれかの入力ピンが有効な入力範囲内にあり、電源電圧が有効で POR ではない限り、出力状態は正常です。

入力電圧異常とその結果の概要を以下に示します：

1. IN+ と IN- の両方が規定の入力電圧範囲内の場合：
 - a. IN- が IN+ およびオフセット電圧より高い場合、出力は Low になります。
 - b. IN- が IN+ およびオフセット電圧より低い場合、出力は High になります。
2. IN- が規定の入力電圧範囲より高く、IN+ が規定の電圧範囲内にある場合、出力は Low になります。
3. IN+ が規定の入力電圧範囲より高く、IN- が規定の入力電圧範囲内に入る場合、出力は High になります。
4. IN- と IN+ の両方が規定の入力電圧範囲から外れている場合、出力は不定（ランダム）になります。この範囲の値では使用しないでください。出力はランダムに反転できます。

耐故障性機能があるものの、TI では、データシートの仕様を維持するため、通常のシステム動作時に入力を規定の入力電圧範囲内に維持することを強く推奨します。指定された入力範囲外で動作すると、伝搬遅延時間や入力バイアス電流などの仕様が変化し、それにより予測不能な動作の原因となる可能性があります。

6.4.4.3 入力保護

TLV90xxL-Q1 ファミリには、すべてのピンに内部 ESD 保護回路が組み込まれています。入力には、各ピンから V- への独自の「スナップバック」型 ESD クランプが使用されています。V+ への「上側」ESD クランプはありません。これにより、入力ピンが電源電圧 (V+) を超えられます。ESD イベントの間、スナップバック ダイオードは「短絡」し、V- への Low インピーダンスになります (SCR など)。

電源やバッファ付きリファレンス ラインなど、低インピーダンスのソースに入力を接続する場合は、過渡によりクランプが導通した場合に過渡電流を制限するため、入力と直列に電流制限抵抗を追加することを TI では推奨しています。電流は 10mA 以下に制限する必要があります。この直列抵抗は、任意の抵抗入力分圧器またはネットワークの一部として使用できます。

ESD ダイオードは、高電圧にクランプできません。ESD クランプは、ツェナー ダイオードのような固定最大電圧で「ホールド」しません。入力を 5.5V を超える可能性がある電源に接続する場合は、最大入力電圧を超えないように外部クランプが必要です。

入力バイアス電流は、通常は V+ と V- の間の入力電圧に対して 5pA です。入力バイアス電流は、通常は温度が 10°C 上昇するごとに 2 倍になります。

6.4.4.4 内部ヒステリシス

TLV90xxL-Q1 にはヒステリシスが内蔵されていません。ラッチ機能により、最初の出力遷移時に出力がラッチされるため、ヒステリシスが不要になります。基準レベルは目的のスレッショルド レベルに設定し、入力信号は早期トリガを引き起こす可能性のあるノイズや過渡電圧を除去するために適切にフィルタリングする必要があります。

6.4.4.5 未使用入力

チャネルを使用しない場合、入力を互いに接続しないでください。等価帯域幅が広く、オフセット電圧が低いため、入力を互いに直接接続すると、デバイスが内部広帯域ノイズでトリガされ、高周波の発振が発生することがあります。使用しない入力は、規定の入力電圧範囲内で使用可能な任意の電圧に接続し、50mV 以上の差動電圧を確保する必要があります。たとえば、一方の入力を接地し、もう一方の入力を基準電圧または (V+) に接続できます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 基本的なコンパレータの定義

7.1.1.1 動作

基本コンパレータは、一方の入力の入力電圧 (V_{IN}) を、もう一方の入力の基準電圧 (V_{REF}) と比較します。以下の 図 7-1 の例で、 V_{IN} が V_{REF} より低くなると、出力電圧 (V_O) はロジック "Low" (V_{OL}) になります。 V_{IN} が V_{REF} より高くなると、出力電圧 (V_O) は論理 "High" (V_{OH}) になります。表 7-1 に、出力の条件のまとめを示します。入力ピンを入れ替えることにより、出力ロジックを反転できます。

表 7-1. 出力条件

入力の条件	出力
$IN+ > IN-$	"High" (V_{OH})
$IN+ = IN-$	不定
$IN+ < IN-$	"Low" (V_{OL})

7.1.1.2 伝搬遅延

入力が基準電圧を超えてから出力が応答するまでの間には、遅延があります。これを伝搬遅延と呼びます。伝搬遅延は、"High" から "Low" への入力遷移と "Low" から "High" への入力遷移で異なることがあります。図 7-1 では、伝搬遅延を t_{PLH} と t_{PHL} として示し、入力の中間点から出力の中間点まで測定しています。




図 7-1. コンパレータのタイミング図

7.1.1.3 オーバードライブ電圧

オーバードライブ電圧 (V_{OD}) は、基準電圧を超える入力電圧の大きさです。入力ピーク ツー ピーク電圧の合計ではありません。図 7-1 の例に示したオーバードライブ電圧は 100mV です。オーバードライブ電圧は、伝搬遅延 (t_p) に影響を与える可能性があります。オーバードライブ電圧が小さいほど、特に 100mV 未満の場合、伝搬遅延時間が長くなります。高速で応答させたい場合は、できる限り大きなオーバードライブ電圧を印加します。

立ち上がり時間 (t_r) は出力波形の 20% から 80% のポイントまでの時間、立ち下がり時間 (t_f) は 80% から 20% のポイントまでの時間です。

7.2 代表的なアプリケーション

7.2.1 ウィンドウ コンパレータ

ウィンドウ コンパレータは、一般的に低電圧および過電圧状態を検出するために使用されます。図 7-2 に、簡単なウィンドウ コンパレータ回路を示します。出力を互いに直接接続する場合、ウィンドウ コンパレータにはオープンドレイン出力 (TLV902xL1-Q1) を使用する必要があります。




図 7-2. TLV9022L1-Q1 を使用するウィンドウ コンパレータ

7.2.1.1 設計要件

この設計については、以下の設計要件に従ってください。

- 入力信号が 1.1V を下回る場合のラッチ (論理 "Low" 出力)
- 入力信号が 2.2V を超える場合のラッチ (論理 "Low" 出力)
- 3.3V 電源で動作

7.2.1.2 詳細な設計手順

図 7-2 に示されているように、回路を構成します。R1、R2、R3 をそれぞれ $10\text{M}\Omega$ 抵抗にします。これらの 3 つの抵抗を使用して、ウィンドウ コンパレータの正と負のスレッショルド (V_{TH+} と V_{TH-}) を作成します。

各抵抗が等しい場合、 V_{TH+} は 2.2V、 V_{TH-} は 1.1V です。消費電力を最小限に抑えるため、 $10\text{M}\Omega$ などの大きな抵抗値を使用します。抵抗値を再計算して、目的のトリップ ポイント値を得ることができます。

センサの出力電圧は、2 つのコンパレータの反転入力と非反転入力に印加されます。2 つのオープンドレイン出力コンパレータを使用すると、2 つのコンパレータ出力を OR 接続できます。

センサが 1.1V 未満または 2.2V 超の場合、それぞれのコンパレータ出力は Low にラッチします。図 7-3 に示すように、センサが 1.1V~2.2V の範囲内 ('ウィンドウ' 内) の場合、それぞれのコンパレータ出力は High になります。

出力をリセットし、コンパレータを動作可能にするには、CLR ピンを High から Low に切り替える必要があります。

7.2.1.3 アプリケーション曲線




図 7-3. ウィンドウ コンパレータの結果

詳細については、「[ウィンドウ コンパレータ回路](#)」アナログ エンジニアの回路を参照してください。

7.3 電源に関する推奨事項

出力エッジが高速であるため、電源リギングおよび誤トリガーや発振を防ぐために、電源ピンのバイパスコンデンサが必要です。 $(V+)$ ピンとグランド ピンの間に低 ESR の $0.1\mu F$ セラミック バイパスコンデンサを直接接続し、それぞれのデバイスで電源を直接バイパスします。出力遷移時間中に、特にプッシュプル出力デバイスの場合、狭いピーク電流が流れる場合があります。これらの狭いパルスにより、バイパスされない電源ラインや品質の低いグランドにリギングが発生する可能性があり、これが入力電圧範囲に影響を与えて、不正確な比較や発振を引き起こす場合があります。

デバイスには、「分割」電源 ($(V+)$ および $(V-)$)、または「単一」電源 ($(V+)$ および GND) から電力を供給できます ($(V-)$ ピンに GND を印加)。いずれのタイプについても、入力信号を推奨の入力範囲内に維持する必要があります。「分割」電源では、出力は GND ではなく $(V-)$ の電位まで「Low」(V_{OL}) になることに注意してください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

高精度のコンパレータ アプリケーションには、ノイズやグリッチを最小限に抑えた安定した電源が必要です。出力の立ち上がり時間と立ち下がり時間は数十ナノ秒であり、高速ロジック デバイスとして扱う必要があります。バイパスコンデンサは電源ピンにできる限り近づけて配置し、必要に応じてベタのグランド プレーンに接続します。また、できれば $(V+)$ ピンと GND ピンの間に直接接続します。

出力の発振を防ぐため、出力と入力間のカップリングを最小限に抑えてください。カップリングを低減するために、出力間に $(V+)$ または GND のパターンが存在する場合を除いて、出力パターンと入力パターンを並列に配置しないでください。入力に直列抵抗を追加する場合、デバイスの近くに抵抗を配置します。出力と直列に小さい値 ($<100\Omega$) の抵抗を追加して、制御された長い非インピーダンストレース上のリギングや反射を減衰させることもできます。エッジの形状を最適化するには、長距離の配線にはバック終端を持つ制御されたインピーダンストレースを使用する必要があります。

7.4.2 レイアウト例




図 7-4. シングル レイアウトの例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

- テキサス・インスツルメンツ、『アナログ エンジニア向け回路クックブック: アンプ(コンパレータのセクションを参照) e-book
- テキサス・インスツルメンツ、『独立した機能を持つ 4 つのコンパレータ』アプリケーション ノート
- テキサス・インスツルメンツ、『ヒステリシス回路付きコンパレータとヒステリシス回路なしコンパレータ』アナログ エンジニアの回路
- テキサス・インスツルメンツ、『ヒステリシス付きコンパレータ』設計ガイド
- テキサス・インスツルメンツ、『ヒステリシス回路付き反転コンパレータ』アプリケーション 概要
- テキサス・インスツルメンツ、『ヒステリシス付き非反転コンパレータ回路』回路設計
- テキサス・インスツルメンツ、『ウインドウ コンパレータ回路』アナログ エンジニアの回路
- テキサス・インスツルメンツ、『ウインドウ コンパレータリファレンス設計』設計ガイド

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
December 2025	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9020L1QDCKRQ1	Active	Production	SC70 (DCK) 6	3000 LARGE T&R	-	SN	Level-1-260C-UNLIM	-40 to 125	3R9H
TLV9030L1QDCKRQ1	Active	Production	SC70 (DCK) 6	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3R8H

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV9020L-Q1, TLV9030L-Q1 :


- Catalog : [TLV9020L](#), [TLV9030L](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9020L1QDCKRQ1	SC70	DCK	6	3000	180.0	8.4	2.3	2.5	1.2	4.0	8.0	Q3
TLV9030L1QDCKRQ1	SC70	DCK	6	3000	180.0	8.4	2.3	2.5	1.2	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9020L1QDCKRQ1	SC70	DCK	6	3000	210.0	185.0	35.0
TLV9030L1QDCKRQ1	SC70	DCK	6	3000	210.0	185.0	35.0


PACKAGE OUTLINE

DCK0006A



SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214835/D 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.15 per side.
4. Falls within JEDEC MO-203 variation AB.

EXAMPLE BOARD LAYOUT


DCK0006A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



4214835/D 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0006A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214835/D 11/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月