

TLV7A03 ナノパワー、250nA I_Q 、200mA I_{OUT} 、高速過渡応答を備える低ドロップアウトレギュレータ

1 特長

- きわめて小さい I_Q : (標準値) 250nA、(最大値) 400nA
- シャットダウン時 I_Q : 3nA (標準値)
- 優れた過渡応答性能 (1mA から 50mA)
 - 10 μ s 未満のセトリング タイム
 - アンダーシュート: 80mV
- パッケージ:
 - 1.0mm×1.0mm X2SON
 - SOT23-5
- 入力電圧範囲: 1.5V ~ 6.0V
- 出力電圧範囲: 0.8V ~ 5.0V (固定)
- 出力精度: 温度範囲全体で 1.5%
- スマート イネーブルのプルダウン
- 非常に低いドロップアウト:
 - 200mA で 270mV 以下 ($V_{OUT} = 3.3V$)
- 1 μ F 以上のコンデンサで安定

2 アプリケーション

- ウェアラブル電子機器
- サーモスタット、煙感知器、熱感知器
- ガス、暖房、水道メーター
- 血糖値測定器およびパルス オキシメータ (血中酸素飽和度計)
- 住宅用サーキット ブレーカーおよび故障表示器
- ビル セキュリティおよびビデオ監視デバイス
- EPOS (POS システム) カードリーダー

3 説明

TLV7A03 は、非常に優れた過渡性能で 200mA を供する給超小型超低静止電流の低ドロップアウトレギュレータ (LDO) です。

TLV7A03 は、 I_Q がわずか 250nA と非常に低く、静止電流の低さが重要となる用途に特化して設計されています。このデバイスはドロップアウト モードでも小さな I_Q 消費を維持するため、バッテリー動作時間をさらに延長できます。シャットダウン モードまたはディセーブル モードでは、わずか 3nA の I_Q しか消費しないため、バッテリーの保存寿命を延ばすのに役立ちます。TLV7A03 は、は 0.8V から 5.0V の出力範囲を持ち、50mV 刻みで設定可能なため、近年のマイコン (MCU) の低いコア電圧に対応できます。


TLV7A03 は、EN ピンがフローティングの状態でも LDO を無効に保つ、内部制御されたプルダウン抵抗を備えたスマート イネーブル回路を搭載しています。この回路は、EN ピンをプルダウンするための外付け部品を最小限に抑える助けにもなります。この回路は、デバイスが有効になっている時に外付けのプルダウン回路を通じて流れる電流を最小限に抑える助けにもなります。

TLV7A03 は、 $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ において完全に規定されています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
TLV7A03	DQN (X2SON, 4)	1mm × 1mm
	DBV (SOT-23, 5)	2.9mm × 2.8mm

- (1) 詳細については、[メカニカル](#)、[パッケージ](#)、および[注文情報](#)をご覧ください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。



代表的なアプリケーション回路



目次

1 特長.....	1	6.4 デバイスの機能モード.....	22
2 アプリケーション.....	1	7 アプリケーションと実装.....	23
3 説明.....	1	7.1 アプリケーション情報.....	23
4 ピン構成および機能.....	3	7.2 代表的なアプリケーション.....	26
5 仕様.....	4	7.3 電源に関する推奨事項.....	27
5.1 絶対最大定格.....	4	7.4 レイアウト.....	27
5.2 ESD 定格.....	4	8 デバイスおよびドキュメントのサポート.....	28
5.3 推奨動作条件.....	4	8.1 デバイス サポート.....	28
5.4 熱に関する情報.....	5	8.2 ドキュメントの更新通知を受け取る方法.....	28
5.5 電気的特性.....	6	8.3 サポート・リソース.....	28
5.6 スイッチング特性.....	7	8.4 商標.....	28
5.7 代表的特性.....	8	8.5 静電気放電に関する注意事項.....	28
6 詳細説明.....	18	8.6 用語集.....	28
6.1 概要.....	18	9 改訂履歴.....	28
6.2 機能ブロック図.....	18	10 メカニカル、パッケージ、および注文情報.....	29
6.3 機能説明.....	19		

4 ピン構成および機能




図 4-1. DQN パッケージ、1mm × 1mm、4 ピン X2SON
(上面図)




図 4-2. DBV パッケージ、5 ピン SOT-23 (上面図)

表 4-1. ピンの機能 : DQN、DBV

名称 ⁽¹⁾	ピン		タイプ	説明
	DQN	DBV		
EN	3	3	入力	イネーブル ピン。このピンに論理 High を入力するとデバイスが有効になり、論理 Low を入力するかピンを浮かせるとデバイスが無効になります。このピンには内部プルダウン抵抗が備わっており、EN ピンが外部から High に駆動されてデバイスが起動すると、その抵抗は切り離されます。
GND	2	2	—	グラウンド ピン。このピンは基板上のグラウンドに接続します。
IN	4	1	入力	入力ピン。最高の過渡応答を実現し、入力インピーダンスを最小化するには、推奨値またはそれ以上に大きい値のセラミック コンデンサを IN とグラウンドの間に接続します。See the 推奨動作条件 を参照してください。入力コンデンサは、デバイスの入力のできるだけ近くに配置します。
NC	—	4	—	接続の無いピンこのピンは内部接続されていません。グラウンドに接続するか、フローティングのまま。
OUT	1	5	出力	レギュレートされた出力ピン。安定性を確保するために、OUT からグラウンド間に 0.5μF 以上の有効容量が必要です。最良の過渡応答を得るには、OUT とグラウンドの間に 1μF 以上のセラミック コンデンサを使用します。出力コンデンサは、デバイスの出力に可能な限り近く配置します。 推奨動作条件 の表を参照してください。
サーマル パッド	—	—	—	サーマル パッドは大面積のグラウンド プレーンに接続します。サーマル パッドは内部的にグラウンドに接続されています。

(1) NC = 内部接続なし。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電圧	V_{IN}	-0.3	6.5	V
	V_{EN}	-0.3	6.5	
	V_{OUT}	-0.3	$V_{IN} + 0.3$ または 5.5 ⁽²⁾	
電流	最高出力周	内部的に制限		A
温度	動作時の接合部温度、 T_J	-40	150	°C
	保存、 T_{stg}	-65	150	

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、「推奨動作条件」に示されている条件を超える当該の条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 最大値は $V_{IN} + 0.3V$ または 5.5V のいずれか小さい方です。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±1000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	±500	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

5.3 推奨動作条件

接合部動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{IN}	入力電圧	1.5		6.0	V
V_{EN}	イネーブル電圧	0		6.0	V
V_{OUT}	出力電圧	0.8		5.0	V
I_{OUT}	出力電流	0		200	mA
C_{IN}	入力コンデンサ		1		μF
C_{OUT}	出力コンデンサ ^{(1) (2)}	1	1	22	μF
F_{EN}	EN トグル周波数			10	kHz
T_J	動作時接合部温度	-40		125	°C

- (1) 安定させるために、最低 0.5μF の実効出力キャパシタンスが必要です。
- (2) 22μF は、安定性を確保するために使用できる最大の定格低下後の容量値です。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TLV7A03		単位
		DQN (X2SON)	DBV (SOT-23-5)	
		4 ピン	5 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	179.1	181.9	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	137.6	53.0	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	116.3	88.1	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	6.1	27.1	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	116.3	52.7	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	112.3	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

規定条件: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)。標準値は $T_J = 25^{\circ}\text{C}$ 時に測定。

パラメータ		テスト条件		最小値	標準値	最大値	単位
	公称精度	$T_J = 25^{\circ}\text{C}$, $V_{OUT} \geq 1.5\text{V}$, $1\mu\text{A}^{(3)} \leq I_{OUT} \leq 1\text{mA}$		-1		1	%
		$T_J = 25^{\circ}\text{C}$, $V_{OUT} < 1.5\text{V}$		-15		15	mV
	温度範囲全体での精度	$V_{OUT} \geq 1.5\text{V}$	$T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$	-1.5		1.5	%
		$V_{OUT} < 1.5\text{V}$		-20		20	mV
$\Delta V_{OUT}(\Delta V_{IN})$	ラインレギュレーション	$V_{OUT(nom)} + 0.5\text{V} \leq V_{IN} \leq 6.0\text{V}^{(1)}$	$T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$			5	mV
$\Delta V_{OUT}(\Delta I_{OUT})$	負荷レギュレーション ⁽²⁾	$1\text{mA} \leq I_{OUT} \leq 200\text{mA}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}^{(1)}$	$T_J = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$		20	38	mV
			$T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$			50	
I_{GND}	グラウンド電流	$I_{OUT} = 0\text{mA}$	$T_J = 25^{\circ}\text{C}$		250	300	nA
			$T_J = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$			400	
I_{GND}/I_{OUT}	グラウンド電流対負荷電流	$20\mu\text{A} \leq I_{OUT} < 1\text{mA}$	$T_J = 25^{\circ}\text{C}$		1		%
		$1\text{mA} \leq I_{OUT} \leq 100\text{mA}$			0.25		
		$I_{OUT} \geq 100\text{mA}$			0.15		
$I_{GND(DO)}$	ドロップアウト時のグラウンド電流 ⁽³⁾	$I_{OUT} = 0\text{mA}$, $V_{IN} = 95\% \times V_{OUT(NOM)}$	$T_J = 25^{\circ}\text{C}$		270		nA
I_{SHDN}	シャットダウン電流	$V_{EN} = 0\text{V}$, $1.5\text{V} \leq V_{IN} \leq 5.0\text{V}$, $T_J = 25^{\circ}\text{C}$			3	10	nA
I_{CL}	出力電流制限	$V_{OUT} = 90\% \times V_{OUT(nom)}$	$V_{OUT} < 2.5\text{V}$, $V_{IN} = V_{OUT(nom)} + V_{DO(max)} + 1.0\text{V}$	240	450	750	mA
			$V_{OUT} \geq 2.5\text{V}$, $V_{IN} = V_{OUT(nom)} + V_{DO(max)} + 0.5\text{V}$	240	450	750	mA
I_{SC}	回路短絡時の電流制限	$V_{OUT} = 0\text{V}$			65		mA
V_{DO}	ドロップアウト電圧 ⁽⁴⁾	$T_J = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$	$0.8\text{V} \leq V_{OUT} < 1.0\text{V}$			1050	mV
			$1.0\text{V} \leq V_{OUT} < 1.2\text{V}$			790	
			$1.2\text{V} \leq V_{OUT} < 1.5\text{V}$			650	
			$1.5\text{V} \leq V_{OUT} < 1.8\text{V}$			490	
			$1.8\text{V} \leq V_{OUT} < 2.5\text{V}$			400	
			$2.5\text{V} \leq V_{OUT} < 3.3\text{V}$			310	
			$3.3\text{V} \leq V_{OUT} \leq 5.0\text{V}$			270	
		$T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$	$0.8\text{V} \leq V_{OUT} < 1.0\text{V}$			1100	
			$1.0\text{V} \leq V_{OUT} < 1.2\text{V}$			850	
			$1.2\text{V} \leq V_{OUT} < 1.5\text{V}$			700	
			$1.5\text{V} \leq V_{OUT} < 1.8\text{V}$			560	
			$1.8\text{V} \leq V_{OUT} < 2.5\text{V}$			450	
			$2.5\text{V} \leq V_{OUT} < 3.3\text{V}$			360	
			$3.3\text{V} \leq V_{OUT} \leq 5.0\text{V}$			310	
PSRR	電源除去比	$f = 1\text{kHz}$, $I_{OUT} = 30\text{mA}$			55		dB
V_N	出力電圧ノイズ	$BW = 10\text{Hz} \sim 100\text{kHz}$, $V_{OUT} = 0.8\text{V}$, $I_{OUT} = 30\text{mA}$			130		μV_{RMS}
V_{UVLO}	UVLO スレッシュホルド	V_{IN} 立ち上がり		1.23	1.3	1.47	V
		V_{IN} 立ち下がり		1.0	1.12	1.41	
$V_{UVLO(HYST)}$	UVLO ヒステリシス	V_{IN} ヒステリシス			180		mV

5.5 電気的特性 (続き)

規定条件: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)。標準値は $T_J = 25^{\circ}\text{C}$ 時に測定。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{EN(HI)}$	EN ピンのロジック High 電圧		1.1			V
$V_{EN(LOW)}$	EN ピンのロジック Low 電圧				0.3	V
I_{EN}	EN ピンのリーク電流	$V_{EN} = V_{IN} = 6.0\text{V}$		10		nA
$R_{EN(PULLDOWN)}$	スマート イネーブルのプルダウン抵抗	$V_{EN} = 0.3\text{V}$		500		K Ω
$R_{PULLDOWN}$	プルダウン抵抗	$V_{IN} = 3.3\text{V}$ 、デバイス無効化		60		Ω
$T_{SD(shutdown)}$	サーマル シャットダウン温度	シャットダウン、温度上昇		170		$^{\circ}\text{C}$
$T_{SD(reset)}$	サーマル シャットダウンリセット温度	リセット、温度低下		145		

- (1) $V_{OUT} \leq 1.5\text{V}$ の時、 $V_{IN} = 2.0\text{V}$
- (2) ロードレギュレーションは、 $I_{OUT} = 1\text{mA}$ 時の出力電圧で正規化されています。
- (3) 設計により規定されています。
- (4) ドロップアウトは、出力電流 $I_{OUT} = 200\text{mA}$ の状態で、出力電圧 V_{OUT} が $V_{OUT(nom)}$ の 95% になるまで V_{IN} を下げて測定されます。

5.6 スイッチング特性

規定条件: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)。標準値は $T_J = 25^{\circ}\text{C}$ 時に測定。

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{STR}	起動時間	EN 信号のアサートから V_{OUT} が $V_{OUT(nom)}$ の 90% に達するまでの時間	$0.8\text{V} \leq V_{OUT} \leq 1.5\text{V}$	500	800	μs
			$1.5\text{V} < V_{OUT} \leq 3.0\text{V}$	750	1200	
			$3.0\text{V} < V_{OUT} \leq 5.0\text{V}$	1200	1600	

5.7 代表的特性

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-1. I_Q と V_{IN} および温度との関係




図 5-2. I_Q と V_{IN} および温度との関係




図 5-3. I_Q と I_{OUT} および温度の関係 (最大 200mA まで)




図 5-4. I_Q と I_{OUT} および温度の関係 (最大 200mA まで)




図 5-5. I_Q と I_{OUT} および温度の関係 (最大 1mA まで)




図 5-6. 1mA ~ 10mA の出力電流範囲における I_Q と I_{OUT} および温度との関係

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-7. ドロップアウト時の I_Q と V_{IN} および温度との関係




図 5-8. ドロップアウト時の I_Q と V_{IN} および温度との関係




図 5-9. I_Q と V_{IN} および温度との関係




図 5-10. I_{SHDN} と V_{IN} および温度との関係




図 5-11. I_{SHDN} と V_{IN} および温度との関係





図 5-12. I_{OUT} 過渡電流 (1mA~10mA)


5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




$V_{OUT} = 1.8\text{V}$, $V_{IN} = 2.8\text{V}$, $C_{OUT} = 1\mu\text{F}$, $t_r = t_f = 1\mu\text{s}$

図 5-13. I_{OUT} 過渡電流 (1mA~50mA)




$V_{OUT} = 1.8\text{V}$, $V_{IN} = 2.8\text{V}$, $C_{OUT} = 1\mu\text{F}$, $t_r = t_f = 1\mu\text{s}$

図 5-14. I_{OUT} 過渡電流 (1mA~100mA)




$V_{OUT} = 1.8\text{V}$, $V_{IN} = 2.8\text{V}$, $C_{OUT} = 1\mu\text{F}$, $t_r = t_f = 1\mu\text{s}$

図 5-15. I_{OUT} 過渡電流 (1mA~200mA)




$V_{OUT} = 1.8\text{V}$, $V_{IN} = 2.8\text{V}$, $C_{OUT} = 1\mu\text{F}$, $t_r = t_f = 1\mu\text{s}$

図 5-16. I_{OUT} 過渡電流 (0mA~50mA)



$V_{OUT} = 1.8\text{V}$, $V_{IN} = 2.8\text{V}$, $C_{OUT} = 1\mu\text{F}$, $t_r = t_f = 1\mu\text{s}$

図 5-17. I_{OUT} 過渡電流 (50mA~0mA)



$V_{OUT} = 1.8\text{V}$, $V_{IN} = 2.8\text{V}$, $C_{OUT} = 1\mu\text{F}$, $t_r = t_f = 1\mu\text{s}$

図 5-18. I_{OUT} 過渡電流 (0mA~100mA)

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-19. I_{OUT} 過渡電流 (100mA~0mA)




図 5-20. I_{OUT} 過渡電流 (0mA~200mA)




図 5-21. I_{OUT} 過渡電流 (200mA~0mA)




図 5-22. V_{IN} の過渡変化 : $2.8\text{V} \sim 4.8\text{V}$




図 5-23. V_{IN} の過渡変化 : $2.8\text{V} \sim 6.0\text{V}$




図 5-24. V_{IN} の過渡変化 : $2.8\text{V} \sim 6.0\text{V}$

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-25. V_{IN} の過渡変化 : $1.5\text{V} \sim 4.5\text{V}$




図 5-26. ライン レギュレーションと V_{IN} および温度との関係




図 5-27. 出力精度と V_{IN} および温度との関係




図 5-28. 出力精度と温度との関係




図 5-29. ライン レギュレーションと V_{IN} および温度との関係




図 5-30. 出力精度と V_{IN} および温度との関係

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-31. 出力精度と温度との関係




図 5-32. 負荷レギュレーションと V_{IN} および温度との関係




図 5-33. ドロップアウトと I_{OUT} および温度との関係




図 5-34. ドロップアウトと I_{OUT} および温度との関係




図 5-35. ドロップアウトと V_{IN} および温度との関係




図 5-36. ドロップアウトと V_{IN} および温度との関係

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-37. フォールドバック電流制限と I_{OUT} および温度との関係




図 5-38. EN High スレッシュホールドおよび Low スレッシュホールドと温度との関係




図 5-39. UVLO 立ち上がりスレッシュホールドおよび立ち下がりスレッシュホールドと温度の関係




図 5-40. プルダウン抵抗と温度および V_{OUT} の関係




図 5-41. スマート イネーブル プルダウン抵抗と温度および V_{OUT} との関係




図 5-42. PSRR と周波数および I_{OUT} との関係

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-43. PSRR と周波数および V_{IN} との関係




図 5-44. PSRR と周波数および V_{IN} との関係




図 5-45. PSRR と周波数および V_{IN} との関係




図 5-46. 出力ノイズと周波数および V_{OUT} との関係




図 5-47. 出力ノイズと周波数および I_{OUT} との関係





図 5-48. 出力ノイズ密度と周波数および C_{OUT} との関係


5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方), $I_{OUT} = 1\text{mA}$, $V_{EN} = V_{IN}$, $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




$V_{OUT} = 1.8\text{V}$, $I_{OUT} = 200\text{mA}$, $C_{OUT} = 1\mu\text{F}$

図 5-49. $V_{EN} = V_{IN}$ によるスタートアップ




$V_{OUT} = 1.8\text{V}$, $I_{OUT} = 200\text{mA}$, $C_{OUT} = 1\mu\text{F}$

図 5-50. V_{IN} より先に V_{EN} が立ち上がる場合の起動動作




$V_{OUT} = 1.8\text{V}$, $I_{OUT} = 200\text{mA}$, $C_{OUT} = 1\mu\text{F}$

図 5-51. V_{IN} より後に V_{EN} が立ち上がる場合の起動動作




$V_{OUT} = 1.8\text{V}$, $I_{OUT} = 0\text{mA}$, $C_{OUT} = 1\mu\text{F}$

図 5-52. V_{IN} より後に V_{EN} が立ち上がる場合の起動動作



$V_{OUT} = 5.0\text{V}$, $I_{OUT} = 200\text{mA}$, $C_{OUT} = 1\mu\text{F}$

図 5-53. V_{IN} より後に V_{EN} が立ち上がる場合の起動動作



$V_{OUT} = 1.8\text{V}$, $I_{OUT} = 0\text{mA}$

図 5-54. 出力コンデンサ $C_{OUT} = 1\mu\text{F}$ の場合の起動時突入電流

5.7 代表的特性 (続き)

動作温度範囲内: $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ または 2.0V (どちらか大きい方)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (別途規定がない場合)




図 5-55. 出力コンデンサ $C_{OUT} = 22\mu\text{F}$ の場合の起動時突入電流


6 詳細説明

6.1 概要

TLV7A03 は、非常に優れた過渡性能を実現するように最適化された、超低 I_Q のリニア電圧レギュレータです。これらの特性により、このデバイスはほとんどの電池駆動アプリケーション向けに設計されています。

この低ドロップアウトリニアレギュレータ (LDO) は、アクティブ放電機能、フォールドバック電流制限機能、シャットダウン機能、および過熱保護機能を備えています。

6.2 機能ブロック図



6.3 機能説明

6.3.1 非常に優れた過渡応答

TLV7A03 は、優れた過渡応答を実現する、いくつかの革新的な回路を搭載しています。ダイナミック バイアスは、過渡時に I_Q を短時間増加させ、閉ループ帯域幅を拡大して、過渡に対する出力応答時間を改善します。

適応型バイアスは DC 負荷電流が増加するにつれて I_Q が増加し、ループの帯域幅が拡張します。出力電圧範囲全体にわたって応答時間が一定であるのは、バッファ付きリファレンス トポロジが使用されており、どの出力電圧においても制御ループがユニティ ゲインに保たれているためです。

これらの機能により、このデバイスは過渡発生時に広いループ帯域幅を確保でき、優れた過渡応答を実現すると同時に、定常状態で低 I_Q を維持します。

6.3.2 アクティブ放電 (P バージョンのみ)

このデバイスには、デバイスがディセーブルされて出力電圧をアクティブに放電する際に $R_{PULLDOWN}$ 抵抗をグラウンドに接続する内部プルダウン MOSFET があります。アクティブ放電回路は、イネーブル ピンまたは低電圧ロックアウト (UVLO) によって作動します。

入力電源が低下した後で、大きな出力キャパシタンスを放電する場合には、アクティブ放電回路に依存しないでください。逆電流が出力側から入力側へ流れる可能性があります。この逆電流の流れは、デバイスに損傷を与える可能性があります。逆電流をデバイスの定格電流の 5% 以下に短時間制限してください。

6.3.3 ドロップアウト時の低 I_Q

ほとんどの LDO では、ドロップアウト状態になると I_Q が大幅に増加します。これは特に低 I_Q タイプの LDO に顕著です。TLV7A03 は、デバイスがドロップアウト状態で動作していることを検出し、低い I_Q を維持することで、バッテリー放電を減らすことができます。

6.3.4 スマート イネーブル

イネーブル (EN) 入力極性はアクティブ High です。イネーブル入力の電圧が $V_{EN(HI)}$ を上回ると出力電圧がイネーブルになり、イネーブル入力電圧が $V_{EN(LOW)}$ を下回るとディセーブルになります。出力電圧の個別制御が不要な場合は、EN を IN に接続します。

このデバイスは、静止電流を低減するスマート イネーブル回路を搭載しています。イネーブル端子の電圧が、[電気的特性](#) 表に記載されている $V_{EN(HI)}$ を上回ると、デバイスはイネーブルになり、スマート イネーブル機能により内部プルダウン抵抗 ($R_{EN(PULLDOWN)}$) が切り離されます。イネーブル端子が浮いている場合、 $R_{EN(PULLDOWN)}$ が接続され、イネーブル端子 Low をに引っ張ることでデバイスを無効にします。 $R_{EN(PULLDOWN)}$ の値を [電気的特性](#) 表に示します。

このデバイスには、ディセーブル状態になると動作する内部プルダウン回路が備わっており、出力電圧を積極的に放電します。

6.3.5 ドロップアウト電圧

ドロップアウト電圧 (V_{DO}) は、パストランジスタが完全にオンとなる定格出力電流 (I_{RATED}) において、入力電圧から出力電圧を引いた値 ($V_{IN} - V_{OUT}$) として定義されます。 I_{RATED} は、[推奨動作条件](#) 表に記載されている最大 I_{OUT} です。パストランジスタは、抵抗領域すなわち動作の三極管領域で動作し、スイッチとして機能します。ドロップアウト電圧は、出力電圧がレギュレーションのままどまると予想される、プログラムされた公称出力電圧よりも大きな最小入力電圧を間接的に指定します。入力電圧が公称出力レギュレーションよりも低下すると、出力電圧も同様に低下します。

CMOS レギュレータの場合、ドロップアウト電圧はパストランジスタのドレイン ソース間オン抵抗 ($R_{DS(ON)}$) によって決まります。したがって、リニア レギュレータが定格電流よりも低い値で動作する場合、その電流に対するドロップアウト電圧はそれに応じてスケールアップされます。以下の式を使用して、デバイスの $R_{DS(ON)}$ を計算します。

$$R_{DS(ON)} = \frac{V_{DO}}{I_{RATED}} \quad (1)$$

6.3.6 フォールドバック電流制限

このデバイスには、内部に電流制限回路があり、過渡的な高負荷電流障害または短絡イベントの時にレギュレータを保護します。電流制限は、ブリックウォール フォールドバック方式です。フォールドバック電圧 ($V_{FOLD\ BACK}$) では、電流制限はブリックウォール方式からフォールドバック方式に遷移します。出力電圧が $V_{FOLD\ BACK}$ を上回った際の高負荷電流障害では、ブリックウォール方式により、出力電流が電流制限 (I_{CL}) に制限されます。電圧が $V_{FOLD\ BACK}$ を下回ると、フォールドバック電流制限が有効になり、出力電圧が GND に近付くと電流を小さくします。出力が短絡したとき、デバイスは短絡電流制限 (I_{SC}) と呼ばれる標準的な電流を供給します。 I_{CL} と I_{SC} は、「[電気的特性](#)」表に記載されています。

このデバイスでは、 $V_{FOLD\ BACK} = 0.5V$ です。

デバイスが電流制限されている場合、出力電圧はレギュレートされません。電流制限イベントが発生すると、消費電力の増加によりデバイスが発熱し始めます。デバイスがブリックウォール電流制限にある場合、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ を消費します。デバイスの出力が短絡され、出力が $V_{FOLD\ BACK}$ を下回ると、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ を消費します。サーマル シャットダウンがトリガされると、デバイスはオフになります。デバイスの温度が下がると、内蔵のサーマル シャットダウン回路によってデバイスがオンに戻ります。出力電流フォルト状態が継続すると、デバイスは電流制限とサーマル シャットダウンを繰り返します。電流制限の詳細については、「[制限の把握](#)」アプリケーション ノートを参照してください。

図 6-1 は、フォールドバック電流制限の図を示しています。




図 6-1. フォールドバック電流制限

6.3.7 低電圧誤動作防止 (UVLO)

このデバイスは、入力電圧を監視する独立した低電圧ロックアウト (UVLO) 回路を備えており、出力電圧のオンおよびオフを制御された一定の動作で行えるようにします。ターンオン中に入力電圧が降下した場合にデバイスがオフにならないように、UVLO には、「[電気的特性](#)」表に規定されているヒステリシスがあります。

6.3.8 サーマル シャットダウン

デバイスには、パストランジスタの接合部温度 (T_J) が $T_{SD(shutdown)}$ (標準値) まで上昇したときにデバイスを無効化するサーマル シャットダウン保護回路が内蔵されています。サーマル シャットダウン ヒステリシスにより、温度が $T_{SD(reset)}$ (標準値) まで低下するとデバイスがリセットされます (オンになります)。

半導体ダイの熱時定数はかなり短いです。このため、サーマル シャットダウンに達した時点で、消費電力が低下するまで、デバイスはオンとオフを繰り返します。スタートアップ時の消費電力は、デバイス両端での大きな $V_{IN} - V_{OUT}$ 電圧降下が発生するか、大きな突入電流で大容量の出力コンデンサを充電することにより高くなります。条件によっては、サーマル シャットダウン保護機能により、起動が完了する前にデバイスが無効化されることがあります。

信頼性の高い動作を実現するには、接合部温度を [推奨動作条件](#) 表に記載された最大値に制限します。この最大温度を超えて動作すると、デバイスは動作仕様を超えます。本デバイスの内蔵保護回路は全体的な熱条件から保護するように設計されていますが、この回路は適切なヒート シンクの代わりとなるものではありません。デバイスをサーマル シャットダウン状態、または推奨される最大接合部温度を上回る状態で使用し続けると、長期的な信頼性が低下します。

6.4 デバイスの機能モード

6.4.1 デバイスの機能モードの比較

表 6-1 に、各種の動作モードにつながる条件を示します。パラメータ値については、「電気的特性」表を参照してください。

表 6-1. デバイスの機能モードの比較

動作モード	パラメータ			
	V_{IN}	V_{EN}	I_{OUT}	T_J
通常動作	$V_{IN} > V_{OUT(nom)} + V_{DO}$ および $V_{IN} > V_{IN(min)}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
ドロップアウト動作	$V_{IN(min)} < V_{IN} < V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
ディセーブル (条件が真の場合、デ バイスはディセーブル ル)	$V_{IN} < V_{UVLO}$	$V_{EN} < V_{EN(LOW)}$	該当なし	$T_J > T_{SD(shutdown)}$

6.4.2 通常動作

デバイスは、以下の条件が満たされるとき、公称出力電圧へのレギュレートを行います。

- 入力電圧が、公称出力電圧とドロップアウト電圧の和 ($V_{OUT(nom)} + V_{DO}$) よりも大きい
- 出力電流が、電流制限より小さい ($I_{OUT} < I_{CL}$)
- デバイスの接合部温度がサーマル シャットダウンの温度を下回っている ($T_J < T_{SD}$)
- イネーブル電圧が以前にイネーブル立ち上がりスレッショルド電圧を超えていて、まだイネーブル立ち下がりスレッショルドよりも低くなっていない

6.4.3 ドロップアウト動作

入力電圧が公称出力電圧と規定ドロップアウト電圧を加えた値よりも低い場合、デバイスはドロップアウトモードで動作します。ただし、他のすべての条件は、正常動作の条件を満たしている必要があります。このモードでは、出力電圧は入力電圧に追従します。ドロップアウト動作では、パストランジスタはオーム領域または三極管領域で動作し、スイッチとして機能します。この動作により、デバイスの過渡性能が大きく低下します。ドロップアウト中にライン過渡または負荷過渡事象が生じると、大きな出力電圧の偏差が発生します。

デバイスが定常ドロップアウト状態であるとき、パストランジスタは抵抗領域すなわち三極管領域に駆動されます。定常ドロップアウト状態とは、デバイスが通常のレギュレーション状態から直接ドロップアウトになった場合ですが、スタートアップ中は異なります。ドロップアウト中に、 $V_{IN} < V_{OUT(NOM)} + V_{DO}$ となります。入力電圧の値が $V_{OUT(NOM)} + V_{DO}$ 以上に返ると、出力電圧は短時間オーバーシュートします。この期間中に、デバイスはパストランジスタを線形領域に戻します。 $V_{OUT(NOM)}$ は公称出力電圧、 V_{DO} はドロップアウト電圧です。

6.4.4 ディセーブル

イネーブル ピンの電圧を EN ピンの低レベル入力電圧の最大値未満にすることで、デバイスの出力はシャットダウンされます（「電気的特性」表を参照）。ディセーブルになると、パストランジスタはオフになり、内部回路がシャットダウンされます。また、出力電圧からグランドへの内部放電回路により、出力電圧がグランドへ積極的に放電されます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 推奨されるコンデンサの種類

このデバイスは、入出力に低等価直列抵抗 (ESR) のセラミック コンデンサを使用することで安定するように設計されています。積層セラミック コンデンサは、この種のアプリケーションの業界標準になっており、推奨されますが、適切な判断のもとに使用する必要があります。X7R、X5R、C0G 定格の誘電体を採用したセラミックコンデンサは、温度範囲全体にわたって比較的良好な容量安定性が得られます。しかし、Y5V 定格のコンデンサは、容量に大きな変動があるため推奨しません。

選択したセラミック コンデンサの種類にかかわらず、実効静電容量は動作電圧と温度によって変化します。一般に、実効静電容量は 50% 程度減少すると予想されます。「[推奨動作条件](#)」表に推奨される入力および出力コンデンサは、公称値の約 50% の実効静電容量を表しています。

7.1.2 入出力コンデンサの要件

安定性のために入力コンデンサは必要ではありませんが、アナログ設計では IN と GND の間にコンデンサを接続するのが適切です。このコンデンサは、リアクティブな入力ソースに対抗し、過渡応答、入力リップル、PSRR を改善します。ソースインピーダンスが 0.5Ω を超える場合は、入力コンデンサを使用します。大きくて高速な立ち上がり時間の負荷またはライン過渡が予想される場合は、より値の大きいコンデンサを使用してください。さらに、デバイスが入力電源から数インチ離れて配置されている場合は、このコンデンサを使用します。

出力コンデンサを使用することで、デバイスの動的性能が向上します。安定性のために、「[推奨動作条件](#)」表に記載されている範囲内の出力コンデンサを使用します。

7.1.3 負荷過渡応答

負荷ステップ過渡応答とは、LDO の出力電圧が負荷電流の変動に対してどのように応答し、出力電圧のレギュレーションを維持するかを示すものです。負荷過渡応答中には、2 つの重要な遷移があります。これらの遷移は、軽負荷から重負荷、および重負荷から軽負荷への変化を指します。[図 7-1](#) に示す領域は、以下のように分類されます。A、E、H の各領域で、出力電圧が定常状態にあることを示しています。




図 7-1. 負荷過渡波形

軽負荷から重負荷への遷移中の動作:

- 初期の電圧降下は、出力コンデンサの電荷の消耗および出力コンデンサまでの寄生インピーダンスによって生じるものです (領域 B)
- 電圧降下からの回復は、LDO が供給電流を増加させることによって起こり、出力電圧のレギュレーションへとつながります (領域 C)

重負荷から軽負荷への遷移時には、以下のようなことが起こります：

- 初期の電圧上昇は、LDO が大きな電流を供給することによって生じ、その結果、出力コンデンサの電荷が増加します (領域 F)
- 電圧上昇からの回復は、LDO が供給電流を減少させることと、負荷が出力コンデンサを放電することによって生じます (領域 G)

出力容量が大きいと、負荷過渡時のピークは小さくなりますが、デバイスの応答時間は遅くなります。DC 負荷が大きくなることでもピークは小さくなります。これは、遷移時の振幅が小さくなり、出力コンデンサに対してより大きな放電経路が確保されるためです。

7.1.4 低電圧誤動作防止 (UVLO) 動作

UVLO 回路は、入力電源が最小動作電圧範囲に達する前に、デバイスが有効にならないようにします。この回路は、入力電源が低下した際にデバイスがシャットダウンすることも確実にします。図 7-2 に、各種入力電圧イベントに対する UVLO 回路の応答を示します。この図は、次の領域に分かれています：

- 領域 A: 入力が UVLO 立ち上がりスレッショルドに達するまで、デバイスは起動しません。
- 領域 B: 通常動作、レギュレーション デバイス。
- 領域 C: UVLO 立ち下がりスレッショルドを上回るブラウンアウト イベント (UVLO 立ち上がりスレッショルド - UVLO ヒステシス)。出力は規定の範囲から外れる可能性があります、デバイスは有効なままです。
- 領域 D: 通常動作、レギュレーション デバイス。
- 領域 E: UVLO 立ち下がりスレッショルドを下回るブラウンアウト イベント。ほとんどの場合、デバイスはディセーブルされており、負荷およびアクティブ放電回路によって出力が低下します。入力電圧が UVLO の立ち上がりスレッショルドに達すると、デバイスは再びイネーブル状態になり、通常の起動シーケンスに移行します。
- 領域 F: 通常動作の後、入力電圧が UVLO の下降スレッショルドまで低下します。
- 領域 G: 入力電圧が UVLO 立ち下がりスレッショルド 0V を下回ると、デバイスはディセーブルになります。負荷およびアクティブ放電回路によって出力が低下します。




図 7-2. UVLO の標準動作

7.1.5 消費電力 (P_D)

回路の信頼性を確保するには、デバイスの電力損失と、回路のプリント基板 (PCB) 上での配置場所を適切に考慮する必要があります。熱プレーンのサイズが適切であることを確認します。レギュレータ周辺の PCB エリアには、熱的ストレスを増加させる他の発熱デバイスをできるだけ配置しないようにしてください。

1 次近似として、レギュレータの消費電力は、入力と出力の電圧差と負荷条件に依存します。式 2 を使用して、 P_D を概算します。

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (2)$$

システム電圧レールを適切に選択することで、消費電力を最小限に抑えることができるため、より高い効率を実現できます。適切に選択することで、入出力電圧差の最小値が得られます。TLV7A03 の低ドロップアウト特性により、広い出力電圧範囲にわたって最大限の効率が得られます。

このデバイスの主な放熱経路は、パッケージのサーマル パッドを通じたものです。そのため、サーマル パッドはデバイス下の銅パッド領域に確実にはんだ付けします。このパッド領域にはめっきビアのレイがあり、熱を内部層のプレーンや基板裏面の銅プレーンへと伝導します。

最大消費電力により、デバイスの最大許容接合部温度 (T_J) が決まります。式 3 によれば、消費電力と接合部温度はほとんどの場合、接合部から周囲への熱抵抗 ($R_{\theta JA}$) に関連します。 $R_{\theta JA}$ 成分は、結合された PCB、デバイス パッケージ、周囲空気の温度 (T_A) です。式 4 は出力電流用に式 3 を並べ替えたものです。

$$T_J = T_A + (R_{\theta JA} \times P_D) \quad (3)$$

$$I_{OUT} = (T_J - T_A) / [R_{\theta JA} \times (V_{IN} - V_{OUT})] \quad (4)$$

残念ながら、この熱抵抗 ($R_{\theta JA}$) は、特定の PCB 設計に作り込まれている熱拡散能力に大きく依存します。したがって、 $R_{\theta JA}$ は、銅箔の総面積、銅の重量、プレーンの位置に応じて変化します。 $R_{\theta JA}$ (接合部一周間熱抵抗) は [熱に関する情報](#) 表に記載されていますが、これは JEDEC 標準の基板および銅の拡散面積に基づいて決定された値です。この値はパッケージの熱性能の相対的な測定値としてのみ使用されます。適切に設計された熱レイアウトの場合、 $R_{\theta JA}$ は、X2SON パッケージの $R_{\theta JC(bot)}$ と PCB 銅による熱抵抗の寄与を和したものです。 $R_{\theta JC(bot)}$ は、接合部からケース (底面) までの熱抵抗です。

7.1.5.1 推定接合部温度

現在、JEDEC 規格では、典型的な PCB 基板アプリケーションで回路内にある LDO の接合部温度を推定するために、psi (Ψ) の熱指標を使用することを推奨しています。これらの指標は、厳密には熱抵抗ではありませんが、接合部温度を実用的かつ相対的に推定する手段として用いられます。これらの psi 指標は、銅の広がり面積に対して大きく影響を受けないことが確認されています。主要な熱特性指標 (Ψ_{JT} と Ψ_{JB}) は、式 5 に従って使用されており、[熱に関する情報](#) 表に示されています。

$$\Psi_{JT} : T_J = T_T + \Psi_{JT} \times P_D \text{ and } \Psi_{JB} : T_J = T_B + \Psi_{JB} \times P_D \quad (5)$$

ここで

- P_D は、式 2 で説明されているように消費される電力です
- T_T は、デバイス パッケージの中央上部の温度
- T_B は、デバイス パッケージから 1mm の位置で、パッケージのエッジの中心で測定された PCB 表面温度

7.1.5.2 連続動作の推奨領域

LDO の動作領域は、ドロップアウト電圧、出力電流、接合部温度、入力電圧によって制限されます。リニア レギュレータの連続動作の推奨領域を [図 7-3](#) に示し、これらは以下の部品で構成されています：

- ドロップアウト電圧は、与えられた出力電流レベルにおける入力と出力との間の最小差動電圧 ($V_{IN} - V_{OUT}$) を制限します。詳細については、「[ドロップアウト動作](#)」セクションを参照してください。
- 定格出力電流は、推奨される最大出力電流レベルを制限します。この定格を超えると、デバイスが仕様外になります。
- 定格接合部温度によって、デバイスの最大接合部温度が制限されます。この定格を超えると、デバイスが仕様の範囲外になり、長期的な信頼性が低下します。
 - 傾きの形状は、式 4 によって示されます。LDO の最大定格接合部温度が LDO 全体の消費電力によって制御されるため、スロープは非線形になります。したがって、 $V_{IN} - V_{OUT}$ が増加すると、出力電流は減少します。
- 定格入力電圧範囲によって、 $V_{IN} - V_{OUT}$ の最小値と最大値の両方が決まります。

図 7-3 は、JEDEC 標準の高熱伝導率基板上で、このデバイスの推奨動作領域を示しています。使用されている基板の $R_{\theta JA}$ は [熱に関する情報](#) 表に示されています。




図 7-3. 連続動作領域の説明

7.2 代表的なアプリケーション




図 7-4. バッテリ入力電源による動作

7.2.1 設計要件

表 7-1 は、図 7-4 の設計パラメータをまとめたものです。

表 7-1. 設計パラメータ

パラメータ	設計要件
入力電圧	2.0V ~ 3.2V (Li/MnO ₂ コイン セル)
出力電圧	1.2V, ±20mV
入力電流	200mA、最大
出力負荷	10mA (DC)
最大周囲温度	70°C

7.2.2 詳細な設計手順

この設計例では、1.2V の TLV7A03 が選択されています。Li/MnO₂ コイン型セルが使用されているため、バッテリーからの過渡電流を最小限に抑えるために、1.0μF の入力コンデンサの使用が推奨されます。優れた負荷過渡応答を実現するために、1.0μF 出力コンデンサを使用します。1.2V 出力電圧オプションの TLV7A03 ドロップアウト電圧仕様の範囲内に、ドロップアウト電圧 (V_{DO}) を維持します。この電圧レベルにより、この設計ではあらゆる負荷および温度条件において、本デバイスのレギュレーションが維持されます。推奨されている 1μF の入力コンデンサおよび出力コンデンサを使用します。コイン型電池は、一般に出力抵抗値を数十 Ω に等しくし、容量、温度、および充電状態に応じて異なります。レギュレータが消費するグラウンド電流が非常に小さいため、システムで消費される負荷電流と比較して、高い電流効率が維持されます。図 7-5 はこの効率を示すため、バッテリー寿命を延長できます。式 6 は、このシステムの電流効率 (I_{η}) を計算します。

$$I_{\eta}(\%) = I_{OUT} / (I_{OUT} + I_Q) \times 100 \quad (6)$$

7.2.3 アプリケーション曲線




図 7-5. 電流効率と I_{OUT} および温度との関係

7.3 電源に関する推奨事項

このデバイスは、1.5V ~ 6.0V の入力電源電圧範囲で動作するように設計されています。入力電源が十分に安定しており、不要なノイズが含まれていないことを確認します。出力電圧が適切に制御され、動的性能が最適であることを確認するには、入力電圧が少なくとも $V_{OUT(nom)} + 0.5V$ であることを確認します。特に過渡時に、1 μ F 以上の入力コンデンサを使用して入力電源のインピーダンスを低減します。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

- 入力および出力コンデンサは、本デバイスのできるだけ近くに配置します。
- 放熱性能を最適化するため、デバイス接続に銅プレーンを使用します。
- デバイスの周囲にサーマルビアを配置して、熱を分散させます。
- DQN パッケージのサーマルパッドの直下にサーマルビアを配置しないでください。半田付けプロセス中に、ビアが半田または半田ペーストをサーマルパッドの接合部から吸い取る可能性があります。そのため、サーマルパッド上の半田接合部の劣化につながります。

7.4.2 レイアウト例




図 7-6. DQN パッケージのレイアウト例




図 7-7. DBV パッケージのレイアウト例

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 デバイスの命名規則

表 8-1. 利用可能なオプション

製品 ^{(1) (2)}	説明
TLV7A03 xx(x)Pyyyz	<p>xx(x) は公称出力電圧です。出力電圧の分解能が 100mV の場合、注文番号には 2 桁の数字が使用されます。それ以外の場合は、3 桁が使用されます (例: 28 = 2.8V、125 = 1.25V)。</p> <p>P はアクティブ出力放電機能を表します。</p> <p>yyy はパッケージ指定子です。</p> <p>z はパッケージ数量です。R はリール (3,000 ピース) を表します。</p>

- (1) 最新のパッケージと発注情報については、このデータシートの末尾にあるパッケージ オプションの付録を参照するか、www.ti.com にあるデバイスの製品フォルダをご覧ください。
- (2) 出力電圧は、0.8V から 5.0V まで、50mV 刻みで設定できます。詳細と入手可能性については、工場にお問い合わせください。

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
June 2025	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV7A0312PDQNR1	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RK
TLV7A0315PDQNR1	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RL
TLV7A0318PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RSH
TLV7A0318PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RM
TLV7A0325PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RTH
TLV7A0325PDQNR3	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RN
TLV7A0328PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RO
TLV7A0330PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RVH
TLV7A0330PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RP
TLV7A0331PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RU
TLV7A0333PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RUH
TLV7A0333PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RT

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV7A0312PDQNR1	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q1
TLV7A0315PDQNR1	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q1
TLV7A0318PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0318PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0325PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0325PDQNR3	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q3
TLV7A0328PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0330PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0330PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0331PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0333PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0333PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV7A0312PDQNR1	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0315PDQNR1	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0318PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0318PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0325PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0325PDQNR3	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0328PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0330PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0330PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0331PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0333PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0333PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0

DQN 4

GENERIC PACKAGE VIEW


X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4210367/F




4215302/E 12/2016

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.
4. Features may not exist. Recommend use of pin 1 marking on top of package for orientation purposes.
5. Shape of exposed side leads may differ.
6. Number and location of exposed tie bars may vary.



LAND PATTERN EXAMPLE
SCALE: 40X



SOLDER MASK DETAIL

4215302/E 12/2016

NOTES: (continued)

7. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
8. If any vias are implemented, it is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
 BASED ON 0.075 - 0.1mm THICK STENCIL

EXPOSED PAD
 88% PRINTED SOLDER COVERAGE BY AREA
 SCALE: 60X

4215302/E 12/2016

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

DBV0005A**PACKAGE OUTLINE****SOT-23 - 1.45 mm max height**

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月