

TCAL6416 16 ビット変換 I²C バス / SMBus I/O エクスパンダ、割り込み出力、リセット、および Agile I/O 構成レジスタ付き

1 特長

- 1.08V~3.6V の動作電源電圧範囲
- 1.2V、1.8V、2.5V、3.3V I²C バスと P ポートとの間の双向電圧レベル変換と GPIO 拡張が可能
- 低いスタンバイ消費電流: 1μA (標準値、1.8V 時)
- 1MHz のファストモードプラス I²C バス
- ハードウェアアドレスピンにより、同じ I²C/SMBus バス上に 2 つのデバイスを接続可能
- アクティブ Low のリセット入力 (RESET)
- オープンドレインのアクティブ Low 割り込み出力 (INT)
- 入力 / 出力構成レジスタ
- 極性反転レジスタ
- 構成可能な I/O 駆動強度レジスタ
- プルアップおよびプルダウン抵抗構成レジスタ
- パワーオンリセット内蔵
- SCL または SDA 入力のノイズフィルタ
- 大電流の最大駆動能力を持つラッチ付き出力により LED を直接駆動
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
 - 4000V、人体モデル (A114A)
 - 荷電デバイスモデルで 1000V (C101)

2 アプリケーション

- サーバー
- ルーター (テレコム・スイッチング機器)
- パソコン・コンピュータ
- パソコン・エレクトロニクス
- 産業用オートメーション
- ゲーム機
- GPIO が制限されたプロセッサを使用する製品

3 概要

TCAL6416 デバイスは、2 線式双方 I²C バス (または SMBus) プロトコルに対応する汎用パラレル入出力 (I/O) 拡張機能を提供します。このデバイスは、I²C バス側 (V_{CCI}) で 1.08V~3.6V、P ポート側 (V_{CCP}) で 1.08V~3.6V の電源電圧で動作します。


このデバイスは、100kHz (スタンダードモード)、400kHz (ファストモード)、1MHz (ファストモードプラス) の I²C クロック周波数をサポートしています。TCAL6416 をはじめとする I/O エクスパンダは、スイッチ、センサ、押しボタン、LED、ファンに I/O を追加する必要がある場合に簡単なソリューションとして使用できます。

TCAL6416 には、速度、消費電力、EMI に関して I/O 性能を向上させる追加機能を備えた Agile I/O ポートが付いています。追加機能として、プログラム可能な出力駆動強度、プログラム可能なプルアップおよびプルダウン抵抗、ラッチ可能な入力、マスク可能な割り込み、割り込みステータスレジスタ、プログラム可能なオープンドレインまたはプッシュプル出力があります。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TCAL6416	TSSOP (24)	7.8mm × 6.4mm
	VSSOP (24)	6.1 mm × 4.9mm
	WQFN (24)	4mm × 4mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
 (2) パッケージサイズ (長さ × 幅) は公称値で、該当する場合はピンも含まれます。



概略回路図

 このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.3 機能説明	20
2 アプリケーション	1	7.4 デバイスの機能モード	22
3 概要	1	7.5 プログラミング	22
4 ピン構成および機能	3	7.6 レジスタ マップ	24
5 仕様	5	8 アプリケーションと実装	32
5.1 絶対最大定格	5	8.1 アプリケーション情報	32
5.2 ESD 定格	5	8.2 代表的なアプリケーション	32
5.3 推奨動作条件	6	8.3 電源に関する推奨事項	35
5.4 熱に関する情報	6	8.4 レイアウト	37
5.5 電気的特性	7	9 デバイスおよびドキュメントのサポート	38
5.6 タイミング要件	8	9.1 ドキュメントの更新通知を受け取る方法	38
5.7 I ² C バスタイミング要件	9	9.2 サポート・リソース	38
5.8 スイッチング特性	10	9.3 商標	38
5.9 代表的特性	10	9.4 静電気放電に関する注意事項	38
6 パラメータ測定情報	14	9.5 用語集	38
7 詳細説明	18	10 改訂履歴	39
7.1 概要	18	11 メカニカル、パッケージ、および注文情報	39
7.2 機能ブロック図	19		

4 ピン構成および機能




図 4-1. PW パッケージ、24 ピン TSSOP (上面図)





図 4-2. DGS パッケージ、24 ピン VSSOP (上面図)



露出したセンター パッドは、2 次側グランドとして接続するか、電気的に開放しておく必要があります。

図 4-3. RTW パッケージ、24 ピン WQFN (上面図)

表 4-1. ピンの機能

ピン				タイプ	説明
名称	TSSOP (PW)	VSSOP (DGS)	QFN (RTW)		
INT	1	1	22	O	割り込み出力。プルアップ抵抗を介して V_{CCI} または V_{CCP} に接続します
VCCI	2	2	23	—	I^2C バスの電源電圧。外部 I^2C コントローラの電源電圧に直接接続します
RESET	3	3	24	I	アクティブ Low のリセット入力。アクティブな接続が使用されていない場合は、プルアップ抵抗を経由して V_{CCI} に接続します
P00	4	4	1	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P00 は入力として構成されます
P01	5	5	2	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P01 は入力として構成されます
P02	6	6	3	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P02 は入力として構成されます
P03	7	7	4	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P03 は入力として構成されます
P04	8	8	5	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P04 は入力として構成されます
P05	9	9	6	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P05 は入力として構成されます
P06	10	10	7	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P06 は入力として構成されます
P07	11	11	8	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P07 は入力として構成されます
GND	12	12	9	—	グランド
P10	13	13	10	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P10 は入力として構成されます
P11	14	14	11	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P11 は入力として構成されます
P12	15	15	12	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P12 は入力として構成されます
P13	16	16	13	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P13 は入力として構成されます
P14	17	17	14	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P14 は入力として構成されます
P15	18	18	15	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P15 は入力として構成されます
P16	19	19	16	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P16 は入力として構成されます
P17	20	20	17	I/O	P ポート入力 / 出力 (プッシュプルの設計構造)。電源投入時に、P17 は入力として構成されます
ADDR	21	21	18	I	アドレス入力。 V_{CCP} またはグランドに直接接続します
SCL	22	22	19	I	シリアル クロック バス。プルアップ抵抗を経由して V_{CCI} に接続します
SDA	23	23	20	I/O	シリアル データ バス。プルアップ抵抗を経由して V_{CCI} に接続します
VCCP	24	24	21	—	P ポート用 TCAL6416 の電源電圧

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

			最小値	最大値	単位	
V_{CC1} 、 V_{CCP}	電源電圧		-0.5	4	V	
V_I	入力電圧 ⁽²⁾		-0.5	4	V	
V_O	出力電圧 ⁽²⁾		-0.5	4	V	
I_{IK}	入力クランプ電流	$V_I < 0$		-20	mA	
I_{OK}	出力クランプ電流	$V_O < 0$		-20	mA	
I_{IOK}	入力 / 出力クランプ電流	P ポート	$V_O < 0$ または $V_O > V_{CCP}$	± 20	mA	
		SDA	$V_O < 0$ または $V_O > V_{CCI}$	± 20		
I_{OL}	連続出力 Low 電流 ⁽³⁾	P ポート	$V_O = 0 \sim V_{CCP}$	50	mA	
		SDA	$V_O = 0 \sim V_{CCI}$	25		
I_{OH}	連続出力 High 電流 ⁽³⁾	P ポート	$V_O = 0 \sim V_{CCP}$	-50	mA	
I_{CC}	GND を流れる連続電流			-200	mA	
I_{CC}	V_{CCP} を流れる連続電流			160	mA	
	V_{CCI} を流れる連続電流			10		
T_J	接合部温度			130	°C	
T_{stg}	保存温度			-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 入力と出力の電流の定格を順守しても、入力の負電圧と出力電圧の定格を超えることがあります。
- (3) このピンが出力に設定されている場合、IO ピンを GND に直接接続することはできません。これにより 150mA を超える電流が発生し、デバイスに損傷を与える可能性があります。IO ピンを GND に接続する場合は、10kΩ を超えるプルダウン抵抗を IO ピンに接続することを推奨します。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	± 4000	V
		デバイス帶電モデル (CDM)、ANSI/ESDA/JEDEC 仕様 JS-002 に準拠、すべてのピン ⁽²⁾	± 1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

外気温度範囲での動作時 (特に記述がない限り)

			最小値	最大値	単位
V_{CC1} 、 V_{CCP}	電源電圧		1.08	3.6	V
V_{IH}	High レベル入力電圧	SCL、SDA、 $\overline{\text{RESET}}$	$0.7 \times V_{CC1}$	3.6	V
		P00～P17、ADDR	$0.7 \times V_{CCP}$	3.6	
V_{IL}	Low レベル入力電圧	SCL、SDA、 $\overline{\text{RESET}}$	-0.5	$0.3 \times V_{CC1}$	V
		P00～P17、ADDR	-0.5	$0.3 \times V_{CCP}$	V
I_{OH}	High レベル出力電流	P00～P17		-10	mA
I_{OL}	Low レベル出力電流 ($V_{OL} \leq 0.3V$)	P00～P17		25	mA
T_A	周囲温度		-40	125	°C
T_J	接合部温度			125	°C

5.4 热に関する情報

热評価基準 ⁽¹⁾		パッケージ			単位
		DGS (VSSOP)		PW (TSSOP)	
		ピン数	ピン数	ピン数	
$R_{\theta JA}$	接合部から周囲への熱抵抗	86.3	101.4	47.1	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース (上面) への熱抵抗	34.6	45.2	41.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	47.5	56.6	26.6	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	1.5	6.9	2.2	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	47.2	56.2	26.5	°C/W
$R_{\theta JC(\text{bot})}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	15.8	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』アプリケーションノートを参照してください。

5.5 電気的特性

外気温度範囲での動作時 (特に記述がない限り)

パラメータ		テスト条件	V_{CCP}	最小値	標準値	最大値	単位
V_{IK}	入力ダイオード クランプ電圧	$I_I = -18mA$	1.08V ~ 3.6V	-1.2			V
V_{PORR}	パワーオンリセット電圧、 V_{CC} 立ち上がり	$V_I = V_{CC}$ または GND, $I_O = 0$			0.85	1.0	V
V_{PORF}	パワーオンリセット電圧、 V_{CC} 立ち下がり	$V_I = V_{CC}$ または GND, $I_O = 0$		0.6	0.75		V
V_{OH}	P ポート High レベル出力電圧	$I_{OH} = -8mA$, CC-XX = 11b	1.08V	0.8			V
			1.65V	1.4			
			2.3V	2.1			
			3V	2.8			
		$I_{OH} = -2.5mA$ および CC-XX = 00b, $I_{OH} = -5mA$ および CC-XX = 01b, $I_{OH} = -7.5mA$ および CC-XX = 10b, $I_{OH} = -10mA$ および CC-XX = 11b,	1.08V	0.75			
			1.65V	1.4			
			2.3V	2.1			
			3V	2.8			
V_{OL}	Low レベル出力電圧	P ポート	$I_{OL} = 8mA$, CC-XX = 11b	1.08V	0.2		V
				1.65V	0.15		
				2.3V	0.1		
				3.0V	0.1		
		P ポート	$I_{OL} = 2.5mA$ および CC-XX = 00b, $I_{OL} = 5mA$ および CC-XX = 01b, $I_{OL} = 7.5mA$ および CC-XX = 10b, $I_{OL} = 10mA$ および CC-XX = 11b,	1.08V	0.25		V
				1.65V	0.15		
				2.3V	0.1		
				3.0V	0.1		
I_{OL}	Low レベル出力電流	SDA	$V_{OL} = 0.4 V$	1.08V ~ 3.6V	20		mA
		INT	$V_{OL} = 0.4 V$		4		
I_I	入力リーク電流	P ポート	$V_I = V_{CC}$ または GND	1.08V ~ 3.6V		± 1	μA
			$V_I = 3.6V$	0V		± 1	
I_I	入力リーク電流	SCL, SDA, RESET	$V_I = V_{CC}$ または GND	1.08V ~ 3.6V		± 1	
I_I	入力リーク電流	ADDR	$V_I = V_{CC}$ または GND	1.08V ~ 3.6V		± 1	μA

5.5 電気的特性 (続き)

外気温度範囲での動作時 (特に記述がない限り)

パラメータ		テスト条件	V _{CCP}	最小値	標準値	最大値	単位
I_{CC} ($I_{CCI} + I_{CCP}$)	静止時電流	動作モード (400kHz)	SDA, $\overline{RESET} = V_{CCI}$ 、 P ポート、ADDR = V _{CCP} または GND、 I/O = 入力、 $f_{SCL} = 400\text{kHz}$ 、 $-40^\circ\text{C} < T_A \leq 85^\circ\text{C}$	3.6V	7	15	μA
				2.7V	5	11	
				1.95V	4	8	
				1.32V	2	6	
		動作モード (1MHz)	SDA, $\overline{RESET} = V_{CCI}$ 、 P ポート、ADDR = V _{CCP} または GND、 I/O = 入力、 $f_{SCL} = 1\text{MHz}$ 、 $-40^\circ\text{C} < T_A \leq 85^\circ\text{C}$	3.6V	7	24	μA
				2.7V	5	18	
				1.95V	4	14	
				1.32V	2	11	
		スタンバイ モード	SDA, $\overline{RESET} = V_{CCI}$ 、 P ポート、ADDR = V _{CCP} または GND、 I/O = 入力、 $f_{SCL} = 1\text{MHz}$ 、 $85^\circ\text{C} < T_A \leq 125^\circ\text{C}$	3.6V	34		μA
				2.7V	24		
				1.95V	18		
				1.32V	12		
		SCL, SDA, $\overline{RESET} = V_{CCI}$ 、 P ポート、ADDR = V _{CCP} または GND、 I/O = 入力、 $I_O = 0$ 、 $f_{SCL} = 0\text{kHz}$ 、 $-40^\circ\text{C} < T_A \leq 85^\circ\text{C}$	3.6V	42		μA	
				2.7V	30		
				1.95V	22		
				1.32V	16		
		SCL, SDA, $\overline{RESET} = V_{CCI}$ 、 P ポート、ADDR = V _{CCP} または GND、 I/O = 入力、 $I_O = 0$ 、 $f_{SCL} = 0\text{kHz}$ 、 $85^\circ\text{C} < T_A \leq 125^\circ\text{C}$	3.6V	1.5	4	μA	
				2.7V	1.2	3	
				1.95V	0.6	3	
				1.32V	0.6	3	
		P ポート		3.6V	14		μA
				2.7V	10		
				1.95V	8		
				1.32V	6		
R _{pu(int)}	内部プルアップ抵抗	P ポート					70 100 140 k Ω
R _{pd(int)}	内部プルダウン抵抗						
C _I	入力ピン容量	SCL	V _I = V _{CC} または GND	1.08V ~ 3.6V	2.5	5	pF
C _{IO}	入力 / 出力ピンの容量	SDA	V _{IO} = V _{CC} または GND	1.08V ~ 3.6V	6	8	pF
		P ポート	V _{IO} = V _{CC} または GND	1.08V ~ 3.6V	6	8.5	

5.6 タイミング要件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	最大値	単位
RESET					
t _w	リセットパルス時間		80		ns
t _{REC}	リセット復帰時間		0		ns
t _{RESET}	リセットまでの時間		400		ns
P ポート					
t _{PH}	割り込みを発生させる P ポートの最小パルス幅		30		ns

5.7 I²C バス タイミング要件

外気温度範囲での動作時 (特に記述がない限り)

		最小値	最大値	単位	
I²C バス - スタンダード モード					
f_{scl}	I ² C クロック周波数	0	100	kHz	
t_{sch}	I ² C クロックの High 時間	4		μs	
t_{scl}	I ² C クロックの Low 時間	4.7		μs	
t_{sp}	I ² C スパイク時間	50		ns	
t_{sds}	I ² C シリアル データ セットアップ時間	250		ns	
t_{sdh}	I ² C シリアル データ ホールド時間	0		ns	
t_{icr}	I ² C 入力の立ち上がり時間		1000	ns	
t_{icf}	I ² C 入力の立ち下がり時間		300	ns	
t_{ocf}	I ² C 出力の立ち下がり時間	10pF~400pF バス	300	ns	
t_{buf}	STOP と START 間の I ² C バスのフリー時間	4.7		μs	
t_{sts}	I ² C START または反復 START 条件の設定	4.7		μs	
t_{sth}	I ² C START または反復 START 条件ホールド	4		μs	
t_{sps}	I ² C STOP 条件の設定	4		μs	
$t_{vd(data)}$	有効データ時間	SCL Low から SDA 出力有効まで	3.45	μs	
$t_{vd(ack)}$	ACK 条件の有効データ時間	SCL Low から SDA (出力) Low への ACK 信号	3.45	μs	
C_b	I ² C バスの容量性負荷		400	pF	
I²C バス - ファスト モード					
f_{scl}	I ² C クロック周波数	0	400	kHz	
t_{sch}	I ² C クロックの High 時間	0.6		μs	
t_{scl}	I ² C クロックの Low 時間	1.3		μs	
t_{sp}	I ² C スパイク時間	50		ns	
t_{sds}	I ² C シリアル データ セットアップ時間	100		ns	
t_{sdh}	I ² C シリアル データ ホールド時間	0		ns	
t_{icr}	I ² C 入力の立ち上がり時間	20	300	ns	
t_{icf}	I ² C 入力の立ち下がり時間	20 × (V _{CC} / 5.5V)	300	ns	
t_{ocf}	I ² C 出力の立ち下がり時間	10pF~400pF バス	20 × (V _{CC} / 5.5V)	300	ns
t_{buf}	STOP と START 間の I ² C バスのフリー時間	1.3		μs	
t_{sts}	I ² C START または反復 START 条件の設定	0.6		μs	
t_{sth}	I ² C START または反復 START 条件ホールド	0.6		μs	
t_{sps}	I ² C STOP 条件の設定	0.6		μs	
$t_{vd(data)}$	有効データ時間	SCL Low から SDA 出力有効まで	0.9	μs	
$t_{vd(ack)}$	ACK 条件の有効データ時間	SCL Low から SDA (出力) Low への ACK 信号	0.9	μs	
C_b	I ² C バスの容量性負荷		400	pF	
I²C バス - 高速モード プラス					
f_{scl}	I ² C クロック周波数	0	1000	kHz	
t_{sch}	I ² C クロックの High 時間	0.26		μs	

5.7 I²C バス タイミング要件 (続き)

外気温度範囲での動作時 (特に記述がない限り)

		最小値	最大値	単位	
t_{scl}	I ² C クロックの Low 時間		0.5	μs	
t_{sp}	I ² C スパイク時間		50	ns	
t_{sds}	I ² C シリアル データ セットアップ時間		50	ns	
t_{sdh}	I ² C シリアル データ ホールド時間		0	ns	
t_{icr}	I ² C 入力の立ち上がり時間		120	ns	
t_{icf}	I ² C 入力の立ち下がり時間		20 × (V _{CC} / 5.5V)	120	ns
t_{ocf}	I ² C 出力の立ち下がり時間	10pF~550pF バス	20 × (V _{CC} / 5.5V)	120	ns
t_{buf}	STOP と START 間の I ² C バスのフリー時間		0.5	μs	
t_{sts}	I ² C START または反復 START 条件の設定		0.26	μs	
t_{sth}	I ² C START または反復 START 条件ホールド		0.26	μs	
t_{sps}	I ² C STOP 条件の設定		0.26	μs	
$t_{vd(data)}$	有効データ時間	SCL Low から SDA 出力有効まで		0.45	μs
$t_{vd(ack)}$	ACK 条件の有効データ時間	SCL Low から SDA (出力) Low への ACK 信号		0.45	μs
C_b	I ² C バスの容量性負荷			550	pF


5.8 スイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		始点 (入力)	終点 (出力)	最小値	標準値	最大値	単位
t_{lv}	割り込み有効時間	P ポート	INT		1		μs
t_{lr}	割り込みリセット遅延時間	SCL	INT		1		μs
t_{pv}	出力データ有効時間	SCL	P ポート		400		ns
t_{ps}	入力データ セットアップ時間	P ポート	SCL	0			ns
t_{ph}	入力データ ホールド時間	P ポート	SCL	300			ns

5.9 代表的特性

$T_A = 25^\circ\text{C}$ (特に記述のない限り)



5.9 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-3. スタンバイ消費電流と温度との関係




図 5-4. 消費電流と電源電圧との関係 - FM モード




図 5-5. 消費電流と電源電圧との関係 - FM+ モード




図 5-6. I/O シンク電流と出力 Low 電圧との関係、 $V_{CCP} = 1.08\text{V}$




図 5-7. I/O シンク電流と出力 Low 電圧との関係、 $V_{CCP} = 1.2\text{V}$




図 5-8. I/O シンク電流と出力 Low 電圧との関係、 $V_{CCP} = 1.8\text{V}$

5.9 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-9. I/O シンク電流と出力 Low 電圧との関係、 $V_{CCP} = 2.5\text{V}$




図 5-10. I/O シンク電流と出力 Low 電圧との関係、 $V_{CCP} = 3.3\text{V}$




図 5-11. I/O シンク電流と出力 Low 電圧との関係、 $V_{CCP} = 3.6\text{V}$




図 5-12. I/O Low 電圧と温度との関係




図 5-13. I/O ソース電流と出力 High 電圧との関係、 $V_{CCP} = 1.08\text{V}$




図 5-14. I/O ソース電流と出力 High 電圧との関係、 $V_{CCP} = 1.2\text{V}$

5.9 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-15. I/O ソース電流と出力 High 電圧との関係、
 $V_{CCP} = 1.8\text{V}$




図 5-16. I/O ソース電流と出力 High 電圧との関係、
 $V_{CCP} = 2.5\text{V}$




図 5-17. I/O ソース電流と出力 High 電圧との関係、
 $V_{CCP} = 3.3\text{V}$




図 5-18. I/O ソース電流と出力 High 電圧との関係、
 $V_{CCP} = 3.6\text{V}$






図 5-19. I/O High 電圧と温度との関係

6 パラメータ測定情報



SDA LOAD CONFIGURATION




VOLTAGE WAVEFORMS


BYTE	DESCRIPTION
1	I ² C address
2, 3	P-port data

- A. C_L にはプローブと治具の容量が含まれます。 t_{ocf} は、10pF または 400pF の C_L で測定されます。
- B. すべての入力は、以下の特性を持つジェネレータから供給されます: $PRR \leq 10\text{MHz}$, $Z_0 = 50\Omega$, $t_r/t_f \leq 30\text{ns}$ 。
- C. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 6-1. I²C インターフェイスの負荷回路と電圧波形




INTERRUPT LOAD CONFIGURATION




- A. C_L にはプローブと治具の容量が含まれます。
 B. すべての入力は、以下の特性を持つジェネレータから供給されます: $PRR \leq 10\text{MHz}$, $Z_O = 50\Omega$, $t_r/t_f \leq 30\text{ns}$ 。
 C. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。


図 6-2. 割り込み負荷回路および電圧波形



P-PORT LOAD CONFIGURATION




WRITE MODE (R/W = 0)



READ MODE (R/W = 1)

- A. C_L にはプローブと治具の容量が含まれます。
- B. t_{pv} は、SCL で $0.7 \times V_{CC}$ から 50% の I/O (On) 出力まで測定されます。
- C. すべての入力は、以下の特性を持つジェネレータから供給されます: PRR $\leq 10\text{MHz}$, $Z_O = 50\Omega$, $t_r/t_f \leq 30\text{ns}$ 。
- D. 出力は一度に 1 つずつ測定され、測定するたびに 1 回遷移します。
- E. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 6-3. P ポートの負荷回路およびタイミング波形



- A. C_L にはプローブと治具の容量が含まれます。
- B. すべての入力は、以下の特性を持つジェネレータから供給されます: $PRR \leq 10MHz$, $Z_0 = 50\Omega$, $t_f/t_r \leq 30ns$ 。
- C. 出力は一度に 1 つずつ測定され、測定するたびに 1 回遷移します。
- D. I/O は入力として構成されます。
- E. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 6-4. リセット負荷回路および電圧波形

7 詳細説明

7.1 概要

TCAL6416 は、広い電源電圧範囲にわたる電圧変換に対応しています。そのため、デバイスは I²C 側で最新のプロセッサとのインターフェイスが可能となり、電源レベルが低くなるため、消費電力の節約になります。プロセッサの電源電圧が低下している一方で、LED など一部の PCB 部品は依然として高い電圧の電源を必要とします。

V_{CC1} ピンは I²C バスの電源となるため、SCL、SDA、RESET ピンに接続されたプルアップ抵抗は V_{CC1} で終端する必要があります。INT 出力にはオープンドレイン構造があり、アプリケーションに応じて、V_{CCP} または V_{CC1} への外部プルアップ抵抗が必要です。V_{CCP} ピンは、P ポートへの電源となります。いずれかの P ポートで外部プルアップ抵抗が使用されている場合、または、いずれかの P ポートで LED が駆動されている場合、P00-P07 と P10-P17 に接続された 1 つまたは複数の抵抗または LED は、V_{CCP} で終端する必要があります。デバイスの P ポートを出力として構成すると、LED を直接駆動するために最大 25mA までシンクできますが、追加の外部抵抗により電流を制限する必要があります。

TCAL6416 のデジタルコアは 8 ビットのデータレジスタで構成されており、それらのレジスタを使ってユーザーは I/O ポートの特性を設定できます。電源投入時、またはソフトウェアリセット呼び出しの後に、I/O は入力として構成されます。ただし、Configuration レジスタに書き込むことにより、システムコントローラは I/O を入力または出力のどちらにも構成することができます。各入力または出力のデータは、対応する入力ポートレジスタまたは出力ポートレジスタに保持されます。入力ポートレジスタの極性は、極性反転レジスタで反転できます。システムコントローラはすべてのレジスタを読み取ることができます。さらに、TCAL6416 には、I/O ポートの強化に特化した Agile I/O 機能が搭載されています。Agile I/O 機能とレジスタには、プログラム可能な出力駆動強度、プログラム可能なプルアップ抵抗とプルダウン抵抗、ラッチ可能な入力、マスク可能な割り込み、割り込みステータスレジスタ、プログラム可能なオープンドレインまたはプッシュプル出力が含まれています。これらの構成レジスタにより柔軟性が向上するため、I/O は強化され、ユーザーは消費電力、スピード、EMI などの設計を最適化できるようになります。

デバイスの他の機能には、入力ポートの状態が変化するたびに INT ピンで発生する割り込みがあります。デバイスをデフォルトの状態にリセットするには、ソフトウェアリセットコマンドを送信するか、またはデバイスの電源を一度切ってパワーオンリセットを行います。ADDR ハードウェアセレクタブルアドレスピンを使用することで、2 つの TCAL6416 デバイスを同じ I²C バスに接続することができます。

TCAL6416 のオープンドレイン割り込み (INT) 出力は、いずれかの入力状態が対応する Input Port レジスタの状態と異なる場合にアクティブになって、入力状態が変化したことをシステムコントローラに示すために使用されます。INT ピンは、プロセッサの割り込み入力に接続することができます。このラインで割り込み信号を送信することにより、デバイスは I²C バスで通信しなくとも、リモート I/O ポートに受信データがあるかどうかをプロセッサに通知することができます。そのため、シンプルなターゲットデバイスとして機能できます。

システムコントローラは、タイムアウトまたはその他の不適切な動作が発生した場合、スティッキー レジスタをデフォルト値にリセットせず、RESET 入力ピンを Low にアサートすることで、I²C/SMBus ステートマシンを再初期化できます。

1 本のハードウェアピン (ADDR) を使用すると、固定 I²C アドレスをプログラムして変更することができ、2 つのデバイスで同じ I²C バスや SMBus を共有することができます。

7.2 機能ブロック図





図 7-1. 論理図 (正論理)



A. 電源オンまたはリセット時に、すべてのレジスタがデフォルト値に戻ります。

図 7-2. P00 から P17 の概略回路図

7.3 機能説明

7.3.1 電圧変換

表 7-1 に、TCAL6416 でサポートされる I²C バス (V_{CC1}) と P ポート (V_{CCP}) 用のすべての電源電圧レベル オプションの組み合わせを示します。

表 7-1. 電圧変換

V_{CC1} (I ² C コントローラの SDA および SCL) (V)	V_{CCP} (P ポート) (V)
1.2	1.2
1.2	1.8
1.2	2.5
1.2	3.3
1.8	1.2
1.8	1.8
1.8	2.5
1.8	3.3
2.5	1.2
2.5	1.8
2.5	2.5
2.5	3.3
3.3	1.2
3.3	1.8
3.3	2.5
3.3	3.3

7.3.2 I/O ポート

I/O が入力として構成されている場合、FET Q1 と Q2 はオフになり (セクション 7.2 を参照)、高インピーダンス入力が生成されます。入力電圧は、電源電圧より高い、最大 3.6V まで上昇させることができます。

I/O が出力として構成されている場合、Q1 または Q2 は出力ポートレジスタの状態に応じてイネーブルになります。この場合、I/O ピンと電源または GND の間に低インピーダンスのパスがあります。この I/O ピンに印加される外部電圧は、適切に動作させるために推奨レベルを超えないようにする必要があります。

7.3.3 調整可能な出力駆動強度

出力駆動強度レジスタを使用すると、GPIO の駆動レベルを制御することができます。各 GPIO は、4 種類の電流レベルのいずれか 1 つに個別に構成できます。これらのビットをプログラムすることにより、ユーザーはトランジスタペアの数か I/O パッドを駆動する「フィンガー」数を変更します。図 7-3 に、出力段の概略図を示します。パッドの動作は、構成レジスタ、出力ポートのデータ、出力駆動強度レジスタの影響を受けます。出力駆動制御レジスタビットを 01b にプログラムすると、2 つのフィンガーのみアクティブになり、電流駆動能力は 50% 低下します。




図 7-3. 出力段の概略図

出力駆動選択機能は、出力が切り替わる際にピーク電流を発生させます。電流駆動能力を下げる、発生するシステムノイズを減らすことができます。このピーク電流は電源と GND パッケージのインダクタンスを経由して流れ、ノイズ（一部は放射されますが、多くは影響の大きな同時スイッチングノイズ (SSN)）を生成します。つまり、同時に多くの出力を切り替えるとグランドノイズと電源ノイズが発生します。出力駆動強度を出力駆動強度レジスタで制御することにより、ユーザーは外部の部品を追加することなく、SSN の問題を低減することができます。

7.3.4 割り込み出力 (INT)

割り込み機能がマスクされていない場合、入力モードでのポート入力のすべての立ち上がりエッジまたは立ち下がりエッジによって割り込みが生成されます。 t_V 時間が経過すると、INT 信号は有効になります。割り込み回路は、ポート上のデータが元の設定に戻されたとき、または割り込みを生成したポートからデータが読み取られたときにリセットされます。リセットは、読み取りモード時に SCL 信号の立ち上がりエッジの後のアクリッジ (ACK) ビットで発生します。ACK クロックパルス中に発生する割り込みは、このパルス中に割り込みがリセットされるため、失われる（または非常に短くなる）ことがあります。リセット後に I/O の各変化が検出され、INT として送信されます。

他のデバイスとの間での読み取りや書き込みは、割り込み回路に影響しません。また、出力として構成されたピンが割り込みを発生させることはできません。I/O を出力から入力に変更すると、ピンの状態が入力ポートレジスタの内容と一致しない場合、誤って割り込みが発生する可能性があります。

INT 出力にはオープンドレイン構造があり、アプリケーションに応じて、V_{CCP} または V_{CCI} への外部プルアップ抵抗が必要です。INT のプルアップ抵抗は、割り込み情報を必要とするデバイスの電圧源に接続する必要があります。

7.3.5 リセット入力 (RESET)

RESET 入力をアサートして、V_{CCP} 電源を動作レベルに保持しながら、システムを初期化することができます。リセットを行うには、 t_W の最小時間の間、RESET ピンを Low に保持します。TCAL6416 のレジスタと I²C/SMBus のステート・マシンは、RESET が Low (0) になると、デフォルト状態に変更されます。RESET が High (1) になると、P ポートの I/O レベルは外部から、またはコントローラを使用して変更できます。アクティブ接続が使用されない場合、この入力には V_{CCI} へのプルアップ抵抗が必要です。RESET がトグル切り替えされると、Input Port レジスタは GPIO ピンの状態を反映して更新されます。

7.3.6 ソフトウェアリセット呼び出し

ソフトウェアリセット呼び出しは、I²C バス上のコントローラから送信されるコマンドで、このコマンドに対応しているすべてのデバイスに対して電源投入時のデフォルト状態にリセットするよう指示を出します。想定どおりに機能させるためには、I²C バスの機能を有効にして、このバスにデバイスがぶらさがっていない状態にする必要があります。

ソフトウェアリセット呼び出しは、以下の手順で定義されます。

1. I²C バスコントローラが START 条件を送信します。
2. 使用するアドレスは、予約済みのゼネラルコールの I²C バスアドレス「0000 0000」で、R/W ビットは 0 にセットします。送信されるバイトは、0x00 です。
3. ゼネラルコール機能をサポートしているすべてのデバイスは、ACK を送信します。R/W ビットが 1 (読み出し) にセットされているなら、デバイスは NACK を送信します。
4. ゼネラルコールアドレスがアクノリッジされると、コントローラは 0x06 に等しいデータの 1 バイトのみを送信します。データバイトが他の値の場合、デバイスはアクノリッジしないか、リセットします。1つよりも多いバイトが送信された場合、2番目以降のバイトはアクノリッジされず、デバイスは無効と判断して I²C メッセージを無視します。
5. データ (0x06) の 1 バイトが送信されると、コントローラはソフトウェアリセットシーケンスを終了させるために STOP 条件を送信します。本デバイスは繰り返し START 条件を無視し、リセットは実行されません。

上記の手順がすべて完了すると、デバイスはリセットを実行します。これにより、すべてのレジスタ値はクリアされ、電源投入時のデフォルト値に戻ります。

7.4 デバイスの機能モード

7.4.1 パワーオンリセット

V_{CCP} に電力 (0V~) を印加すると、電源電圧が V_{POR} に到達するまで、内部のパワーオンリセットにより TCAL6416 はリセット状態に保持されます。このとき、リセット状態は解除され、TCAL6416 のレジスタと I²C/SMBus のステートマシンはそれぞれのデフォルト状態に初期化されます。パワーリセットサイクルを行うには、その後で V_{CCP} を V_{PORF} 未満に下げてから、再び動作電圧まで戻す必要があります。

7.5 プログラミング

7.5.1 I²C インターフェイス

双方向 I²C バスは、シリアルクロック (SCL) ラインとシリアルデータ (SDA) ラインで構成されます。デバイスの出力段に接続するときは、両方のラインをプルアップ抵抗経由で正の電源に接続する必要があります。データ転送は、バスがビジ一状態でないときにのみ開始できます。

コントローラは、START 条件を送信することで、このデバイスとの I²C 通信を開始します。START 条件とは、SCL 入力が High のときに、SDA 入力 / 出力が High から Low に遷移することです (図 7-4 を参照)。START 条件の後、デバイスのアドレスバイトが送信されます。最初は、データ方向ビット (R/W) を含む最上位ビット (MSB) が最初に送信されます。

有効なアドレスバイトを受信すると、このデバイスは、ACK 関連のクロックパルスが High のときに SDA 入力 / 出力を Low にするアクノリッジ (ACK) で応答します。ターゲットデバイスのアドレス入力を START 条件と STOP 条件の間で変更することはできません。

I²C バスでは、各クロックパルスの間に 1 つのデータビットのみが転送されます。SDA ラインのデータは、クロック周期の High パルス中は安定している必要があります。この時点でデータラインが変化すると、制御コマンド (START または STOP) として解釈されるためです (図 7-5 を参照)。

コントローラは STOP 条件を送信します。STOP 条件とは、SCL 入力が High のときに SDA 入力 / 出力が Low から High に遷移することです (図 7-4 を参照)。

START 条件と STOP 条件の間に、トランスマッタからレシーバへ任意の数のデータバイトを転送できます。8 ビットの各バイトの後に 1 つの ACK ビットが続きます。レシーバが ACK ビットを送信する前に、トランスマッタは SDA ラインを解放する必要があります。アクノリッジを行うデバイスは、ACK 関連のクロック周期が High パルスのときは SDA ラインが安定して Low を維持できるように、ACK クロックパルスの間は SDA ラインをプルダウンする必要があります (図 7-6 を参照)。タ

ターゲットのレシーバがアドレス指定されている場合、各バイトを受信した後に **ACK** を生成する必要があります。同様に、コントローラはターゲットのトランシッタから受信した各バイトの後に **ACK** を生成する必要があります。適切な動作のために、セットアップ時間とホールド時間の条件を満たす必要があります。

コントローラのレシーバは、最後のバイトがターゲットからクロック出力された後、アクノリッジ (NACK) を生成せずに、データの終了をターゲットのトランシッタに通知します。コントローラのレシーバは、SDA ラインを High に保持することでこれを行います。この場合、コントローラが **STOP** 条件を生成できるように、トランシッタはデータ ラインを解放する必要があります。




図 7-4. START 条件と STOP 条件の定義




図 7-5. ピット転送




図 7-6. I²C バスのアクノリッジ

表 7-2. インターフェイスの定義

バイト	ビット							
	7 (MSB)	6	5	4	3	2	1	0 (LSB)
デバイスの I ² C アドレス	L	H	L	L	L	L	ADDR	R/W
I/O データバス	P07	P06	P05	P04	P03	P02	P01	P00
	P17	P16	P15	P14	P13	P12	P11	P10

7.6 レジスタ マップ

7.6.1 デバイス アドレス

図 7-7 に、TCAL6416 のアドレスを示します。




図 7-7. TCAL6416 のアドレス

表 7-3. アドレス参照

ADDR	I ² C パスのターゲットのアドレス
L	32 (10 進)、20 (16 進)
H	33 (10 進)、21 (16 進)

ターゲットのアドレスの最後のビットにより、実行する動作 (読み取りまたは書き込み) が定義されます。High (1) を選択すると読み取り動作、Low (0) を選択すると書き込み動作となります。

7.6.2 制御レジスタとコマンド バイト

アドレス バイトのアクノリッジが成功すると、バス コントローラはコマンド バイトを送信します。このバイトは **TCAL6416** の制御レジスタに保存されます。このデータ バイトの下位 ビットは、影響を受ける内部レジスタ (入力、出力、極性反転、または構成) を反映しています。ビット 6 とコマンド バイトの下位 4 ビットは、デバイスの拡張機能 (Agile IO) を指すために組み合わせて使用されます。コマンド バイトは、書き込み転送中にのみ送信されます。

新しいコマンドが送信されると、アドレス指定されたレジスタは、新しいコマンド バイトが送信されるまで、読み取りによってアクセスが継続されます。電源投入時、ハードウェアリセット時、またはソフトウェアリセット時に、制御レジスタはデフォルトで 00h に設定されます。




図 7-8. 制御レジスタ ビット

表 7-4. コマンド バイト

制御レジスタ ビット								コマンド バイト (16 進)	レジスタ	プロトコル	電源投入時 のデフォルト値
B7	B6	B5	B4	B3	B2	B1	B0				
0	0	0	0	0	0	0	0	00	入力ポート 0	バイトの読み取り	xxxx xxxx
0	0	0	0	0	0	0	1	01	入力ポート 1	バイトの読み取り	xxxx xxxx
0	0	0	0	0	0	1	0	02	出力ポート 0	バイトの読み取り / 書き込み	1111 1111
0	0	0	0	0	0	1	1	03	出力ポート 1	バイトの読み取り / 書き込み	1111 1111
0	0	0	0	0	1	0	0	04	極性反転 0	バイトの読み取り / 書き込み	0000 0000
0	0	0	0	0	1	0	1	05	極性反転 1	バイトの読み取り / 書き込み	0000 0000
0	0	0	0	0	1	1	0	06	構成 0	バイトの読み取り / 書き込み	1111 1111
0	0	0	0	0	1	1	1	07	構成 1	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	0	0	0	0	40	出力駆動強度 0	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	0	0	0	1	41	出力駆動強度 0	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	0	0	1	0	42	出力駆動強度 1	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	0	0	1	1	43	出力駆動強度 1	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	0	1	0	0	44	入力ラッチ レジスタ 0	バイトの読み取り / 書き込み	0000 0000
0	1	0	0	0	1	0	1	45	入力ラッチ レジスタ 1	バイトの読み取り / 書き込み	0000 0000
0	1	0	0	0	1	1	0	46	プルアップ / プルダウン イネーブル レジスタ 0	バイトの読み取り / 書き込み	0000 0000
0	1	0	0	0	1	1	1	47	プルアップ / プルダウン イネーブル レジスタ 1	バイトの読み取り / 書き込み	0000 0000
0	1	0	0	1	0	0	0	48	プルアップ / プルダウン 選択 レジスタ 0	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	1	0	0	1	49	プルアップ / プルダウン 選択 レジスタ 1	バイトの読み取り / 書き込み	1111 1111

表 7-4. コマンド バイト (続き)

制御レジスタ ビット								コマンド バイト (16 進)	レジスタ	プロトコル	電源投入時 のデフォルト値
B7	B6	B5	B4	B3	B2	B1	B0				
0	1	0	0	1	0	1	0	4A	割り込みマスク レジスタ 0	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	1	0	1	1	4B	割り込みマスク レジスタ 1	バイトの読み取り / 書き込み	1111 1111
0	1	0	0	1	1	0	0	4C	割り込みステータス レジスタ 0	バイトの読み取り	0000 0000
0	1	0	0	1	1	0	1	4D	割り込みステータス レジスタ 1	バイトの読み取り	0000 0000
0	1	0	0	1	1	1	1	4F	出力ポート構成レジスタ	バイトの読み取り / 書き込み	0000 0000

7.6.3 レジスタの説明

入力ポートレジスタ (レジスタ 0 および 1) には、構成レジスタによって入力と出力のどちらにピンが定義されているかに関係なく、ピンに入ってくるロジック レベルが反映されます。入力ポートレジスタは、読み取り専用です。これらのレジスタに書き込みを行っても、影響はありません。外部的に印加されるロジック レベルによって、デフォルト値 (X) が決まります。読み取り動作の前に、書き込み転送が送信され、それと同時に、次に入力ポートレジスタがアクセスされることを I²C デバイスに通知するコマンド バイトも送信されます。

表 7-5. レジスタ 0 および 1 (入力ポート レジスタ) (1)

ビット	I-07	I-06	I-05	I-04	I-03	I-02	I-01	I-00
デフォルト	X	X	X	X	X	X	X	X
ビット	I-17	I-16	I-15	I-14	I-13	I-12	I-11	I-10
デフォルト	X	X	X	X	X	X	X	X

出力ポートレジスタ (レジスタ 2 および 3) には、構成レジスタで出力として定義されているピンから出していくロジック レベルが示されます。これらのレジスタのビット値は、入力として定義されたピンには影響しません。そして、これらのレジスタから読み出した値は、実際のピンの値ではなく、出力選択を制御しているフリップ フロップの値を反映しています。

表 7-6. レジスタ 2 および 3 (出力ポート レジスタ)

ビット	O-07	O-06	O-05	O-04	O-03	O-02	O-01	O-00
デフォルト	1	1	1	1	1	1	1	1
ビット	O-17	O-16	O-15	O-14	O-13	O-12	O-11	O-10
デフォルト	1	1	1	1	1	1	1	1

極性反転レジスタ (レジスタ 4 および 5) は、構成レジスタで入力として定義されたピンの極性を反転することができます。これらのレジスタのビットをセットする (1 を書き込む) と、対応するポートピンの極性が反転します。これらのレジスタのビットをクリアする (0 を書き込む) と、対応するポートピンの元の極性が保持されます。

表 7-7. レジスタ 4 および 5 (極性反転レジスタ)

ビット	P-07	P-06	P-05	P-04	P-03	P-02	P-01	P-00
デフォルト	0	0	0	0	0	0	0	0
ビット	P-17	P-16	P-15	P-14	P-13	P-12	P-11	P-10
デフォルト	0	0	0	0	0	0	0	0

構成レジスタ (レジスタ 6 および 7) は、I/O ピンの方向を構成します。これらのレジスタのビットを 1 にセットすると、対応するポートピンは高インピーダンス出力ドライバを持つ入力としてイネーブルになります。これらのレジスタのビットを 0 に

クリアすると、対応するポートピンは出力としてイネーブルになります。ポートの構成を入力から出力に変更すると、クリアされたポートに関連する割り込みが発生します。

表 7-8. レジスタ 6 および 7 (構成レジスタ)

ビット	C-07	C-06	C-05	C-04	C-03	C-02	C-01	C-00
デフォルト	1	1	1	1	1	1	1	1
ビット	C-17	C-16	C-15	C-14	C-13	C-12	C-11	C-10
デフォルト	1	1	1	1	1	1	1	1

出力駆動強度レジスタは、P ポートの GPIO バッファの出力駆動レベルを制御します。各 GPIO は、2 つのレジスタの制御ビットを使用して、目標の出力電流レベルに個別に構成することができます。たとえば、レジスタ 0x41h (ビット 7 および 6) はポート P07 を制御し、レジスタ 0x41h (ビット 5 および 4) はポート P06 を制御します (以下同様)。GPIO の出力駆動レベルは、00b = 0.25x の駆動強度、01b = 0.5x の駆動強度、10b = 0.75x の駆動強度、11b = 完全駆動強度の能力を持つ 1x にプログラムされます。詳細については、[V](#) を参照してください。

表 7-9. レジスタ 0x40h、0x41h、0x42h、0x43h (出力駆動強度レジスタ)

ビット	CC-03	CC-03	CC-02	CC-02	CC-01	CC-01	CC-00	CC-00
デフォルト	1	1	1	1	1	1	1	1
ビット	CC-07	CC-07	CC-06	CC-06	CC-05	CC-05	CC-04	CC-04
デフォルト	1	1	1	1	1	1	1	1
ビット	CC-13	CC-13	CC-12	CC-12	CC-11	CC-11	CC-10	CC-10
デフォルト	1	1	1	1	1	1	1	1
ビット	CC-17	CC-17	CC-16	CC-16	CC-15	CC-15	CC-14	CC-14
デフォルト	1	1	1	1	1	1	1	1

入力ラッチ レジスタは、P ポートの GPIO ピンの入力ラッチ機能をイネーブル / ディセーブルにします。これらのレジスタは、このピンが入力ポートとして構成されている場合にのみ有効です。Input Latch レジスタビットが 0 のとき、対応する入力ピンの状態はラッチされません。対応する入力ピンの状態が変化すると、割り込みが発生します。入力レジスタの読み出しを行うと、割り込みはクリアされます。入力が最初のロジック状態に戻ってから、入力ポートレジスタを読み出すと、割り込みはクリアされます。

Input Latch レジスタビットが 1 にセットされると、対応する入力ピンの状態がラッチされます。入力状態が変化すると、割り込みが発生し、入力ロジック値が入力ポートレジスタ (レジスタ 0 および 1) の対応ビットにロードされます。入力ポートレジスタを読み出すと、割り込みはクリアされます。ただし、入力ポートレジスタを読み出す前に、入力ピンが元のロジック状態に戻ると、割り込みはクリアされず、入力ポートレジスタの対応するビットには、割り込みが開始されたロジック値が保持されます。

たとえば、P04 入力がロジック 0 状態にあり、それからロジック 1 状態に遷移して、再びロジック 0 状態に戻ると、入力ポート 0 レジスタはこの変化を捉えて、割り込みが生成されます (マスクされていない場合)。入力ポート 0 レジスタで読み出しが実行されると、それ以外の入力が変化していないければ、割り込みはクリアされ、入力ポート 0 レジスタのビット 4 の読み出し値は「1」です。入力ポートレジスタのビット 4 の次の読み出し値は、この時点で「0」になります。

ラッチされていない入力とラッチされた入力の状態が同時に切り替わり、それから元の状態に戻ると、割り込みはアクティブのままとなります。入力レジスタを読み出すと、ラッチされた入力の状態変化のみが反映され、割り込みもクリアされます。入力ラッチ レジスタがラッチされた構成からラッチされていない構成に変わると、入力のロジック値が元の状態に戻れば、割り込みはクリアされます。

入力ピンがラッチされた入力からラッチされていない入力に変わると、入力ポートレジスタからの読み出しには、現在のポートロジックレベルが反映されます。入力ピンがラッチされていない入力からラッチされた入力に変わると、入力レジスタからの読み出しにはラッチされたロジックレベルが反映されます。

表 7-10. レジスタ 0x44h および 0x45h (入力ラッチ レジスタ)

ビット	L-07	L-06	L-05	L-04	L-03	L-02	L-01	L-00
デフォルト	0	0	0	0	0	0	0	0
ビット	L-17	L-16	L-15	L-14	L-13	L-12	L-11	L-10
デフォルト	0	0	0	0	0	0	0	0

プルアップ / プルダウン イネーブル レジスタを使用すると、GPIO ピンのプルアップ / プルダウン抵抗をイネーブル / ディセーブルにすることができます。ビットをロジック 1 にセットすると、プルアップ / プルダウン抵抗を選択することができます。ビットをロジック 0 にセットすると、GPIO ピンからプルアップ / プルダウン抵抗が切断されます。GPIO ピンを出力として構成すると、抵抗はディセーブルになります。プルアップ / プルダウン選択レジスタを使用すると、プルアップ抵抗またはプルダウン抵抗のいずれかを選択することができます。

表 7-11. レジスタ 0x46h および 0x47h (プルアップ / プルダウン イネーブル レジスタ)

ビット	PE-07	PE-06	PE-05	PE-04	PE-03	PE-02	PE-01	PE-00
デフォルト	0	0	0	0	0	0	0	0
ビット	PE-17	PE-16	PE-15	PE-14	PE-13	PE-12	PE-11	PE-10
デフォルト	0	0	0	0	0	0	0	0

Pull-Up/Pull-Down Selection レジスタを使用すると、それぞれのレジスタ ビットをプログラムすることにより、各 GPIO のプルアップ抵抗やプルダウン抵抗を構成することができます。ビットをロジック 1 に設定すると、その GPIO ピンに対して 10kΩ のプルアップ抵抗が選択されます。ビットをロジック 0 に設定すると、その GPIO ピンに対して 10kΩ のプルダウン抵抗が選択されます。レジスタ 0x46h と 0x47h を使用してプルアップ / プルダウン機能をディセーブルにすると、これらのレジスタに書き込みを行っても GPIO ピンに影響はありません。

表 7-12. レジスタ 0x48h および 0x49h (プルアップ / プルダウン選択レジスタ)

ビット	PUD-07	PUD-06	PUD-05	PUD-04	PUD-03	PUD-02	PUD-01	PUD-00
デフォルト	1	1	1	1	1	1	1	1
ビット	PUD-17	PUD-16	PUD-15	PUD-14	PUD-13	PUD-12	PUD-11	PUD-10
デフォルト	1	1	1	1	1	1	1	1

電源投入時には、割り込みマスク レジスタはデフォルトのロジック 1 にセットされ、システムの起動時に割り込みはディセーブルになります。割り込みをイネーブルにするには、対応するマスクビットをロジック 0 にセットします。

入力状態が変化し、割り込みマスク レジスタの対応ビットが 1 にセットされると、割り込みはマスクされ、割り込みピンはアサートされません。割り込みマスク レジスタの対応ビットが 0 にセットされると、割り込みピンがアサートされます。

入力状態が変化し、その結果として発生した割り込みがマスクされたとき、割り込みマスク レジスタ ビットを 0 にセットすると、割り込みピンがアサートされます。現時点ですでに割り込みのソースになっている入力の割り込みマスク ビットが 1 にセットされると、割り込みピンのアサートは解除されます。

表 7-13. レジスタ 0x4Ah および 0x4Bh (割り込みマスク レジスタ)

ビット	M-07	M-06	M-05	M-04	M-03	M-02	M-01	M-00
デフォルト	1	1	1	1	1	1	1	1
ビット	M-17	M-16	M-15	M-14	M-13	M-12	M-11	M-10
デフォルト	1	1	1	1	1	1	1	1

割り込みステータス レジスタは、割り込みのソースを識別するために使用する読み出し専用レジスタです。読み出し値がロジック 1 の場合、対応する入力ピンは割り込みのソースであることを示しています。ロジック 0 の場合、入力ピンは割り込

みのソースではないことを示しています。Interrupt Status レジスタの対応ビットが 1 にセットされると (マスクされる)、割り込みステータスビットはロジック 0 に戻ります。

表 7-14. レジスタ 0x4Ch および 0x4Dh (割り込みステータス レジスタ)

ビット	S-07	S-06	S-05	S-04	S-03	S-02	S-01	S-00
デフォルト	0	0	0	0	0	0	0	0
ビット	S-17	S-16	S-15	S-14	S-13	S-12	S-11	S-10
デフォルト	0	0	0	0	0	0	0	0

Output Port Configuration レジスタは、ポート単位でプッシュプルかオープンドレイン入出力段かを選択できます。ロジック 0 にセットすると、I/O をプッシュプルとして構成します (Q1 および Q2 はアクティブになります。)。ロジック 1 にセットすると、I/O をオープンドレインとして構成します (Q1 はディセーブル、Q2 はアクティブ)。コマンド シーケンスで、構成レジスタ (06 および 07) でポート ピンを出力として設定する前に、このレジスタ (0x4Fh) をプログラムすることをお勧めします。

ODENO はポート 0X を構成し、ODEN1 はポート 1X を構成します。

表 7-15. レジスタ 0x4Fh (出力ポート構成レジスタ)

ビット	予約済み						ODEN-1	ODEN-0
デフォルト	0	0	0	0	0	0	0	0

7.6.4 バス トランザクション

データは、書き込みおよび読み取りコマンドを使用して、コントローラと TCAL6416 の間で交換されます。

7.6.4.1 書き込み

TCAL6416 にデータを送信するには、デバイス アドレスを送信して、最下位ビット (LSB) をロジック 0 にセットします (デバイス アドレスについては、図 7-7 を参照)。アドレスの後にコマンド バイトが送信され、コマンド バイトの後ろのデータを受信するレジスタを指定します。1 回の書き込みで送信されるデータ バイト数に制限はありません。

TCAL6416 に内蔵された 22 個のレジスタは、11 組のレジスタ ペアとして動作するように構成されています。11 組のペアはそれぞれ、入力ポート、出力ポート、極性反転、構成、出力駆動強度 (2 個の 16 ビット レジスタ)、入力ラッチ、プルアップ / プルダウン イネーブル、プルアップ / プルダウン 選択、割り込みマスク、割り込みステータス レジスタです。1 つのレジスタにデータが送信されると、その次のデータ バイトはペアになっているもう片方のレジスタに送信されます (図 7-9 および 図 7-10 を参照)。たとえば、最初のバイトが出力ポート 1 (レジスタ 3) に送信されると、次のバイトは出力ポート 0 (レジスタ 2) に格納されます。

1 回の書き込みで送信されるデータ バイト数に制限はありません。このように、8 ビットの各レジスタ ペアは、互いに独立して更新することができます。




図 7-9. 出力ポート レジスタへの書き込み




図 7-10. 構成レジスタへの書き込み

7.6.4.2 読み取り

バスコントローラは最初に、ロジック 0 にセットした LSB を附加した TCAL6416 のアドレスを送信する必要があります (デバイスのアドレスについては [図 7-7](#) を参照)。アドレスの後に、コマンド バイトを送信して、アクセスするレジスタを決定します。

再起動後、デバイスのアドレスを再送信しますが、ここでは最下位ビットをロジック 1 にセットします。コマンド バイトで定義されたレジスタからのデータを TCAL6416 により送信します ([図 7-11](#) および [図 7-12](#) を参照)。データは、ACK クロック パルスの立ち上がりエッジでレジスタに書き込まれます。最初のバイトが読み出された後に、他のバイトを読み出すことができますが、この時点でデータにはペアになっているもう片方のレジスタの情報が反映されています。たとえば、入力ポート 1 が読み出されると、次に読み出されるバイトは入力ポート 0 になります。1 回の読み出し転送で受信するデータ バイト数に制限はありませんが、バスコントローラは最後に受信したバイトのデータにアクノリッジを返しません。続いて、再起動した後に、コマンド バイトにペアで読み出す次のレジスタの値を入れます。たとえば、再起動の前に最後に入力ポート 1 を読み出した場合、再起動後に読み出されるレジスタは入力ポート 0 になります。





図 7-11. レジスタからの読み取り



- A. データの転送は、STOP 条件によりいつでも停止できます。このとき、最新のアノリッジフェーズに存在するデータが有効になります（出力モード）。これは、コマンド バイトがここまで時点で 00（Input Port レジスタの読み取り）に設定されているものと想定しています。
- B. この図では、最初のターゲット アドレス呼び出しと、P ポートからの実際のデータ転送との間で行われる、コマンド バイト転送、再起動、およびターゲット アドレス呼び出しが省略されています（図 7-11 を参照）。

図 7-12. 入力ポート レジスタの読み取り

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。


8.1 アプリケーション情報

TCAL6416 は、このデバイスがターゲットとして I²C コントローラ（プロセッサ）に接続されているアプリケーションで使われます。なお、その I²C バスには、他のターゲットデバイスがいくつ接続されていてもかまいません。TCAL6416 はコントローラから離れた場所で、コントローラが監視または制御する必要のある GPIO の近くに配置されます。

TCAL6416 の代表的なアプリケーションは、コントローラ側の低いほうの電圧 (V_{CCI}) と P ポート側の高いほうの電圧 (V_{CCP}) で動作します。P ポートは、イネーブル、リセット、電源選択、スイッチのゲート、LED などのデバイスの入力に接続される出力として構成できます。P ポートは、割り込み、アラーム、ステータス出力、プッシュボタンからデータを受信する入力として構成することもできます。

8.2 代表的なアプリケーション

図 8-1 は、TCAL6416 を使用可能なアプリケーションを示します。



- A. この例では、デバイスアドレスを 0100000 に設定しています。
- B. P00 および P02～P10 は入力として構成されています。
- C. P01 および P11～P17 は出力として構成されています。
- D. フローティングになる可能性のある (P ポート上の) 入力には抵抗が必要です。ドライバにより入力がフローティングにならないのであれば、抵抗は不要です。出力 (P ポート内) にプルアップ抵抗は不要です。

図 8-1. 代表的なアプリケーション回路図

8.2.1 設計要件

表 8-1. 設計パラメータ

設計パラメータ	数値の例
I ² C 入力電圧 (V _{CCI})	1.8V
P ポートの入出力電圧 (V _{CCP})	3.6V
出力電流定格、P ポートシンク (I _{OL})	25mA
出力電流定格、P ポートソース (I _{OH})	10mA
I ² C バス クロック (SCL) 速度	1MHz

8.2.2 詳細な設計手順

SCL および SDA ラインのプルアップ抵抗 R_P は、I²C バス上のすべてのターゲットの合計容量を考慮して、適切に選択する必要があります。最小プルアップ抵抗は、次のように V_{CCI}、V_{OL,max}、I_{OL} の関数です。

$$R_p(\min) = \frac{V_{CCI} - V_{OL(\max)}}{I_{OL}} \quad (1)$$

最大プルアップ抵抗は、次のように最大立ち上がり時間 t_r (高速モード プラス動作時は 120ns、f_{SCL} = 1MHz) とバス容量 C_b の関数です。

$$R_p(\max) = \frac{t_r}{0.8473 \times C_b} \quad (2)$$

I²C バスの最大バス容量は、標準モードまたはファストモード動作で 400pF、またはファストモード プラスで 550pF を超えないようにする必要があります。バス容量は、TCAL6416 の容量、SCL の C_i、SDA の C_{io} を加算して近似できます。これに、配線、接続、トレース、およびバス上の追加ターゲットの容量を加えます。

8.2.2.1 I/O で LED を制御する場合の I_{CC} 最小化

図 8-2 に示すように、LED を制御するために I/O を使う場合、通常、I/O は抵抗を介して V_{CCP} に接続されます。P ポートが入力として構成されている場合、V_I が V_{CCP} より小さくなるにつれて消費電流は大きくなります。LED はスレッショルド電圧 V_T のダイオードであり、P ポートが入力として構成されている場合、LED はオフになります。しかし、P ポートの電圧は V_{CC} – V_T と等しくなります。

バッテリ駆動のアプリケーションでは、P ポートが入力として構成され消費電流が最小限に抑えられている場合、LED を制御する P ポートの電圧は V_{CCP} と同じかそれ以上にする必要があります。図 8-2 に、LED と並列に設置した値の大きな抵抗を示します。図 8-3 では、V_{CCP} が LED 電源電圧よりも、少なくとも V_T だけ低くなっています。この方法はどちらも、I/O の V_I を V_{CCP} と同じかそれ以上に維持して、P ポートが入力として構成され LED がオフのときでも、消費電流の増加を防ぎます。




図 8-2. LED と並列に設置した値の大きな抵抗





図 8-3. 低電圧で供給されるデバイス

8.2.3 アプリケーション曲線



スタンダード モード: $f_{SCL} = 100\text{kHz}$ $t_r = 1\mu\text{s}$
 ファスト モード: $f_{SCL} = 400\text{kHz}$ $t_r = 300\text{ns}$
 ファスト モード プラス: $f_{SCL} = 1\text{MHz}$ $t_r = 120\text{ns}$

ス:

図 8-4. 最大プルアップ抵抗 ($R_{p(\max)}$) とバス容量 (C_b) との関係

8.3 電源に関する推奨事項

8.3.1 パワーオンリセットの要件

グリッチやデータ破損が発生した場合、パワーオンリセット機能を使用して TCAL6416 をデフォルト状態にリセットできます。パワーオンリセットを実行するには、デバイスを完全にリセットするパワー サイクルを完了させる必要があります。このリセットは、アプリケーションでデバイスの電源を初めてオンにしたときにも発生します。

図 8-5 と図 8-6 に、2 種類のパワーオンリセットを示します。




図 8-5. V_{CCP} は 0.2V または 0V を下回るまで低下してから、再度上昇します




図 8-6. V_{CCP} は POR スレッショルドを下回るまで低下してから、再度上昇します

表 8-2 に、両方のタイプのパワーオンリセットについて、TCAL6416 のパワーオンリセット機能の性能を示します。

表 8-2. 推奨される電源シーケンシングとランプ レート

パラメータ ^{(1) (2)}		最小値	代表値	最大値	単位	
t_{FT}	立ち下がりレート		図 8-5 を参照してください。	0.1	2000	ms
t_{RT}	立ち上がりレート		図 8-5 を参照	0.1	2000	ms
t_{TRR_GND}	再ランプ時間 (V_{CC} が GND まで低下する場合)		図 8-5 を参照	1		μs
t_{TRR_POR50}	再ランプ時間 (V_{CC} が $V_{POR_MIN} - 50mV$ まで低下する場合)		図 8-6 を参照	1		μs
V_{CC_GH}	V_{CCP} にグリッチが発生することはあるが、 $V_{CCP_GW} = 1\mu s$ のときに機能が途絶しないレベル		図 8-7 を参照	1.0		V
t_{GW}	$V_{CCP_GH} = 0.5 \times V_{CCx}$ のときに、機能が途絶しないグリッチ幅		図 8-7 を参照	10		μs
V_{PORF}	V_{CC} 立ち下がり時の POR の電圧トリップ ポイント			0.6		V
V_{PORR}	V_{CC} 立ち上がり時の POR の電圧トリップ ポイント			1.0		V

(1) $T_A = 25^\circ C$ (特に記述のない限り)。

(2) 未テスト。設計により規定されています。

電源のグリッチは、このデバイスのパワーオンリセット性能にも影響を及ぼす可能性があります。グリッチ幅 (V_{CC_GW}) と高さ (V_{CC_GH}) は互いに依存します。バイパス容量、ソースインピーダンス、デバイスインピーダンスは、パワーオンリセット性能に影響を及ぼす要因です。これらの仕様の測定方法の詳細については、図 8-7 と表 8-2 を参照してください。



図 8-7. グリッチ幅とグリッチ高さ

V_{POR} は、パワーオンリセットに不可欠です。 V_{POR} は、リセット条件が解放され、すべてのレジスタと I²C/SMBus ステートマシンがデフォルト状態に初期化される電圧レベルです。 V_{POR} の値は、0 に低下するか、または 0 から低下した V_{CCP} に応じて変わります。詳細については、図 8-8 と表 8-2 を参照してください。




図 8-8. V_{POR}

8.4 レイアウト

8.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント基板 (PCB) レイアウト事例に従ってください。インピーダンス整合、差動ペアなど、高速データ転送に関するその他の懸念は、I²C 信号の速度では問題になりません。

すべての PCB レイアウトにおいて、信号トレースを直角に曲げないこと、集積回路 (IC) の近傍を離れる際に信号トレースが互いに離れていくように配置すること、電源とグランドに代表される大電流トレースがより多くの電流を流せるように、トレース幅を太くすることを推奨します。バイパスおよびデカッピング コンデンサは、電源ピンの電圧を制御するためによく使用されます。より大きなコンデンサを使用すると、短時間の電源グリッチが発生した際に追加の電力を供給できます。また、より小さなコンデンサを使用すると、高い周波数のリップルを除去できます。これらのコンデンサは、できる限り TCAL6416 の近くに配置してください。図 8-9 に、これらのベスト プラクティスを示します。

図 8-9 に示すレイアウト例では、信号配線に最上層を使用し、電源とグランド (GND) に分割プレーンとして最下層を使用することで、2 層のみの PCB を製造することができます。ただし、信号配線密度の高い基板では、4 層基板が推奨されます。一般的に 4 層 PCB では、信号を最上層と最下層に配線し、内部の 1 層をグランドプレーン専用にして、もう 1 つの内部層を電源プレーン専用にします。電源とグランドにプレーンまたは分割プレーンを使用する基板レイアウトの場合は、電源または GND に接続する必要がある表面実装部品パッドのすぐ隣にビアを配置し、ビアを内部層または基板の反対側に電気的に接続します。ビアは、信号パターンを基板の反対側に配線する必要がある場合にも使用されますが、この方法は 図 8-9 には示されていません。

8.4.2 レイアウト例




図 8-9. TCAL6416 のレイアウト

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (January 2025) to Revision E (September 2025)	Page
• TCAL6416RA/B のレジスタの説明を削除。.....	25

Changes from Revision C (June 2023) to Revision D (January 2025)	Page
• 「パッケージ情報」表にパッケージ 24 ピン VSON パッケージを追加.....	1
• パッケージ 24 ピン VSSOP を追加.....	3

Changes from Revision B (April 2023) to Revision C (June 2023)	Page
• ドキュメントのタイトルを:「TCAL6416 16 ビット I2C-Bus」から「TCAL6416 16 ビット変換 I2C-Bus」に変更	1
• 「パッケージ情報」表を変更し、注 2 を追加	1

Changes from Revision A (August 2022) to Revision B (April 2023)	Page
• 「パッケージ情報」表の TSSOP から製品レビューの注を削除	1

Changes from Revision * (June 2022) to Revision A (August 2022)	Page
• ドキュメントのステータスを:「事前情報」から「量産データ」に変更	1

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあります。ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TCAL6416DGSR	Active	Production	VSSOP (DGS) 24	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L6416
TCAL6416DGSR.A	Active	Production	VSSOP (DGS) 24	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L6416
TCAL6416PWR	Active	Production	TSSOP (PW) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TCAL6416
TCAL6416PWR.A	Active	Production	TSSOP (PW) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TCAL6416
TCAL6416RTWR	Active	Production	WQFN (RTW) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TCAL 6416
TCAL6416RTWR.A	Active	Production	WQFN (RTW) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TCAL 6416
TCAL6416RTWRG4	Active	Production	WQFN (RTW) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TCAL 6416
TCAL6416RTWRG4.A	Active	Production	WQFN (RTW) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TCAL 6416

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TCAL6416DGSR	VSSOP	DGS	24	5000	330.0	16.4	5.44	6.4	1.45	8.0	16.0	Q1
TCAL6416PWR	TSSOP	PW	24	3000	330.0	16.4	6.95	8.3	1.6	8.0	16.0	Q1
TCAL6416RTWR	WQFN	RTW	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
TCAL6416RTWRG4	WQFN	RTW	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TCAL6416DGSR	VSSOP	DGS	24	5000	353.0	353.0	32.0
TCAL6416PWR	TSSOP	PW	24	3000	353.0	353.0	32.0
TCAL6416RTWR	WQFN	RTW	24	3000	367.0	367.0	35.0
TCAL6416RTWRG4	WQFN	RTW	24	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


RTW 24

WQFN - 0.8 mm max height

4 x 4, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD


This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224801/A

RTW (S-PWQFN-N24)

PLASTIC QUAD FLATPACK NO-LEAD



4206244/C 07/11

- NOTES:
- All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - This drawing is subject to change without notice.
 - Quad Flatpack, No-Leads (QFN) package configuration.
 - The package thermal pad must be soldered to the board for thermal and mechanical performance.
 - See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
 - Falls within JEDEC MO-220.

RTW (S-PWQFN-N24)


PLASTIC QUAD FLATPACK NO-LEAD

THERMAL INFORMATION

This package incorporates an exposed thermal pad that is designed to be attached directly to an external heatsink. The thermal pad must be soldered directly to the printed circuit board (PCB). After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For information on the Quad Flatpack No-Lead (QFN) package and its advantages, refer to Application Report, QFN/SON PCB Attachment, Texas Instruments Literature No. SLUA271. This document is available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.



Bottom View
Exposed Thermal Pad Dimensions


4206249-5/P 05/15

NOTES: A. All linear dimensions are in millimeters

LAND PATTERN DATA

RTW (S-PWQFN-N24)

PLASTIC QUAD FLATPACK NO-LEAD



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Publication IPC-7351 is recommended for alternate designs.
 - D. This package is designed to be soldered to a thermal pad on the board. Refer to Application Note, Quad Flat-Pack Packages, Texas Instruments Literature No. SLUA271, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <<http://www.ti.com>>.
 - E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - F. Customers should contact their board fabrication site for recommended solder mask tolerances and via tenting recommendations for vias placed in the thermal pad.


PACKAGE OUTLINE

PW0024A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
 5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220208/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220208/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月