

# SN74HCS240 シュミット・トリガ入力と 3 ステート出力を備えたオクタール反転ライン・ドライバ

## 1 特長

- 広い動作電圧範囲: 2V~6V
- シュミットトリガ入力により低速の信号またはノイズの多い信号に対応
- 低消費電力
  - $I_{CC}$ : 100nA (標準値)
  - 入力リーク電流:  $\pm 100$ nA (標準値)
- 6V で  $\pm 7.8$ mA の出力駆動能力
- 拡張周囲温度範囲:  $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ ,  $T_A$

## 2 アプリケーション

- デジタル信号のイネーブルまたはディスエーブル
- 低速またはノイズの多い入力信号の除去
- コントローラリセット時の信号保持
- スイッチのデバウンス


## 3 概要

このデバイスは、3 ステート出力とシュミットトリガ入力を備えた 8 つの独立した反転ラインドライバで構成されています。各チャンネルはブール関数  $Y = \bar{A}$  を正論理で実行します。チャンネルは 4 つ 1 組に分けられ、各組を 1 本の  $\overline{OE}$  ピンで制御できます。対応する  $\overline{OE}$  ピンに HIGH を印加することで、出力をハイインピーダンス状態にできます。

### 製品情報

部品番号	パッケージ (1)	パッケージ (2)	本体サイズ (3)
SN74HCS240	DGS (VSSOP, 20)	5.1mm × 4.9 mm	5.1mm × 3 mm
	RKS (VQFN, 20)	4.50mm × 2.50 mm	4.50mm × 2.50 mm

- (1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
- (2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- (3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



### シュミットトリガ入力の利点



## 目次

1 特長.....	1	7.3 機能説明.....	8
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	10
3 概要.....	1	8 アプリケーションと実装.....	12
4 ピン構成および機能.....	3	8.1 アプリケーション情報.....	12
5 仕様.....	4	8.2 代表的なアプリケーション.....	12
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項.....	16
5.2 ESD 定格.....	4	8.4 レイアウト.....	16
5.3 推奨動作条件.....	4	9 デバイスおよびドキュメントのサポート.....	18
5.4 熱に関する情報.....	4	9.1 ドキュメントのサポート.....	18
5.5 電気的特性.....	5	9.2 ドキュメントの更新通知を受け取る方法.....	18
5.6 スイッチング特性.....	5	9.3 サポート・リソース.....	18
5.7 動作特性.....	5	9.4 商標.....	18
5.8 代表的特性.....	6	9.5 静電気放電に関する注意事項.....	18
6 パラメータ測定情報.....	7	9.6 用語集.....	18
7 詳細説明.....	8	10 改訂履歴.....	18
7.1 概要.....	8	11 メカニカル、パッケージ、および注文情報.....	19
7.2 機能ブロック図.....	8		

## 4 ピン構成および機能




図 4-1. DGS パッケージ、20 ピン VSSOP (上面図)




図 4-2. RKS パッケージ、  
20 ピン VQFN  
(上面図)

### ピンの機能

ピン		I/O <sup>(1)</sup>	説明
名称	番号		
1OE	1	I	バンク 1、出力イネーブル、アクティブ Low
1A1	2	I	バンク 1、チャネル 1 入力
2Y4	3	O	バンク 2、チャネル 4 出力
1A2	4	I	バンク 1、チャネル 2 入力
2Y3	5	O	バンク 2、チャネル 3 出力
1A3	6	I	バンク 1、チャネル 3 入力
2Y2	7	O	バンク 2、チャネル 2 出力
1A4	8	I	バンク 1、チャネル 4 入力
2Y1	9	O	バンク 2、チャネル 1 出力
GND	10	—	グラウンド
2A1	11	I	バンク 2、チャネル 1 入力
1Y4	12	O	バンク 1、チャネル 4 出力
2A2	13	I	バンク 2、チャネル 2 入力
1Y3	14	O	バンク 1、チャネル 3 出力
2A3	15	I	バンク 2、チャネル 3 入力
1Y2	16	O	バンク 1、チャネル 2 出力
2A4	17	I	バンク 2、チャネル 4 入力
1Y1	18	O	バンク 1、チャネル 1 出力
2OE	19	I	バンク 2、出力イネーブル、アクティブ Low
V <sub>CC</sub>	20	—	正電源
サーマル パッド		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください

(1) I = 入力、O = 出力、P = 電源、FB = フィードバック、GND = グラウンド、N/A = 該当なし

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

			最小値	最大値	単位
V <sub>CC</sub>	電源電圧		-0.5	7	V
I <sub>IK</sub>	入力クランプ電流 <sup>(2)</sup>	V <sub>I</sub> < -0.5V または V <sub>I</sub> > V <sub>CC</sub> + 0.5V		±20	mA
I <sub>OK</sub>	出力クランプ電流 <sup>(2)</sup>	V <sub>O</sub> < -0.5V または V <sub>O</sub> > V <sub>CC</sub> + 0.5V		±20	mA
I <sub>O</sub>	連続出力電流	V <sub>O</sub> = 0 ~ V <sub>CC</sub>		±35	mA
I <sub>CC</sub>	V <sub>CC</sub> または GND を通過する連続電流			±70	mA
T <sub>J</sub>	接合部温度 <sup>(3)</sup>			150	°C
T <sub>stg</sub>	保管温度		-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電圧定格を順守しても、入力と出力の電圧定格を超えることがあります。
- (3) 設計により保証されています。

### 5.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±4000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	±1500	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V <sub>CC</sub>	電源電圧	2	5	6	V
V <sub>I</sub>	入力電圧	0		V <sub>CC</sub>	V
V <sub>O</sub>	出力電圧	0		V <sub>CC</sub>	V
T <sub>A</sub>	周囲温度	-40		125	°C

### 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		SN74HCS240		単位
		DGS (VSSOP)	RKS (VQFN)	
		20 ピン	20 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	130.6	83.2	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	68.7	82.6	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	85.4	57.4	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	10.5	14.5	°C/W
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	85.0	56.4	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし	40.0	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

## 5.5 電気的特性

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$  で測定した代表値 (特に記述のない限り)。

パラメータ		テスト条件		$V_{CC}$	最小値	標準値	最大値	単位
$V_{T+}$	正のスイッチング スレッショルド			2 V	0.7		1.5	V
				4.5 V	1.7		3.15	
				6 V	2.1		4.2	
$V_{T-}$	負のスイッチング スレッショルド			2 V	0.3		1	V
				4.5 V	0.9		2.2	
				6 V	1.2		3	
$\Delta V_T$	ヒステリシス ( $V_{T+} - V_{T-}$ )			2 V	0.2		1	V
				4.5 V	0.4		1.4	
				6 V	0.6		1.6	
$V_{OH}$	High レベル出力電圧	$V_I = V_{IH}$ または $V_{IL}$	$I_{OH} = -20\ \mu\text{A}$	2V~6V	$V_{CC} - 0.1$	$V_{CC} - 0.002$		V
			$I_{OH} = -6\ \text{mA}$	4.5 V	4	4.3		
			$I_{OH} = -7.8\ \text{mA}$	6 V	5.4	5.75		
$V_{OL}$	Low レベル出力電圧	$V_I = V_{IH}$ または $V_{IL}$	$I_{OL} = 20\ \mu\text{A}$	2V~6V		0.002	0.1	V
			$I_{OL} = 6\ \text{mA}$	4.5 V		0.18	0.3	
			$I_{OL} = 7.8\ \text{mA}$	6 V		0.22	0.33	
$I_I$	入力リーク電流	$V_I = V_{CC}$ または 0		6 V		$\pm 100$	$\pm 1000$	nA
$I_{OZ}$	オフ状態 (高インピーダンス状態) の出力電流	$V_O = V_{CC}$ または 0		6 V		$\pm 0.01$	$\pm 2$	$\mu\text{A}$
$I_{CC}$	電源電流	$V_I = V_{CC}$ または 0、 $I_O = 0$		6 V		0.1	2	$\mu\text{A}$
$C_i$	入力容量			2V~6V			5	pF

## 5.6 スwitch特性

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$  で測定した代表値 (特に記述のない限り)。「パラメータ測定情報」参照  $C_L = 50\text{pF}$ 。

パラメータ		始点 (入力)	終点 (出力)	$V_{CC}$	最小値	標準値	最大値	単位
$t_{pd}$	伝搬遅延	A	Y	2 V		13	45	ns
				4.5 V		7	18	
				6 V		6	16	
$t_{en}$	イネーブル時間	$\overline{OE}$	Y	2 V		15	44	ns
				4.5 V		7	22	
				6 V		6	18	
$t_{dis}$	ディセーブル時間	$\overline{OE}$	Y	2 V		12	30	ns
				4.5 V		9	20	
				6 V		8	19	
$t_t$	遷移時間		任意	2 V		9	16	ns
				4.5 V		5	9	
				6 V		4	8	

## 5.7 動作特性

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$  で測定した代表値 (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$C_{pd}$	ゲートあたりの電力散逸容量	無負荷		20		pF

## 5.8 代表的特性

$T_A = 25^\circ\text{C}$




図 5-1. Low 状態の出力ドライバ抵抗




図 5-2. High 状態の出力ドライバ抵抗




図 5-3. 入力電圧に対する電源電流、2V、2.5V、3.3V 電源





図 5-4. 入力電圧に対する電源電流、4.5V、5V、6V 電源

## 6 パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq$  1MHz、 $Z_0 = 50\Omega$ 、 $t_f < 2.5\text{ns}$ 。


クロック入力の  $f_{\text{max}}$  は、入力デューティサイクルが 50% のときの測定値です。

出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。




(1)  $C_L$  にはプローブとテスト装置の容量が含まれます。

**図 6-1.3 ステート出力の負荷回路**




(1)  $t_{PLH}$  と  $t_{PHL}$  の大きい方が  $t_{pd}$  に相当します。

**図 6-2. 電圧波形、伝搬遅延**



**図 6-3. 電圧波形、伝搬遅延**



(1)  $t_r$  と  $t_f$  の大きい方が  $t_t$  に相当します。

**図 6-4. 電圧波形、入力および出力の遷移時間**

## 7 詳細説明

### 7.1 概要

SN74HCS240 は、シュミットトリガ入力と 3 ステート出力を備えた 8 つの独立した高速 CMOS インバータを内蔵しています。

各インバータは、ブール論理関数  $xYn = \overline{xAn}$  を実行します。 $x$  はバンク番号、 $n$  はチャネル番号です。

各出力イネーブル ( $x\overline{OE}$ ) は 4 つのインバータを制御します。 $x\overline{OE}$  ピンが Low 状態のとき、バンク  $x$  のすべてのインバータの出力がイネーブルになります。 $x\overline{OE}$  ピンが High 状態のとき、バンク  $x$  のすべてのインバータの出力がディセーブルになります。ディセーブルされた出力はすべて高インピーダンス状態になります。

電源投入または電源切断時に確実に高インピーダンス状態にするため、両方の  $\overline{OE}$  ピンをプルアップ抵抗経路で  $V_{CC}$  に接続する必要があります。この抵抗の最小値は、「電気的特性」表に定義されているドライバの電流シンク能力とピンのリーク電流によって決定されます。

### 7.2 機能ブロック図




図 7-1. SN74HCS240 の論理図 (正論理)

### 7.3 機能説明

#### 7.3.1 機能説明

SNx4HC132 は 2V~6V の広い動作範囲に対応しています。SNx4HC132 は消費電力も小さく、 $ICC$  は  $20\mu A$  以下です。

##### 7.3.1.1 平衡化された CMOS 3 ステート出力

このデバイスには、平衡化された CMOS 3 ステート出力が内蔵されています。High、Low、高インピーダンスが、これらの出力が取り得る 3 つの状態です。平衡化という用語は、このデバイスが類似の電流に対するシンクとソースを行えることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティングノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給で



きます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために 10kΩ の抵抗を使用できます。

未使用の 3 ステート CMOS 出力は、未接続のままにする必要があります。

### 7.3.1.2 平衡化された CMOS プッシュプル出力

このデバイスには、平衡化された CMOS プッシュプル出力が内蔵されています。「平衡化」という用語は、デバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

未使用のプッシュプル CMOS 出力は、未接続のままにしておく必要があります。

### 7.3.1.3 オープン ドレイン CMOS 出力

このデバイスには、オープン ドレイン CMOS 出力が内蔵されています。オープン ドレイン出力は、出力を Low にのみ駆動できます。High 論理状態では、オープン ドレイン出力は高インピーダンス状態になります。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行きません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティング ノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために 10kΩ の抵抗を使用できます。

未使用のオープン ドレイン CMOS 出力は、未接続のままにする必要があります。

### 7.3.1.4 CMOS シュミット トリガ入力

このデバイスには、シュミットトリガアーキテクチャによる入力 that 搭載されています。これらの入力は高インピーダンスであり、「電気的特性」表に示されている入力静電容量と並列に配置された、入力からグランドまでの抵抗として、通常はモデル化されます。最悪条件下の抵抗値は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ( $R = V \div I$ ) を使用して計算します。

シュミットトリガ入力アーキテクチャのヒステリシスは、「電気的特性」表の  $\Delta V_T$  で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できますが、未使用の入力を適切に終端することをお勧めします。入力を低速の遷移信号と共に駆動すると、デバイスの動的な電流消費が増加します。シュミットトリガ入力の詳細については、『シュミットトリガについて』を参照してください。

### 7.3.1.5 TTL 互換 CMOS 入力

このデバイスには、TTL 互換の CMOS 入力 that 搭載されています。これらの入力は、入力電圧スレッショルドを下げることで TTL ロジックデバイスと接続するように特に設計されています。

TTL 互換 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ( $R = V \div I$ ) を使用して計算されます。

TTL 互換 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『低速またはフローティング CMOS 入力の影響』アプリケーション レポートを参照してください。

動作中は、TTL 互換 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 $V_{CC}$  または  $GND$  に終端させる必要があります。システムが常に入力をアクティブに駆動していない場合は、プルアップまたはプルダウン抵抗を追加して、これらの時間中に有効な入力電圧を供給できます。抵抗値は複数の要因によって決まりますが、 $10k\Omega$  の抵抗を推奨します。通常はこれですべての要件を満たします。

### 7.3.1.6 標準 CMOS 入力

このデバイスには、標準 CMOS 入力が搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は電気的特性に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ( $R = V \div I$ ) を使用して計算されます。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『低速またはフローティング CMOS 入力の影響』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 $V_{CC}$  または  $GND$  に終端させる必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因で決まりますが、 $10k\Omega$  の抵抗を推奨します。通常はこれですべての要件を満たします。

### 7.3.1.7 クランプ ダイオード構造

図 7-2 に示すように、このデバイスの入力と出力には正と負の両方のクランプ ダイオードがあります。

**注意**

絶対最大定格の表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-2. 各入力と出力に対するクランプ ダイオードの電気的配置

## 7.4 デバイスの機能モード

表 7-1 に、SN74HCS240 の機能モードを示します。

表 7-1. 機能表

入力 <sup>(1)</sup>		出力
OE	A	Y
L	L	H
L	H	L

表 7-1. 機能表 (続き)

入力 <sup>(1)</sup>		出力
OE	A	Y
H	X	Z

(1) H = High 電圧レベル、L = Low 電圧レベル、X = ドント ケア、Z = 高インピーダンス

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

SN74HCS240 は、比較的長いパターンや伝送線路で信号を駆動するために使用できます。トランスミッタの出力と直列に配置した直列ダンピング抵抗を使用すると、ドライバ、伝送線路、レシーバの間のインピーダンスの不整合に起因するリングングを低減できます。「アプリケーション曲線」セクションの図は、3 つの個別の抵抗値を持つ受信信号を示しています。この種のアプリケーションでは、わずかな量の抵抗だけで信号整合性に大きな影響を及ぼす可能性があります。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

## 8.2.1 設計要件

### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SN74HCS240 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジックデバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された  $V_{CC}$  総電流の最大値を超えないようにしてください。

グランドは、SN74HCS240 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジックデバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された **GND** 総電流の最大値を超えないようにしてください。

SN74HCS240 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN74HCS240 は、「電気的特性」表に定義されている出力電圧および電流 ( $V_{OH}$  および  $V_{OL}$ ) で、 $R_L \geq V_O / I_O$  で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と  $V_{CC}$  ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

#### 注意

「絶対最大定格」に記載された最大接合部温度 ( $T_{J(max)}$ ) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

### 8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{t(min)}$  を超えるとロジック Low と見なされ、 $V_{t(max)}$  を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 $V_{CC}$  またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74HCS240 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10k $\Omega$  の抵抗値がしばしば使用されます。

SN74HCS240 にはシュミットトリガ入力があるため、入力信号遷移レートの要件はありません。

シュミットトリガ入力を採用するもう 1 つの利点は、ノイズを除去できることです。振幅の大きなノイズの場合でも、問題が発生することがあります。問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の  $\Delta V_{T(min)}$  を参照してください。このヒステリシス値により、ピーク ツー ピーク制限が得られます。

標準的な CMOS 入力とは異なり、シュミットトリガ入力は、消費電力を大幅に増加させることなく、任意の有効な値に保持できます。 $V_{CC}$  でもグランドでもない値に入力を保持した場合に発生する追加の電流（代表値）を「代表的特性」のグラフに示します。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OL}$  仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャンネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

### 8.2.2 詳細な設計手順

1.  $V_{CC}$  と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$  ピンと GND ピンの両方に電氣的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74HCS240 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を ( $V_{CC}/I_{O(max)}$ ) $\Omega$  より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、M $\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション レポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

### 8.2.3 アプリケーション曲線




図 8-2. 異なるダンピング抵抗 ( $R_d$ ) 値を使用してレシーバでのシグナル インテグリティをシミュレート



### 8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各  $V_{CC}$  端子に適切なバイパス コンデンサを配置する必要があります。このデバイスには  $0.1\mu\text{F}$  のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu\text{F}$  と  $1\mu\text{F}$  のコンデンサは並列に使用されます。最良の結果を得るには、次のレイアウト例に示すように、バイパス コンデンサを電源端子のできるだけ近くに配置する必要があります。

### 8.4 レイアウト

#### 8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合や 4 つのバッファ ゲートのうちの 3 つのみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または  $V_{CC}$  のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

#### 8.4.2 レイアウト例




図 8-3. シグナル インテグリティ向上のためのサンプル パターンのコーナー






図 8-4. TSSOP や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-5. WQFN や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例




図 8-7. シグナル インテグリティ 向上のためのダンピング抵抗の配置例

## 9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[HCMOS 設計上の考慮事項](#)』アプリケーション レポート (SCLA007)
- テキサス・インスツルメンツ、『[CMOS の消費電力と  \$C\_{pd}\$  の計算](#)』アプリケーション レポート (SDYA009)
- テキサス・インスツルメンツ、『[ロジック設計](#)』アプリケーション レポート

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

### Changes from Revision A (October 2021) to Revision B (August 2024) Page

- |   |   |
|---|---|
| • 「製品情報」表、「ピン構成および機能」セクション、および「熱に関する情報」表に DGS パッケージを追加..... | 1 |
|---|---|

### Changes from Revision \* (July 2021) to Revision A (October 2021) Page

- |                                  |   |
|----------------------------------|---|
| • データシートを「事前情報」から「量産データ」に変更..... | 1 |
|----------------------------------|---|

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated

## PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SN74HCS240DGSR</a>	Active	Production	VSSOP (DGS)   20	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HS240
SN74HCS240DGSR.A	Active	Production	VSSOP (DGS)   20	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HS240
<a href="#">SN74HCS240RKSR</a>	Active	Production	VQFN (RKS)   20	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HCS240
SN74HCS240RKSR.A	Active	Production	VQFN (RKS)   20	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HCS240

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN74HCS240 :**

- Automotive : [SN74HCS240-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

## TAPE AND REEL INFORMATION



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74HCS240DGSR	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
SN74HCS240RKSR	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

## TAPE AND REEL BOX DIMENSIONS



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74HCS240DGSR	VSSOP	DGS	20	5000	353.0	353.0	32.0
SN74HCS240RKSR	VQFN	RKS	20	3000	210.0	185.0	35.0



## GENERIC PACKAGE VIEW

**RKS 20**


**VQFN - 1 mm max height**

2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.





4222490/B 02/2021

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT



RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
SCALE:20X



SOLDER MASK DETAILS

4222490/B 02/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).
5. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

# EXAMPLE STENCIL DESIGN

RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



**SOLDER PASTE EXAMPLE**  
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
 83% PRINTED SOLDER COVERAGE BY AREA  
 SCALE:25X

4222490/B 02/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4226367/A 10/2020

## NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

# EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月