

SNx4HC112 クリアとプリセット搭載、デュアル、J-K、ネガティブエッジトリガフリップフロップ

1 特長

- 広い動作電圧範囲: 2V~6V
- 出力は最大 10 個の LSTTL 負荷を駆動可能
- 低消費電力、最大 I_{CC} : 40 μ A
- $t_{pd} = 13\text{ns}$ (標準値)
- 5V で $\pm 4\text{mA}$ の出力駆動能力
- 低い入力電流: 1 μ A 以下

2 アプリケーション

- サーバー
- LED ディスプレイ
- ネットワークスイッチ
- 通信インフラ
- モータードライバ
- I/O エクスパンダ

3 概要

SNx4HC112 デバイスには、2 つの独立した J-K ネガティブエッジトリガフリップフロップが含まれています。その他の入力のレベルに関係なく、プリセット (PRE) 入力を Low レベルにすると出力は High になり、クリア (CLR) 入力を Low レベルにすると出力は Low になります。PRE と CLR が非アクティブ (HIGH) の場合、セットアップ時間の要件を満たす J 入力と K 入力のデータは、クロック (CLK) パルスの負方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、CLK パルスの立ち下がり時間とは直接関係しません。ホールド時間が経過した後、J 入力と K 入力のデータは、出力のレベルに影響を及ぼさずに変化させることができます。これらの汎用フリップフロップは、J と K を HIGH に接続することで、トグル フリップフロップとしての動作を実行します。


製品情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾	本体サイズ(公称) ⁽³⁾
SNx4HC112	J (CDIP, 16)	19.56mm × 6.92 mm	19.56mm × 6.92 mm
	D (SOIC, 16)	9.9mm × 6 mm	9.9mm × 3.9 mm
	N (PDIP, 16)	19.3mm × 9.4 mm	19.3mm × 6.35 mm
	FK (LCCC, 20)	8.89mm × 8.89 mm	8.89mm × 8.89 mm
	W (CFP, 16)	10.3mm × 6.73 mm	10.3mm × 6.73 mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージサイズ(長さ × 幅)は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ(長さ × 幅)は公称値であり、ピンは含まれません。



機能ブロック図

目次

1 特長	1	7.1 概要	7
2 アプリケーション	1	7.2 機能ブロック図	7
3 概要	1	7.3 デバイスの機能モード	7
4 ピン構成および機能	2	8 アプリケーションと実装	8
5 仕様	3	8.1 電源に関する推奨事項	8
5.1 絶対最大定格	3	8.2 レイアウト	8
5.2 推奨動作条件 (2)	3	9 デバイスおよびドキュメントのサポート	9
5.3 熱に関する情報	4	9.1 ドキュメントの更新通知を受け取る方法	9
5.4 電気的特性	4	9.2 サポート・リソース	9
5.5 タイミング要件	4	9.3 商標	9
5.6 スイッチング特性	5	9.4 静電気放電に関する注意事項	9
5.7 動作特性	5	9.5 用語集	9
6 パラメータ測定情報	6	10 改訂履歴	9
7 詳細説明	7	11 メカニカル、パッケージ、および注文情報	9

4 ピン構成および機能





図 4-1. J、D、N、W パッケージ、
16 ピン CDIP、SOIC、PDIP、CFP
(上面図)



NC – No internal connection

図 4-2. FK パッケージ、
20 ピン LCCC
(上面図)

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内⁽¹⁾

			最小値	最大値	単位
V _{CC}	電源電圧範囲		-0.5	7	V
I _{IK}	入力クランプ電流 ⁽²⁾	V _I < 0 または V _I > V _{CC}		±20	mA
I _{OK}	出力クランプ電流 ⁽²⁾	V _O < 0 または V _O > V _{CC}		±20	mA
I _O	連続出力電流	V _O = 0 ~ V _{CC}		±25	mA
	V _{CC} または GND を通過する連続電流			±50	mA
T _J	接合部温度			150	°C
T _{stg}	保管温度範囲		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、データシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 推奨動作条件⁽²⁾

		SN54HC112			SN74HC112			単位
		最小値	公称値	最大値	最小値	公称値	最大値	
V _{CC}	電源電圧	2	5	6	2	5	6	V
V _{IH}	High レベル入力電圧	V _{CC} = 2V	1.5		1.5			V
		V _{CC} = 4.5V	3.15		3.15			
		V _{CC} = 6V	4.2		4.2			
V _{IL}	Low レベル入力電圧	V _{CC} = 2V		0.5		0.5		V
		V _{CC} = 4.5V		1.35		1.35		
		V _{CC} = 6V		1.8		1.8		
V _I	入力電圧	0	V _{CC}	0	V _{CC}	V _{CC}	V	
V _O	出力電圧	0	V _{CC}	0	V _{CC}	V _{CC}	V	
t _t ⁽¹⁾	入力遷移の(立ち上がりと立ち下がり)時間	V _{CC} = 2V		1000		1000		ns
		V _{CC} = 4.5V		500		500		
		V _{CC} = 6V		400		400		
T _A	自由空気での動作温度	-55		125	-40		85	°C

- (1) このデバイスをスレッショルド領域 (V_{ILmax} = 0.5V から V_{IHmin} = 1.5V) で使用すると、誘導されたグランドにより誤った状態になる可能性があり、二重クロックが発生します。t_t = 1000ns および V_{CC} = 2V の入力で動作しても、デバイスの損傷はありません。ただし、シフト、カウント、トグルの各動作モードでの CLK 入力の機能は保証されません。
- (2) デバイスが適切に動作するように、デバイスの未使用的な入力はすべて、V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

5.3 热に関する情報

热評価基準		D (SOIC)	N (PDIP)	単位
		16 ピン	16 ピン	
R _{θJA}	接合部から周囲への熱抵抗 ⁽¹⁾	117.2	89.1	°C/W
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	77.2	46.9	°C/W
R _{θJB}	接合部から基板への熱抵抗	75.6	47.4	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	38.1	11.8	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	75.3	47	°C/W
R _{θJC(bot)}	接合部からケース(底面)への熱抵抗	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.4 電気的特性

自由空気での推奨動作温度範囲内(特に記述のない限り)

パラメータ	テスト条件	V _{CC}	T _A = 25°C			SN54HC112	SN74HC112	単位
			最小値	標準値	最大値	最小値	最大値	
V _{OH}	V _I = V _{IH} または V _{IL}	I _{OH} = -20μA	2 V	1.9	1.998	1.9	1.9	V
			4.5 V	4.4	4.499	4.4	4.4	
			6 V	5.9	5.999	5.9	5.9	
		I _{OH} = -4mA	4.5 V	3.98	4.3	3.7	3.84	
		I _{OH} = -5.2mA	6 V	5.48	5.8	5.2	5.34	
V _{OL}	V _I = V _{IH} または V _{IL}	I _{OL} = 20μA	2 V	0.002	0.1	0.1	0.1	V
			4.5 V	0.001	0.1	0.1	0.1	
			6 V	0.001	0.1	0.1	0.1	
		I _{OL} = 4mA	4.5 V	0.17	0.26	0.4	0.33	
		I _{OL} = 5.2mA	6 V	0.15	0.26	0.4	0.33	
I _I	V _I = V _{CC} または 0	6 V	±0.1	±100	±1000	±1000	nA	
I _{CC}	V _I = V _{CC} または 0、 I _O = 0	6 V		4	80	40	μA	
C _i		2V~6V	3	10	10	10	pF	

5.5 タイミング要件

自由空気での推奨動作温度範囲内(特に記述のない限り)

		V _{CC}	T _A = 25°C		SN54HC112	SN74HC112	単位
			最小値	最大値	最小値	最大値	
f _{clock}	クロック周波数	2V	5	3.4	4		MHz
		4.5 V	25	17	20		
		6V	29	20	24		
t _w	パルス幅	PRE または CLR が Low	2 V	100	150	125	ns
			4.5 V	20	30	25	
			6V	17	25	21	
		CLK が High または Low	2V	100	150	125	
			4.5V	20	30	25	
			6V	17	25	21	

5.5 タイミング要件 (続き)

自由空気での推奨動作温度範囲内 (特に記述のない限り)

			V_{CC}	$T_A = 25^\circ C$		SN54HC112		SN74HC112		単位
				最小値	最大値	最小値	最大値	最小値	最大値	
t_{su}	CLK ↓ 前のセットアップ時間	データ (J, K)	2V	100		150		125		ns
			4.5 V	20		30		25		
			6V	17		25		21		
		\overline{PRE} または \overline{CLR} が非アクティブ	2V	100		150		125		
			4.5V	20		30		25		
			6V	17		25		21		
t_h	ホールド時間、CLK ↓ 後のデータ	2V	0		0	0		0		ns
		4.5 V	0		0	0		0		
		6V	0		0	0		0		

5.6 スイッチング特性

自由空気での推奨動作温度範囲内、 $C_L = 50\text{pF}$ (特に記述のない限り) ([パラメータ測定情報](#)を参照)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ C$			SN54HC112		SN74HC112		単位
				最小値	標準値	最大値	最小値	最大値	最小値	最大値	
f_{max}			2 V	5	10		3.4		4		MHz
			4.5 V	25	50		17		20		
			6V	29	60		20		24		
t_{pd}	\overline{PRE} または \overline{CLR}	Q または \overline{Q}	2V		54	165		245		205	ns
			4.5 V		16	33		49		41	
			6V		13	28		42		35	
	CLK	Q または \overline{Q}	2V		56	125		185		155	
			4.5V		16	25		37		31	
			6V		13	21		31		26	
t_t		Q または \overline{Q}	2V		29	75		110		95	ns
			4.5 V		9	15		22		19	
			6V		8	13		19		16	

5.7 動作特性

$T_A = 25^\circ C$


パラメータ		テスト条件	標準値	単位
C_{pd}	電力散逸容量	無負荷	35	pF

6 パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR $\leq 1\text{MHz}$, $Z_O = 50\Omega$, $t_f < 6\text{ns}$ 。

クロック入力の f_{max} は、入力デューティサイクルが 50% のときの測定値です。

出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。



(1) C_L にはプローブとテスト装置の容量が含まれます。

図 6-1. プッシュプル出力のための負荷回路




図 6-2. 電圧波形、標準 CMOS 入力パルス幅






図 6-3. 電圧波形、標準 CMOS 入力のセットアップ時間とホールド時間



(1) t_{PLH} と t_{PHL} の大きい方が t_{pd} に相当します。

図 6-4. 電圧波形、標準 CMOS 入力の伝搬遅延



(1) t_r と t_f の大きい方が t_t に相当します。


図 6-5. 電圧波形、標準 CMOS 入力に対する入力と出力の遷移時間

7 詳細説明

7.1 概要

SNx4HC112 デバイスには、2 つの独立した J-K ネガティブ エッジ トリガ フリップフロップが含まれています。その他の入力のレベルに関係なく、プリセット (PRE) 入力を Low レベルにすると出力は High になり、クリア (CLR) 入力を Low レベルにすると出力は Low になります。PRE と CLR が非アクティブ (HIGH) の場合、セットアップ時間の要件を満たす J 入力と K 入力のデータは、クロック (CLK) パルスの負方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、CLK パルスの立ち下がり時間とは直接関係しません。ホールド時間が経過した後、J 入力と K 入力のデータは、出力のレベルに影響を及ぼさずに変化させることができます。これらの汎用フリップフロップは、J と K を HIGH に接続することで、トグル フリップフロップとしての動作を実行します。

7.2 機能ブロック図



7.3 デバイスの機能モード

表 7-1. 機能表

入力					出力	
PRE	CLR	CLK	J	K	Q	\bar{Q}
L	H	X	X	X	H	H
H	L	X	X	X	L	H
L	L	X	X	X	H ⁽¹⁾	H ⁽¹⁾
H	H	↓	L	L	Q_0	\bar{Q}_0
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	点滅	
H	H	H	X	X	Q_0	\bar{Q}_0

(1) この構成は不安定です。つまり、PRE または CLR が非アクティブ (High) レベルに戻ったときに持続しません。

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。このデバイスには $0.1\mu F$ のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$ と $1\mu F$ のコンデンサは並列に使用されます。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.2 レイアウト

8.2.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジックデバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません（たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合や 4 つのバッファゲートのうちの 3 つのみを使用する場合）。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジックデバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision H (June 2022) to Revision I (September 2024)	Page
• パッケージのリード フレームおよびボディ サイズを含めるよう「製品情報」表を更新.....	1
• V_{CC} の単位を mA から以下に変更:V ('絶対最大定格'セクション中)	3

Changes from Revision G (February 2022) to Revision H (June 2022)	Page
• 接合部から周囲への熱抵抗の値を以下のように増加。73 だった D は現在は 117.2、67 だった N は現在は 89.1... 4	

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](#) やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
84088012A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84088012A SNJ54HC 112FK
8408801EA	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8408801EA SNJ54HC112J
8408801FA	Active	Production	CFP (W) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8408801FA SNJ54HC112W
JM38510/65305BEA	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65305BEA
JM38510/65305BEA.A	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65305BEA
M38510/65305BEA	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65305BEA
SN54HC112J	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN54HC112J
SN54HC112J.A	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN54HC112J
SN74HC112D	Obsolete	Production	SOIC (D) 16	-	-	Call TI	Call TI	-40 to 85	HC112
SN74HC112DR	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	HC112
SN74HC112DR.A	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC112
SN74HC112DRG4	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC112
SN74HC112DRG4.A	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC112
SN74HC112DT	Obsolete	Production	SOIC (D) 16	-	-	Call TI	Call TI	-40 to 85	HC112
SN74HC112N	Active	Production	PDIP (N) 16	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC112N
SN74HC112N.A	Active	Production	PDIP (N) 16	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC112N
SNJ54HC112FK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84088012A SNJ54HC 112FK
SNJ54HC112FK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84088012A SNJ54HC 112FK
SNJ54HC112J	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8408801EA SNJ54HC112J

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SNJ54HC112J.A	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8408801EA SNJ54HC112J
SNJ54HC112W	Active	Production	CFP (W) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8408801FA SNJ54HC112W
SNJ54HC112W.A	Active	Production	CFP (W) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8408801FA SNJ54HC112W

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54HC112, SN74HC112 :



- Catalog : [SN74HC112](#)

- Military : [SN54HC112](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74HC112DR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
SN74HC112DRG4	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74HC112DR	SOIC	D	16	2500	353.0	353.0	32.0
SN74HC112DRG4	SOIC	D	16	2500	353.0	353.0	32.0


TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
84088012A	FK	LCCC	20	55	506.98	12.06	2030	NA
8408801FA	W	CFP	16	25	506.98	26.16	6220	NA
SN74HC112N	N	PDIP	16	25	506	13.97	11230	4.32
SN74HC112N	N	PDIP	16	25	506	13.97	11230	4.32
SN74HC112N.A	N	PDIP	16	25	506	13.97	11230	4.32
SN74HC112N.A	N	PDIP	16	25	506	13.97	11230	4.32
SNJ54HC112FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54HC112FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54HC112W	W	CFP	16	25	506.98	26.16	6220	NA
SNJ54HC112W.A	W	CFP	16	25	506.98	26.16	6220	NA

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



NOTES: A. All linear dimensions are in inches (millimeters).

B. This drawing is subject to change without notice.

C Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.


D Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
E. Reference JEDEC MS-012 variation AC.

4040047-6/M 06/11

MECHANICAL DATA

W (R-GDFP-F16)

CERAMIC DUAL FLATPACK



4040180-3/F 04/14

NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- C. This package can be hermetically sealed with a ceramic lid using glass frit.
- D. Index point is provided on cap for terminal identification only.
- E. Falls within MIL STD 1835 GDFP2-F16

GENERIC PACKAGE VIEW


FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4229370VA\


J (R-GDIP-T**)

14 LEADS SHOWN

CERAMIC DUAL IN-LINE PACKAGE



PINS **\nDIM	14	16	18	20
A	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC
B MAX	0.785 (19,94)	.840 (21,34)	0.960 (24,38)	1.060 (26,92)
B MIN	—	—	—	—
C MAX	0.300 (7,62)	0.300 (7,62)	0.310 (7,87)	0.300 (7,62)
C MIN	0.245 (6,22)	0.245 (6,22)	0.220 (5,59)	0.245 (6,22)




4040083/F 03/03

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package is hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
 - E. Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE



4040049/E 12/2002

NOTES: A. All linear dimensions are in inches (millimeters).
 B. This drawing is subject to change without notice.

Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).

The 20 pin end lead shoulder width is a vendor option, either half or full width.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月