


SN74AVC16T245 構成可能レベルシフト / 電圧変換機能、3ステート出力搭載、16ビットデュアル電源バストランシーバ

1 特長

- 制御入力の V_{IH}/V_{IL} レベルは V_{CCA} 電圧基準
- V_{CC} 絶縁機能: どちらかの V_{CC} 入力が GND レベルになると、両方の出力が高インピーダンス状態になる
- 過電圧に耐える入力および出力により、混合電圧モードのデータ通信が可能
- 完全に構成可能なデュアルレール設計により、1.2V ~ 3.6V の電源電圧の全範囲にわたって各ポートが動作可能
- I_{off} により部分的パワーダウンモード動作をサポート
- 4.6V 許容の I/O
- 最大データレート
 - 380Mbps (1.8V から 3.3V にレベルシフト)
 - 200Mbps (<1.8V から 3.3V にレベルシフト)
 - 200Mbps (2.5V または 1.8V にレベルシフト)
 - 150Mbps (1.5V にレベルシフト)
 - 100Mbps (1.2V にレベルシフト)
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護
 - 8000V、人体モデル (A114-A)
 - 200V、マシンモデル (A115-A)
 - 1000V、デバイス帯電モデル (C101)

2 アプリケーション

- パーソナルエレクトロニクス
- 産業用
- エンタープライズ
- テレコム



論理図 (正論理)

3 概要

この 16 ビット非反転バストランシーバは、設定可能な 2 本の独立した電源レールを使用します。SN74AVC16T245 は、 V_{CCA}/V_{CCB} を 1.4V ~ 3.6V に設定して動作するように最適化されています。本デバイスは最低 1.2V の V_{CCA}/V_{CCB} で動作します。A ポートは V_{CCA} に追従するように設計されています。 V_{CCA} ピンには、1.2V ~ 3.6V の電源電圧を入力できます。B ポートは、 V_{CCB} に追従する設計になっています。 V_{CCB} ピンには、1.2V ~ 3.6V の電源電圧を入力できます。これにより、1.2V、1.5V、1.8V、2.5V、3.3V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。


SN74AVC16T245 デバイスは、データバス間の非同期通信用に設計されています。このデバイスは、方向制御 (DIR) 入力の論理レベルに応じて、A バスから B バス、または B バスから A バスへデータを転送します。出力インエーブル (\overline{OE}) 入力を使用すると、出力をディセーブルにして、バスを実質的に絶縁できます。

SN74AVC16T245 の制御ピン (1DIR, 2DIR, 1 \overline{OE} , 2 \overline{OE}) は、 V_{CCA} から電源を供給されます。

製品情報

部品番号	パッケージ (1)	本体サイズ (公称)
SN74AVC16T245	TSSOP (48)	12.50 mm × 6.10mm
	TVSOP (48)	9.70 mm × 4.40mm
	BGA MICROSTAR JUNIOR (56)	7.00 mm × 4.50mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



論理図 (正論理)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: SCES551

目次

1 特長	1	8 詳細説明	15
2 アプリケーション	1	8.1 概要	15
3 概要	1	8.2 機能ブロック図	15
4 概要 (続き)	3	8.3 機能説明	15
5 ピン構成および機能	3	8.4 デバイスの機能モード	16
6 仕様	6	9 アプリケーションと実装	17
6.1 絶対最大定格.....	6	9.1 アプリケーション情報	17
6.2 ESD 定格.....	6	9.2 代表的なアプリケーション	18
6.3 推奨動作条件.....	7	9.3 電源に関する推奨事項	19
6.4 熱に関する情報.....	7	9.4 レイアウト	19
6.5 電気的特性.....	8	10 デバイスおよびドキュメントのサポート	21
6.6 スイッチング特性: $V_{CCA} = 1.2V$	9	10.1 ドキュメントのサポート	21
6.7 スイッチング特性: $V_{CCA} = 1.5 V \pm 0.1 V$	9	10.2 サポート・リソース	21
6.8 スイッチング特性: $V_{CCA} = 1.8 V \pm 0.15 V$	9	10.3 商標	21
6.9 スイッチング特性: $V_{CCA} = 2.5 V \pm 0.2 V$	10	10.4 静電気放電に関する注意事項	21
6.10 スイッチング特性: $V_{CCA} = 3.3 V \pm 0.3 V$	10	10.5 用語集	21
6.11 動作特性.....	10	11 改訂履歴	21
6.12 代表的特性.....	12	12 メカニカル、パッケージ、および注文情報	22
7 パラメータ測定情報	14		

4 概要 (続き)

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 I_{off} 回路で出力をディセーブルすることにより、電源切断時にデバイスに電流が逆流して損傷するのを回避できます。

V_{CC} 絶縁機能は、どちらかの V_{CC} 入力が GND レベルになると、両方のポートを確実に高インピーダンス状態にします。

電源投入または電源切断時に高インピーダンス状態を確保するため、 \overline{OE} はプルアップ抵抗経由で V_{CCA} に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

5 ピン構成および機能




図 5-1. GQL または ZQL パッケージ 56 ピン BGA MICROSTAR JUNIOR 上面図




図 5-2. DGG または DGV パッケージ 48 ピン TSSOP または TVSOP 上面図

ピンの機能

ピン			I/O	説明
名称	TSSOP、 TWSOP	BGA MICROSTAR		
1DIR, 2DIR	1, 24	A1, K1	I	方向制御信号
1B1~1B8	2, 3, 5, 6, 8, 9, 11, 12	B2, B1, C2, C1, D2, D1, E2, E1	I/O	入力 / 出力。V _{CCB} を基準とする
2B1~2B8	13, 14, 16, 17, 19, 20, 22, 23	F1, F2, G1, G2, H1, H2, J1, J2	I/O	入力 / 出力。V _{CCB} を基準とする
GND	4, 10, 15, 21, 45, 39, 34, 28	B3, D3, G3, J3, J4, G4, D4, B4	—	グランド
V _{CCB}	7, 18	C3, H3	—	B ポートの電源電圧。1.2 V ≤ V _{CCB} ≤ 3.6 V
1 OE, 2 OE	48, 25	A6, K6	—	トライステート出力モード イネーブル。OE を High にすると、すべての出力がトライステートモードになります。V _{CCA} を基準とする
1A1~1A8	47, 46, 44, 43, 41, 40, 38, 37	B5, B6, C5, C6, D5, D6, E5, E6	I/O	入力 / 出力 V _{CCA} を基準とする
2A1~2A8	36, 35, 33, 32, 30, 29, 27, 26	F6, F5, G6, G5, H6, H5, J6, J5	I/O	入力 / 出力 V _{CCA} を基準とする
V _{CCA}	42, 31	C4, H4	—	A ポートの電源電圧。1.2 V ≤ V _{CCB} ≤ 3.6 V
N.C.	—	A2, A3, A4, A5, K2, K3, K4, K5	—	内部接続なし

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位	
V_{CCA}	電源電圧	-0.5	4.6	V	
V_I	入力電圧 ⁽²⁾	I/O ポート (A ポート)	-0.5	4.6	
		I/O ポート (B ポート)	-0.5	4.6	
		制御入力	-0.5	4.6	
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	A ポート	-0.5	4.6	
		B ポート	-0.5	4.6	
V_O	High または Low 状態にある任意の出力に印加される電圧範囲 ^{(2) (3)}	A ポート	-0.5	$V_{CCA} + 0.5$	
		B ポート	-0.5	$V_{CCB} + 0.5$	
I_{IK}	入力クランプ電流	$V_I < 0$	-50	mA	
I_{OK}	出力クランプ電流	$V_O < 0$	-50	mA	
I_O	連続出力電流		± 50	mA	
V_{CCA} 、 V_{CCB} 、GND のそれぞれを流れる連続電流			± 100	mA	
$R_{\theta JA}$	パッケージの熱インピーダンス ⁽⁴⁾	DGG パッケージ	70	°C/W	
		DGV パッケージ	58		
		GQL/ZQL パッケージ	42		
T_J	接合部温度		-40	150	°C
T_{stg}	保管温度		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力電流と出力電流の定格を順守しても、入力電圧 (V_I) と出力の負電圧 (V_O) の定格を超えることがあります。
- (3) 出力電流の定格を順守しても、出力の正電圧の定格を最大 4.6 V 超過することがあります。
- (4) パッケージの熱インピーダンスは、JESD 51-7 に従って計算しています。

6.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	± 8000	V
	デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	± 1000	
	マシン モデル (A115-A)	± 200	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。必要な予防措置をとれば、HBM の ESD 耐圧が 500V 未満でも製造可能です。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。必要な予防措置をとれば、CDM の ESD 耐圧が 250V 未満でも製造可能です。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2) (3)}

		V_{CCI}	V_{CCO}	最小値	最大値	単位
V_{CCA}	電源電圧			1.2	3.6	V
V_{CCB}	電源電圧			1.2	3.6	V
V_{IH} High レベル 入力電圧	データ入力 ⁽⁴⁾	1.2V~1.95V		$V_{CCI} \times 0.65$		V
		1.95 V~2.7 V		1.6		
		2.7 V~3.6 V		2		
V_{IL} Low レベル 入力電圧	データ入力 ⁽⁴⁾	1.2V~1.95V		$V_{CCI} \times 0.35$		V
		1.95 V~2.7 V		0.7		
		2.7 V~3.6 V		0.8		
V_{IH} High レベル 入力電圧	DIR (V_{CCA} を基準とする) ⁽⁵⁾	1.2V~1.95V		$V_{CCA} \times 0.65$		V
		1.95 V~2.7 V		1.6		
		2.7 V~3.6 V		2		
V_{IL} Low レベル 入力電圧	DIR (V_{CCA} を基準とする) ⁽⁵⁾	1.2V~1.95V		$V_{CCA} \times 0.35$		V
		1.95 V~2.7 V		0.7		
		2.7 V~3.6 V		0.8		
V_I	入力電圧			0	3.6	V
V_O 出力電圧	アクティブ状態			0	V_{CCO}	V
	トライステート			0	3.6	
I_{OH} High レベル出力電流		1.2 V			-3	mA
		1.4 V~1.6 V			-6	
		1.65 V~1.95V			-8	
		2.3 V~2.7 V			-9	
		3 V~3.6 V			-12	
I_{OL} Low レベル出力電流		1.2 V			3	mA
		1.4 V~1.6 V			6	
		1.65 V~1.95V			8	
		2.3 V~2.7 V			9	
		3 V~3.6 V			12	
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレート				5	ns/V
T_A	自由空気での動作温度			-40	85	°C

(1) V_{CCI} はデータ入力ポートに関連付けられた V_{CC} です。

(2) V_{CCO} は出力ポートに関連付けられた V_{CC} です。

(3) デバイスが適切に動作するように、デバイスの未使用のデータ入力はすべて、 V_{CCI} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『低速またはフローティング CMOS 入力の影響』、SCBA004 を参照してください。

(4) データシートに規定されていない V_{CCI} 値の場合、 $V_{IH\ min} = V_{CCI} \times 0.7V$ 、 $V_{IL\ max} = V_{CCI} \times 0.3V$ となります。

(5) データシートに規定されていない V_{CCA} 値の場合、 $V_{IH\ min} = V_{CCA} \times 0.7V$ 、 $V_{IL\ max} = V_{CCA} \times 0.3V$ となります。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾	SN74AVC16T245			単位	
	DGV (TSSOP)	DGG (TSSOP)	ZQL (BGA MICROSTAR JUNIOR)		
	48 ピン	48 ピン	56 ピン		
$R_{\theta JA}$	接合部から周囲への熱抵抗	82.5	69.9	64.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	34.2	23.9	16.6	°C/W

6.4 热に関する情報 (続き)

热評価基準 ⁽¹⁾		SN74AVC16T245			単位
		DGV (TSSOP)	DGG (TSSOP)	ZQL (BGA MICROSTAR JUNIOR)	
		48 ピン	48 ピン	56 ピン	
R _{θJB}	接合部から基板への热抵抗	45.1	36.6	30.8	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	2.7	1.7	0.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	44.6	36.2	64.6	°C/W

(1) 従来および最新の热評価基準の詳細については、『半導体および IC パッケージの热評価基準』アプリケーション レポート (SPRA953) を参照してください。

6.5 電気的特性

自由気流での推奨動作温度範囲内 (特に記述のない限り) ^{(1) (2)}

パラメータ	テスト条件	V _{CCA}	V _{CCB}	T _A = 25°C			T _A = -40°C~85°C			単位
				最小値	代表値	最大値	最小値	代表値	最大値	
V _{OH}	I _{OH} = -100μA	V _I = V _{IH}	1.2V~3.6V	1.2V~3.6V			V _{CCO} - 0.2			V
	I _{OH} = -3 mA		1.2 V	1.2 V	0.95					
	I _{OH} = -6 mA		1.4 V	1.4 V			1.05			
	I _{OH} = -8 mA		1.65 V	1.65 V			1.2			
	I _{OH} = -9 mA		2.3 V	2.3 V			1.75			
	I _{OH} = -12 mA		3 V	3 V			2.3			
V _{OL}	I _{OL} = 100μA	V _I = V _{IL}	1.2V~3.6V	1.2V~3.6V			0.2			V
	I _{OL} = 3 mA		1.2 V	1.2 V	0.15					
	I _{OL} = 6 mA		1.4 V	1.4 V			0.35			
	I _{OL} = 8 mA		1.65 V	1.65 V			0.45			
	I _{OL} = 9 mA		2.3 V	2.3 V			0.55			
	I _{OL} = 12 mA		3 V	3 V			0.7			
I _I	制御入力	V _I = V _{CCA} または GND	1.2V~3.6V	1.2V~3.6V	±0.025	±0.25		±1	μA	
I _{off}	A または B ポート	V _I または V _O = 0~3.6V	0 V	0~3.6 V	±0.1	±2.5		±5	μA	
	A または B ポート		0~3.6 V	0 V	±0.5	±2.5		±5	μA	
I _{OZ} ⁽³⁾	A または B ポート	V _O = V _{CCO} または GND、 V _I = V _{CCI} または GND、 OE = V _{IH}	3.6 V	3.6 V	±0.5	±2.5		±5	μA	
I _{CCA}	V _I = V _{CCI} または GND、 I _O = 0	1.2V~3.6V	1.2V~3.6V				25			μA
		0 V	3.6 V				-5			
		3.6 V	0 V				25			
I _{CCB}	V _I = V _{CCI} または GND、 I _O = 0	1.2V~3.6V	1.2V~3.6V				25			μA
		0 V	3.6 V				25			
		3.6 V	0 V				-5			
I _{CCA} + I _{CCB}	V _I = V _{CCI} または GND、 I _O = 0	1.2V~3.6V	1.2V~3.6V				45	μA		
C _i	制御入力	V _I = 3.3 V または GND	3.3 V	3.3 V	3.5				pF	
C _{io}	A または B ポート	V _O = 3.3 V または GND	3.3 V	3.3 V	7				pF	

(1) V_{CCO} は出力ポートに接続された V_{CC} です。

(2) V_{CCI} は入力ポートに接続された V_{CC} です。

(3) I/O ポートの場合、パラメータ I_{OZ} には入力リード電流が含まれます。

6.6 スイッチング特性 : $V_{CCA} = 1.2V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.2V$ (図 7-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.2V$			$V_{CCB} = 1.5V$			$V_{CCB} = 1.8V$			$V_{CCB} = 2.5V$			$V_{CCB} = 3.3V$			単位
			最小値	代表値	最大値													
t_{PLH}	A	B	4.1		3.3			3		2.8		3.2			ns			
t_{PHL}			4.1		3.3			3		2.8		3.2						
t_{PLH}	B	A	4.4		4			3.8		3.6		3.5			ns			
t_{PHL}			4.4		4			3.8		3.6		3.5						
t_{PZH}	\overline{OE}	A	6.4		6.4			6.4		6.4		6.4			ns			
t_{PZL}			6.4		6.4			6.4		6.4		6.4						
t_{PZH}	\overline{OE}	B	6		4.6			4		3.4		3.2			ns			
t_{PZL}			6		4.6			4		3.4		3.2						
t_{PHZ}	\overline{OE}	A	6.6		6.6			6.6		6.6		6.8			ns			
t_{PLZ}			6.6		6.6			6.6		6.6		6.8						
t_{PHZ}	\overline{OE}	B	6		4.9			4.9		4.2		5.3			ns			
t_{PLZ}			6		4.9			4.9		4.2		5.3						

6.7 スイッチング特性 : $V_{CCA} = 1.5V \pm 0.1V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.5V \pm 0.1V$ (図 7-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.2V$			$V_{CCB} = 1.5V \pm 0.1V$			$V_{CCB} = 1.8V \pm 0.15V$			$V_{CCB} = 2.5V \pm 0.2V$			$V_{CCB} = 3.3V \pm 0.3V$			単位
			最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
t_{PLH}	A	B	3.6		0.5	6.2		0.5	5.2	0.5	4.1	0.5	3.7		ns			
t_{PHL}			3.6		0.5	6.2		0.5	5.2	0.5	4.1	0.5	3.7					
t_{PLH}	B	A	3.3		0.5	6.2		0.5	5.9	0.5	5.6	0.5	5.5		ns			
t_{PHL}			3.3		0.5	6.2		0.5	5.9	0.5	5.6	0.5	5.5					
t_{PZH}	\overline{OE}	A	4.3		1	10.1		1	10.1	1	10.1	1	10.1		ns			
t_{PZL}			4.3		1	10.1		1	10.1	1	10.1	1	10.1					
t_{PZH}	\overline{OE}	B	5.6		1	10.1		0.5	8.1	0.5	5.9	0.5	5.2		ns			
t_{PZL}			5.6		1	10.1		0.5	8.1	0.5	5.9	0.5	5.2					
t_{PHZ}	\overline{OE}	A	4.5		1.5	9.1		1.5	9.1	1.5	9.1	1.5	9.1		ns			
t_{PLZ}			4.5		1.5	9.1		1.5	9.1	1.5	9.1	1.5	9.1					
t_{PHZ}	\overline{OE}	B	5.5		1.5	8.7		1.5	7.5	1	6.5	1	6.3		ns			
t_{PLZ}			5.5		1.5	8.7		1.5	7.5	1	6.5	1	6.3					

6.8 スイッチング特性 : $V_{CCA} = 1.8V \pm 0.15V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8V \pm 0.15V$ (図 7-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.2V$			$V_{CCB} = 1.5V \pm 0.1V$			$V_{CCB} = 1.8V \pm 0.15V$			$V_{CCB} = 2.5V \pm 0.2V$			$V_{CCB} = 3.3V \pm 0.3V$			単位
			最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
t_{PLH}	A	B	3.4		0.5	5.9		0.5	4.8	0.5	3.7	0.5	3.3		ns			
t_{PHL}			3.4		0.5	5.9		0.5	4.8	0.5	3.7	0.5	3.3					
t_{PLH}	B	A	3		0.5	5.2		0.5	4.8	0.5	4.5	0.5	4.4		ns			
t_{PHL}			3		0.5	5.2		0.5	4.8	0.5	4.5	0.5	4.4					
t_{PZH}	\overline{OE}	A	3.4		1	7.8		1	7.8	1	7.8	1	7.8		ns			
t_{PZL}			3.4		1	7.8		1	7.8	1	7.8	1	7.8					
t_{PZH}	\overline{OE}	B	5.4		1	9.2		0.5	7.4	0.5	5.3	0.5	4.5		ns			
t_{PZL}			5.4		1	9.2		0.5	7.4	0.5	5.3	0.5	4.5					
t_{PHZ}	\overline{OE}	A	4.2		1.5	7.7		1.5	7.7	1.5	7.7	1.5	7.7		ns			
t_{PLZ}			4.2		1.5	7.7		1.5	7.7	1.5	7.7	1.5	7.7					
t_{PHZ}	\overline{OE}	B	5.2		1.5	8.4		1.5	7.1	1	5.9	1	5.7		ns			
t_{PLZ}			5.2		1.5	8.4		1.5	7.1	1	5.9	1	5.7					

6.9 スイッチング特性 : $V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5 \text{ V} \pm 0.2 \text{ V}$ (特に記述のない限り) (図 7-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.2 \text{ V}$			$V_{CCB} = 1.5 \text{ V} \pm 0.1 \text{ V}$			$V_{CCB} = 1.8 \text{ V} \pm 0.15 \text{ V}$			$V_{CCB} = 2.5 \text{ V} \pm 0.2 \text{ V}$			$V_{CCB} = 3.3 \text{ V} \pm 0.3 \text{ V}$			単位
			最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
t_{PLH}	A	B	3.2			0.5	5.6	0.5	4.5	0.5	3.3	0.5	2.8					ns
t_{PHL}			3.2			0.5	5.6	0.5	4.5	0.5	3.3	0.5	2.8					
t_{PLH}	B	A	2.6			0.5	4.1	0.5	3.7	0.5	3.3	0.5	3.2					ns
t_{PHL}			2.6			0.5	4.1	0.5	3.7	0.5	3.3	0.5	3.2					
t_{PZH}	\overline{OE}	A	2.5			0.5	5.3	0.5	5.3	0.5	5.3	0.5	5.3					ns
t_{PZL}			2.5			0.5	5.3	0.5	5.3	0.5	5.3	0.5	5.3					
t_{PZH}	\overline{OE}	B	5.2			0.5	9.4	0.5	7.3	0.5	5.1	0.5	4.5					ns
t_{PZL}			5.2			0.5	9.4	0.5	7.3	0.5	5.1	0.5	4.5					
t_{PHZ}	\overline{OE}	A	3			1	6.1	1	6.1	1	6.1	1	6.1					ns
t_{PLZ}			3			1	6.1	1	6.1	1	6.1	1	6.1					
t_{PHZ}	\overline{OE}	B	5			1	7.9	1	6.6	1	6.1	1	5.2					ns
t_{PLZ}			5			1	7.9	1	6.6	1	6.1	1	5.2					

6.10 スイッチング特性 : $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3 \text{ V} \pm 0.3 \text{ V}$ (図 7-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	$V_{CCB} = 1.2 \text{ V}$			$V_{CCB} = 1.5 \text{ V} \pm 0.1 \text{ V}$			$V_{CCB} = 1.8 \text{ V} \pm 0.15 \text{ V}$			$V_{CCB} = 2.5 \text{ V} \pm 0.2 \text{ V}$			$V_{CCB} = 3.3 \text{ V} \pm 0.3 \text{ V}$			単位
			最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
t_{PLH}	A	B	3.2			0.5	5.5	0.5	4.4	0.5	3.2	0.5	2.7					ns
t_{PHL}			3.2			0.5	5.5	0.5	4.4	0.5	3.2	0.5	2.7					
t_{PLH}	B	A	2.8			0.5	3.7	0.5	3.3	0.5	2.8	0.5	2.7					ns
t_{PHL}			2.8			0.5	3.7	0.5	3.3	0.5	2.8	0.5	2.7					
t_{PZH}	\overline{OE}	A	2.2			0.5	4.3	0.5	4.2	0.5	4.1	0.5	4					ns
t_{PZL}			2.2			0.5	4.3	0.5	4.2	0.5	4.1	0.5	4					
t_{PZH}	\overline{OE}	B	5.1			0.5	9.3	0.5	7.2	0.5	4.9	0.5	4					ns
t_{PZL}			5.1			0.5	9.3	0.5	7.2	0.5	4.9	0.5	4					
t_{PHZ}	\overline{OE}	A	3.4			0.5	5	0.5	5	0.5	5	0.5	5					ns
t_{PLZ}			3.4			0.5	5	0.5	5	0.5	5	0.5	5					
t_{PHZ}	\overline{OE}	B	4.9			1	7.7	1	6.5	1	5.2	0.5	5					ns
t_{PLZ}			4.9			1	7.7	1	6.5	1	5.2	0.5	5					

6.11 動作特性

$T_A = 25^\circ\text{C}$

パラメータ			テスト条件	$V_{CCA} = V_{CCB} = 1.2 \text{ V}$			$V_{CCA} = V_{CCB} = 1.5 \text{ V}$			$V_{CCA} = V_{CCB} = 1.8 \text{ V}$			$V_{CCA} = V_{CCB} = 2.5 \text{ V}$			$V_{CCA} = V_{CCB} = 3.3 \text{ V}$			単位
最小値	代表値	最大値		最小値	代表値	最大値													
$C_{pdA}^{(1)}$	A から B	出力 (有効化時)	$C_L = 0, f = 10\text{MHz}, t_r = t_f = 1\text{ns}$	1			1			1			2					pF	
		出力 (無効化時)		1			1			1			1						
	B から A	出力 (有効化時)		13			13			14			15			16			
		出力 (無効化時)		1			1			1			1			1			

$T_A = 25^\circ\text{C}$

パラメータ			テスト 条件	$V_{CCA} = V_{CCB} = 1.2\text{ V}$	$V_{CCA} = V_{CCB} = 1.5\text{ V}$	$V_{CCA} = V_{CCB} = 1.8\text{ V}$	$V_{CCA} = V_{CCB} = 2.5\text{ V}$	$V_{CCA} = V_{CCB} = 3.3\text{ V}$	単位
				最小 値	代表 値	最大 値	最小 値	代表 値	
C_{pdB} ⁽¹⁾	A から B	出力 (有効化時)	$C_L = 0,$ $f = 10\text{MHz},$ $t_f = t_r = 1\text{ns}$	13	13	14	15	16	pF
		出力 (無効化時)		1	1	1	1	1	
	B から A	出力 (有効化時)		1	1	1	1	2	
		出力 (無効化時)		1	1	1	1	1	

- (1) トランシーバあたりの電力散逸容量。テキサス・インスツルメンツのアプリケーション レポート『CMOS の消費電力と C_{pd} の計算』、SCA035 を参考してください。

6.12 代表的特性

$T_A = 25^\circ\text{C}$




図 6-1. 標準的な伝搬遅延 t_{PLH} (A から B) と負荷容量との関係




図 6-2. 標準的な伝搬遅延 t_{PHL} (A から B) と負荷容量との関係




図 6-3. 標準的な伝搬遅延 t_{PLH} (A から B) と負荷容量との関係




図 6-4. 標準的な伝搬遅延 t_{PHL} (A から B) と負荷容量との関係




図 6-5. 標準的な伝搬遅延 t_{PLH} (A から B) と負荷容量との関係




図 6-6. 標準的な伝搬遅延 t_{PHL} (A から B) と負荷容量との関係

6.12 代表的特性 (続き)

$T_A = 25^\circ\text{C}$




図 6-7. 標準的な伝搬遅延 t_{PLH} (A から B) と負荷容量との関係




図 6-8. 標準的な伝搬遅延 t_{PHL} (A から B) と負荷容量との関係




図 6-9. 標準的な伝搬遅延 t_{PLH} (A から B) と負荷容量との関係








図 6-10. 標準的な伝搬遅延 t_{PHL} (A から B) と負荷容量との関係

7 パラメータ測定情報



TEST	S1
t_{pd}	Open
t_{PLZ}/t_{PZL}	2 · V_{CCO}
t_{PHZ}/t_{PZH}	GND

V_{CCO}	C_L	R_L	V_{TP}
1.2 V	15 pF	2 k Ω	0.1 V
$1.5 V \pm 0.1 V$	15 pF	2 k Ω	0.1 V
$1.8 V \pm 0.15 V$	15 pF	2 k Ω	0.15 V
$2.5 V \pm 0.2 V$	15 pF	2 k Ω	0.15 V
$3.3 V \pm 0.3 V$	15 pF	2 k Ω	0.3 V



- NOTES:
- C_L includes probe and jig capacitance.
 - Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 - All input pulses are supplied by generators having the following characteristics: PRR 10 MHz, $Z_O = 50 \Omega$, $dv/dt \geq 1 \text{ V/ns}$.
 - The outputs are measured one at a time, with one transition per measurement.
 - t_{PLH} and t_{PHL} are the same as t_{pd} .
 - V_{CCI} is the V_{CC} associated with the input port.
 - V_{CCO} is the V_{CC} associated with the output port.

図 7-1. 負荷回路および電圧波形

8 詳細説明


8.1 概要

SN74AVC16T245 は、16 ビット、デュアル電源、非反転双方向電圧レベル変換デバイスです。ピン A と制御ピン (DIR, \overline{OE}) は V_{CCA} によってサポートされており、ピン B とは V_{CCB} によってサポートされています。A ポートは、1.2V~3.6V の範囲の I/O 電圧を受け入れ、B ポートは 1.2V~3.6V の I/O 電圧に対応できます。 \overline{OE} を LOW に設定すると、DIR が HIGH のときは A から B へ、DIR が LOW のときは B から A へデータが転送されます。 \overline{OE} を HIGH に設定すると、A と B の両方がハイインピーダンス状態になります。

このデバイスは、オフ出力電流 (I_{off}) を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。

V_{CC} 絶縁機能は、どちらかの V_{CC} 入力が GND レベルになると、両方のポートを確実に高インピーダンス状態にします。

8.2 機能ブロック図



8.3 機能説明

8.3.1 完全に構成可能なデュアル レール設計により、 1.2V~3.6V の電源電圧の全範囲にわたって各ポートが動作可能

V_{CCA} ピンと V_{CCB} ピンはどちらも 1.2V~3.6V の任意の電圧で供給できるため、このデバイスは任意の低電圧ノード間 (1.2V, 1.8V, 2.5V, 3.3V) での変換に適しています。

8.3.2 部分的パワーダウン モード動作

このデバイスは、オフ出力電流 (I_{off}) を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。 I_{off} 回路は、本デバイスが部分的パワーダウン モードに入った際に I/O 出力回路を無効にすることで、電流の逆流を防止します。

8.3.3 V_{CC} 絶縁機能

V_{CC} 絶縁機能は、 V_{CCA} と V_{CCB} のどちらかが GND レベルになった場合、両方の出力を確実に高インピーダンス状態にします (セクション 6.5 に、 I_{OZ} を示します)。これにより、どちらのバスにも誤ったロジック レベルが現れないようにしています。

8.4 デバイスの機能モード

SN74AVC16T245 は、1.2V～3.6V の V_{CCA} と V_{CCB} で動作できる電圧レベルトランスレータです。1.2V と 3.6V の間の信号変換には、方向制御と出力イネーブル制御が必要です。 \overline{OE} が Low、DIR が High の場合、データは A から B へ転送されます。 \overline{OE} が Low、DIR が Low の場合、データは B から A へ転送されます。 \overline{OE} が High になると、両方の出力ポートは高インピーダンスになります。

表 8-1. 機能表

制御入力 (1)		出力回路		動作
\overline{OE}	DIR	A ポート	B ポート	
L	L	イネーブル	ハイインピーダンス	B データを A バスへ
L	H	ハイインピーダンス	イネーブル	A データを B バスへ
H	X	ハイインピーダンス	ハイインピーダンス	絶縁

(1) データ I/O の入力回路は常にアクティブです。

9 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

SN74AVC16T245 デバイスは、デバイスの接続と、混在する電圧の非互換性の解消のためのレベルシフト アプリケーションで使えます。SN74AVC16T245 デバイスは、チャネルごとに方向が異なる際のデータ転送に理想的です。

9.1.1 イネーブル時間

以下の式を使用して、SN74AVC16T45 のイネーブル時間を計算します。

$$t_{PZH} (\text{DIR to A}) = t_{PLZ} (\text{DIR to B}) + t_{PLH} (\text{B to A}) \quad (1)$$

$$t_{PZL} (\text{DIR to A}) = t_{PHZ} (\text{DIR to B}) + t_{PHL} (\text{B to A}) \quad (2)$$

$$t_{PZH} (\text{DIR to B}) = t_{PLZ} (\text{DIR to A}) + t_{PLH} (\text{A to B}) \quad (3)$$

$$t_{PZL} (\text{DIR to B}) = t_{PHZ} (\text{DIR to A}) + t_{PHL} (\text{A to B}) \quad (4)$$

双方向アプリケーションでは、これらのイネーブル時間から、DIR ビットが切り替わってから出力が得られるまでの遅延の最大値が得られます。たとえば、SN74AVC16T245 が最初に A から B に送信しており、その後に DIR ビットが切り替わる場合、デバイスの B ポートはそれが入力として指定される前にディセーブルにする必要があります。B ポートがディセーブルになると、このポートに印加されていた入力信号は、指定の伝搬遅延を経過した後に対応する A ポートで確認できるようになります。

9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーション回路図

9.2.1 設計要件

このデバイスは、DIR ピンの状態に応じて有効化されるドライバを使っています。設計者はデータの意図された流れを握り、High と Low のどちらのロジック レベル仕様にも違反しないように注意する必要があります。未使用のデータ入力はフローティングにしないでください。フローティングにすると、入力 CMOS 構造において過剰な内部リードが発生する可能性があるためです。未使用のすべての入力および出力ポートは、グラウンドに直接接続します。

この設計例では、表 9-1 に記載されているパラメータを使用します。

表 9-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	1.2 V ~ 3.6 V
出力電圧範囲	1.2 V ~ 3.6 V

9.2.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

9.2.2.1 入力電圧範囲

SN74AVC16T245 デバイスを駆動しているデバイスの電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High の場合、値は入力ポートの V_{IH} を超えている必要があります。有効なロジック Low の場合、値は入力ポートの V_{IL} 未満である必要があります。

9.2.2.2 出力電圧範囲

SN74AVC16T245 デバイスが駆動しているデバイスの電源電圧を使用して、出力電圧範囲を決定します。

9.2.3 アプリケーション曲線




図 9-2. 2.5 MHz での昇圧変換 (1.2 V→3.3 V)

9.3 電源に関する推奨事項

SN74AVC16T245 デバイスは、設定可能な 2 つの独立した電源レール (V_{CCA} および V_{CCB}) を使用しています。 V_{CCA} と V_{CCB} は 1.2V~3.6V の任意の電源電圧に対応しています。A ポートと B ポートはそれぞれ V_{CCA} と V_{CCB} に追従するように設計されているため、1.2V、1.5V、1.8V、2.5V、3.3V の任意の電圧ノード間での低電圧双方向変換が可能です。

出力イネーブル (\overline{OE}) 入力回路は、 V_{CCA} から電力が供給されるように設計されており、 \overline{OE} 入力が High のときはすべての出力が高インピーダンス状態になります。電源オンまたは電源オフ時に出力の高インピーダンス状態を確保するには、 OE 入力ピンをプルアップ抵抗経由で V_{CCA} に接続する必要があります。 V_{CCA} および V_{CCB} が完全に立ち上がり、安定するまでイネーブルにしないでください。 V_{CCA} へのプルアップ抵抗の最小値は、ドライバの電流シンク能力によって決まります。


9.4 レイアウト

9.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント回路基板レイアウトのガイドラインに従うことを推奨します。

- 電源にはバイパスコンデンサを使用する必要があります。
- 過度の負荷を避けるため、配線長を短くする必要があります。
- システム要件に応じて信号の立ち上がり時間と立ち下がり時間を調整するのに便利なように、負荷コンデンサまたはプルアップ抵抗の信号パスにパッドを配置します。

9.4.2 レイアウト例



10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連資料

関連資料については、以下を参照してください。

- ・『CMOS の消費電力と Cpd の計算』、[SCAA035](#)
- ・『低速またはフローティング CMOS 入力の影響』、[SCBA004](#)

10.1.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[更新の通知を受け取る] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

10.2 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。[TI の使用条件](#)を参照してください。

10.3 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (July 2015) to Revision F (March 2024)	Page
・ ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	3

Changes from Revision D (February 2015) to Revision E (July 2015)	Page
・ ピン機能の表を更新.....	3

Changes from Revision C (August 2005) to Revision D (February 2015)	Page
・ 「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加。	1

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスについて利用可能な最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側のナビゲーションリンクを参照してください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
74AVC16T245DGGRG4	Active	Production	TSSOP (DGG) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
74AVC16T245DGGRG4.B	Active	Production	TSSOP (DGG) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
74AVC16T245DGVR4	Active	Production	TVSOP (DGV) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	WF245
AVC16T245DGGR-D	Active	Production	TSSOP (DGG) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
SN74AVC16T245DGG	Active	Production	TSSOP (DGG) 48	40 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
SN74AVC16T245DGG.B	Active	Production	TSSOP (DGG) 48	40 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
SN74AVC16T245DGGR	Active	Production	TSSOP (DGG) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
SN74AVC16T245DGGR.B	Active	Production	TSSOP (DGG) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AVC16T245
SN74AVC16T245DGVR	Active	Production	TVSOP (DGV) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	WF245
SN74AVC16T245DGVR.B	Active	Production	TVSOP (DGV) 48	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	WF245

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74AVC16T245 :


- Automotive : [SN74AVC16T245-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
74AVC16T245DGGRG4	TSSOP	DGG	48	2000	330.0	24.4	8.6	13.0	1.8	12.0	24.0	Q1
SN74AVC16T245DGGR	TSSOP	DGG	48	2000	330.0	24.4	8.6	13.0	1.8	12.0	24.0	Q1
SN74AVC16T245DGVR	TVSOP	DGV	48	2000	330.0	16.4	7.1	10.2	1.6	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
74AVC16T245DGGRG4	TSSOP	DGG	48	2000	356.0	356.0	45.0
SN74AVC16T245DGGR	TSSOP	DGG	48	2000	356.0	356.0	45.0
SN74AVC16T245DGVR	TVSOP	DGV	48	2000	353.0	353.0	32.0


TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
SN74AVC16T245DGG	DGG	TSSOP	48	40	530	11.89	3600	4.9
SN74AVC16T245DGG.B	DGG	TSSOP	48	40	530	11.89	3600	4.9


PACKAGE OUTLINE

DGG0048A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
 4. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


DGG0048A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:6X



SOLDER MASK DETAILS

4214859/B 11/2020

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.


6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DGG0048A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4214859/B 11/2020


NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

DGG (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

48 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold protrusion not to exceed 0,15.
 D. Falls within JEDEC MO-153

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月