

SN74AUP2G08 低消費電力、デュアル、2 入力、正論理 AND ゲート

1 特長

- 広い動作 V_{CC} 範囲: 0.8V~3.6V
- 小さい静的消費電力 ($I_{CC} = 0.9\mu A$, 最大値)
- 小さい動的消費電力 (3.3V で $C_{pd} = 4.3pF$, 標準値)
- 小さいノイズ – オーバーシュートおよびアンダーシュートは V_{CC} の <10%
- I_{off} により部分的パワーダウン モードでの動作をサポート
- シュミットトリガ アクションにより、低速の入力遷移が可能で、入力におけるスイッチング ノイズ耐性が向上 (3.3V で $V_{hys} = 250mV$, 標準値)
- 3.6V I/O 許容で混在モードの信号動作に対応
- 3.3V で $t_{pd} = 5.9ns$ (最大値)
- JESD 78, Class II 準拠で 100mA 超のラッチアップ性能

2 アプリケーション

- パワー グッド信号の結合
- イネーブル信号の結合

3 説明


このデュアル 2 入力正論理 AND ゲートは 0.8V~3.6V の V_{CC} 動作用に設計されており、ブール関数 $Y = A \bullet B$ を正論理で実行します。

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 $V_{CC} = 0V$ になると、 I_{off} 回路で出力をディセーブルすることにより、電源切断時にデバイスに電流が逆流して損傷するのを回避できます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾	本体サイズ (公称) ⁽³⁾
SN74AUP2G08	DCU (VSSOP, 8)	3.1mm × 2mm	2.3mm × 2mm
	DQE (X2SON, 8)	1mm × 1.4mm	1mm × 1.4mm
	RSE (UQFN, 8)	1.5mm × 1.5mm	1.5mm × 1.5mm
	YFP (DSBGA, 8)	0.76mm × 1.56mm	0.76mm × 1.56mm
	YZP (DSBGA, 8)	0.89mm × 1.89mm	0.89mm × 1.89mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- (3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



概略論理図 (正論理)



目次

1 特長	1	7 詳細説明	11
2 アプリケーション	1	7.1 概要.....	11
3 説明	1	7.2 機能ブロック図.....	11
4 ピン構成および機能	3	7.3 機能説明.....	11
5 仕様	4	7.4 デバイスの機能モード.....	12
5.1 絶対最大定格.....	4	8 アプリケーションと実装	13
5.2 ESD 定格.....	4	8.1 アプリケーション情報.....	13
5.3 推奨動作条件.....	5	8.2 代表的なアプリケーション.....	13
5.4 熱抵抗特性.....	5	8.3 電源に関する推奨事項.....	16
5.5 電気的特性.....	6	8.4 レイアウト.....	16
5.6 スイッチング特性 - $C_L = 5\text{pF}$	7	9 デバイスおよびドキュメントのサポート	18
5.7 スイッチング特性 - $C_L = 10\text{pF}$	7	9.1 ドキュメントの更新通知を受け取る方法.....	18
5.8 スイッチング特性 - $C_L = 15\text{pF}$	7	9.2 サポート・リソース.....	18
5.9 スイッチング特性 - $C_L = 30\text{pF}$	8	9.3 商標.....	18
5.10 動作特性.....	8	9.4 静電気放電に関する注意事項.....	18
5.11 代表的特性.....	8	9.5 用語集.....	18
6 パラメータ測定情報	9	10 改訂履歴	18
6.1 負荷回路および電圧波形.....	10	11 メカニカル、パッケージ、および注文情報	18

4 ピン構成および機能




表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
1A	1	I	チャンネル 1 ロジック入力 A
1B	2	I	チャンネル 1 ロジック入力 B
2Y	3	O	チャンネル 2 出力
GND	4	G	グラウンド
2A	5	I	チャンネル 2 ロジック入力 A
2B	6	I	チャンネル 2 ロジック入力 B
1Y	7	O	チャンネル 1 出力
V _{CC}	8	P	電源

(1) 信号タイプ: I = 入力、O = 出力、G = グラウンド、P = 電源

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V_{CC}	電源電圧範囲	-0.5	4.6	V
V_I	入力電圧範囲 ⁽²⁾	-0.5	4.6	V
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	-0.5	4.6	V
V_O	High または Low 状態の出力電圧範囲 ⁽²⁾	-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < 0$		-50 mA
I_{OK}	出力クランプ電流	$V_O < 0$		-50 mA
I_O	連続出力電流		±20	mA
	V_{CC} または GND を通過する連続電流		±50	mA
T_J	接合部温度		150	°C
T_{stg}	保管温度範囲	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流の定格を順守しても、入力の負電圧と出力電圧の定格を超えることがあります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

			最小値	最大値	単位
V _{CC}	電源電圧		0.8	3.6	V
V _{IH}	High レベル入力電圧	V _{CC} = 0.8 V	V _{CC}		V
		V _{CC} = 1.1V~1.95V	0.65 × V _{CC}		
		V _{CC} = 2.3V~2.7V	1.6		
		V _{CC} = 3V~3.6V	2		
V _{IL}	Low レベル入力電圧	V _{CC} = 0.8 V		0	V
		V _{CC} = 1.1V~1.95V		0.35 × V _{CC}	
		V _{CC} = 2.3V~2.7V		0.7	
		V _{CC} = 3V~3.6V		0.9	
V _I	入力電圧		0	3.6	V
V _O	出力電圧		0	V _{CC}	V
I _{OH}	High レベル出力電流	V _{CC} = 0.8 V		-20	μA
		V _{CC} = 1.1 V		-1.1	mA
		V _{CC} = 1.4 V		-1.7	
		V _{CC} = 1.65 V		-1.9	
		V _{CC} = 2.3 V		-3.1	
		V _{CC} = 3 V		-4	
I _{OL}	Low レベル出力電流	V _{CC} = 0.8 V		20	μA
		V _{CC} = 1.1 V		1.1	mA
		V _{CC} = 1.4 V		1.7	
		V _{CC} = 1.65 V		1.9	
		V _{CC} = 2.3 V		3.1	
		V _{CC} = 3 V		4	
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート	V _{CC} = 0.8V~3.6V		200	ns/V
T _A	自由空気での動作温度		-40	125	°C

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

5.4 熱抵抗特性

		DCU (VSSOP)	DQE (X2SON)	RSE (UQFN)	YPF (DSBGA)	YZP (DSBGA)	単位
熱評価基準 ⁽¹⁾		8 ピン	8 ピン	8 ピン	8 ピン	8 ピン	
R _{θJA}	接合部から周囲への熱抵抗	227	261	253	98.8	102	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	V _{CC}	T _A = 25°C	T _A = -40°C～125°C		単位	
				最小値	標準値	最大値		最小値
V _{OH}	I _{OH} = -20μA		0.8V ～ 3.6V	V _{CC} - 0.1		V _{CC} - 0.1		V
	I _{OH} = -1.1mA		1.1V	0.75 × V _{CC}		0.7 × V _{CC}		
	I _{OH} = -1.7mA		1.4V	1.11		1.03		
	I _{OH} = -1.9mA		1.65V	1.32		1.3		
	I _{OH} = -2.3mA		2.3V	2.05		1.97		
	I _{OH} = -3.1mA			1.9		1.85		
	I _{OH} = -2.7mA		3V	2.72		2.67		
	I _{OH} = -4mA			2.6		2.55		
V _{OL}	I _{OL} = 20μA		0.8V ～ 3.6V	0.1		0.1		V
	I _{OL} = 1.1mA		1.1V	0.3 × V _{CC}		0.3 × V _{CC}		
	I _{OL} = 1.7mA		1.4V	0.31		0.37		
	I _{OL} = 1.9mA		1.65V	0.31		0.35		
	I _{OL} = 2.3mA		2.3V	0.31		0.33		
	I _{OL} = 3.1mA			0.44		0.45		
	I _{OL} = 2.7mA		3V	0.31		0.33		
	I _{OL} = 4mA			0.44		0.45		
I _I	A または B 入力	V _I = GND～3.6V	0V ～ 3.6V	0.1		0.5		μA
I _{off}		V _I または V _O = 0V～3.6V	0V	0.2		1.3		μA
ΔI _{off}		V _I または V _O = 0V～3.6V	0V ～ 0.2V	0.2		2		μA
I _{CC}		V _I = GND または (V _{CC} ～ 3.6V)、I _O = 0	0.8V ～ 3.6V	0.5		1.7		μA
ΔI _{CC}		V _I = V _{CC} - 0.6V#none#、I _O = 0	3.3V	40		50		μA
C _i		V _I = V _{CC} または GND	0V	1.5				pF
			3.6V	1.5				
C _O		V _O = GND	0V	3				pF

5.6 スイッチング特性 - $C_L = 5\text{pF}$

自由気流での推奨動作温度範囲内 (特に記述のない限り) (「負荷回路および電圧波形」[セクション 6](#) を参照)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ\text{C}$			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
t_{pd}	A または B	Y	0.8V	19.8					ns
			1.2V \pm 0.1V	2.6	7.8	18.8	2.1	20.9	
			1.5V \pm 0.1V	1.4	5.4	11.8	0.9	12.7	
			1.8V \pm 0.15V	1	4.3	9	0.5	9.5	
			2.5V \pm 0.2V	1	3	5.9	0.5	6.4	
			3.3V \pm 0.3V	1	2.4	5.2	0.5	5.7	

5.7 スイッチング特性 - $C_L = 10\text{pF}$

自由気流での推奨動作温度範囲内 (特に記述のない限り) (「負荷回路および電圧波形」[セクション 6](#) を参照)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ\text{C}$			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
t_{pd}	A または B	Y	0.8V	23.1					ns
			1.2V \pm 0.1V	1.5	8.9	21.1	1	22.1	
			1.5V \pm 0.1V	1	6.3	13.2	0.5	13.7	
			1.8V \pm 0.15V	1	5	10.1	0.5	10.6	
			2.5V \pm 0.2V	1	3.6	7.4	0.5	7.9	
			3.3V \pm 0.3V	1	2.9	5.5	0.5	6	

5.8 スイッチング特性 - $C_L = 15\text{pF}$

自由気流での推奨動作温度範囲内 (特に記述のない限り) (「負荷回路および電圧波形」[セクション 6](#) を参照)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ\text{C}$			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
t_{pd}	A または B	Y	0.8V	24.7					ns
			1.2V \pm 0.1V	3.6	9.8	21.7	3.1	24.8	
			1.5V \pm 0.1V	2.3	4.6	14	1.8	15.8	
			1.8V \pm 0.15V	1.6	5.5	10.6	1.1	11.7	
			2.5V \pm 0.2V	1	4	7	0.5	7.5	
			3.3V \pm 0.3V	1	3.3	5.9	0.5	6.4	

5.9 スイッチング特性 - $C_L = 30\text{pF}$

自由気流での推奨動作温度範囲内 (特に記述のない限り) (「負荷回路および電圧波形」セクション 6 を参照)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ\text{C}$			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
t_{pd}	A または B	Y	0.8V	31.8					ns
			$1.2\text{V} \pm 0.1\text{V}$	4.9	12.6	26.3	4.4	29	
			$1.5\text{V} \pm 0.1\text{V}$	3.4	9	16.6	2.9	20	
			$1.8\text{V} \pm 0.15\text{V}$	2.5	7.3	12.9	2	15.7	
			$2.5\text{V} \pm 0.2\text{V}$	1.8	5.4	8.8	1.3	11.4	
			$3.3\text{V} \pm 0.3\text{V}$	1.5	4.5	7	1	9.5	

5.10 動作特性

$T_A = 25^\circ\text{C}$

パラメータ	テスト条件	V_{CC}	標準値	単位
C_{pd} 電力散逸容量	$f = 10\text{MHz}$	0.8V	4	pF
		$1.2\text{V} \pm 0.1\text{V}$	4	
		$1.5\text{V} \pm 0.1\text{V}$	4	
		$1.8\text{V} \pm 0.15\text{V}$	4	
		$2.5\text{V} \pm 0.2\text{V}$	4.1	
		$3.3\text{V} \pm 0.3\text{V}$	4.3	

5.11 代表的特性




図 5-1. t_{PD} と V_{CC} との関係、15pF 負荷







図 5-2. t_{PD} と温度との関係、1.8V、15pF 負荷

6 パラメータ測定情報



LOAD CIRCUIT


	$V_{CC} = 0.8 \text{ V}$	$V_{CC} = 1.2 \text{ V} \pm 0.1 \text{ V}$	$V_{CC} = 1.5 \text{ V} \pm 0.1 \text{ V}$	$V_{CC} = 1.8 \text{ V} \pm 0.15 \text{ V}$	$V_{CC} = 2.5 \text{ V} \pm 0.2 \text{ V}$	$V_{CC} = 3.3 \text{ V} \pm 0.3 \text{ V}$
C_L	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF
V_M	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$
V_I	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}




- NOTES: A. C_L includes probe and jig capacitance.
B. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10 \text{ MHz}$, $Z_O = 50 \Omega$, slew rate $\geq 1 \text{ V/ns}$.
C. The outputs are measured one at a time, with one transition per measurement.
D. t_{PLH} and t_{PHL} are the same as t_{pd} .
E. All parameters and waveforms are not applicable to all devices.

図 6-1. 負荷回路および電圧波形

6.1 負荷回路および電圧波形



	$V_{CC} = 0.8 \text{ V}$	$V_{CC} = 1.2 \text{ V} \pm 0.1 \text{ V}$	$V_{CC} = 1.5 \text{ V} \pm 0.1 \text{ V}$	$V_{CC} = 1.8 \text{ V} \pm 0.15 \text{ V}$	$V_{CC} = 2.5 \text{ V} \pm 0.2 \text{ V}$	$V_{CC} = 3.3 \text{ V} \pm 0.3 \text{ V}$
C_L	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF
V_M	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$
V_I	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}
V_{Δ}	0.1 V	0.1 V	0.1 V	0.15 V	0.15 V	0.3 V



- NOTES: A. C_L includes probe and jig capacitance.
 B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 C. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10 \text{ MHz}$, $Z_O = 50 \Omega$, slew rate $\geq 1 \text{ V/ns}$.
 D. The outputs are measured one at a time, with one transition per measurement.
 E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
 F. t_{PZL} and t_{PZH} are the same as t_{en} .
 G. All parameters and waveforms are not applicable to all devices.

図 6-2. 負荷回路および電圧波形

7 詳細説明


7.1 概要

AUP ファミリーは、バッテリー駆動のポータブル アプリケーションに対する低消費電力ニーズに応える最適ソリューションです。このファミリーは、 V_{CC} 範囲全体の 0.8V から 3.6V にわたって静的消費電力および動的消費電力を抑えることでバッテリー寿命を延長します。また、この製品はシグナル インテグリティを良好に維持します。

このデュアル 2 入力正論理 AND ゲートは 0.8V~3.6V の V_{CC} 動作用に設計されており、ブール関数 $Y = A \bullet B$ を正論理で実行します。

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 I_{off} 回路で出力をディセーブルすることにより、電源切断時にデバイスに電流が逆流して損傷するのを回避できます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 平衡化された CMOS プッシュプル出力

このデバイスには、平衡化された CMOS プッシュプル出力が内蔵されています。「平衡化」という用語は、デバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

未使用のプッシュプル CMOS 出力は、未接続のままにしておく必要があります。

7.3.2 CMOS シュミット トリガ入力

このデバイスには、シュミットトリガ アーキテクチャによる入力 that 搭載されています。これらの入力は高インピーダンスであり、「電気的特性」表に示されている入力静電容量と並列に配置された、入力からグランドまでの抵抗として、通常はモデル化されます。最悪条件下の抵抗値は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算します。

シュミットトリガ入力アーキテクチャのヒステリシスは、「電気的特性」表の ΔV_T で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できますが、未使用の入力を適切に終端することをお勧めします。入力を低速の遷移信号と共に駆動すると、デバイスの動的な電流消費が増加します。シュミットトリガ入力の詳細については、『シュミットトリガについて』を参照してください。

7.3.3 部分的パワー ダウン (I_{off})

このデバイスには、電源ピンが 0V に保持されているときにすべての出力をディセーブルにする回路が搭載されています。ディセーブルになっているときは、印加される入力電圧に関係なく、出力は電流のソースとシンクのどちらも行きません。各出力のリーク電流の量は、「電気的特性」表の I_{off} 仕様によって定義されます。

7.3.4 標準 CMOS 入力

このデバイスには、標準 CMOS 入力 that 搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は電気的特性に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算されます。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『低速またはフローティング CMOS 入力の影響』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 V_{CC} または GND に終端させる必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因で決まりますが、 $10k\Omega$ の抵抗を推奨します。通常はこれですべての要件を満たします。

7.3.5 クランプダイオード構造

図 7-1 は、このデバイスの入力と出力には負のクランプ ダイオードのみがあることを示しています。

注意

「絶対最大定格」の表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-1. 各入力と出力に対するクランプ ダイオードの電気的配置

7.4 デバイスの機能モード

表 7-1. 機能表

入力		出力 Y
A	B	
L	L	L
L	H	L
H	L	L
H	H	H

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

このアプリケーションでは、[図 8-1](#) に示すように、3 つの 2 入力 AND ゲートを組み合わせて 4 入力 AND ゲート機能を実装しています。複数の SN74AUP2G08 を使用して、モーター コントローラの **RESET** ピンを直接制御します。コントローラがイネーブルになるには 4 つの入力信号がすべて High である必要があり、いずれか 1 つの信号が Low になるとディセーブルになります。4 入力 AND ゲート機能で 4 つの個別のリセット信号を 1 つのアクティブ Low リセット信号に結合します。

(1)

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SN74AUP2G08 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジック デバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された V_{CC} 総電流の最大値を超えないようにしてください。

グラウンドは、SN74AUP2G08 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グラウンド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74AUP2G08 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN74AUP2G08 は、「電気的特性」表に定義されている出力電圧および電流 (V_{OH} および V_{OL}) で、 $R_L \geq V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$ $V_{t(min)}$ を超えるとロジック **Low** と見なされ、 $V_{IH(min)}$ $V_{t+(max)}$ を超えるとロジック **High** と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が **High** の場合にはプルアップ抵抗、デフォルト状態が **Low** の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74AUP2G08 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10k Ω の抵抗値がしばしば使用されます。

SN74AUP2G08 は CMOS 入力を備えているため、正しく動作するには、「推奨動作条件」表で定義されているように、入力が素早く遷移する必要があります。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

SN74AUP2G08 にはシュミットトリガ入力があるため、入力信号遷移レートの要件はありません。

シュミットトリガ入力を採用するもう 1 つの利点は、ノイズを除去できることです。振幅の大きなノイズの場合でも、問題が発生することがあります。問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の $\Delta V_{T(min)}$ を参照してください。このヒステリシス値により、ピークツーピーク制限が得られます。

標準的な CMOS 入力とは異なり、シュミットトリガ入力は、消費電力を大幅に増加させることなく、任意の有効な値に保持できます。 V_{CC} でもグランドでもない値に入力を保持した場合に発生する追加の電流（代表値）を「代表的特性」のグラフに示します。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 **High** 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 **Low** 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電氣的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74AUP2G08 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を ($V_{CC}/I_{O(max)}$) Ω より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、M Ω 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション レポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

8.2.3 アプリケーション曲線




図 8-2. アプリケーション タイミング図

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパス コンデンサを配置する必要があります。このデバイスには 0.1 μ F のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、0.1 μ F と 1 μ F のコンデンサは並列に使用されます。バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにすることはできません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファ ゲートのうち 3 つのみを使用したりする場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジック レベルは、デバイスの機能によって異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

8.4.2 レイアウト例




図 8-3. レイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (April 2024) to Revision F (May 2025)	Page
• SN74AUP2G08 の動作温度を 125°C に更新し、「電氣的特性」表、「推奨動作条件」表、「スイッチング特性」表の各値を更新.....	1

Changes from Revision D (October 2010) to Revision E (April 2024)	Page
• 「アプリケーション」、「パッケージ情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「代表的特性」、「機能説明」セクション、「デバイスの機能モード」、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加。.....	1
• 自由気流での動作温度を 85°C (最大値) から 125°C (最大値) に変更.....	5
• T _A = -40°C ~ 125°C での性能を反映するため、「電氣的特性」および「スイッチング特性」表に列を追加.....	6

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側のナビゲーションリンクを参照してください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74AUP2G08DCUR	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DCUR.B	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DCUR1G4	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DCUR1G4.B	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DQER	Active	Production	X2SON (DQE) 8	5000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08DQER.B	Active	Production	X2SON (DQE) 8	5000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08RSER	Active	Production	UQFN (RSE) 8	5000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08RSER.B	Active	Production	UQFN (RSE) 8	5000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08YFPR	Active	Production	DSBGA (YFP) 8	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN
SN74AUP2G08YFPR.B	Active	Production	DSBGA (YFP) 8	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN
SN74AUP2G08YZPR	Active	Production	DSBGA (YZP) 8	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN
SN74AUP2G08YZPR.B	Active	Production	DSBGA (YZP) 8	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal



Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AUP2G08DCUR	VSSOP	DCU	8	3000	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
SN74AUP2G08DCUR1G4	VSSOP	DCU	8	3000	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
SN74AUP2G08DQER	X2SON	DQE	8	5000	180.0	8.4	1.2	1.6	0.55	4.0	8.0	Q1
SN74AUP2G08RSER	UQFN	RSE	8	5000	180.0	8.4	1.7	1.7	0.7	4.0	8.0	Q2
SN74AUP2G08YFPR	DSBGA	YFP	8	3000	178.0	9.2	0.9	1.75	0.6	4.0	8.0	Q1
SN74AUP2G08YZPR	DSBGA	YZP	8	3000	178.0	9.2	1.02	2.02	0.63	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AUP2G08DCUR	VSSOP	DCU	8	3000	202.0	201.0	28.0
SN74AUP2G08DCUR1G4	VSSOP	DCU	8	3000	202.0	201.0	28.0
SN74AUP2G08DQER	X2SON	DQE	8	5000	202.0	201.0	28.0
SN74AUP2G08RSE	UQFN	RSE	8	5000	202.0	201.0	28.0
SN74AUP2G08YFPR	DSBGA	YFP	8	3000	220.0	220.0	35.0
SN74AUP2G08YZPR	DSBGA	YZP	8	3000	220.0	220.0	35.0



4220323/B 03/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


RSE0008A

UQFN - 0.6 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:30X



SOLDER MASK DETAILS
NOT TO SCALE

4220323/B 03/2018

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).

EXAMPLE STENCIL DESIGN

RSE0008A

UQFN - 0.6 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICKNESS
SCALE: 30X

4220323/B 03/2018

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


YZP0008



PACKAGE OUTLINE

DSBGA - 0.5 mm max height


DIE SIZE BALL GRID ARRAY




4223082/A 07/2016

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
SCALE:40X



SOLDER MASK DETAILS
NOT TO SCALE

4223082/A 07/2016

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YZP0008

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY




SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4223082/A 07/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.



4225266/A 09/2014

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-187 variation CA.

EXAMPLE BOARD LAYOUT

DCU0008A

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X



4225266/A 09/2014

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.


6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCU0008A

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 25X

4225266/A 09/2014


NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4225204/A 08/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package complies to JEDEC MO-287 variation X2EAF.

EXAMPLE BOARD LAYOUT


DQE0008A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 40X



SOLDER MASK DETAILS

4225204/A 08/2019

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DQE0008A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.075 MM THICK STENCIL
SCALE: 40X

4225204/A 08/2019

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


YFP0008



PACKAGE OUTLINE

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



4225242/A 08/2019


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.


YFP0008

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 50X




SOLDER MASK DETAILS
NOT TO SCALE

4225242/A 08/2019

NOTES: (continued)

3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).



SOLDER PASTE EXAMPLE
 BASED ON 0.1 mm THICK STENCIL
 SCALE: 50X

4225242/A 08/2019

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月