

SN74AHC14Q-Q1 車載用ヘキサ・シュミット・トリガ・インバータ

1 特長

- 車載アプリケーション認定済み
- EPIC™ (enhanced-performance implanted CMOS) プロセス
- 2V~5.5V の V_{CC} 範囲で動作
- JESD 17 準拠で 250mA 超のラッチアップ性能
- MIL-STD-883, Method 3015 準拠で 2000V を超える ESD 保護

2 アプリケーション

- 反転クロック入力の同期
- スイッチのデバウンス
- デジタル信号の反転

3 概要

SN74AHC14Q には、6 つの独立したインバータがあります。このデバイスは、ブール関数 $Y = \bar{A}$ を実行します。

パッケージ情報

| 部品番号 | パッケージ ⁽¹⁾ | パッケージ サイズ ⁽²⁾ | 本体サイズ (公称) ⁽³⁾ |
|---------------|----------------------|--------------------------|---------------------------|
| SN74AHC14Q-Q1 | D (SOIC、14) | 8.65mm × 6mm | 8.65mm × 3.9mm |
| | PW (TSSOP、14) | 5mm × 4.4mm | 5mm × 4.4mm |
| | BQA (WQFN、14) | 3mm × 2.5mm | 3mm × 2.5mm |

- (1) 詳細については、[セクション 11](#) を参照してください。
 (2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
 (3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



論理図 (正論理)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

| | | | |
|--|---|------------------------|----|
| 1 特長 | 1 | 7.2 機能ブロック図 | 8 |
| 2 アプリケーション | 1 | 7.3 デバイスの機能モード | 8 |
| 3 概要 | 1 | 8 アプリケーションと実装 | 9 |
| 4 ピン構成および機能 | 3 | 8.1 アプリケーション情報 | 9 |
| 5 仕様 | 4 | 8.2 代表的なアプリケーション | 9 |
| 5.1 絶対最大定格 | 4 | 8.3 電源に関する推奨事項 | 11 |
| 5.2 ESD 定格 | 4 | 8.4 レイアウト | 11 |
| 5.3 推奨動作条件 | 4 | 9 デバイスおよびドキュメントのサポート | 13 |
| 5.4 熱に関する情報 | 4 | 9.1 ドキュメントのサポート (アナログ) | 13 |
| 5.5 電気的特性 | 5 | 9.2 ドキュメントの更新通知を受け取る方法 | 13 |
| 5.6 スイッチング特性、 $V_{CC} = 3.3V \pm 0.3V$ | 5 | 9.3 サポート・リソース | 13 |
| 5.7 スイッチング特性、 $V_{CC} = 5V \pm 0.5V$ | 5 | 9.4 商標 | 13 |
| 5.8 ノイズ特性 | 6 | 9.5 静電気放電に関する注意事項 | 13 |
| 5.9 動作特性 | 6 | 9.6 用語集 | 13 |
| 6 パラメータ測定情報 | 7 | 10 改訂履歴 | 13 |
| 7 詳細説明 | 8 | 11 メカニカル、パッケージ、および注文情報 | 14 |
| 7.1 概要 | 8 | | |

4 ピン構成および機能




図 4-1. D または PW パッケージ、14 ピン SOIC または TSSOP (上面図)




図 4-2. BQA パッケージ、14 ピン WQFN (上面図)

表 4-1. ピンの機能

| ピン | | 種類 (1) | 説明 |
|-----------------|----|--------|---------|
| 名称 | 番号 | | |
| 1A | 1 | I | 入力 1A |
| 1Y | 2 | O | 出力 1Y |
| 2A | 3 | I | 入力 2A |
| 2Y | 4 | O | 出力 2Y |
| 3A | 5 | I | 入力 3A |
| 3Y | 6 | O | 出力 3Y |
| 4Y | 8 | O | 出力 4Y |
| 4A | 9 | I | 入力 4A |
| 5Y | 10 | O | 出力 5Y |
| 5A | 11 | I | 入力 5A |
| 6Y | 12 | O | 出力 6Y |
| 6A | 13 | I | 入力 6A |
| GND | 7 | — | グランド・ピン |
| NC | — | — | 非接続 |
| V _{CC} | 14 | — | パワー・ピン |

(1) 信号タイプ:I = 入力、O = 出力、I/O = 入力または出力。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

| | | | 最小値 | 最大値 | 単位 |
|--------------------|--|--|------|----------------|----|
| V_{CC} | 電源電圧範囲 | | -0.5 | 7 | V |
| V_I ² | 入力電圧範囲 | | -0.5 | 7 | V |
| V_O ² | 出力電圧範囲 | | -0.5 | $V_{CC} + 0.5$ | V |
| I_{IK} | 入力クランプ電流 ($V_I < 0$) | | | -20 | mA |
| I_{OK} | 出力クランプ電流 ($V_O < 0$ または $V_O > V_{CC}$) | | | ± 20 | mA |
| I_O | 連続出力電流 ($V_O = 0 \sim V_{CC}$) | | | ± 25 | mA |
| | V_{CC} または GND の連続電流 | | | ± 50 | mA |
| T_{stg} | 保管温度範囲 | | -65 | 150 | °C |

- (1) 「絶対最大定格」に示された値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

| | | 値 | 単位 |
|-------------|---|------------|----|
| $V_{(ESD)}$ | 静電放電 人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾ | ± 2000 | V |

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

自由気流での推奨動作温度範囲内 (特に記述のない限り)⁽¹⁾

| | | | 最小値 | 最大値 | 単位 |
|----------|--------------|--------------------------|-----|----------|----|
| V_{CC} | 電源電圧 | | 2 | 5.5 | V |
| V_I | 入力電圧 | | 0 | 5.5 | V |
| V_O | 出力電圧 | | 0 | V_{CC} | V |
| I_{OH} | High レベル出力電流 | $V_{CC} = 2V$ | | -50 | mA |
| | | $V_{CC} = 3.3V \pm 0.3V$ | | -4 | mA |
| | | $V_{CC} = 5V \pm 0.5V$ | | -8 | |
| I_{OL} | Low レベル出力電流 | $V_{CC} = 2V$ | | 50 | mA |
| | | $V_{CC} = 3.3V \pm 0.3V$ | | 4 | mA |
| | | $V_{CC} = 5V \pm 0.5V$ | | 8 | |
| T_A | 自由気流での動作温度 | | -40 | 125 | °C |

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、 V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーション・レポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

5.4 热に関する情報

| 熱評価基準 ⁽¹⁾ | | SN74AHC14Q-Q1 | | | 単位 |
|----------------------|--------------|---------------|-------|-------|------|
| | | D | PW | BQA | |
| | | 14 ピン | 14 ピン | 14 ピン | |
| $R_{θJA}$ | 接合部から周囲への熱抵抗 | 124.6 | 147.7 | 88.3 | °C/W |

- (1) 従来および新しい熱評価基準値の詳細については、『IC パッケージの熱評価基準』アプリケーションレポート (SPRA953) を参照してください。

5.5 電気的特性

自由気流での推奨動作温度範囲内 (特に記述のない限り)

| パラメータ | テスト条件 | V _{CC} | T _A = 25°C | | | 最小値 | 最大値 | 単位 |
|---|--|-----------------|-----------------------|------|------|------|-----|----|
| | | | 最小値 | 代表値 | 最大値 | | | |
| V _{T+} の正方向入力スレッショルド電圧 | | 3V | 1.2 | 2.2 | 1.2 | 2.2 | | V |
| | | 4.5V | 1.75 | 3.15 | 1.75 | 3.15 | | |
| | | 5.5V | 2.15 | 3.85 | 2.15 | 3.85 | | |
| V _{T-} の負方向入力スレッショルド電圧 | | 3V | 0.9 | 1.9 | 0.9 | 1.9 | | V |
| | | 4.5V | 1.35 | 2.75 | 1.35 | 2.75 | | |
| | | 5.5V | 1.65 | 3.35 | 1.65 | 3.35 | | |
| ΔV _T ヒステリシス (V _{T+} - V _{T-}) | | 3V | 0.3 | 1.2 | 0.3 | 1.2 | | V |
| | | 4.5V | 0.4 | 1.4 | 0.4 | 1.4 | | |
| | | 5.5V | 0.5 | 1.6 | 0.5 | 1.6 | | |
| V _{OH} | I _{OH} = -50μA | 2V | 1.9 | 2 | 1.9 | | | V |
| | | 3V | 2.9 | 3 | 2.9 | | | |
| | | 4.5V | 4.4 | 4.5 | 4.4 | | | |
| | I _{OH} = -4mA | 3V | 2.58 | | 2.48 | | | |
| | I _{OH} = -8mA | 4.5V | 3.94 | | 3.8 | | | |
| V _{OL} | I _{OL} = 50μA | 2V | | 0.1 | 0.1 | | | V |
| | | 3V | | 0.1 | 0.1 | | | |
| | | 4.5V | | 0.1 | 0.1 | | | |
| | I _{OL} = 4mA | 3V | | 0.36 | 0.5 | | | |
| I _I | I _I = 8mA | 4.5V | | 0.36 | 0.5 | | | V |
| | V _I = 5.5V または GND | 0V~5.5V | | ±0.1 | ±1 | μA | | |
| I _{CC} | V _I = V _{CC} または GND、 I _{CC} = 0 | 5.5V | | 2 | 20 | μA | | |
| C _i | V _I = V _{CC} または GND | 5V | 2 | 10 | | PF | | |

5.6 スイッチング特性、V_{CC} = 3.3V±0.3V

自由気流での推奨動作温度範囲内、V_{CC} = 3.3V±0.3V (特に記述のない限り) (負荷回路および電圧波形を参照)

| パラメータ | 始点 (入力) | 終点 (出力) | 負荷容量 | T _A = 25°C | | | 最小値 | 最大値 | 単位 |
|------------------|---------|---------|-----------------------|-----------------------|------|------|-----|------|----|
| | | | | 最小値 | 代表値 | 最大値 | | | |
| t _{PLH} | A | Y | C _L = 15pF | | 8.3 | 12.8 | 1 | 15 | ns |
| | | | | | 8.3 | 12.8 | 1 | 15 | |
| t _{PLH} | A | Y | C _L = 50pF | | 10.8 | 16.3 | 1 | 18.5 | ns |
| | | | | | 10.8 | 16.3 | 1 | 18.5 | |

5.7 スイッチング特性、V_{CC} = 5V±0.5V

自由気流での推奨動作温度範囲内、V_{CC} = 5V±0.5V (特に記述のない限り) (負荷回路および電圧波形を参照)

| パラメータ | 始点 (入力) | 終点 (出力) | 負荷容量 | T _A = 25°C | | | 最小値 | 最大値 | 単位 |
|------------------|---------|---------|-----------------------|-----------------------|-----|------|-----|-----|----|
| | | | | 最小値 | 代表値 | 最大値 | | | |
| t _{PLH} | A | Y | C _L = 15pF | | 5.5 | 8.6 | 1 | 10 | ns |
| | | | | | 5.5 | 8.6 | 1 | 10 | |
| t _{PLH} | A | Y | C _L = 50pF | | 7 | 10.6 | 1 | 12 | ns |
| | | | | | 7 | 10.6 | 1 | 12 | |

5.8 ノイズ特性

$V_{CC} = 5V$ 、 $C_L = 50pF$ 、 $T_A = 25^\circ C$ ⁽¹⁾

| パラメータ | | 最小値 | 代表値 | 最大値 | 単位 |
|-------------|----------------------------|-----|------|-----|----|
| $V_{OL}(P)$ | 低ノイズ出力、動的電圧 V_{OL} (最大値) | | 0.8 | | V |
| $V_{OL}(V)$ | 低ノイズ出力、動的電圧 V_{OL} (最小値) | | -0.4 | | V |
| $V_{OH}(V)$ | 低ノイズ出力、動的電圧 V_{OH} (最小値) | | 4.6 | | V |
| $V_{IH}(D)$ | High レベル動的入力電圧 | | 3.5 | | V |
| $V_{IL}(D)$ | Low レベル動的入力電圧 | | | 1.5 | V |


(1) 特性は表面実装パッケージのみが対象です。

5.9 動作特性

$V_{CC} = 5V$ 、 $T_A = 25^\circ C$

| パラメータ | | テスト条件 | 代表値 | 単位 |
|----------|--------|-----------------|-----|----|
| C_{pd} | 電力散逸容量 | 無負荷、 $f = 1MHz$ | 9 | pF |

6 パラメータ測定情報



- A. C_L にはプローブと治具の容量が含まれます。
- B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルされている場合は除きます。
- C. すべての入力パルスは、以下の特性を持つジェネレータから供給されます。 $PRR \leq 1\text{MHz}$, $Z_O = 50\Omega$, $t_r \leq 3\text{ns}$, $t_f \leq 3\text{ns}$ 。
- D. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

図 6-1. 負荷回路および電圧波形

7 詳細説明

7.1 概要


各回路は独立したインバータ・ゲートとして機能しますが、シミュット動作により、正方向 (V_{T+}) と負方向 (V_{T-}) の信号に対するインバータの入力スレッショルド・レベルは互いに異なります。

7.2 機能ブロック図



図 7-1. 論理図 (正論理)

この記号は ANSI/IEEE 規格 91-1984 と IEC Publication 617-12 に準拠しています。



7.3 デバイスの機能モード

表 7-1. 機能表 (各インバータ)

| 入力 | 出力 |
|----|----|
| A | Y |
| H | L |
| L | H |

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74AHC14Q-Q1 は、外部フリップ・フロップを使用してカウンタに段を追加する際に使用できます。カウンタはネガティブ・エッジ・トリガを使用するため、この機能を実現するには、フリップ・フロップのクロック入力を反転する必要があります。このアプリケーションでは、カウント機能に影響を及ぼす可能性のあるノイズの問題が発生して誤った周波数分割になるのを避けるために、シムミット・トリガ入力を使用することが重要です。この機能に必要となるのは、SN74AHC14Q-Q1 デバイスで利用可能な 6 つのインバータのうちの 1 つだけであるため、残りのチャネルは、反転信号や信号の整合性向上を必要とする他のアプリケーションに使用できます。未使用の入力は、 V_{CC} または GND に接続して終端する必要があります。未使用の出力はフローティングのままにできます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が、「推奨動作条件」に規定された範囲に入っていることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SN74AHC14Q-Q1 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。論理デバイスは、正の供給電源から供給される電流量分のみをソースできます。「絶対最大定格」に記載された V_{CC} 総電流の最大値を超えないようにしてください。

グランドは、SN74AHC14Q-Q1 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。論理デバイスは、グランド接続にシンク可能な電流量分のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74AHC14Q-Q1 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN74AHC14Q-Q1 は、「電気的特性」表に定義されている出力電圧および電流 (V_{OH} および V_{OL}) で、 $R_L \geq V_o / I_o$ で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』アプリケーション・ノートに記載された情報を使って計算できます。

温度の上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション・ノートに記載された情報を使って計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する検討事項

入力信号は、 $V_{t(min)}$ がロジック Low と見なされるように、 $V_{t+(max)}$ がロジック High と見なされるように交差する必要があります。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用的入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用的入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74AHC14Q-Q1 へのリード電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。10kΩ の抵抗値は、こうした要因によりしばしば使用されます。

SN74AHC14Q-Q1 はシミュット・トリガ入力のため、入力信号の遷移速度に関する要件はありません。

シミュット・トリガ入力を採用するもう 1 つのメリットは、ノイズ除去性能です。振幅の大きなノイズの場合でも、問題が発生することがあります。問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の $\Delta V_{T(min)}$ を参照してください。このヒステリシス値により、ピーク・ツー・ピーク制限が決まります。

標準 CMOS 入力で発生する場合と異なり、シミュット・トリガ入力は、電力消費を増大させることなく有効値で保持できます。 V_{CC} でもグランドでもない値に入力を保持した場合に発生する追加の電流（代表値）を「代表的特性」のグラフに示します。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

逆の状態になる可能性のあるプッシュプル出力は、非常に短い時間であっても、決して直接接続はしないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用的出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} から GND の間にデカップリング・コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷が 50pF 以下であることを確認します。これは厳密な制限ではありませんが、最適なパフォーマンスが得られます。この条件は、SN74AHC14Q-Q1 から 1 つまたは複数の受信デバイスまでのトレースを短く適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を $(V_{CC} / I_{O(\text{max})})\Omega$ より大きくします。これにより、絶対最大定格の出力電流の最大値を上回らないようにします。ほとんどの CMOS 入力は、 $\text{M}\Omega$ 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック・ゲートで懸念されることはほとんどありませんが、消費電力と温度上昇は、アプリケーション・レポート『CMOS 消費電力と C_{pd} の計算』に記載された手順を使って計算できます。

8.2.3 アプリケーション曲線




図 8-2. アプリケーションのタイミング図

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電力障害を防止するため、各 V_{CC} 端子に適切なバイパス・コンデンサを配置する必要があります。このデバイスには $0.1\mu\text{F}$ のコンデンサをお勧めします。複数のバイパス・コンデンサを並列に配置して、異なる周波数のノイズを除去することができます。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサは並列に使用されます。以下のレイアウト例に示すように、バイパス・コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック・デバイスを使用する場合、入力をオープンのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 入力のみを使用したり、4 つのバッファ・ゲートのうち 3 つのみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル論理デバイスの未使用入力はすべて、フローティングにならないよう、入力電圧の仕様で定義されているようにロジック High かロジック Low の電圧に接続する必要があります。特定の未使用の入力に対して適用が必要となるロジック・レベルは、デバイスの機能により異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

8.4.2 レイアウト例




図 8-3. SN74AHC14Q-Q1 のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート (アナログ)

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と C_{pd} の計算』アプリケーション・ノート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーション・ノート
- テキサス・インスツルメンツ、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション・ノート
- テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』アプリケーション・ノート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

EPIC™ is a trademark of Texas Instruments.

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (October 2023) to Revision E (February 2024)

Page

- R_{θJA} の値を更新:D = 86~124.6、すべての値は°C/W 単位..... 4

Changes from Revision C (June 2023) to Revision D (October 2023)

Page

- R_{θJA} の値を更新:PW = 113~147.7、値はすべて°C/W..... 4

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは、予告なしに、またドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

PACKAGING INFORMATION

| Orderable part number | Status (1) | Material type (2) | Package Pins | Package qty Carrier | RoHS (3) | Lead finish/ Ball material (4) | MSL rating/ Peak reflow (5) | Op temp (°C) | Part marking (6) |
|-------------------------------------|---------------|----------------------|-----------------|-----------------------|-------------|--------------------------------------|-----------------------------------|--------------|---------------------|
| SN74AHC14QDRQ1 | Active | Production | SOIC (D) 14 | 2500 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | AHC14Q |
| SN74AHC14QDRQ1.A | Active | Production | SOIC (D) 14 | 2500 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | AHC14Q |
| SN74AHC14QPWRG4Q1 | Active | Production | TSSOP (PW) 14 | 2000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | HA14Q |
| SN74AHC14QPWRG4Q1.A | Active | Production | TSSOP (PW) 14 | 2000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | HA14Q |
| SN74AHC14QPWRQ1 | Active | Production | TSSOP (PW) 14 | 2000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | HA14Q |
| SN74AHC14QPWRQ1.A | Active | Production | TSSOP (PW) 14 | 2000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | HA14Q |
| SN74AHC14QWBQARQ1 | Active | Production | WQFN (BQA) 14 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | AHC14Q |
| SN74AHC14QWBQARQ1.A | Active | Production | WQFN (BQA) 14 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | AHC14Q |

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


| | |
|----|---|
| A0 | Dimension designed to accommodate the component width |
| B0 | Dimension designed to accommodate the component length |
| K0 | Dimension designed to accommodate the component thickness |
| W | Overall width of the carrier tape |
| P1 | Pitch between successive cavity centers |

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadrant |
|-------------------|--------------|-----------------|------|------|--------------------|--------------------|---------|---------|---------|---------|--------|---------------|
| SN74AHC14QPWRG4Q1 | TSSOP | PW | 14 | 2000 | 330.0 | 12.4 | 6.9 | 5.6 | 1.6 | 8.0 | 12.0 | Q1 |
| SN74AHC14QPWRG4Q1 | TSSOP | PW | 14 | 2000 | 330.0 | 12.4 | 6.9 | 5.6 | 1.6 | 8.0 | 12.0 | Q1 |
| SN74AHC14QPWRQ1 | TSSOP | PW | 14 | 2000 | 330.0 | 12.4 | 6.9 | 5.6 | 1.6 | 8.0 | 12.0 | Q1 |
| SN74AHC14QWBQARQ1 | WQFN | BQA | 14 | 3000 | 180.0 | 12.4 | 2.8 | 3.3 | 1.1 | 4.0 | 12.0 | Q1 |

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


| Device | Package Type | Package Drawing | Pins | SPQ | Length (mm) | Width (mm) | Height (mm) |
|-------------------|--------------|-----------------|------|------|-------------|------------|-------------|
| SN74AHC14QPWRG4Q1 | TSSOP | PW | 14 | 2000 | 353.0 | 353.0 | 32.0 |
| SN74AHC14QPWRG4Q1 | TSSOP | PW | 14 | 2000 | 353.0 | 353.0 | 32.0 |
| SN74AHC14QPWRQ1 | TSSOP | PW | 14 | 2000 | 353.0 | 353.0 | 32.0 |
| SN74AHC14QWBQARQ1 | WQFN | BQA | 14 | 3000 | 210.0 | 185.0 | 35.0 |

PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT


D0014A

SOIC - 1.75 mm max height


SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



NON SOLDER MASK
DEFINED



SOLDER MASK
DEFINED

SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


BQA 14

WQFN - 0.8 mm max height

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4227145/A


PACKAGE OUTLINE

BQA0014B



WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4227062/B 09/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 15
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE


4227062/B 09/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


PACKAGE OUTLINE

PW0014A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月