

# SNx4ACT11 トリプル 3 入力 AND ゲート

## 1 特長

- 4.5V~5.5V の V<sub>CC</sub> で動作
- 5.5V までの入力電圧に対応
- 最大 t<sub>pd</sub> 10.5ns (5V 時)
- 入力は TTL 電圧互換


## 2 概要

SNx4ACT11 デバイスには、3 つの独立した3 入力 AND ゲートが内蔵されています。これらのデバイスは、ブール 関数  $Y = A \cdot B \cdot C$  を正論理で実行します。

## 製品情報

部品番号	パッケージ <sup>(1)</sup>	パッケージ サイズ <sup>(2)</sup>	本体サイズ <sup>(3)</sup>			
	BQA (WQFN, 14)	3mm × 2.5mm	3mm × 2.5mm			
	DB (SSOP, 14)	6.2mm × 7.8mm	6.2mm × 5.3mm			
	D (SOIC, 14)	8.65mm × 6mm	8.65mm × 3.9mm			
SNx4ACT11	N (PDIP、14)	19.3mm × 9.4mm	19.3mm × 6.3mm			
	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm			
	W (CFP, 14)	9.21mm × 9mm	9.21mm x 6.28mm			
	FK (LCCC、14)	8.9mm × 8.9 mm	8.9mm × 8.9 mm			

- (1) 詳細については、セクション 10 を参照してください。
- パッケージ サイズ(長さ×幅)は公称値であり、該当する場合はピ ンも含まれます。
- 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。





# 目次

1 特長 1	7 アプリケーションと実装	9
2 概要1	7.1 アプリケーション情報	
3 ピン構成および機能3	7.2 代表的なアプリケーション	
4 仕様5	7.3 電源に関する推奨事項	
4.1 絶対最大定格5	7.4 レイアウト	11
4.2 推奨動作条件5	8 デバイスおよびドキュメントのサポート	
4.3 熱に関する情報5	8.1 ドキュメントのサポート (アナログ)	12
4.4 電気的特性6	8.2ドキュメントの更新通知を受け取る方法	
	8.3 サポート・リソース	12
	8.4 商標	12
6.1 機能ブロック図8	9 改訂履歴	
6.2 デバイスの機能モード8	10 メカニカル、パッケージ、および注文情報	
4.4 電気的特性64.5 スイッチング特性64.6 動作特性65 パラメータ測定情報76 詳細説明86.1 機能ブロック図8	8.2ドキュメントの更新通知を受け取る方法	1 1 1 

English Data Sheet: SCAS531



## 3 ピン構成および機能




図 3-1. SN54ACT11 W パッケージ、SN74ACT11 D、 DB、N、または PW パッケージ(上面図)





図 3-2. BQA パッケージ、14 ピン WQFN (上面図)



NC - No internal connection

図 3-3. SN54ACT11 FK パッケージ(上面図)

۲	ピン		3X DD
名称	番号	I/O <sup>(1)</sup>	説明
1A	1	I	チャネル 1、入力 A
1B	2	I	チャネル 1、入力 B
2A	3	I	チャネル 2、入力 A
2B	4	I	チャネル 2、入力 B
2C	5	I	チャネル 2、入力 C
2Y	6	0	チャネル 2、出力 Y
GND	7	G	グランド
3Y	8	0	チャネル 3、出力 Y
3C	9	I	チャネル 3、入力 A
3B	10	I	チャネル 3、入力 B



ピン		I/O <sup>(1)</sup>	#X-BB				
名称	番号 1/0(*)		説明				
3A	11	I	チャネル 3、入力 C				
1Y	12	0	チャネル 1、出力 Y				
1C	13	I	チャネル 1、入力 C				
V <sub>CC</sub>	14	Р	正の電源				
放熱パッド(2)		_	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください				

- (1) I = 入力、O = 出力、P = 電源、G = グランド
- (2) BQA パッケージのみ

English Data Sheet: SCAS531

## 4 仕様

## 4.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

			最小値	最大值	単位
V <sub>CC</sub>	電源電圧範囲		-0.5	7	V
V <sub>I</sub> <sup>(2)</sup>	入力電圧範囲		-0.5	V <sub>CC</sub> + 0.5	V
V <sub>O</sub> (2)	出力電圧範囲		-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	入力クランプ電流	$(V_I < 0$ または $V_I > V_{CC})$		±20	mA
I <sub>OK</sub>	出力クランプ電流	$(V_O < 0 \text{ $\it s$} \text{$\it k$} \text{$\it V}_O > V_{CC})$		±20	mA
Io	連続出力電流	$(V_O = 0 \text{ $\it z$} \text{$\it k$} \text{$\it V}_{CC})$		±50	mA
	V <sub>CC</sub> または GND を通過する	V <sub>CC</sub> または GND を通過する連続電流			mA
T <sub>stg</sub>	保管温度範囲		-65	150	°C

<sup>(1) 「</sup>絶対最大定格」に示された値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格 のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶 対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

## 4.2 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)(1)

		SN54A0	SN54ACT11		T11	飛铃
		最小値	最大値	最小値	最大値	単位
V <sub>CC</sub>	電源電圧	4.5	5.5	4.5	5.5	V
V <sub>IH</sub>	High レベル入力電圧	2		2		V
V <sub>IL</sub>	Low レベル入力電圧		0.8		0.8	V
VI	入力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
Vo	出力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
I <sub>OH</sub>	High レベル出力電流		-24		-24	mA
I <sub>OL</sub>	Low レベル出力電流		24		24	mA
Δt/Δν	入力遷移の立ち上がりまたは立ち下がりレート		8		8	ns/V
T <sub>A</sub>	自由空気での動作温度	-55	125	-40	85	°C

<sup>(1)</sup> デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。 テキサス・インスツルメンツ のアプリケーション レポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

## 4.3 熱に関する情報

		SNx4ACT11							
	熱評価基準(1)	BQA (WQFN)	D (SOIC)	DB (SSOP)	N (PDIP)	NS (SOP)	PW (TSSOP)	単位	
		14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	14 ピン		
$R_{\theta JA}$	接合部から周囲への熱抵抗	91.3	119.9	96	80	76	145.7	°C/W	

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

5

<sup>(2)</sup> 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。



## 4.4 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

	1 A II	テスト条件			Γ <sub>A</sub> = 25℃		SN54A	CT11	SN74A	CT11	774 FT*
ハフメータ	パラメータ テスト条件		V <sub>CC</sub>	最小値	標準値	最大値	最小値	最大値	最小値	最大値	単位
	I - 50uA		4.5V	4.4	4.49		4.4		4.4		
	$I_{OH} = -50\mu A$		5.5V	5.4	5.49		5.4		5.4		
V	I <sub>OH</sub> = -24mA		4.5V	3.86			3.7		3.76		V
V <sub>OH</sub>	10H24IIIA		5.5V	4.86			4.7		4.76		v
	$I_{OH} = -50 \text{mA}^{(1)}$		5.5V				3.85				
	$I_{OH} = -75 \text{mA}^{(1)}$		5.5V						3.85		
	I <sub>OL</sub> = 50μA		4.5V		0.001	0.1		0.1		0.1	
			5.5V		0.001	0.1		0.1		0.1	
V	I <sub>OL</sub> = 24mA		4.5V			0.36		0.5		0.44	v
V <sub>OL</sub>			5.5V			0.36		0.5		0.44	v
	I <sub>OL</sub> = 50mA <sup>(1)</sup>		5.5V					1.65			
	I <sub>OL</sub> = 75mA <sup>(1)</sup>		5.5V							1.65	
I <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または G	SND	5.5V			±0.1		±1		±1	μA
Icc	V <sub>I</sub> = V <sub>CC</sub> または GND、	I <sub>O</sub> = 0	5.5V			2		40		20	μΑ
ΔI <sub>CC</sub> <sup>(2)</sup>	1 つの入力は 3.4 の入力は GND ま		5.5 V		0.6			1.6		1.5	mA
C <sub>i</sub>	V <sub>I</sub> = V <sub>CC</sub> または G	SND	5V		2.6						pF

- (1) 一度に複数の出力をテストすることはできません。また、テスト期間は 10ms を超えないようにしてください。
- (2) これは、0V や $V_{CC}$  ではなく、規定された TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

## 4.5 スイッチング特性

自由気流での推奨動作温度範囲内、V<sub>CC</sub> = 5 V±0.5 V (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)		T <sub>A</sub> = 25℃		SN54A	CT11	SN74A	CT11	単位
ハフメータ	始然 (人力)	「八山)   「一川	最小値	標準値	最大値	最小値	最大値	最小値	最大値	平1业
t <sub>PLH</sub>	A, B, C		1.5	6	9.5	1	10.5	1	10.5	ns
t <sub>PHL</sub>	Y, B, C	ī	1.5	6	9.5	1	10.5	1	10.5	115

## 4.6 動作特性

 $V_{CC} = 5V, T_A = 25^{\circ}C$ 


パラメータ		テスト条件	標準値	単位
$C_{pd}$	電力散逸容量	$C_L = 50pF$ , $f = 1MHz$	20	pF

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated



## 5パラメータ測定情報



- A. CL にはプローブと治具の容量が含まれます。
- B. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。 $\mathsf{PRR} \leq \mathsf{1MHz}$ 、 $\mathsf{Z}_\mathsf{O} = \mathsf{50}\Omega$ 、 $\mathsf{t}_\mathsf{f} \leq 2.5 \; \mathsf{ns}$ 、 $\mathsf{t}_\mathsf{f} \leq 2.5 \; \mathsf{ns}$ 。
- C. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

図 5-1. 負荷回路および電圧波形

TEST	S1
t <sub>PLH</sub> /t <sub>PHL</sub>	オープン



## 6 詳細説明

# 6.1 機能ブロック図




図 6-1. 各ゲートの論理図 (正論理)

ここに示すピン番号は D、DB、J、N、NS、PW、W の各パッケージのものです。

# 6.2 デバイスの機能モード

表 6-1. 機能表 (各ゲート)

	入力	出力	
Α	В	С	Υ
Н	Н	Н	Н
L	X	Х	L
Х	L	Х	L
Х	Х	L	L

English Data Sheet: SCAS531

## 7アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 7.1 アプリケーション情報

このアプリケーションでは、このデバイスを使用して、モーター コントローラの RESET ピンを直接制御します。コントローラ がイネーブルになるには 3 つの入力信号がすべて HIGH である必要があり、いずれか 1 つの信号が LOW になるとディセーブルになります。 3 入力 AND ゲート機能で 3 つの個別のリセット信号を 1 つのアクティブ Low リセット信号に結合します。

### 7.2 代表的なアプリケーション




図 7-1. 代表的なアプリケーション回路図

#### 7.2.1 設計要件

#### 7.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。 *「電気的特性」*に記載されているように、電源電圧はデバイスの電気的特性を設定します。

電源は、SN74HC11 のすべての出力によってソースされる総電流と「電気的特性」に記載された消費電流 (I<sub>CC</sub>) の最大値との合計に等しい電流をソースできる必要があります。 ロジック デバイスは、それぞれ電源ピンとグランド ピンで供給される電流と同じ量の電流のみをソースまたはシンクできます。 「絶対最大定格」に記載されている GND または V<sub>CC</sub> を流れる最大合計電流を超えないようにしてください。

総消費電力は、『CMOS の消費電力と Cpd の計算』に記載されている情報を使用して計算できます

温度上昇は、*『標準リニアおよびロジック (SSL) パッケージおよびデバイスの熱特性』*に記載されている情報を使用して計算できます。

#### 注意

「絶対最大定格」に記載された最大接合部温度 T」(max) は、本デバイスの損傷を防止するための追加の制限値です。 「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。 これらの制限値は、デバイスへの損傷を防ぐために規定されています。

## 7.2.1.2 入力に関する考慮事項

未使用の入力は、V<sub>CC</sub> またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74HC11 へのリーク電流(「電気的特性」で規定)、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10kΩ の抵抗値がしばしば使用されます。

SN74HC11 には標準 CMOS 入力があるため、入力信号のエッジ レートを低速にすることはできません。入力エッジ レートが低速の場合、発振や有害な貫通電流が発生する可能性があります。推奨レートは、「推奨動作条件」で規定されています。

このデバイスの入力に関する詳細情報については、「機能説明」セクションを参照してください。

#### 7.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。同様に、グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OI}$  仕様で規定されたように出力電圧が上昇します。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。 このデバイスの出力に関する詳細情報については、「機能説明」セクションを参照してください。

#### 7.2.2 詳細な設計手順

- 1. V<sub>CC</sub> と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V<sub>CC</sub> ピンと GND ピンの両方に電気的に近づけて配置する必要があります。 レイアウトにレイアウトの例を示します。
- 2. 出力の容量性負荷が 70pF 以下であることを確認します。これは厳密な制限ではありませんが、性能が最適化されます。これは、SN74HC11 から受信デバイスへのパターンを短い適切なサイズにすることで実現できます。
- 3. 出力の抵抗性負荷を  $(V_{CC}/I_O(max))\Omega$  より大きくします。これにより、絶対最大定格の出力電流の最大値を上回らないようにします。ほとんどの CMOS 入力は、 $M\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
- 4. 熱の問題がロジックゲートで懸念されることはほとんどありませんが、消費電力と熱の上昇はアプリケーションレポート 『CMOS の消費電力と Cod の計算』の手順を使用して計算できます

## 7.2.3 アプリケーション曲線




図 7-2. 代表的なアプリケーションのタイミング図

#### 7.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電力障害を防止するため、各 $V_{CC}$ 端子にバイパスコンデンサを配置する必要があります。このデバイスには $0.1\mu F$ のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$ と $1\mu F$ のコンデンサは並列に使用されます。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated



# 7.4 レイアウト 7.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジックデバイスを使用する場合、入力をフローティングのままにしてはなりません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジックデバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または  $V_{CC}$  のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

# 8 デバイスおよびドキュメントのサポート 8.1 ドキュメントのサポート (アナログ)

# 8.1.1 関連リンク

次の表に、クイック アクセス リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ リソース、ツールとソフトウェア、およびサンプル注文またはご購入へのクイック アクセスが含まれます。

製品	プロダクト フォルダ	サンプルとご購入	技術資料	ツールとソフトウェア	サポートとコミュニティ
SN54ACT11	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
SN74ACT11	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック

#### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

#### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

#### 8.4 商標

テキサス・インスツルメンツ E2E<sup>™</sup> is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

#### 8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

#### 8.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

#### 9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

### Changes from Revision D (July 2024) to Revision E (February 2025)

Page

### Changes from Revision C (October 2003) to Revision D (July 2024)

Pag

• 「製品情報」表、「ピンの機能」表、「熱に関する情報」表、「デバイスの機能モード」、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated

RθJA の値を更新: D = 86~119.9、PW = 113~145.7、値はすべて℃/W.......

## 10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

13

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated

www.ti.com 25-Jun-2025

## **PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type	Package   Pins	Package qty   Carrier	<b>RoHS</b> (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
5962-9077201Q2A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9077201Q2A SNJ54ACT 11FK
5962-9077201QDA	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9077201QD A SNJ54ACT11W
SN74ACT11BQAR	Active	Production	WQFN (BQA)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD11
SN74ACT11BQAR.A	Active	Production	WQFN (BQA)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD11
SN74ACT11D	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-40 to 85	ACT11
SN74ACT11DBR	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD11
SN74ACT11DBR.A	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD11
SN74ACT11DR	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	ACT11
SN74ACT11DR.A	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	ACT11
SN74ACT11DRG4	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	ACT11
SN74ACT11N	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74ACT11N
SN74ACT11N.A	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74ACT11N
SN74ACT11PW	Obsolete	Production	TSSOP (PW)   14	-	-	Call TI	Call TI	-40 to 85	AD11
SN74ACT11PWR	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU   SN   NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD11
SN74ACT11PWR.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD11
SNJ54ACT11FK	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9077201Q2A SNJ54ACT 11FK
SNJ54ACT11FK.A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9077201Q2A SNJ54ACT 11FK
SNJ54ACT11W	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9077201QD A SNJ54ACT11W



www.ti.com	25-Jun-2025

Orderable part number	Status	Material type	Package   Pins	Package qty   Carrier	<b>RoHS</b> (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
SNJ54ACT11W.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9077201QD A SNJ54ACT11W

<sup>(1)</sup> Status: For more details on status, see our product life cycle.

- (3) RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.
- (4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

#### OTHER QUALIFIED VERSIONS OF SN54ACT11, SN74ACT11:

Catalog: SN74ACT11

Automotive: SN74ACT11-Q1, SN74ACT11-Q1

<sup>(2)</sup> Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

## PACKAGE OPTION ADDENDUM

www.ti.com 25-Jun-2025

Military: SN54ACT11


NOTE: Qualified Version Definitions:


- Catalog TI's standard catalog product
- Automotive Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Military QML certified for Military and Defense Applications

# **PACKAGE MATERIALS INFORMATION**

www.ti.com 23-Jul-2025


## TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


#### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



#### \*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74ACT11BQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
SN74ACT11DBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74ACT11DR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74ACT11PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

www.ti.com 23-Jul-2025




#### \*All dimensions are nominal

	7 till dillitoriolorio di o riorriiridi							
	Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
	SN74ACT11BQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
ı	SN74ACT11DBR	SSOP	DB	14	2000	353.0	353.0	32.0
ı	SN74ACT11DR	SOIC	D	14	2500	353.0	353.0	32.0
ı	SN74ACT11PWR	TSSOP	PW	14	2000	353.0	353.0	32.0

# **PACKAGE MATERIALS INFORMATION**

www.ti.com 23-Jul-2025

## **TUBE**




\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
5962-9077201Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9077201QDA	W	CFP	14	25	506.98	26.16	6220	NA
SN74ACT11N	N	PDIP	14	25	506	13.97	11230	4.32
SN74ACT11N	N	PDIP	14	25	506	13.97	11230	4.32
SN74ACT11N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74ACT11N.A	N	PDIP	14	25	506	13.97	11230	4.32
SNJ54ACT11FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54ACT11FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54ACT11W	W	CFP	14	25	506.98	26.16	6220	NA
SNJ54ACT11W.A	W	CFP	14	25	506.98	26.16	6220	NA



SMALL OUTLINE INTEGRATED CIRCUIT



#### NOTES:


- 1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm, per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
- 5. Reference JEDEC registration MS-012, variation AB.



SMALL OUTLINE INTEGRATED CIRCUIT




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)


- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



2.5 x 3, 0.5 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.



www.ti.com

PLASTIC QUAD FLAT PACK-NO LEAD




#### NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- 2. This drawing is subject to change without notice.
- 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



PLASTIC QUAD FLAT PACK-NO LEAD




NOTES: (continued)

- 4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



PLASTIC QUAD FLAT PACK-NO LEAD




NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



# W (R-GDFP-F14)

# CERAMIC DUAL FLATPACK




NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- C. This package can be hermetically sealed with a ceramic lid using glass frit.
- D. Index point is provided on cap for terminal identification only.
- E. Falls within MIL STD 1835 GDFP1-F14








#### NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
  4. Reference JEDEC registration MO-150.






NOTES: (continued)

- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.





NOTES: (continued)


- 7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 8. Board assembly site may have different recommendations for stencil design.



8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.




**INSTRUMENTS** www.ti.com

# N (R-PDIP-T\*\*)

# PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN




NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
- The 20 pin end lead shoulder width is a vendor option, either half or full width.








#### NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.






NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.





NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありませ ん。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated