

SN74AC2G101-Q1 車載用クリア搭載、デュアル構成可能なクロック フリップ フロップ

# 1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
  - デバイス温度グレード 1:-40℃ ~ +125℃
  - デバイス HBM ESD 分類レベル 2
  - デバイス CDM ESD 分類レベル C4B
- ウェッタブル フランク QFN パッケージで供給
- 幅広い動作範囲:1.5V~6V
- 6V までの入力電圧に対応
- 連続 ±24mA 出力駆動 (5V 時)
- 短いバーストで最大 ±75mA の 出力駆動 (5V 時) に対応
- 50Ω 伝送ラインを駆動
- 5V、50pF 負荷時の最大値で t<sub>pd</sub> = 11.3ns

# 2 アプリケーション

- コントローラリセット時の信号保持
- 低速エッジレート信号の入力
- ノイズの多い環境での動作


## 3 説明

SN74AC2G101-Q1 は、立ち上がりエッジ トリガの構成可 能ロジック クロック、アクティブ Low のクリア、データ入力 を備えた 2 つの独立した D タイプ フリップ フロップを内 蔵しています。クロック入力は、バッファ、インバータ、 AND、OR、NAND、NOR、XOR、XNOR など、多くの 1 および 2 入力ロジック機能に構成できます。すべての入 力はシュミット トリガ アーキテクチャを備えているため、低 速またはノイズの多い入力信号にも対応できます。

#### パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ <sup>(2)</sup>	本体サイズ <sup>(3)</sup>
SN74AC2G101-Q1	BQB (WQFN, 16)	3.6mm × 2.6mm	3.6mm × 2.6mm
31174A02G101-Q1	PW (TSSOP, 16)	6.4mm × 5mm	5mm × 4.4mm

- 詳細については、セクション 11 を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ ンも含まれます
- 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



論理図 (正論理)



# 目次

1 特長	1	7.2 機能ブロック図	12
2 アプリケーション	1	7.3 機能説明	14
3 説明	1	7.4 デバイスの機能モード	16
4 ピン構成および機能		8 アプリケーションと実装	
5 仕様	4	8.1 アプリケーション情報	17
5.1 絶対最大定格	4	8.2 代表的なアプリケーション	17
5.2 ESD 定格	4	8.3 電源に関する推奨事項	
5.3 推奨動作条件	4	8.4 レイアウト	21
5.4 熱に関する情報		9 デバイスおよびドキュメントのサポート	<mark>23</mark>
5.5 電気的特性	<mark>5</mark>	9.1ドキュメントの更新通知を受け取る方法	23
5.6 タイミング特性		9.2 サポート・リソース	
5.7 スイッチング特性		9.3 商標	
5.8 代表的特性		9.4 静電気放電に関する注意事項	
6 パラメータ測定情報	11	9.5 用語集	
7 詳細説明		10 改訂履歴	
7.1 概要		11 メカニカル、パッケージ、および注文情報	
		, , , , , , , , , , , , , , , , , , , ,	

# 4 ピン構成および機能




図 4-1. BQB パッケージ、 16 ピン WQFN (上面図)

図 4-2. PW パッケージ、16 ピン TSSOP (プレビュー) (上面図)

表 4-1. ピンの機能

	0-		The comment
٤	:ン	種類 (1)	説明
名称	番号	135.794	Nu91
CLR1	1	1	チャネル 1、クリア、アクティブ Low
CLKA1	2	I	チャネル 1、クロック入力 A
CLKB1	3	I	チャネル 1、クロック入力 B
CLKC1	4	I	チャネル 1、クロック入力 C
CLKD1	5	I	チャネル 1、クロック入力 D
Q1	6	0	チャネル 1、非反転出力
D1	7	I	チャネル 1、データ入力
GND	8	G	グランド
D2	9	I	チャネル 2、データ入力
Q2	10	0	チャネル 2、非反転出力
CLKD2	11	l	チャネル 2、クロック入力 D
CLKC2	12	I	チャネル 2、クロック入力 C
CLKB2	13	l	チャネル 2、クロック入力 B
CLKA2	14	l	チャネル 2、クロック入力 A
CLR2	15	I	チャネル 2、クリア、アクティブ Low
V <sub>CC</sub>	16	Р	正電源
サーマル パッド	÷(2)	_	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

- (1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。
- (2) BQB パッケージに限定



# 5 仕様

# 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

			最小値	最大値	単位
$V_{CC}$	電源電圧範囲		-0.5	7	V
VI	入力電圧範囲(2)		-0.5	V <sub>CC</sub> + 0.5	V
Vo	出力電圧範囲(2)		-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	入力クランプ電流	V <sub>I</sub> < -0.5V または V <sub>I</sub> > V <sub>CC</sub> + 0.5V		±20	mA
I <sub>OK</sub>	出力クランプ電流	$V_{O}$ < -0.5V $\pm$ th $V_{O}$ > $V_{CC}$ + 0.5V		±50	mA
Io	連続出力電流	V <sub>O</sub> = 0∼V <sub>CC</sub>		±50	mA
	V <sub>CC</sub> または GND を通過する連続出力電流			±200	mA
TJ	接合部温度			150	°C
T <sub>stg</sub>	保管温度		-65	150	°C

<sup>(1) 「</sup>絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。

### 5.2 ESD 定格

			値	単位
V	<b>数配</b> 力配	人体モデル (HBM)、AEC Q100-002 HBM ESD 分類レベル 2 準拠 <sup>(1)</sup>	±2000	V
V <sub>(ESD)</sub>	静電放電	デバイス帯電モデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C4B 準拠	±1000	V

(1) AEC Q100-002 には、HBM ストレス試験は ANSI/ESDA/JEDEC JS-001 仕様に従って実施することと規定されています。

## 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	最大値	単位	
V <sub>CC</sub>	電源電圧		1.5	6	V	
VI	入力電圧		0	V <sub>CC</sub>	V	
Vo	出力電圧		0	V <sub>CC</sub>	V	
	High レベル出力電流	V <sub>CC</sub> = 1.8V		-1		
		V <sub>CC</sub> = 2.5V		-2		
ІОН		V <sub>CC</sub> = 3V		-12	mA	
		V <sub>CC</sub> = 4.5V∼6V		-24		
		V <sub>CC</sub> = 1.8V		1		
	1	V <sub>CC</sub> = 2.5V		2	m A	
I <sub>OL</sub>	Low レベル出力電流	V <sub>CC</sub> = 3V		12	mA	
		V <sub>CC</sub> = 4.5V∼6V		24		
T <sub>A</sub>	自由空気での動作温度		-40	125	°C	

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated

<sup>(2)</sup> 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。



# 5.4 熱に関する情報

パッケージ	120 y			熱評価	基準(1)			単位
		R <sub>0JA</sub>	R <sub>0JC(top)</sub>	R <sub>0JB</sub>	$\Psi_{ m JT}$	$\Psi_{JB}$	R <sub>0JC(bot)</sub>	<del>=</del> 1 <u>v.</u>
BQB (WQFN)	16	91.2	95.1	61.4	18.0	61.2	38.0	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

# 5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V <sub>CC</sub>	最小値	標準値	最大値	単位
		1.5 V	0.71		1.06	V
		1.8 V	0.82		1.22	
/ <sub>T-</sub>	<b>エナウチカフレッシャルと乗</b> 用	2.5 V	1.08		1.51	
V T+	正方向人力ヘレッショルト电圧	3 V	1.19		1.72	V
	ボール 正方向入力スレッショルド電圧 1.5 V 0.71   1.8 V 0.82   2.5 V 1.08   3 V 1.19   4.5 V 1.61   6 V 1.87   1.5 V 0.33   1.8 V 0.42   2.5 V 0.59   3 V 0.68   4.5 V 0.98   6 V 1.14   1.5 V 0.31   1.8 V 0.37   2.5 V 0.37   2.5 V 0.45   3 V 0.47   4.5 V 0.62   6 V 0.71   1.8 V 0.47   4.5 V 0.62   6 V 0.71   1.8 V 0.71   1.5 V 0.62   6 V 0.71   1.5 V 0.62   6 V 0.71   1.5 V 1.4   1.8 V 1.7   2.5 V 2.4   3 V 2.9   4.5 V 0.4   4.5 V 0.5 V 0.4   1.8 V 1.7   2.5 V 2.4   3 V 2.9   4.5 V 0.4   4.5 V 0.5 V 0.4   1.5 V 0.6   1.6 V 0.7   1.5		2.37			
		6 V	1.87		1.06 V 1.22 1.51 1.72 V 2.37 2.82 V 0.68 V 0.68 0.8 0.95 V 1.36 1.63 V 0.66 V 0.66 0.74 0.84 V 1.06 1.23 V	V
		1.5 V	0.33		0.68	V
		1.8 V	0.42		0.68	
\/_	各十百 1 · · · · · · · · · · · · · · · · · ·	2.5 V	0.59		0.8	
V T-	質が向入 ガスレッショルト 竜庄	3 V	0.68		0.95	V
		4.5 V	0.98		1.36	
		6 V	1.14		1.63	V
$\Delta V_{T}$		1.5 V	0.31		0.66	V
	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.8V	0.37		0.66	
		2.5 V	0.45		0.74	
		3 V	0.47		0.84	V
		4.5 V	0.62		1.06	
$\Delta V_T$ ヒステリシス ( $V_{T+}$ - $V_{T-}$ ) $I_{OH} = -50 \mu A$ $V_{OH}$ $I_{OH} = -1 m A$		6 V	0.71		1.23	V
		1.5 V	1.4	1.49		
		1.8 V	1.7	1.79		
	I = 50uA	2.5 V	2.4	2.49		
	10Η30μΑ	3 V	2.9	2.99		
		4.5 V	4.4	4.49		
.,		6 V	5.4	5.99		\ <i>/</i>
Vou	I <sub>OH</sub> = -1mA	1.8 V	1.44			V
	I <sub>OH</sub> = -2mA	2.5 V	2			
	I <sub>OH</sub> = -12mA	3 V	2.4			
	I <sub>OH</sub> = -24mA	4.5 V	3.7			
	I <sub>OH</sub> = -24mA	6 V	4.7			
	I <sub>OH</sub> = -75mA	6 V	3.85			



自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V <sub>cc</sub>	最小値標	準値 最大値	単位
		1.5 V		0.01 0.	1
		1.8 V		0.01 0.	1
1.5 V	I - 50.1A	2.5 V		0.01 0.	1
	Ι <sub>ΟL</sub> = 50μΑ	3 V		0.01 0.	1
		4.5 V		0.01 0.	1
	0.01 0.	1 v			
VOL	I <sub>OL</sub> = 1mA	6 V 0.01 0.1 1.8 V 0.36 2.5 V 0.5 3 V 0.5	3 V		
$V_{OL} = 50 \mu A$ $I_{OL} = 50 \mu A$ $I_{OL} = 1 mA$ $I_{OL} = 1 mA$ $I_{OL} = 2 mA$ $I_{OL} = 1 2 mA$ $I_{OL} = 1 2 mA$ $I_{OL} = 2 4 mA$	I <sub>OL</sub> = 2mA	2.5 V		0.9	5
	I <sub>OL</sub> = 12mA	3 V		0.9	5
	I <sub>OL</sub> = 24mA	4.5 V		0.9	5
	0.9	5			
	I <sub>OL</sub> = 75mA	6 V		1.6	5
I <sub>I</sub>	V <sub>I</sub> = 6 V または GND	0V∼6V		±	1 µA
Icc	$V_I = V_{CC}$ states GND, $I_O = 0$	6 V		20	) μΑ
C <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND	5 V		2	pF

# 5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	説明	(住意の CLKx より前の D  (1.5 V 22 (3.3V±0.3V 80 (5V±0.5V 140 (6 V 175 (1.5 V 4.1 (3.3V±0.3V 3.3 (5V±0.5V 6 V 3.3 (1.5 V 3.	Voc			単位
7.77. 7	100 9J		最大 値	<del>4</del> 111.		
	Jock クロック周波数		1.5 V		22	
f	20 x 20 国 冲 米h		3.3V ± 0.3V		80	MHz
Clock   クロツク河(及数	クロツク同仮数		5V ± 0.5V		140	IVII IZ
			6 V		175	
			1.5 V	4.1		
		CLD 32 L	3.3V ± 0.3V	3.3		ns
	パルス幅	CLR // LOW	5V ± 0.5V			
			6 V	3.3		
t <sub>W</sub>		CLKx	1.5 V	4.1		
			3.3V ± 0.3V	3.3		
			5V ± 0.5V			
			6 V	3.3		
			1.5 V	8.3		ns
		Transport	3.3V ± 0.3V	6.02		ns
		仕息の CLKX より削の D	5V ± 0.5V			
	L 17 PHE		6 V	6.02		ns
t <sub>SU</sub>	セットアップ時間		1.5 V	8.3		ns
		CLKx より前の CLR High	3.3V ± 0.3V	6.02		ns
			5V ± 0.5V			
			6 V	6.02		ns



自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	説明	条件	V <sub>cc</sub>	-40℃~ 125℃	単位
. ,, ,	Na.21	ANTI	- 00	最小 最大 値 値	7-124
			1.5 V	8.3	ns
		CLKA 入力ピンは CLKB、CLKC、CLKD ピンに対する相	3.3V ± 0.3V	6.02	ns
		対基準	5V ± 0.5V		
			6 V	6.02	ns
			1.5 V	1	ns
		CLKB 入力ピンは CLKA、CLKC、CLKD ピンに対する相	3.3V ± 0.3V	1	ns
	CLKx 入力間のセットア ップ時間	対基準	5V ± 0.5V		
			6 V	1	ns
t <sub>CLKX</sub> su		CLKC 入力ピンは CLKA、CLKB、CLKD ピンに対する相対基準	1.5 V	1	ns
			3.3V ± 0.3V	1	ns
			5V ± 0.5V		
			6 V	1	ns
			1.5 V	1	ns
		   CLKD 入力ピンは CLKA、CLKB、CLKC ピンに対する相	3.3V ± 0.3V	1	ns
		対基準	5V ± 0.5V		
			6 V	1	ns
			1.5 V	8.3	ns
	- 100+88	TAO OIK, WOD	3.3V ± 0.3V	6.02	ns
Ч	ホールド時間	任意の CLKx 後の D	5V ± 0.5V		
t <sub>H</sub> ホール			6 V	6.02	ns



# 5.7 スイッチング特性


自由空気での動作温度範囲内、C<sub>L</sub> = 50pF、T<sub>A</sub> = 25℃で測定した代表値 (特に記述のない限り)。「パラメータ測定情報」参照


. 0 > 2	16.E (3.4.)	&& P (111-L)	v	-40°C∼125°C	114 th
パフメータ	始点 (人刀)	終点 (出刀)	V <sub>CC</sub>	最小値 標準値 最大値	単位
			1.5 V	50.2	ns
	CLKA		3.3V ± 0.3V	16.4	ns
	パラメータ       始点 (入力)       終点 (出力)       Vcc       最小値 標準値 最大値         CLKA       Q       1.5 V       50.2         3.3V±0.3V       16.4         5V±0.5V       11.3         6 V       9.1         1.5 V       50.1         3.3V±0.3V       16.4         5V±0.5V       11.2         6 V       9.2         1.5 V       50.3         3.3V±0.3V       15         5V±0.5V       10.4         6 V       8.7         1.5 V       45.9         3.3V±0.3V       15.3         5V±0.5V       10.5         6 V       8.5         1.5 V       36.1         3.3V±0.3V       13.1         5V±0.5V       9.7         6 V       8.2         0       1.5 V         6 V       8.2         0       1.5 V         6 V       8.2         0       1.5 V         6 V       8.2         1.5 V       4         6 V       8.2         1.5 V       4         6 V       8.7         1.5 V       4         6 V </td <td>Q</td> <td>5V ± 0.5V</td> <td>11.3</td> <td>ns</td>	Q	5V ± 0.5V	11.3	ns
		ns			
			1.5 V	50.1	ns
	CLKB	0	3.3V ± 0.3V	16.4	ns
GLF	CLNB	Q	5V ± 0.5V	11.2	ns
			6 V	9.2	ns
<b>+</b> .			1.5 V	50.3	ns
	CLKC		3.3V ± 0.3V	15	ns
t <sub>pd</sub>		Q	5V ± 0.5V	10.4	ns
			6 V	8.7	ns
			1.5 V	45.9	ns
	CLKD		3.3V ± 0.3V	15.3	ns
	CLKD	Q	5V ± 0.5V	10.5	ns
			6 V	8.5	ns
			1.5 V	36.1	ns
	CLD		3.3V ± 0.3V	13.1	ns
	CLR	Q	5V ± 0.5V	9.7	ns
			6 V	8.2	ns
+		0	1.5 V	4	ns
t <sub>sk(o)</sub>		Q	6 V	1	ns
C <sub>PD</sub> <sup>(1)</sup>	CLK または CLK INH	Q <sub>H</sub>	5 V	50	pF

(1) C<sub>L</sub> = 50pF、F = 1MHz で測定した電力散逸容量

# 5.8 代表的特性

T<sub>A</sub> = 25℃ (特に記述のない限り)






資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated

# 5.8 代表的特性 (続き)


T<sub>A</sub> = 25℃ (特に記述のない限り)





# 5.8 代表的特性 (続き)

T<sub>A</sub> = 25℃ (特に記述のない限り)





# 6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。 すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。  $PRR \leq 1MHz$ 、 $Z_O = 50\Omega$ 、 $t_t < 2.5 ns$ 。

クロック入力の fmax は、入力デューティ サイクルが 50% のときの測定値です。

出力は個別に測定され、測定するたびに入力が1回遷移します。





(1) CL にはプローブとテスト装置の容量が含まれます。

図 6-1. プッシュプル出力のための負荷回路






図 6-3. 電圧波形、セットアップ時間およびホールド時間



(1)  $t_{PLH}$  と  $t_{PHL}$  の大きい方が  $t_{pd}$  に相当します。

### 図 6-4. 電圧波形、伝搬遅延



(1) t<sub>r</sub>とt<sub>f</sub>の大きい方がt<sub>t</sub>に相当します。

図 6-5. 電圧波形、入力および出力の遷移時間



# 7 詳細説明

## 7.1 概要

SN74AC2G101-Q1 は 2 つの独立した D タイプ フリップ フロップを搭載しています。各チャネルは独立したデータ (D) と非同期アクティブ Low クリア (CLR) 入力、出力 (Q) に加えて、構成可能なクロック入力 (CLKA、CLKB、CLKC、CLKD) を備えています。クロック入力は組み合わせロジックを利用し、一般的な 2 入力ゲートから反転および非反転構成まで、考えられるさまざまなロジックの組み合わせを実現します。

### 7.2 機能ブロック図




図 7-1. Each channel






図 7-3.2 入力 AND 構成








図 7-4. 2 入力 NAND 構成





図 7-6.2 入力 NOR 構成






図 7-8.2 入力 XNOR 構成

13

Product Folder Links: SN74AC2G101-Q1

### 7.3 機能説明

## 7.3.1 平衡化された CMOS プッシュプル出力

このデバイスには、平衡化された CMOS プッシュプル出力が内蔵されています。「平衡化」という用語は、デバイスが同様 の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場 合があるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デ バイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出 力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

未使用のプッシュプル CMOS 出力は、未接続のままにしておく必要があります。

### 7.3.2 CMOS シュミット トリガ入力

このデバイスには、シュミット トリガ アーキテクチャによる入力が搭載されています。 これらの入力は高インピーダンスであ り、「電気的特性」表に示されている入力静電容量と並列に配置された、入力からグランドまでの抵抗として、通常はモデ ル化されます。最悪条件下の抵抗値は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている 最大入力リーク電流からオームの法則 (R = V ÷ I) を使用して計算します。

シュミット トリガ入力アーキテクチャのヒステリシスは、「電気的特性」表の ΔVτ で定義されるため、このデバイスは低速また はノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できます が、未使用の入力を適切に終端することをお勧めします。入力を低速の遷移信号と共に駆動すると、デバイスの動的な電 流消費が増加します。シュミットトリガ入力の詳細については、『シュミットトリガについて』を参照してください。

#### 7.3.3 ラッチ ロジック

このデバイスには、ラッチ論理回路が内蔵されています。ラッチ回路には一般に Dタイプ ラッチとDタイプ フリップ フロッ プが含まれていますが、揮発性メモリとして機能するすべての論理回路が含まれています。

デバイスの電源がオンのとき、各ラッチの状態は不明です。スタートアップ時の各ラッチには、デフォルト状態はありませ

各ラッチ論理回路の出力状態は、推奨動作条件の表に規定された電源電圧範囲内でデバイスに電力が供給されている 限り、安定した状態を保ちます。

Copyright © 2025 Texas Instruments Incorporated

Product Folder Links: SN74AC2G101-Q1

### 7.3.4 ウェッタブル フランク

このデバイスには、少なくとも 1 つのパッケージのウェッタブル フランクが含まれています。この機能を搭載しているパッケージについては、データシートの先頭ページにある「特長」セクションを参照してください。




図 7-9. 半田付け後のウェッタブル フランク QFN パッケージと標準 QFN パッケージの概略断面図

ウェッタブル フランクは、半田付け後の側方のぬれ性を改善するのに役立ち、自動光学検査 (AOI) により QFN パッケージの検査が容易になります。ウェッタブル フランクは、図 7-9 に示すように、半田接着用の表面積を追加するために、ディンプル加工または段切りできます。これは、サイド フィレットを確実に作成するのに役立ちます。詳細については、メカニカルに関する図をご覧ください。

#### 7.3.5 クランプ ダイオード構造

図 7-10 に示すように、このデバイスの入力と出力には正と負の両方のクランプ ダイオードがあります。

### 注意

絶対最大定格の表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と 出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-10. 各入力と出力に対するクランプ ダイオードの電気的配置



# 7.4 デバイスの機能モード

表 7-1. フリップ フロップ機能表

	出力 <sup>(2)</sup>		
CLR	CLK <sup>(3)</sup>	D	Q
L	Х	Х	L
Н	L、H、↓	Х	Q0
Н	1	L	L
Н	1	Н	Н

- (1) L = 入力 Low、H = 入力 High、↑ = 入力が Low から High に遷 移、↓ = 入力が High から Low に遷移、X = ドントケア
- (2) L = 出力 Low、H = 出力 High、Q<sub>0</sub> = 前の状態
- (3) 機能ブロック図で Y と表記される内部フリップ フロップ入力

表 7-2. 組み合わせ論理機能表

教 / - 2. 粒ツロり C 間 - 1 機形数									
	入力								
Α	В	С	D	Y					
L	L	L	L	L					
L	L	L	Н	Н					
L	L	Н	L	L					
L	L	Н	Н	Н					
L	Н	L	L	L					
L	Н	L	Н	Н					
L	Н	Н	L	Н					
L	Н	Н	Н	L					
Н	L	L	L	Н					
Н	L	L	Н	L					
Н	L	Н	L	L					
Н	L	Н	Н	Н					
Н	Н	L	L	Н					
Н	Н	L	Н	L					
Н	Н	Н	L	Н					
Н	Н	Н	Н	L					

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated

# 8アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

# 8.1 アプリケーション情報

このアプリケーションでは、SN74AC2G101-Q1 を使用して 2 つの異なるアクティブ High フォルト信号 (FAULT1、FAULT2) を読み出し、ブール論理 FAULT1 または FAULT2 に立ち上がりエッジがある場合に出力信号 (LATCHED FAULT) を High にラッチします。

電源投入時、フリップ フロップの初期状態は不定です。定義された状態をゼロにするため、クリア (CLR) 入力に Low 信号を印加することで本デバイスをクリアできます。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

17

Product Folder Links: SN74AC2G101-Q1

### 8.2.1 設計要件

#### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SN74AC2G101-Q1のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I<sub>CC</sub>)の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジックデバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された V<sub>CC</sub> 総電流の最大値を超えないようにしてください。

グランドは、SN74AC2G101-Q1 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (Icc) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。 ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74AC2G101-Q1 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN74AC2G101-Q1 は、「電気的特性」表に定義されている出力電圧および電流 ( $V_{OH}$  および  $V_{OL}$ ) で、 $R_L \ge V_O / I_O$  で 記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と  $V_{CC}$  ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

#### 注意

「絶対最大定格」に記載された最大接合部温度 (T<sub>J(max)</sub>) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

#### 8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{t-(min)}$ を超えるとロジック Low と見なされ、 $V_{t+(max)}$  を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、V<sub>CC</sub> またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74AC2G101-Q1 へのリーク電流 (「電気的特性」で規定)、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10kΩ の抵抗値がしばしば使用されます。

SN74AC2G101-Q1 にはシュミット トリガ入力があるため、入力信号遷移レートの要件はありません。

シュミット トリガ入力を採用するもう 1 つの利点は、ノイズを除去できることです。 振幅の大きなノイズの場合でも、問題が発生することがあります。 問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の ΔV<sub>T(min)</sub> を参照してください。 このヒステリシス値により、ピークツー ピーク制限が得られます。

標準的な CMOS 入力とは異なり、シュミットトリガ入力は、消費電力を大幅に増加させることなく、任意の有効な値に保持できます。 V<sub>CC</sub> でもグランドでもない値に入力を保持した場合に発生する追加の電流 (代表値) を「代表的特性」のグラフに示します。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

#### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OI}$  仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。 本デバイスの出力の詳細については、「機能説明」セクションを参照してください。



### 8.2.2 詳細な設計手順

- 1. V<sub>CC</sub> と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V<sub>CC</sub> ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
- 2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74AC2G101-Q1 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
- 3. 出力の抵抗性負荷を  $(V_{CC}/I_{O(max)})\Omega$  より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、 $M\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
- 4. 熱の問題がロジックゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーションレポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

#### 8.2.3 リファレンス




図 8-2. アプリケーション タイミング図

Copyright © 2025 Texas Instruments Incorporated

### 8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外 乱を防止するため、各  $V_{CC}$  端子に適切なバイパス コンデンサを配置する必要があります。このデバイスには  $0.1\mu F$  のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$  と  $1\mu F$  のコンデンサは並列に使用されます。バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

### 8.4 レイアウト

#### 8.4.1 レイアウトのガイドライン

- バイパスコンデンサの配置
  - デバイスの正電源端子の近くに配置
  - 電気的に短いグランド帰環パスを提供
  - インピーダンスを最小化するため、広いパターンを使用
  - 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
- 信号トレースの形状
  - 8mil~12mil のトレース幅
  - 伝送ラインの影響を最小化する 12cm 未満の長さ
  - 信号トレースの 90° のコーナーは避ける
  - 信号トレースの下に、途切れのないグランドプレーンを使用
  - 信号トレース周辺の領域をグランドでフラッドフィル
  - 平行配線は、3倍以上の誘電体厚で分離する必要があります
  - 12cm を超えるパターン用
    - インピーダンス制御トレースを使用
    - 出力の近くに直列ダンピング抵抗を使用して、ソース終端
    - 分岐を回避。個別に分岐が必要なバッファ信号

#### 8.4.2 レイアウト例




図 8-3. シグナル インテグリティ向上のためのサンプル パターンのコーナー

21




図 8-4. TSSOP や類似のパッケージに対応するバイパ ス コンデンサの配置例




図 8-5. WQFN や類似のパッケージに対応するバイパスコンデンサの配置例




図 8-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例



図 8-7. シグナル インテグリティ向上のためのダンピング抵抗の配置例

資料に関するフィードバック(ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 9.3 商標

テキサス・インスツルメンツ E2E<sup>™</sup> is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

## 9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.5 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

日付	改訂	注
May 2025	*	初版リリース

### 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated www.ti.com 20-Jun-2025

#### PACKAGING INFORMATION

Orderable part number	Status (1)	Material type	Package   Pins	Package qty   Carrier	<b>RoHS</b> (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
SN74AC2G101PWRQ1	Active	Production	TSSOP (PW)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	<del>-</del>	AC101Q
SN74AC2G101WBQBRQ1	Active	Production	WQFN (BQB)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-	AC101Q

<sup>(1)</sup> Status: For more details on status, see our product life cycle.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

#### OTHER QUALIFIED VERSIONS OF SN74AC2G101-Q1:

Catalog: SN74AC2G101

<sup>(2)</sup> Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

<sup>(4)</sup> Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



# **PACKAGE OPTION ADDENDUM**

www.ti.com 20-Jun-2025

NOTE: Qualified Version Definitions:

 $_{\bullet}$  Catalog - TI's standard catalog product

# **PACKAGE MATERIALS INFORMATION**

www.ti.com 20-Jun-2025

## TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



#### \*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AC2G101PWRQ1	TSSOP	PW	16	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AC2G101WBQBRQ1	WQFN	BQB	16	3000	180.0	12.4	2.8	3.8	1.2	4.0	12.0	Q1

www.ti.com 20-Jun-2025



## \*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AC2G101PWRQ1	TSSOP	PW	16	3000	353.0	353.0	32.0
SN74AC2G101WBQBRQ1	WQFN	BQB	16	3000	210.0	185.0	35.0



SMALL OUTLINE PACKAGE



### NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.



SMALL OUTLINE PACKAGE



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE PACKAGE



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



2.5 x 3.5, 0.5 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.



**INSTRUMENTS** www.ti.com

**INDSTNAME** 




#### NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- 2. This drawing is subject to change without notice.
- 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



**INDSTNAME** 




#### NOTES: (continued)

- 4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



**INDSTNAME** 



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated