

# SN74AC245-Q1 車載対応、3 ステート出力、オクタル・バス・トランシーバ

## 1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
  - デバイス温度グレード 1: -40°C ~ +125°C
  - デバイス HBM ESD 分類レベル 2
  - デバイス CDM ESD 分類レベル C4B
- ウェッタブル フランク QFN (RKS) パッケージで供給
- 幅広い動作範囲: 1.5V ~ 6V
- 6V までの入力電圧に対応
- 連続  $\pm 24\text{mA}$  出力駆動 (5V 時)
- 短いバーストで最大  $\pm 75\text{mA}$  の出力駆動 (5V 時) に対応
- 50Ω 伝送ラインを駆動

## 2 アプリケーション

- デジタル信号のイネーブルまたはディセーブル
- 低速またはノイズの多い入力信号の除去
- コントローラ・リセット時の信号保持
- スイッチのデバウンス


## 3 概要

SN74AC245-Q1 は、3 ステート出力を備えたオクタル バス トランシーバです。8 つのチャネルはすべて、方向 (DIR) ピンと出力イネーブル ( $\overline{\text{OE}}$ ) ピンにより制御されます。

### パッケージ情報

部品番号	パッケージ <sup>(1)</sup>	パッケージ サイズ <sup>(2)</sup>	本体サイズ <sup>(3)</sup>
SN74AC245-Q1	DGS (VSSOP, 20)	5.1mm × 4.9mm	5.1mm × 3mm
	PW (TSSOP, 20)	6.5mm × 6.4mm	6.5mm × 4.4mm
	RKS (VQFN, 20)	4.5mm × 2.5mm	4.5mm × 2.5mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。  
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます  
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



論理図 (正論理)

## 目次

<b>1 特長</b>	<b>1</b>	7.3 機能説明	<b>12</b>
<b>2 アプリケーション</b>	<b>1</b>	7.4 デバイスの機能モード	<b>14</b>
<b>3 概要</b>	<b>1</b>	<b>8 アプリケーション情報に関する免責事項</b>	<b>15</b>
<b>4 ピン構成および機能</b>	<b>3</b>	8.1 アプリケーション情報	<b>15</b>
<b>5 仕様</b>	<b>4</b>	8.2 代表的なアプリケーション	<b>15</b>
5.1 絶対最大定格	4	8.3 電源に関する推奨事項	<b>17</b>
5.2 ESD 定格	4	8.4 レイアウト	<b>17</b>
5.3 推奨動作条件	5		
5.4 熱に関する情報	5		
5.5 電気的特性	6		
5.6 スイッチング特性	7		
5.7 代表的特性	8		
<b>6 パラメータ測定情報</b>	<b>11</b>		
<b>7 詳細説明</b>	<b>12</b>	<b>9 デバイスおよびドキュメントのサポート</b>	<b>19</b>
7.1 概要	12	9.1 ドキュメントの更新通知を受け取る方法	<b>19</b>
7.2 機能ブロック図	12	9.2 サポート・リソース	<b>19</b>
		9.3 商標	<b>19</b>
		9.4 静電気放電に関する注意事項	<b>19</b>
		9.5 用語集	<b>19</b>
		<b>10 改訂履歴</b>	<b>19</b>
		<b>11 メカニカル、パッケージ、および注文情報</b>	<b>19</b>

## 4 ピン構成および機能




図 4-1. DGS または PW パッケージ、20 ピン VSSOP または TSSOP (上面図)




図 4-2. RKS パッケージ、20 ピン VQFN (上面図)

表 4-1. ピンの機能

ピン		種類 <sup>(1)</sup>	説明
名称	番号		
DIR	1	I	方向制御入力 ( $L = B \rightarrow A, H = A \rightarrow B$ )
A1	2	I/O	チャネル 1 入出力 A
A2	3	I/O	チャネル 2 入出力 A
A3	4	I/O	チャネル 3 入出力 A
A4	5	I/O	チャネル 4 入出力 A
A5	6	I/O	チャネル 5 入出力 A
A6	7	I/O	チャネル 6 入出力 A
A7	8	I/O	チャネル 7 入出力 A
A8	9	I/O	チャネル 8 入出力 A
GND	10	—	グランド
B8	11	I/O	チャネル 8 入出力 B
B7	12	I/O	チャネル 7 入出力 B
B6	13	I/O	チャネル 6 入出力 B
B5	14	I/O	チャネル 5 入出力 B
B4	15	I/O	チャネル 4 入出力 B
B3	16	I/O	チャネル 3 入出力 B
B2	17	I/O	チャネル 2 入出力 B
B1	18	I/O	チャネル 1 入出力 B
OE	19	I	出力イネーブル、アクティブ Low
V <sub>CC</sub>	20	—	正電源
サーマル パッド <sup>(2)</sup>		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。

(2) RKS パッケージのみ。

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

			最小値	最大値	単位
$V_{CC}$	電源電圧範囲		-0.5	7	V
$V_I$	入力電圧範囲 <sup>(2)</sup>		-0.5	$V_{CC} + 0.5$ V	V
$V_O$	出力電圧範囲 <sup>(2)</sup>		-0.5	$V_{CC} + 0.5$ V	V
$I_{IK}$	入力クランプ電流	$V_I < -0.5$ V または $V_I > V_{CC} + 0.5$ V		$\pm 20$	mA
$I_{OK}$	出力クランプ電流	$V_O < -0.5$ V または $V_O > V_{CC} + 0.5$ V		$\pm 50$	mA
$I_o$	連続出力電流	$V_O = 0 \sim V_{CC}$		$\pm 50$	mA
	$V_{CC}$ または GND を通過する連続出力電流			$\pm 200$	mA
$T_{stg}$	保管温度		-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

### 5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q100-002 HBM ESD 分類レベル 2 準拠 <sup>(1)</sup>	$\pm 2000$	V
		デバイス帯電モデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C4B 準拠	$\pm 1000$	

- (1) AEC Q100-002 には、HBM ストレス試験は ANSI/ESDA/JEDEC JS-001 仕様に従って実施することと規定されています。

## 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

パラメータ	説明	条件	最小値	最大値	単位
$V_{CC}$	電源電圧	電源電圧	1.5	6	V
$V_{IH}$	High レベル入力電圧	$V_{CC} = 1.5 \text{ V}$	1.2		V
		$V_{CC} = 1.8 \text{ V}$	1.26		
		$V_{CC} = 2.5 \text{ V}$	1.75		
		$V_{CC} = 3 \text{ V}$	2.1		
		$V_{CC} = 4.5 \text{ V}$	3.15		
		$V_{CC} = 5.5 \text{ V}$	3.85		
$V_{IL}$	Low レベル入力電圧	$V_{CC} = 1.5 \text{ V}$	0.3		V
		$V_{CC} = 1.8 \text{ V}$	0.54		
		$V_{CC} = 2.5 \text{ V}$	0.75		
		$V_{CC} = 3 \text{ V}$	0.9		
		$V_{CC} = 4.5 \text{ V}$	1.35		
		$V_{CC} = 5.5 \text{ V}$	1.65		
$V_I$	入力電圧	入力電圧	0	$V_{CC}$	V
$V_O$	出力電圧	出力電圧	0	$V_{CC}$	V
$I_{OH}$	High レベル出力電流	$V_{CC} = 1.8 \text{ V}$	-1		mA
		$V_{CC} = 2.5 \text{ V}$	-2		
		$V_{CC} = 3 \text{ V}$	-12		
		$V_{CC} = 4.5 \text{ V} \sim 5.5 \text{ V}$	-24		
$I_{OL}$	Low レベル出力電流	$V_{CC} = 1.8 \text{ V}$	1		mA
		$V_{CC} = 2.5 \text{ V}$	2		
		$V_{CC} = 3 \text{ V}$	12		
		$V_{CC} = 4.5 \text{ V} \sim 5.5 \text{ V}$	24		
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレート	$V_{CC} = 1.5 \text{ V} \sim 3 \text{ V}$	50		ns/V
		$V_{CC} = 3.6 \text{ V} \sim 5.5 \text{ V}$	20		
$T_A$	自由空気での動作温度	自由空気での動作温度	-40	125	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、 $V_{CC}$  または GND に固定する必要があります。以下のテキサス・インスツルメンツのアプリケーションレポートを参照してください。『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

## 5.4 热に関する情報

熱評価基準 <sup>(1)</sup>	DGS (VSSOP)	PW (TSSOP)	RKS (VQFN)	単位
	20 ピン	20 ピン	20 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	123.5	126.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	62.1	68.7	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	78.5	77.3	°C/W
$\Psi_{JT}$	接合部から上面への特性パラメータ	7.8	22.3	°C/W
$\Psi_{JB}$	接合部から基板への特性パラメータ	78	76.9	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーションレポートを参照してください。

## 5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V <sub>CC</sub>	T <sub>A</sub> = 25°C			-40°C~85°C			-40°C~125°C			単位
			最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
V <sub>OH</sub>	I <sub>OH</sub> = -50μA	1.5 V	1.4			1.4			1.4			V
		1.8 V	1.7	1.79		1.7			1.7			
		2.5 V	2.4	2.49		2.4			2.4			
		3 V	2.9	2.99		2.9			2.9			
		4.5 V	4.4	4.49		4.4			4.4			
		5.5 V	5.4	5.49		5.4			5.4			
	I <sub>OH</sub> = -1 mA	1.8 V	1.53			1.5			1.44			V
	I <sub>OH</sub> = -2mA	2.5 V	2.13			2.1			2			
	I <sub>OH</sub> = -12 mA	3 V	2.56			2.46			2.4			
	I <sub>OH</sub> = -24 mA	4.5 V	3.86			3.76			3.7			
V <sub>OL</sub>	I <sub>OL</sub> = -24 mA	5.5 V	4.86			4.76			4.7			V
	I <sub>OL</sub> = -75 mA	5.5 V				3.85						
	I <sub>OL</sub> = -50 mA	5.5 V							3.85			
	I <sub>OL</sub> = 50μA	1.5 V			0.1			0.1			0.1	
		1.8 V			0.1			0.1			0.1	
		2.5 V			0.1			0.1			0.1	
		3 V		0.002	0.1			0.1			0.1	
		4.5 V		0.001	0.1			0.1			0.1	
		5.5 V		0.001	0.1			0.1			0.1	
I <sub>I</sub>	I <sub>OL</sub> = 1 mA	1.8 V			0.2			0.3			0.36	V
	I <sub>OL</sub> = 2 mA	2.5 V			0.36			0.44			0.5	
	I <sub>OL</sub> = 12 mA	3 V			0.36			0.44			0.5	
	I <sub>OL</sub> = 24 mA	4.5 V			0.36			0.44			0.5	
	I <sub>OL</sub> = 24 mA	5.5 V			0.36			0.44			0.5	
	I <sub>OL</sub> = 75 mA	5.5 V						1.65				
	I <sub>OL</sub> = 50 mA	5.5 V									1.65	
I <sub>I</sub>	V <sub>I</sub> = 5.5 V または GND	0 V~5.5 V			±0.1			±1			±1	μA
I <sub>OZ</sub>	V <sub>O</sub> = V <sub>CC</sub> または GND	5.5 V			±0.5			±5			±10	μA
I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND、I <sub>O</sub> = 0	5.5 V			4			40			80	μA
C <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND	5 V			4.5			4.5			4.5	pF
C <sub>O</sub>	V <sub>O</sub> = V <sub>CC</sub> または GND	5 V			15			15			15	pF
C <sub>PD</sub> <sup>(1) (2)</sup>	C <sub>L</sub> = 50pF、F = 1MHz	5 V		45	50		45	50		45	50	pF

(1) C<sub>PD</sub> は、チャネルごとのダイナミック消費電力を決定するために使用されます

(2) P<sub>D</sub> = V<sub>CC</sub><sup>2</sup> × F<sub>I</sub> × (C<sub>PD</sub> + C<sub>L</sub>)、F<sub>I</sub> = 入力周波数、C<sub>L</sub> = 出力負荷容量、V<sub>CC</sub> = 電源電圧

## 5.6 スイッチング特性

$C_L = 50\text{pF}$ 、自由気流での動作温度範囲内、 $T_A = 25^\circ\text{C}$ で測定された標準値(特に記述のない限り)「パラメータ測定情報」を参照

パラメータ	始点(入力)	終点(出力)	負荷容量	V <sub>cc</sub>	T <sub>A</sub> = 25°C		-40°C~85°C			-40°C~125°C			単位
					最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値
t <sub>pd</sub>	A または B	B または A	C <sub>L</sub> = 50pF	1.5 V	15.8	32.9	1	18.5	30.3	1	16.2	33.3	ns
t <sub>en</sub>	OE	A または B	C <sub>L</sub> = 50pF		23.3	51.2	1	27.9	47.8	1	24.3	52.9	ns
t <sub>dis</sub>	OE	A または B	C <sub>L</sub> = 50pF		19.2	42.3	1	21.8	43.4	1	20.4	46.1	ns
t <sub>sk(o)</sub>			C <sub>L</sub> = 50pF		3			3		3		ns	
t <sub>pd</sub>	A または B	B または A	C <sub>L</sub> = 50pF	1.8 V	11.9	23	1	14	21.8	1	12.7	24.2	ns
t <sub>en</sub>	OE	A または B	C <sub>L</sub> = 50pF		16.9	33.6	1	20.3	32.2	1	18.4	36.3	ns
t <sub>dis</sub>	OE	A または B	C <sub>L</sub> = 50pF		14.8	30.6	1	16.9	34.6	1	16	36.5	ns
t <sub>sk(o)</sub>			C <sub>L</sub> = 50pF		2.5			2.5		2.5		ns	
t <sub>pd</sub>	A または B	B または A	C <sub>L</sub> = 50pF	2.5 V	8	13.7	1	9.4	13.4	1	8.8	15.2	ns
t <sub>en</sub>	OE	A または B	C <sub>L</sub> = 50pF		11.4	20.5	1	13.6	20.2	1	12.8	23	ns
t <sub>dis</sub>	OE	A または B	C <sub>L</sub> = 50pF		7	12.7	1	8.2	13.5	1	8	14.7	ns
t <sub>sk(o)</sub>			C <sub>L</sub> = 50pF		2			2		2		ns	
t <sub>pd</sub>	A または B	B または A	C <sub>L</sub> = 50pF	3.3 V	5	8.5	1	9	11.5	1	11.5	ns	
t <sub>en</sub>	OE	A または B	C <sub>L</sub> = 50pF		7.5	12	1	13.5	14.5	1	14.5	ns	
t <sub>dis</sub>	OE	A または B	C <sub>L</sub> = 50pF		7	12	1	13	14	1	14	ns	
t <sub>sk(o)</sub>			C <sub>L</sub> = 50pF		1.5			1.5		1.5		ns	
t <sub>pd</sub>	A または B	B または A	C <sub>L</sub> = 50pF	5 V	3.5	6.5	1	7	8.5	1	8.5	ns	
t <sub>en</sub>	OE	A または B	C <sub>L</sub> = 50pF		5.5	9	1	9.5	10.5	1	10.5	ns	
t <sub>dis</sub>	OE	A または B	C <sub>L</sub> = 50pF		5.5	9	1	10	10.5	1	10.5	ns	
t <sub>sk(o)</sub>			C <sub>L</sub> = 50pF		1			1		1		ns	

## 5.7 代表的特性

$T_A = 25^\circ\text{C}$  (特に記述のない限り)




図 5-1. 入力電圧に対する電源電流、1.8V および 2.5V 電源




図 5-2. 入力電圧に対する電源電流、3.3V および 5.0V 電源




図 5-3. 電源電流と電源電圧との関係




図 5-4. High 状態における出力電圧と電流との関係




図 5-5. Low 状態における出力電圧と電流との関係




図 5-6. High 状態における出力電圧と電流との関係、5V 電源

## 5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$  (特に記述のない限り)




図 5-7. Low 状態における出力電圧と電流との関係、5V 電源




図 5-8. High 状態における出力電圧と電流との関係、3.3V 電源




図 5-9. Low 状態における出力電圧と電流との関係、3.3V 電源




図 5-10. High 状態における出力電圧と電流との関係、2.5V 電源




図 5-11. Low 状態における出力電圧と電流との関係、2.5V 電源




図 5-12. High 状態における出力電圧と電流との関係、1.8V 電源

## 5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$  (特に記述のない限り)





図 5-13. Low 状態における出力電圧と電流との関係、1.8V 電源

## 6 パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq 1\text{MHz}$ ,  $Z_O = 50\Omega$ ,  $t_t < 2.5\text{ns}$ 。


クロック入力の  $f_{max}$  は、入力デューティサイクルが 50% のときの測定値です。

出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。




(1)  $C_L^{(1)}$  にはプローブとテスト装置の容量が含まれます。

図 6-1.3 ステート出力の負荷回路



(1)  $t_{PLH}$  と  $t_{PHL}$  の大きい方が  $t_{pd}$  に相当します。

図 6-2. 電圧波形、伝搬遅延




(1) S1 = 閉、S2 = 閉。

(2) S1 = 開、S2 = 閉。

(3)  $t_{PZL}$  と  $t_{PZH}$  の大きい方が  $t_{en}$  に相当します。

(4)  $t_{PLZ}$  と  $t_{PHZ}$  の大きい方が  $t_{dis}$  に相当します。

図 6-3. 電圧波形、伝搬遅延



(1)  $t_r$  と  $t_f$  の大きい方が  $t_t$  に相当します。

図 6-4. 電圧波形、入力および出力の遷移時間

## 7 詳細説明


### 7.1 概要

SN74AC245-Q1 は、3 ステート出力を備えたオクタル バストランシーバです。8 つのチャネルはすべて、方向 (DIR) ピンと出力イネーブル ( $\overline{OE}$ ) ピンにより制御されます。各トランシーバには、 $A_x$  から  $B_x$  へ、および  $B_x$  から  $A_x$  へ向けた 1 つのバッファが内蔵されており、常に少なくとも 1 つの出力がディセーブルされています。どのバッファがアクティブになるかは、方向 (DIR) ピンによって制御されます。アクティブでないバッファの出力は、高インピーダンス状態になります。

出力イネーブル ( $\overline{OE}$ ) は、デバイスのすべての出力を制御します。 $\overline{OE}$  ピンが Low 状態のとき、方向 (DIR) ピンで決定される適切な出力がイネーブルになります。 $\overline{OE}$  ピンが High 状態のとき、デバイスのすべての出力がディスエーブルになります。ディスエーブルされた出力はすべて高インピーダンス状態になります。

電源投入または電源オフの間にデバイスを高インピーダンス状態にするには、 $\overline{OE}$  をプルアップ抵抗を介して  $V_{CC}$  に接続します。この抵抗の最小値は、「電気的特性」表で規定されたようにドライバの電流シンク能力とピンのリーク電流によって決まります。通常は、 $10k\Omega$  の抵抗で十分です。

### 7.2 機能ブロック図



論理図 (正論理)

### 7.3 機能説明

#### 7.3.1 平衡化された CMOS 3 ステート出力

このデバイスには、平衡化された CMOS 3 ステート出力が内蔵されています。High、Low、高インピーダンスが、これらの出力が取り得る 3 つの状態です。平衡化という用語は、このデバイスが類似の電流に対するシンクとソースを行えることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リンクギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティングノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。

きます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために  $10\text{k}\Omega$  の抵抗を使用できます。

未使用の 3 ステート CMOS 出力は、未接続のままにする必要があります。

### 7.3.2 標準 CMOS 入力

このデバイスには、標準 CMOS 入力が搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は電気的特性に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーコンデンサからオームの法則 ( $R = V / I$ ) を使用して計算されます。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 $V_{CC}$  または GND に終端させる必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因で決まりますが、 $10\text{k}\Omega$  の抵抗を推奨します。通常はこれですべての要件を満たします。

### 7.3.3 クランプダイオード構造

図 7-1 に示すように、このデバイスの入力と出力には正と負の両方のクランプダイオードがあります。

#### 注意

「絶対最大定格」の表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-1. 各入力と出力に対するクランプダイオードの電気的配置

### 7.3.4 ウェッタブル フランク

このデバイスには、少なくとも 1 つのパッケージのウェッタブル フランクが含まれています。この機能を搭載しているパッケージについては、データシートの先頭ページにある「特長」セクションを参照してください。




図 7-2. 半田付け後のウェッタブル フランク QFN パッケージと標準 QFN パッケージの概略断面図

ウェッタブル フランクは、半田付け後の側方のぬれ性を改善するのに役立ち、自動光学検査 (AOI) により QFN パッケージの検査が容易になります。ウェッタブル フランクは、図 7-2 に示すように、半田接着用の表面積を追加するために、ディンプル加工または段切りできます。これは、サイド フィレットを確実に作成するのに役立ちます。詳細については、メカニカルに関する図をご覧ください。

### 7.4 デバイスの機能モード

表 7-1 に、SN74AC245-Q1 の機能モードを示します。

表 7-1. 機能表

入力 <sup>(1)</sup>		出力 <sup>(2)</sup>	
OE	DIR	A	B
L	L	B	Z
L	H	Z	A
H	X	Z	Z

(1) H = High 電圧レベル、L = Low 電圧レベル、X = ドントケア

(2) A =「A」入力の論理値、B =「B」入力の論理値、Z = ハイインピーダンス

## 8 アプリケーション情報に関する免責事項

### 注

以下のアプリケーションに関するセクションの情報は、TI の部品仕様の一部ではなく、TI はこれらの情報の正確性や完全性を保証しません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

## 8.1 アプリケーション情報

SN74AC245-Q1 は、比較的長い配線や伝送ラインで信号を駆動するために使用できます。ドライバ、伝送ライン、レシーバの間のインピーダンスの不整合に起因するリングングを低減するために、トランシッタの出力と直列に配置した直列ダンピング抵抗を使用できます。「アプリケーション曲線」セクションの図は、3 つの個別の抵抗値を持つ受信信号を示しています。この種のアプリケーションでは、わずかな量の抵抗だけで信号整合性に大きな影響を及ぼす可能性があります。

## 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路図

### 8.2.1 設計要件

#### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正電圧の電源は、SN74AC245-Q1 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジックデバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された  $V_{CC}$  総電流の最大値を超えないようにしてください。

グランドは、SN74AC245-Q1 のすべての出力によってシンクされる電流の合計、「電気的特性」に記載された消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な何らかの過渡電流、これらの合計に等しい電流をシンクできる必要があります。ロジックデバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74AC245-Q1 は、データシートの仕様をすべて満たしつつ、合計容量  $50\text{pF}$  以下の負荷を駆動できます。これより大きな容量性負荷を印加することができますが、 $50\text{pF}$  を超えることは推奨しません。

SN74AC245-Q1 は、「電気的特性」表に定義されている出力電圧および電流 ( $V_{OH}$  および  $V_{OL}$ ) で、 $R_L \geq V_o / I_o$  で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と  $V_{CC}$  ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

### 注意

「絶対最大定格」に記載された最大接合部温度 ( $T_{J(max)}$ ) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

#### 8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$  を超えるとロジック Low と見なされ、 $V_{IH(min)}$  を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用的入力は、 $V_{CC}$  またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用的入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74AC245-Q1 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により  $10k\Omega$  の抵抗値がしばしば使用されます。

SN74AC245-Q1 は CMOS 入力を備えているため、正しく動作するには、「推奨動作条件」表で定義されているように、入力が素早く遷移する必要があります。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

#### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OL}$  仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用的出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

#### 8.2.2 詳細な設計手順

1.  $V_{CC}$  と GND の間にデカップリングコンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$  ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず  $50pF$  以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74AC245-Q1 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を  $(V_{CC}/I_{O(max)})\Omega$  より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、 $M\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジックゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーションレポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

### 8.2.3 アプリケーション曲線




図 8-2. 異なるダンピング抵抗 ( $R_d$ ) 値を使用してレシーバでのシグナル インテグリティをシミュレート

## 8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各  $V_{CC}$  端子に適切なバイパスコンデンサを配置する必要があります。このデバイスには  $0.1\mu F$  のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$  と  $1\mu F$  のコンデンサは並列に使用されます。最良の結果を得るには、次のレイアウト例に示すように、バイパスコンデンサを電源端子のできるだけ近くに配置する必要があります。

## 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジックデバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません（たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファゲートのうち 3 つのみを使用したりする場合）。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジックデバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に、入力は GND または VCC に接続され、ロジック機能にとって適切な、または利便性の高い方に接続されます。

#### 8.4.2 レイアウト例




図 8-3. SN74AC245-Q1 のレイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.4 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

## 9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (January 2024) to Revision B (March 2024)	Page
• 「製品情報」表、「ピン構成および機能」セクション、および「熱に関する情報」表に DGS および PW パッケージを追加	1

Changes from Revision * (August 2023) to Revision A (January 2024)	Page
• データシートのステータスを以下のように変更：「事前情報」から「量産データ」に変更	1

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側のナビゲーションリンクを参照してください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](#) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PSN74AC245WRKSRQ1	Active	Preproduction	VQFN (RKS)   20	3000   LARGE T&R	-	Call TI	Call TI	-40 to 125	
PSN74AC245WRKSRQ1.A	Active	Preproduction	VQFN (RKS)   20	3000   LARGE T&R	-	Call TI	Call TI	-40 to 125	
SN74AC245DGSRQ1	Active	Production	VSSOP (DGS)   20	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C245Q
SN74AC245DGSRQ1.A	Active	Production	VSSOP (DGS)   20	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C245Q
SN74AC245PWRQ1	Active	Production	TSSOP (PW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C245Q
SN74AC245PWRQ1.A	Active	Production	TSSOP (PW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C245Q
SN74AC245WRKSRQ1	Active	Production	VQFN (RKS)   20	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AC245WQ
SN74AC245WRKSRQ1.A	Active	Production	VQFN (RKS)   20	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AC245WQ

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



**OTHER QUALIFIED VERSIONS OF SN74AC245-Q1 :**

- Catalog : [SN74AC245](#)
- Enhanced Product : [SN74AC245-EP](#)
- Military : [SN54AC245](#)

**NOTE: Qualified Version Definitions:**


- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications

## TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AC245DGSRQ1	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
SN74AC245PWRQ1	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74AC245WRKSRQ1	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AC245DGSRQ1	VSSOP	DGS	20	5000	353.0	353.0	32.0
SN74AC245PWRQ1	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74AC245WRKSRQ1	VQFN	RKS	20	3000	210.0	185.0	35.0


# PACKAGE OUTLINE

PW0020A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# PACKAGE OUTLINE

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

# EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


RKS 20

VQFN - 1 mm max height

2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4226872/A

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025年10月