

OPAx992 40V、レール ツー レール入出力、低オフセット電圧、低ノイズ オペ アンプ

1 特長

- 低いオフセット電圧: $\pm 210\mu\text{V}$
- 低いオフセット電圧ドリフト: $\pm 0.25\mu\text{V}/^\circ\text{C}$
- 低ノイズ: 1kHz で $7\text{nV}/\sqrt{\text{Hz}}$ 、広帯域で $4.4\text{nV}/\sqrt{\text{Hz}}$
- 大きい同相除去: 115dB
- 低いバイアス電流: $\pm 10\text{pA}$
- レール ツー レール入出力
- 多重化対応 / コンパレータ入力
 - 電源レールまでの差動入力でアンプが動作
 - アンプを開ループで、またはコンパレータとして使用可能
- 広い帯域幅: 10.6MHz GBW、ユニティ ゲインで安定
- 高いスルーレート: $32\text{V}/\mu\text{s}$
- 低い静止電流: アンプ 1 個あたり 2.4mA
- 広い電源範囲: $\pm 1.35\text{V} \sim \pm 20\text{V}$ 、 $2.7\text{V} \sim 40\text{V}$
- 堅牢な EMIRR 性能

2 アプリケーション

- 多重化データ収集システム
- 試験および計測機器
- モータードライブ: 出力段および制御モジュール
- パワー デリバリ: UPS、サーバー、商用ネットワークの電源
- ADC ドライバとリファレンス バッファ アンプ
- プログラマブル ロジック コントローラ
- アナログ入出力モジュール
- ハイサイドおよびローサイド電流センシング
- 高精度コンパレータ

3 概要

OPAx992 ファミリー (OPA992、OPA2992、OPA4992) は、高電圧 (40V) の汎用オペアンプ ファミリーです。これらのデバイスは、レール ツー レール入出力、低いオフセット ($\pm 210\mu\text{V}$ 、標準値)、低いオフセットドリフト ($\pm 0.25\mu\text{V}/^\circ\text{C}$ 、標準値)、低いノイズ (1kHz 時に $7\text{nV}/\sqrt{\text{Hz}}$ 、10kHz 時に $4.4\text{nV}/\sqrt{\text{Hz}}$) など、非常に優れた DC 精度と AC 性能を備えています。

電源レールまでの差動および同相入力電圧範囲、大きい短絡電流 ($\pm 65\text{mA}$)、大きいスルーレート ($32\text{V}/\mu\text{s}$) などの特長を備えた OPAx992 は、高電圧産業用アプリケーションに適した柔軟で堅牢な高性能オペアンプです。


OPAx992 ファミリーのオペアンプは、標準パッケージ (SOT-23、SOIC、TSSOP など) だけでなく小型パッケージ (X2QFN、WSON など) でも供給され、 $-40^\circ\text{C} \sim 125^\circ\text{C}$ で仕様が規定されています。

製品情報

部品番号 ⁽¹⁾	チャネル数	パッケージ	パッケージ サイズ ⁽²⁾
OPA992	シングル	DCK (SC70, 5)	2mm × 2.1mm
		DBV (SOT-23, 5)	2.9mm × 2.8mm
OPA992S	シングル、シャットダウン	DBV (SOT-23, 6)	2.9mm × 2.8mm
OPA2992	デュアル	D (SOIC, 8)	4.9mm × 6mm
		DDF (SOT-23, 8)	2.9mm × 2.8mm
		PW (TSSOP, 8)	3mm × 6.4mm
		DGK (VSSOP, 8)	3mm × 4.9mm
		DSG (WSON, 8)	2mm × 2mm
OPA2992S	デュアル、シャットダウン	RUG (X2QFN, 10)	1.5mm × 2mm
OPA4992	クワッド	D (SOIC, 14)	8.65mm × 6mm
		PW (TSSOP, 14)	5mm × 6.4mm

(1) 詳細については、[セクション 10](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



OPAx992 を使用した電流センシング アプリケーション



目次

1 特長.....	1	6.4 デバイスの機能モード.....	28
2 アプリケーション.....	1	7 アプリケーションと実装.....	29
3 概要.....	1	7.1 アプリケーション情報.....	29
4 ピン構成および機能.....	3	7.2 代表的なアプリケーション.....	29
5 仕様.....	7	7.3 電源に関する推奨事項.....	31
5.1 絶対最大定格.....	7	7.4 レイアウト.....	31
5.2 ESD 定格.....	7	8 デバイスおよびドキュメントのサポート.....	33
5.3 推奨動作条件.....	7	8.1 デバイスのサポート.....	33
5.4 シングル チャネルの熱に関する情報.....	8	8.2 ドキュメントのサポート.....	33
5.5 デュアル チャネルの熱に関する情報.....	8	8.3 ドキュメントの更新通知を受け取る方法.....	33
5.6 クワッド チャネルの熱に関する情報.....	8	8.4 サポート・リソース.....	33
5.7 電気的特性.....	9	8.5 商標.....	33
5.8 代表的特性.....	11	8.6 静電気放電に関する注意事項.....	34
6 詳細説明.....	19	8.7 用語集.....	34
6.1 概要.....	19	9 改訂履歴.....	34
6.2 機能ブロック図.....	19	10 メカニカル、パッケージ、および注文情報.....	35
6.3 機能説明.....	20		

4 ピン構成および機能




図 4-1. OPA992 DBV パッケージ
5 ピン SOT-23
(上面図)




図 4-2. OPA992 DCK パッケージ
5 ピン SC70
上面図

表 4-1. ピンの機能 : OPA992

名称	ピン		I/O	説明
	SOT-23	SC70		
IN+	3	1	I	非反転入力
IN-	4	3	I	反転入力
OUT	1	4	O	出力
V+	5	5	—	正 (最高) 電源
V-	2	2	—	負 (最低) 電源






図 4-3. OPA992S DBV パッケージ
6 ピン SOT-23
(上面図)

表 4-2. ピンの機能 : OPA992S

名称	ピン		I/O	説明
	番号			
+IN	3		I	非反転入力
-IN	4		I	反転入力
OUT	1		O	出力
SHDN	5		I	シャットダウン: Low = アンプ イネーブル、High = アンプ ディセーブル
V+	6		—	正 (最高) 電源
V-	2		—	負 (最低) 電源



**図 4-4. OPA2992 D、DDF、PW、DGK パッケージ
8 ピン SOIC、SOT-23、TSSOP、VSSOP
(上面図)**




- A. サーマル パッドを V- に接続します。詳細については、「[セクション 6.3.10](#)」を参照してください。

**図 4-5. OPA2992 DSG パッケージ(A)
8 ピン WSON (露出サーマル パッド付き)
(上面図)**

表 4-3. ピンの機能 : OPA2992


ピン		I/O	説明
名称	番号		
IN1+	3	I	非反転入力、チャンネル 1
IN1-	2	I	反転入力、チャンネル 1
IN2+	5	I	非反転入力、チャンネル 2
IN2-	6	I	反転入力、チャンネル 2
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
V+	8	—	正 (最高) 電源
V-	4	—	負 (最低) 電源



**図 4-6. OPA2992S RUG パッケージ
10 ピン X2QFN
(上面図)**

表 4-4. ピンの機能 : OPA2992S

ピン		I/O	説明
名称	番号		
IN1+	10	I	非反転入力、チャンネル 1
IN1-	9	I	反転入力、チャンネル 1
IN2+	4	I	非反転入力、チャンネル 2
IN2-	5	I	反転入力、チャンネル 2
OUT1	8	O	出力、チャンネル 1
OUT2	6	O	出力、チャンネル 2
SHDN1	2	I	シャットダウン、チャンネル 1: Low=アンプがイネーブル、High=アンプがディセーブル。詳細については、「 シャットダウン 」セクションを参照してください。
SHDN2	3	I	シャットダウン、チャンネル 2: Low=アンプがイネーブル、High=アンプがディセーブル。詳細については、「 シャットダウン 」セクションを参照してください。
V+	7	—	正 (最高) 電源
V-	1	—	負 (最低) 電源



**図 4-7. OPA4992 D および PW パッケージ
14 ピン SOIC および TSSOP
(上面図)**

表 4-5. ピンの機能 : OPA4992

ピン		I/O	説明
名称	番号		
IN1+	3	I	非反転入力、チャンネル 1
IN1-	2	I	反転入力、チャンネル 1
IN2+	5	I	非反転入力、チャンネル 2
IN2-	6	I	反転入力、チャンネル 2
IN3+	10	I	非反転入力、チャンネル 3
IN3-	9	I	反転入力、チャンネル 3
IN4+	12	I	非反転入力、チャンネル 4
IN4-	13	I	反転入力、チャンネル 4
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
OUT3	8	O	出力、チャンネル 3
OUT4	14	O	出力、チャンネル 4
V+	4	—	正 (最高) 電源
V-	11	—	負 (最低) 電源

5 仕様

5.1 絶対最大定格

動作時周囲温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧、 $V_S = (V+) - (V-)$		0	42	V
信号入力ピン	同相電圧 ⁽³⁾	$(V-) - 0.5$	$(V+) + 0.5$	V
	差動電圧 ⁽³⁾		$V_S + 0.2$	V
	電流 ⁽³⁾	-10	10	mA
シャットダウン ピンの電圧 ⁽⁴⁾		$V-$	$(V-) + 20$	V
出力短絡 ⁽²⁾		連続		
動作時周囲温度、 T_A		-55	150	°C
接合部温度、 T_J			150	°C
保管温度、 T_{stg}		-65	150	°C

- (1) 「絶対最大定格」に示す定格を超えて本デバイスを動作させた場合、デバイスに永続的な損傷が発生します。これらはプロセスと設計の制約に基づくストレス定格に過ぎず、「推奨動作条件」に示された以外の条件で動作するにはこのデバイスは設計されていません。絶対最大定格条件を含め、推奨動作条件以外のいかなる条件にも長時間さらすと、デバイスの信頼性と性能に影響を及ぼす可能性があります。
- (2) グランドへの短絡、パッケージあたり 1 台のアンプ。短絡電流が長時間流れると、特に電源電圧が高い場合、過熱や最終的な破壊が発生する可能性があります。
- (3) 入力ピンは、電源レールに対してダイオード クランプされています。入力信号のスイングが 0.5V より大きく電源レールを超える可能性がある場合は、電流を 10mA 以下に制限する必要があります。
- (4) $V+$ を超えることはできません。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2500	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1500	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

動作時周辺温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
V_S	電源電圧、 $(V+) - (V-)$	2.7	40	V
V_I	同相電圧範囲	$(V-)$	$(V+)$	V
V_{IH}	シャットダウン ピンでの High レベル入力電圧 (アンプがディセーブル)	1.1	$(V+) + 20$ ⁽¹⁾	V
V_{IL}	シャットダウン ピンでの Low レベル入力電圧 (アンプがイネーブル)	$(V-)$	0.2	V
T_A	規定温度	-40	125	°C

- (1) $V+$ を超えることはできません。

5.4 シングル チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		OPA992, OPA992S			単位
		DBV (SOT-23)		DCK (SC70)	
		5 ピン	6 ピン	5 ピン	
R _{θJA}	接合部から周囲への熱抵抗	185.4	166.9	198.1	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	83.9	83.9	94.1	°C/W
R _{θJB}	接合部から基板への熱抵抗	52.5	47.1	45.3	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	25.4	25.9	16.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	52.1	47.0	45.0	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 デュアル チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		OPA2992, OPA2992S						単位
		D (SOIC)	DDF (SOT-23)	DGK (VSSOP)	DSG (WSOP)	PW (TSSOP)	RUG (X2QFN)	
		8 ピン	8 ピン	8 ピン	8 ピン	8 ピン	10 ピン	
R _{θJA}	接合部から周囲への熱抵抗	131.0	149.6	174.2	74.8	183.4	131.7	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	73.0	85.3	65.9	93.6	72.4	52.9	°C/W
R _{θJB}	接合部から基板への熱抵抗	74.5	68.6	95.9	42.1	114.0	62.0	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	25.0	7.9	11.0	3.8	12.1	1.1	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	73.8	68.4	94.4	41.9	112.3	61.8	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	17.0	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.6 クワッド チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		OPA4992		単位
		D (SOIC)	PW (TSSOP)	
		14 ピン	14 ピン	
R _{θJA}	接合部から周囲への熱抵抗	99.0	118.8	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	55.1	47.0	°C/W
R _{θJB}	接合部から基板への熱抵抗	54.8	61.9	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	16.7	5.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	54.4	61.3	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.7 電気的特性

$V_S = (V+) - (V-) = 2.7V \sim 40V$ ($\pm 1.35V \sim \pm 20V$), $T_A = 25^\circ C$, $R_L = 10k\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ の場合 (特に記述のない限り)。

パラメータ		テスト条件		最小値	代表値	最大値	単位
オフセット電圧							
V _{OS}	入力オフセット電圧	V _{CM} = V ₋		±0.21	±1	mV	
			T _A = -40℃～125℃		±1.2		
dV _{OS} /dT	入力オフセット電圧ドリフト	V _{CM} = V ₋	T _A = -40℃～125℃	±0.25		μV/°C	
PSRR	入力オフセット電圧と電源との関係	OPA992、OPA2992、V _{CM} = V ₋ 、V _S = 5 V～40 V	T _A = -40℃～125℃	±0.2	±1.3	μV/V	
		OPA2992SIRUGR、V _{CM} = V ₋ 、V _S = 5 V～40 V		±0.2	±3.7		
		OPA4992、V _{CM} = V ₋ 、V _S = 5 V～40 V		±0.4	±1.8		
		OPA992、OPA2992、OPA4992、V _{CM} = V ₋ 、V _S = 2.7 V～40 V ⁽¹⁾		±0.8	±7		
	DC チャネル セパレーション			0.4		μV/V	
入力バイアス電流							
I _B	入力バイアス電流			±10		pA	
I _{OS}	入力オフセット電流			±10		pA	
ノイズ							
E _N	入力電圧ノイズ	f = 0.1Hz～10Hz		2.77		μV _{PP}	
				0.49		μV _{RMS}	
e _N	入力電圧ノイズ密度	f = 1kHz		7		nV/√Hz	
		f = 10 kHz		4.4			
i _N	入力電流ノイズ密度	f = 1kHz		60		fA/√Hz	
入力電圧範囲							
V _{CM}	同相電圧範囲			(V ₋)	(V ₊)	V	
同相信号除去比	同相除去比	V _S = 40 V、V ₋ < V _{CM} < (V ₊) - 2V (PMOS ペア)	T _A = -40℃～125℃	100	115	dB	
		V _S = 5V、V ₋ < V _{CM} < (V ₊) - 2V (PMOS ペア) ⁽¹⁾		75	98		
		V _S = 2.7V、V ₋ < V _{CM} < (V ₊) - 2V (PMOS ペア)			90		
		V _S = 2.7～40 V、(V ₊) - 1V < V _{CM} < V ₊ (NMOS ペア)			79		
		(V ₊) - 2V < V _{CM} < (V ₊) - 1V		「オフセット電圧と同相電圧との関係 (遷移領域)」を参照			
入力インピーダンス							
Z _{ID}	差動			100 9		MΩ pF	
Z _{ICM}	同相			6 1		TΩ pF	
開ループゲイン							
A _{OL}	開ループ電圧ゲイン	V _S = 40 V、V _{CM} = V _S / 2、(V ₋) + 0.1V < V _O < (V ₊) - 0.1V		120	142	dB	
		V _S = 40 V、V _{CM} = V _S / 2、(V ₋) + 0.12 V < V _O < (V ₊) - 0.12 V	T _A = -40℃～125℃		142		
		V _S = 5V、V _{CM} = V _S /2、(V ₋) + 0.1V < V _O < (V ₊) - 0.1V ⁽¹⁾	T _A = -40℃～125℃	104	125		
					125		
		V _S = 2.7 V、V _{CM} = V _S /2、(V ₋) + 0.1V < V _O < (V ₊) - 0.1V ⁽¹⁾	T _A = -40℃～125℃	90	105		

5.7 電気的特性 (続き)

$V_S = (V+) - (V-) = 2.7V \sim 40V$ ($\pm 1.35V \sim \pm 20V$), $T_A = 25^\circ C$, $R_L = 10k\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ の場合 (特に記述のない限り)。

パラメータ		テスト条件		最小値	代表値	最大値	単位
周波数応答							
GBW	ゲイン帯域幅積			10.6			MHz
SR	スルー レート	$V_S = 40\text{ V}$ 、 $G = +1$ 、 $V_{STEP} = 10\text{ V}$ 、 $C_L = 20\text{ pF}$ ⁽⁵⁾		32			V/μs
t_s	セトリング時間	0.1% まで、 $V_S = 40\text{ V}$ 、 $V_{STEP} = 10\text{ V}$ 、 $G = +1$ 、 $C_L = 20\text{ pF}$		0.65			μs
		0.1% まで、 $V_S = 40\text{ V}$ 、 $V_{STEP} = 2\text{ V}$ 、 $G = +1$ 、 $C_L = 20\text{ pF}$		0.3			
		0.01% まで、 $V_S = 40\text{ V}$ 、 $V_{STEP} = 10\text{ V}$ 、 $G = +1$ 、 $C_L = 20\text{ pF}$		0.86			
		0.01% まで、 $V_S = 40\text{ V}$ 、 $V_{STEP} = 2\text{ V}$ 、 $G = +1$ 、 $C_L = 20\text{ pF}$		0.44			
	位相マージン	$G = +1$ 、 $R_L = 10\text{ k}\Omega$ 、 $C_L = 20\text{ pF}$		64			°
	過負荷回復時間	$V_{IN} \times \text{ゲイン} > V_S$		170			ns
THD+N	全高調波歪み + ノイズ	$V_S = 40\text{ V}$ 、 $V_O = 3V_{RMS}$ 、 $G = 1$ 、 $f = 1\text{ kHz}$ 、 $R_L = 10\Omega$	0.00005%				
			126			dB	
		$V_S = 10\text{ V}$ 、 $V_O = 3V_{RMS}$ 、 $G = 1$ 、 $f = 1\text{ kHz}$ 、 $R_L = 128\Omega$	0.0032%				
			90			dB	
		$V_S = 10\text{ V}$ 、 $V_O = 0.4V_{RMS}$ 、 $G = 1$ 、 $f = 1\text{ kHz}$ 、 $R_L = 32\Omega$	0.00032%				
			110			dB	
出力							
	電圧出力スイング (レールから)	正および負のレールのヘッドルーム	$V_S = 40\text{ V}$ 、 $R_L = \text{無負荷}$	7			mV
			$V_S = 40\text{ V}$ 、 $R_L = 10\text{ k}\Omega$	48 60			
			$V_S = 40\text{ V}$ 、 $R_L = 2\text{ k}\Omega$	220 300			
			$V_S = 2.7\text{ V}$ 、 $R_L = \text{無負荷}$	0.5			
			$V_S = 2.7\text{ V}$ 、 $R_L = 10\text{ k}\Omega$	5 20			
			$V_S = 2.7\text{ V}$ 、 $R_L = 2\text{ k}\Omega$	20 50			
I_{SC}	短絡電流			±65 ⁽³⁾			mA
C_{LOAD}	容量性負荷駆動能力			「位相マージンと容量性負荷との関係」を参照			pF
Z_O	オープン ループ出力インピーダンス	$I_O = 0\text{ A}$		「開ループの出力インピーダンスと周波数との関係」を参照			Ω
電源							
I_Q	アンプごとの静止電流	OPA2992、OPA4992、 $I_O = 0\text{ A}$		2.4 2.8			mA
			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$	2.84			
		OPA992、 $I_O = 0\text{ A}$		2.48 2.92			
			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$	2.98			
シャットダウン							
I_{QSD}	アンプごとの静止電流	$V_S = 2.7\text{ V} \sim 40\text{ V}$ 、すべてのアンプがディセーブル、 $SHDN = V_- + 2\text{ V}$		40 45			μA
Z_{SHDN}	シャットダウン時の出力インピーダンス	$V_S = 2.7\text{ V} \sim 40\text{ V}$ 、アンプがディセーブル		10 2			GΩ pF
V_{IH}	ロジック High スレッシュホールド電圧 (アンプがディセーブル)	有効な入力が高の場合、SHDN ピンの電圧は最大スレッシュホールドより高く、かつ V_+ と $(V_-) + 20\text{ V}$ のどちらか小さい方以下になっている必要があります		$(V_-) + 1.1\text{ V}$			V
V_{IL}	ロジック Low スレッシュホールド電圧 (アンプがイネーブル)	有効な入力が高の場合、SHDN ピンの電圧は最小スレッシュホールドより低く、かつ V_- 以上の必要があります		$(V_-) + 0.2\text{ V}$			V
t_{ON}	アンプのイネーブル時間 (シャットダウン以降) ⁽²⁾	$V_S = \pm 20\text{ V}$ 、 $G = +1$ 、 $V_{CM} = V_S/2$ 、 $R_L = 10\text{ k}\Omega$ で V_- に接続		5			μs
t_{OFF}	アンプのディセーブル時間 ⁽²⁾	$V_S = \pm 20\text{ V}$ 、 $G = +1$ 、 $V_{CM} = V_S/2$ 、 $R_L = 10\text{ k}\Omega$ で V_- に接続		3			μs

5.7 電気的特性 (続き)





$V_S = (V+) - (V-) = 2.7V \sim 40V$ ($\pm 1.35V \sim \pm 20V$)、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_S/2$ 、 $V_{OUT} = V_S/2$ の場合 (特に記述のない限り)。

パラメータ	テスト条件	最小値	代表値	最大値	単位
SHDN ピンの入力バイアス 電流 (ピンごとの)	$V_S = 2.7V \sim 40V$ 、 $(V-) + 20V$ (4) $\geq SHDN \geq (V-) + 0.9V$		500		nA
	$V_S = 2.7V \sim 40V$ 、 $(V-) \leq SHDN \leq (V-) + 0.7V$		400		

- (1) 特性評価のみによって規定されています。
- (2) ディセーブル時間 (t_{OFF}) とイネーブル時間 (t_{ON}) は、SHDN ピンに印加される信号の 50% ポイントと、出力電圧が最終値の 10% (ディセーブル) または 90% (イネーブル) レベルに達する時点との間の時間間隔として定義されます。
- (3) 電源電圧が高い場合、OPA992 が急激に中間電源またはグラウンドに短絡すると、急速なサーマル シャットダウンが発生します。「出力電圧スイングと出力電流の関係」で急速なサーマル シャットダウンが回避された場合、 I_{SC} を超える出力電流を実現できます。
- (4) SHDN ピンは、 $V+$ または $(V-) + 20V$ のどちらか小さい方を超えないようにしてください。
- (5) 詳細については、「スルーレートと入力ステップ電圧との関係」を参照してください。


5.8 代表的特性

$T_A = 25^\circ C$ 、 $V_S = \pm 20V$ 、 $V_{CM} = V_S / 2$ 、 $R_{LOAD} = 10k\Omega$ (特に記述のない限り)



5.8 代表的特性 (続き)


$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)



$T_A = 25^\circ\text{C}$

74 個のアンプにおけるデータ


図 5-5. オフセット電圧と同相電圧との関係



$T_A = 25^\circ\text{C}$

74 個のアンプにおけるデータ


図 5-6. オフセット電圧と同相電圧との関係 (遷移領域)



$T_A = 125^\circ\text{C}$

74 個のアンプにおけるデータ


図 5-7. オフセット電圧と同相電圧との関係



$T_A = 125^\circ\text{C}$

74 個のアンプにおけるデータ


図 5-8. オフセット電圧と同相電圧との関係 (遷移領域)



$T_A = -40^\circ\text{C}$

74 個のアンプにおけるデータ

図 5-9. オフセット電圧と同相電圧との関係



$T_A = -40^\circ\text{C}$

74 個のアンプにおけるデータ

図 5-10. オフセット電圧と同相電圧との関係 (遷移領域)

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)




図 5-11. オフセット電圧と電源電圧との関係




図 5-12. 閉ループゲインと周波数との関係




図 5-13. 入力バイアス電流およびオフセット電流と同相電圧との関係




図 5-14. 入力バイアス電流およびオフセット電流と温度との関係




図 5-15. スルーレートと入力ステップ電圧との関係




図 5-16. 出力電圧スイングと出力電流との関係 (ソース)

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)




図 5-17. 出力電圧スイングと出力電流との関係 (シンク)




図 5-18. 出力電圧スイングと出力電流との関係 (ソース)




図 5-19. 出力電圧スイングと出力電流との関係 (シンク)




図 5-20. CMRR および PSRR と周波数との関係




図 5-21. CMRR と温度との関係




図 5-22. CMRR と温度との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)




図 5-23. CMRR と温度との関係




図 5-24. PSRR と温度との関係




図 5-25. 0.1Hz~10Hz のノイズ




図 5-26. 入力電圧ノイズ スペクトル密度と周波数との関係




図 5-27. 静止電流と電源電圧との関係




図 5-28. 静止電流と温度との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)




図 5-29. 開ループ電圧ゲインと温度との関係 (dB)




図 5-30. 開ループ出力インピーダンスと周波数との関係




図 5-31. 小信号オーバーシュートと容量性負荷との関係




図 5-32. 小信号オーバーシュートと容量性負荷との関係





図 5-33. 位相マージンと容量性負荷との関係




$V_{IN} = \pm 10\text{V}_{pp}$, $V_S = V_{OUT} = \pm 9.55\text{V}$

図 5-34. 位相反転なし


5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)




$G = -10$

図 5-35. 正の過負荷からの回復




$G = -10$

図 5-36. 負の過負荷からの回復




$C_L = 20\text{pF}$, $G = 1$, 20mV_{pp} ステップ応答

図 5-37. 小信号ステップ応答




$C_L = 20\text{pF}$, $G = -1$, 20mV_{pp} ステップ応答

図 5-38. 小信号ステップ応答



$C_L = 20\text{pF}$, $G = 1$, 5V_{pp} ステップ応答

図 5-39. 大信号ステップ応答



$C_L = 20\text{pF}$, $G = -1$, 5V_{pp} ステップ応答

図 5-40. 大信号ステップ応答

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (特に記述のない限り)




図 5-41. 最大出力電圧と周波数との関係




図 5-42. チャンネル セパレーションと周波数との関係




図 5-43. EMIRR (電磁干渉除去比) と周波数との関係

6 詳細説明


6.1 概要

OPAx992 ファミリ (OPA992、OPA2992、OPA4992) は、高電圧 (40V) 汎用オペアンプのファミリです。

これらのデバイスは、レールツーレールの入出力、低いオフセット ($\pm 210\mu\text{V}$ 、標準値)、低いオフセットドリフト ($\pm 0.25\mu\text{V}/^\circ\text{C}$ 、標準値) などの優れた DC 精度と AC 性能を備えています。

OPAx992 は、電源レールまでの差動および同相入力電圧範囲、大きい短絡電流 ($\pm 65\text{mA}$)、高いスルーレート ($32\text{V}/\mu\text{s}$)、シャットダウンなどの特殊機能を備えており、高電圧産業用アプリケーション向けの非常に柔軟で堅牢な高性能オペアンプです。

6.2 機能ブロック図



6.3 機能説明

6.3.1 入力保護回路

OPAx992 は、特殊な入力アーキテクチャを使用して入力保護ダイオードを不要にしながら、過渡条件での堅牢な入力保護を実現します。高速過渡ステップ応答によってアクティブになる従来型の入力ダイオード保護方式を、図 6-1 に示します。この方法では図 6-2 に示すように、代替電流パスのため信号歪みとセトリング タイムの遅延が発生します。低ゲイン回路の場合、これらの高速ランプ入力信号は順バイアスのバック ツー バック ダイオードになり、入力電流が増加し、セトリング タイムが長くなります。




図 6-1. OPAx992 の入力保護機能は差動入力能力を制限しない




図 6-2. バック ツー バック ダイオードではセトリングの問題が発生する

OPAx992 ファミリのオペアンプは、特許取得済みの入力保護アーキテクチャによって高電圧アプリケーション用に真の高インピーダンス差動入力機能を提供します。このアーキテクチャでは、信号歪みの増加やセトリング時間の遅延が発生しないため、マルチチャネルの高スイッチ入力アプリケーションに最適なオペアンプとなります。OPAx992 は最大 40V の差動スイング (オペアンプの反転ピンと非反転ピンとの間の電圧) を許容できるため、コンパレータとして、またはデータ アクイジション システムなどの高速ランプ入力信号を使用するアプリケーションに適しています。詳細については、TI TechNote『MUX 対応高精度オペアンプ』を参照してください。

6.3.2 EMI 除去

OPAx992 は、内蔵の電磁干渉 (EMI) フィルタリングを使用して、ワイヤレス通信や、アナログ信号チェーンとデジタル コンポーネントを組み合わせた高密度実装の基板などのソースから引き起こされる EMI の影響を低減します。EMI 耐性は、回路設計手法により改善可能です。OPAx992 は、このような設計の改善を活用しています。テキサス・インスツルメンツは、10MHz から 6GHz までの幅広い周波数スペクトルにわたって、オペアンプの耐性を正確に測定および数量化する機能を開発しました。OPAx992 でこのテストを行った結果を、図 6-3 に示します。実際のアプリケーションで一般的に発生する特定の周波数における OPAx992 の EMIRR IN+ 値を、表 6-1 に示します。『オペアンプの EMI 除去率』アプリケ

ーション レポートには、オペアンプに関連する EMIRR 性能の詳細情報が記載されており、www.ti.com からダウンロード
できます。




図 6-3. EMIRR テスト

表 6-1. 対象周波数における OPAx992 の EMIRR IN+

周波数	アプリケーションまたは割り当て	EMIRR IN+
400MHz	モバイル無線、モバイル衛星、宇宙での運用、気象、レーダー、極超短波 (UHF) アプリケーション	50.0dB
900MHz	GSM (モバイル通信) アプリケーション向けのグローバル システム、無線通信、ナビゲーション、GPS (最高 1.6GHz まで)、GSM、航空モバイル、UHF アプリケーション	56.3dB
1.8GHz	GSM アプリケーション、モバイル パーソナル通信、ブロードバンド、衛星、L バンド (1GHz~2GHz)	65.6dB
2.4GHz	802.11b、802.11g、802.11n、Bluetooth®、モバイル パーソナル通信、産業用、科学用および医療用 (ISM) 無線帯域、アマチュア無線および衛星、S バンド (2GHz~4GHz)	70.0dB
3.6GHz	無線測位、航空通信およびナビゲーション、衛星、モバイル、S バンド	78.9dB
5GHz	802.11a、802.11n、航空通信とナビゲーション、モバイル通信、宇宙と衛星での運用、C バンド (4GHz~8GHz)	91.0dB

6.3.3 過熱保護動作

あらゆるアンプは、内部消費電力によって内部（接合部）の温度が上昇します。この現象を「自己発熱」と呼びます。OPAx992 の絶対最大接合部温度は 150°C です。この温度を超えると、デバイスが損傷します。OPAx992 には過熱保護機能があり、自己発熱による損傷を低減できます。この保護機能はデバイスの温度を監視し、温度が 170°C を超えるとオペアンプの出力ドライブをオフにします。OPA2992 の消費電力 (0.954W) のために自己発熱が大きくなるアプリケーションの例を、図 6-4 に示します。この例では、どちらのチャンネルも静止消費電力を持ち、一方のチャンネルには大きな負荷があります。熱に関する計算から、周囲温度が 55°C の場合、デバイスの接合部温度は 180°C に達することが示されます。しかし、実際のデバイスでは出力ドライブがオフになるので、接合部の温度は安全域に回復します。過熱保護時の回路の動作を、図 6-4 に示します。通常の動作では、デバイスはバッファとして動作し、出力は 3V になります。自己発熱によりデバイスの接合部温度が内部制限値を超えた場合、過熱保護機能によって出力が強制的に高インピーダンス状態になり、出力は抵抗 R_L によってグランドにプルダウンされます。過剰な消費電力を引き起こした条件が解消されない場合、出力の障害が修正されるまで、アンプはシャットダウン状態とイネーブル状態をいったりきたりします。放熱性能は、選択したパッケージと PCB レイアウト設計によって大きく異なる場合があることに注意してください。この例では、SOIC (8) パッケージの放熱性能を使用しています。




図 6-4. 過熱保護動作

6.3.4 容量性負荷および安定度

OPAx992 は出力段を採用しており、中程度の容量性負荷を駆動できます。また、絶縁抵抗を活用することで、大きな容量性負荷を駆動するように簡単に構成できます。ゲインを大きくするとアンプの能力が拡張され、より大きな容量性負荷を駆動できるようになります。図 6-5 および図 6-6 を参照してください。アンプが動作時に安定するかどうか判断するには、オペアンプの回路構成、レイアウト、ゲイン、出力負荷など、いくつかの要因を考慮します。




図 6-5. 小信号オーバーシュートと容量性負荷との関係
(出力ステップ 20mV_{pp} 、 $G = +1$)




図 6-6. 小信号オーバーシュートと容量性負荷との関係
(出力ステップ 20mV_{pp} 、 $G = -1$)

ユニティ ゲイン構成で駆動能力を高めるため、図 6-7 に示すように、小さな抵抗 R_{ISO} を出力と直列に挿入し、容量性負荷の駆動能力を増やします。この抵抗は、リンギングを大幅に低減し、純粋な容量性負荷に対して DC 性能を維持します。ただし、容量性負荷と抵抗性負荷が並列に接続されている場合、分圧回路が生まれるため、出力にゲイン誤差が生じ、出力スイングがわずかに減少します。発生する誤差は R_{ISO} / R_L の比に比例し、一般に低い出力レベルでは無視できます。OPA992 は容量性負荷の駆動能力が大きいため、リファレンス バッファ、MOSFET ゲートドライブ、ケーブル シールドドライブなどのアプリケーションに最適です。図 6-7 に示す回路は、絶縁抵抗 R_{ISO} を使用してオペアンプの出力を安定させます。 R_{ISO} は、システムの開ループ ゲインを変更して位相マージンを増やします。




図 6-7. OPA992 により容量性負荷の駆動能力を拡張

6.3.5 同相電圧範囲

OPA992 は 40V の真のレール ツー レール入力オペアンプで、入力同相範囲が両方の電源レールまで拡張されています。図 6-8 に示すように、相補型 N チャネルと P チャネルの差動入力ペアを並列接続することで、この広い範囲を実現しています。N チャネル ペアは、正のレールに近い入力電圧、通常は $(V+) - 1V$ から正の電源電圧までの範囲でアクティブになります。P チャネル ペアは、負の電源電圧から、ほぼ $(V+) - 2V$ までの入力でアクティブになります。小さな遷移領域、通常は $(V+) - 2V$ から $(V+) - 1V$ において、両方の入力ペアがオンになります。この遷移領域は、プロセス変動に応じてやや変化することがあります。この領域内での PSRR、CMRR、オフセット電圧、オフセットドリフト、ノイズ、THD 性能は、この領域外で動作させる場合と比べると低下することがあります。

入力電圧オフセットに関して、デバイスの標準的な遷移領域の詳細を、図 5-5 に示します。

同相電圧範囲と PMOS/NMOS ペアの相互作用の詳細については、「[相補型ペア入力段を持つオペアンプ](#)」アプリケーション ノートを参照してください。





図 6-8. レール ツー レール入力段

6.3.6 位相反転の防止

OPAx992 ファミリーには、位相反転の保護機能が搭載されています。多くのオペアンプでは、入力のリニア同相範囲を超えて駆動されると、位相反転が発生します。この条件が最も多く発生するのは非反転回路で、入力が指定された同相電圧範囲を超えて駆動されると、出力は逆のレールに反転します。OPAx992 はレール・ツー・レール入力のオペアンプなので、同相範囲はレールまで拡張できます。入力信号がレールを超えても位相反転は起きません。代わりに、出力は適切なレールに制限されます。この特性を、図 6-9 に示します。位相反転の詳細については、『[相補型ペア入力段を持つオペアンプ](#)』アプリケーション・ノートを参照してください。



D031

図 6-9. 位相反転が発生しない

6.3.7 電氣的オーバーストレス

設計者は多くの場合、オペアンプが電氣的オーバーストレス (EOS) にどの程度耐えられるのかという質問をします。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には、特定の半導体製造プロセスの電圧ブレイクダウン特性と、ピンに接続された特定の回路とで決まる電氣的ストレスの制限値があります。また、これらの回路には内部静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前と組み立て中の両方で、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電氣的オーバーストレス イベントとの関連性を十分に理解しておくに役立ちます。OPAx992 に含まれる ESD 回路の図を、図 6-10 に示します (破線で囲まれている部分)。ESD 保護回路には、いくつかの電流ステアリング ダイオードが含まれており、これらは入力ピンや出力ピンから接続され、内部の電源ラインに戻るようルーティングされます。これらのダイオードは、オペアンプ内部の吸収デバイスや電源 ESD セルで接続されます。この保護回路は、通常の回路動作中は非アクティブに保たれるよう設計されます。




図 6-10. 代表的な回路アプリケーションと比較して等価な内部 ESD 回路

ESD イベントは持続時間が非常に短く、電圧が非常に高い (例: 1kV、100ns) のに対して、EOS イベントは持続時間が長く、電圧も低くなります (例: 50V、100ms)。ESD ダイオードは、回路外の ESD 保護 (つまり、PCB にはんだ付けする前にデバイスの組み立て、テスト、保管を行うとき) を目的として設計されています。ESD イベントの間、ESD 信号は ESD ステアリング ダイオードを通過して吸収回路 (「ESD 電源回路」とラベル付けされています) に渡されます。ESD 吸収回路は、電源を安全なレベルにクランプします。

この動作は回路外保護のためには必要なものですが、回路内でこの動作をアクティブにすると、過大な電流と損傷が発生します。過渡電圧サプレッサ (TVS) を使用すると、回路内の ESD イベント発生時に ESD 吸収回路がオンになることで生じる損傷を防止できます。適切な電流制限抵抗と、TVS ダイオードを使用すると、デバイスの ESD ダイオードで EOS イベントからの保護を行えます。

6.3.8 過負荷からの回復

過負荷からの回復は、オペアンプの出力が飽和状態から線形状態に回復するために必要な時間として定義されます。高い入力電圧または高いゲインのいずれかが原因で、出力電圧が定格動作電圧を超えると、オペアンプの出力デバイスは飽和領域に入ります。デバイスが飽和領域に入った後、出力デバイスのチャージ キャリアは線形状態に回復するための時間を必要とします。チャージ キャリアが線形状態に戻ると、デバイスは指定されたスルーレートでスルーを開始します。したがって、過負荷状態の場合の伝搬遅延は、過負荷復帰時間とスルー時間の合計になります。OPAx992 の過負荷復帰時間は約 170ns です。

6.3.9 代表的な仕様と分布

設計者は多くの場合、より堅牢な回路を設計するため、アンプの標準仕様についての疑問を抱きます。プロセス テクノロジーや製造手順には自然に差異が発生するため、アンプのすべての仕様は、アンプの入力オフセット電圧など、理想的な値からある程度の偏差が生じます。これらの偏差は多くの場合、ガウス分布 (正規分布またはベル曲線) に従います。回路設計者は、「電気的特性」表に最小値または最大値の仕様がない場合でも、この情報を活用してシステムの最低限の品質を確保できます。




図 6-11. 理想的なガウス分布

分布の例を、図 6-11 に示します。ここで、 μ (ミュー) は分布の平均値、 σ (シグマ) はシステムの標準偏差です。このような分布を示す仕様では、すべてのユニットの約 2/3 (68.26%) が平均値から 1 標準偏差 (シグマ) 以内 ($\mu - \sigma$ から $\mu + \sigma$ まで) に存在していると予想できます。

「電気的特性」表の「標準値」列に記載されている値は、仕様に応じてさまざまな方法で表現されます。原則として、仕様の性質上平均値が 0 以外の場合 (ゲイン帯域幅など)、標準値は平均値 (μ) と等しくなります。ただし、入力オフセット電圧のように、その性質上仕様の平均値が 0 に近い場合、最も正確に標準値を表すため、標準値は平均値に 1 標準偏差を加えた値 ($\mu + \sigma$) と等しくなります。

このチャートを使用して、ユニット内の仕様のおおよその確率を計算します。たとえば、OPAx992 の場合、標準的な入力電圧オフセットは 210 μ V です。すべての OPAx992 デバイス中の 68.2% は、-210 μ V ~ +210 μ V のオフセットを持つことが予想されます。4 σ ($\pm 840\mu$ V) では、分布の 99.9937% のオフセット電圧は $\pm 840\mu$ V 未満です。これは、母集団のうちこの制限値を超えているものは 0.0063%、15,873 ユニットのうち約 1 個ということです。

仕様の最小値または最大値の列に値が記載されているものは設計によって指定されており、これらの制限値を超えたユニットは生産から除去されます。たとえば、OPAx992 ファミリの最大オフセット電圧は 25°Cにおいて 1mV で、これは 5 σ (約 170 万ユニットのうち 1 つ) をやや下回り、確率としては非常に低く、オフセット電圧が 1mV を超えるユニットは生産から除去されます。

最小値または最大値の列に値が記載されていない仕様については、アプリケーションに十分な余裕のあるシグマ値を選択し、この値を使用してワーストケース条件を設計することを検討してください。たとえば、6 σ の値は約 5 億ユニットのうち 1 つです。これは非常に可能性が低く、システムの設計で大きな余裕を持たせるために適切な可能性があります。この場合、OPAx992 ファミリにはオフセット電圧ドリフトの最大値または最小値がありません。ただし、「電気的特性」表の標準値である 0.25 $\mu\text{V}/^\circ\text{C}$ に基づいて、オフセット電圧ドリフトの 6 σ 値は約 1.5 $\mu\text{V}/^\circ\text{C}$ と計算できます。ワーストケースのシステム条件を設計する場合、この値を使用すると、実際の最小値または最大値を使用せずに、温度範囲全体で可能性があるワーストケースのオフセットを推定できます。

なお、時間の経過に伴うプロセスの変動と調整によって、標準偏差と平均値が変動する可能性があるため、仕様の最小値または最大値の列に値が記載されていないものについて、テキサス・インスツルメンツはデバイスの性能を保証できません。この情報は、デバイスの性能を推定する目的でのみ使用してください。

6.3.10 露出サーマル パッド付きパッケージ

OPAx992 ファミリは、露出サーマル パッド付きの WSON-8 (DSG) パッケージで供給されます。パッケージ内で、ダイは導電性コンパウンドを使用して、このサーマル パッドに取り付けられます。このため、露出サーマル パッド付きのパッケージを使用する場合、サーマル パッドは V- に接続するか、フローティングのままにする必要があります。V- 以外の電位にサーマル パッドを取り付けることは許可されず、これを行った場合にデバイスの性能は保証されません。

6.3.11 シャットダウン

OPAx992S デバイスには、オペアンプをディセーブルして低消費電力のスタンバイ モードに移行する 1 つ以上のシャットダウン ピン (SHDN) が搭載されています。このモードでは、オペアンプの消費電流は通常約 40 μA です。SHDN ピンはアクティブ High なので、SHDN ピンへの入力が有効なロジック High のとき、シャットダウン モードがイネーブルになります。このアンプは、SHDN ピンへの入力が有効なロジック Low のときイネーブルになります。

SHDN ピンは、オペアンプの負の電源レールを基準としています。シャットダウン機能のスレッシュホールドは約 800mV (標準値) で、電源電圧に応じて変化しません。スムーズなスイッチング特性を提供するため、スイッチング スレッシュホールドにはヒステリシスが含まれています。最適なシャットダウン動作を確保するため、SHDN ピンは有効なロジック信号で駆動する必要があります。有効なロジック Low は、V- と V- + 0.2V の間の電圧と定義されます。有効なロジック High は、V- + 1.1V と V- + 20V の間の電圧と定義されます。シャットダウン ピン回路にはプルダウン抵抗が内蔵されており、シャットダウン ピン回路が駆動されていなければ、ピンの電圧は本質的に負の電源レールにプルされます。したがって、アンプをイネーブルするには、SHDN ピンをフローティングのままにするか、有効なロジック Low に駆動する必要があります。アンプをディセーブルするには、SHDN ピンを有効なロジック High に駆動する必要があります。SHDN ピンで許容される最大電圧は、V- + 20V または V+ のどちらか低い方です。V- + 20V または V+ のどちらか低い方を超えると、デバイスが損傷します。

SHDN ピンは高インピーダンスの CMOS 入力です。シングルおよびデュアル オペアンプ パッケージのチャンネルは独立して制御され、クワッド オペアンプ パッケージのチャンネルはペアで制御されます。バッテリー駆動のアプリケーションでは、この機能を使用することによって平均電流を大幅に低下させ、バッテリー駆動時間を延長することができます。シャットダウンからの標準的なイネーブル時間は 15 μs 、ディセーブル時間は 3 μs です。ディセーブル状態のとき、出力は高インピーダンス状態です。このアーキテクチャにより、OPAx992S ファミリはゲート付きアンプ、マルチプレクサ、またはプログラマブルゲイン アンプとして動作できます。シャットダウン時間 (t_{OFF}) は負荷条件に依存し、負荷抵抗が増加すると増加します。特定のシャットダウン時間内にシャットダウン (ディセーブル) するには、指定された 10k Ω 負荷を V- に接続する必要があります。OPAx992S を負荷なしで使用すると、結果的にターンオフ時間が大幅に増加します。

6.4 デバイスの機能モード

OPAx992 には単一機能モードがあり、電源電圧が 2.7V (± 1.35 V) を上回ると動作します。OPAx992 の最大電源電圧は 40V (± 20 V) です。

OPAx992S デバイスにはシャットダウン ピンがあり、オペアンプを低消費電力モードに設定するため使用できます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

OPAx992 ファミリーは、DC 精度と AC 性能が優れています。これらのデバイスは、最高 40V の電源レールで動作し、真のレール ツー レール入出力、低いオフセット電圧とオフセット電圧ドリフトに加えて、10.6MHz の帯域幅と、高い出力駆動を実現しています。これらの特長から、OPAx992 は高電圧の産業用アプリケーションに適した、堅牢で高性能なオペアンプです。

7.2 代表的なアプリケーション

7.2.1 ローサイド電流測定

図 7-1 に、ローサイド電流センシング・アプリケーション用に構成された OPA992 を示します。理論、計算、シミュレーション、測定データを含む図 7-1 の回路の完全な分析については、「TI Precision Design TIPD129, 0A~1A のシングル電源ローサイド電流センシング・ソリューション」を参照してください。




図 7-1. ローサイド電流センシング・アプリケーションの OPAx992

7.2.1.1 設計要件

この設計の設計要件は次のとおりです。

- 負荷電流: 0A~1A
- 最大出力電圧: 4.9V
- 最大シャント電圧: 100mV

7.2.1.2 詳細な設計手順

図 7-1 の回路の伝達関数は、式 1 に示すとおりです。

$$V_{OUT} = I_{LOAD} \times R_{SHUNT} \times \text{Gain} \quad (1)$$

負荷電流 (I_{LOAD}) により、シャント抵抗 (R_{SHUNT}) の両端で電圧降下が発生します。負荷電流は 0A～1A の範囲で設定されます。最大負荷電流時のシャント電圧を 100mV 未満に維持するために、最大シャント抵抗は 式 2 を使用して定義されます。

$$R_{SHUNT} = \frac{V_{SHUNT_MAX}}{I_{LOAD_MAX}} = \frac{100mV}{1A} = 100m\Omega \quad (2)$$

式 2 から、 R_{SHUNT} は 100m Ω と計算されます。 I_{LOAD} と R_{SHUNT} によって生成される電圧降下は OPA992 によって増幅され、0V～4.9V の出力電圧を生成します。OPA992 が必要な出力電圧を生成するために必要なゲインは、式 3 を使用して計算されます。

$$Gain = \frac{(V_{OUT_MAX} - V_{OUT_MIN})}{(V_{IN_MAX} - V_{IN_MIN})} \quad (3)$$

式 3 から、必要なゲインは 49V/V と計算されます。これは抵抗 R_F と R_G で設定します。OPA992 のゲインを 49V/V に設定するための抵抗 R_F と R_G のサイズは、式 4 で計算します。

$$Gain = 1 + \frac{(R_F)}{(R_G)} \quad (4)$$

R_F を 5.76k Ω とすると、 R_G は 120 Ω と計算されます。 R_F と R_G は、標準の値の抵抗で 49:1 の比率を生み出せるよう、5.76k Ω と 120 Ω を選択します。49:1 の比率にできるなら、他の抵抗を使用してもかまいません。ただし、抵抗が過度に大きいと、オペアンプ固有のノイズを上回る熱ノイズが発生します。図 7-2 に、図 7-1 に示す回路の測定された伝達関数を示します。

7.2.1.3 アプリケーション曲線




図 7-2. ローサイド、電流検出、伝達関数

7.2.2 高電圧のバッファ付きマルチプレクサ

OPAx992S シャットダウン デバイスは、高電圧のバッファ付きマルチプレクサを作り出すように構成できます。出力は共通バス上で互いに接続でき、シャットダウン ピンを使用して、パススルーする目的のチャンネルを選択できます。アンプ回路は、イネーブル遷移よりも非常に高速にディセーブル遷移が発生するように設計されているため、アンプは自然に「ブレイクビフォー・メイク」のスイッチトポロジとなります。アンプの出力はシャットダウン時に高インピーダンス状態になるため、複数のチャンネル出力を互いに接続してもバス競合のリスクはありません。さらに、出力は入力から絶縁されているため、各チャンネルの入力のインピーダンスと出力のインピーダンスとの間で、アンプのゲイン段や ADC ドライバ回路のような望ましく

ない相互作用が発生する心配はありません。また、このトポロジでは MOSFET スイッチの代わりにアンプを使用するため、 R_{ON} 効果による電荷注入や信号誤差など、他のマルチプレクサの一般的な問題も解消されます。

基本的な 2:1 マルチプレクサのトポロジ例を、図 7-3 に示します。SEL が Low のとき、チャンネル 1 が選択され、アクティブになります。SEL が High のとき、チャンネル 2 が選択され、アクティブになります。OPAx992S シャットダウン機能の使用方法的詳細については、セクション 5.7 の「シャットダウン」セクションを参照してください。




図 7-3. 高電圧のバッファ付きマルチプレクサ

7.3 電源に関する推奨事項

OPAx992 は、2.7V～40V ($\pm 1.35V \sim \pm 20V$) で動作が規定されています。多くの仕様は $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 、または特定の電源電圧とテスト条件で適用されます。

注意

40V を超える電源電圧を印加すると、デバイスに永続的な損傷を与える可能性があります。「セクション 5.1」を参照してください。

電源ピンの近くに $0.1\mu\text{F}$ のバイパス コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの誤差を低減できます。バイパス コンデンサの配置の詳細については、セクション 7.4 を参照してください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

- ノイズが回路全体の電源ピンとオペアンプ自体を経由して、アナログ回路に伝播することがあります。バイパス コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給し、結合ノイズを低減するために使用されます。
 - 各電源ピンとグランドとの間に、低 ESR の $0.1\mu\text{F}$ セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、 $V+$ からグランドに対して単一のバイパス コンデンサを接続します。
- 回路のアナログ部とデジタル部のグランド配線を分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド プレーン専用です。グランド プレーンは熱の分散に役立つとともに、EMI ノイズを拾う可能性を低減します。グランド電流の流れに注意して、デジタル グランドとアナログ グランドを物理的に確実に分離するようにします。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離して配置できない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに良い結果が得られます。

- 外付け部品は、可能な限りデバイスに近く配置します。図 7-5 に示すように、寄生容量を最小限に抑えるため、RF と RG は反転入力に近くに配置します。
- 入力配線は、できる限り短くします。入力配線は、回路の最も影響を受ける部分であることに常に注意してください。
- 重要な配線の周囲に、駆動される低インピーダンスのガードリングを配置することを検討します。ガードリングを使用すると、付近に存在する、さまざまな電位の配線からのリーク電流を大幅に低減できます。
- 最高の性能を実現するため、基板組み立ての後で PCB を清掃することを推奨します。
- 高精度の集積回路では、プラスチック パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄してから、PCB アセンブリをベーキングして、清掃プロセス中にデバイスのパッケージに取り込まれた水分を除去することを推奨します。ほとんどの場合、清掃後に 85°C で 30 分間の低温ベーキングを行えば十分です。

7.4.2 レイアウト例




図 7-4. 非反転構成のレイアウト例の回路図




図 7-5. 非反転構成用オペアンプの基板レイアウト - SC70 (DCK) パッケージ

8 デバイスおよびドキュメントのサポート

8.1 デバイスのサポート

8.1.1 開発サポート

8.1.1.1 TINA-TI™ (無料のダウンロード・ソフトウェア)

TINA™ は、SPICE エンジンに基づいた単純かつ強力な、使いやすい回路シミュレーション・プログラムです。TINA-TI は、TINA ソフトウェアの全ての機能を持つ無償バージョンで、パッシブ・モデルとアクティブ・モデルに加えて、マクロ・モデルのライブラリがプリロードされています。TINA-TI には、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI は Analog eLab Design Center から無料でダウンロードでき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック・スタート・ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェア (DesignSoft™ から入手できます) または TINA-TI ソフトウェアがインストールされている必要があります。TINA-TI フォルダから、無料の TINA-TI ソフトウェアをダウンロードしてください。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『MUX 対応高精度オペアンプ』アプリケーション ブリーフ
- テキサス・インスツルメンツ、『オペアンプの EMI 除去率』アプリケーション レポート
- テキサス・インスツルメンツ、『相補型ペア入力段を持つオペアンプ』アプリケーション ノート
- テキサス・インスツルメンツ、0-1A、シングル電源、ローサイド、電流センシング ソリューション リファレンス デザイン (TIPD129)

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.5 商標

TINA-TI™ is a trademark of Texas Instruments, Inc and DesignSoft, Inc.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (January 2024) to Revision F (March 2024)	Page
• OPA2992SIRUGR の最大 PSRR (5V~40V) を 1.3μV/V から 3.7μV/V に変更.....	9

Changes from Revision D (August 2022) to Revision E (January 2024)	Page
• X2QFN (10) パッケージからプレビュー コメントを削除。.....	1

Changes from Revision C (March 2022) to Revision D (August 2022)	Page
• 「概要」に X2QFN (10) をプレビュー ステータスで追加	1
• 「ピン構成と機能」に、X2QFN (RUG) パッケージをプレビュー ステータスで追加	3

Changes from Revision B (December 2021) to Revision C (March 2022)	Page
• 「電気的特性」セクションで、 $V_S = 2.7 \sim 40V$ 、 $(V+) - 1 < V_{CM} < V+$ (NMOS ペア) の標準 CMRR 値を「90dB」から「79dB」に調整	9
• 「電気的特性」セクションで、 A_{OL} テスト条件を「 $V_S = 40V$ 、 $V_{CM} = V_S/2$ 、 $(V-) + 0.1V < V_O < (V+) - 0.1V$ 」から「 $V_S = 40V$ 、 $V_{CM} = V_S/2$ 、 $(V-) + 0.12V < V_O < (V+) - 0.12V$ 」に調整	9
• 「電気的特性」セクションで、アンプの標準 t_{ON} イネーブル時間の値を「15μs」から「5μs」に調整	9
• 「電気的特性」セクションで、 $V_S = 2.7V \sim 40V$ 、 $(V-) \leq SHDN \leq (V-) + 0.7V$ の SHDN ピン入力バイアス電流の標準値を「150nA」から「400nA」に調整	9
• 「代表的特性」セクションの「開ループ ゲインおよび位相と周波数との関係」の図を削除	11

Changes from Revision A (October 2021) to Revision B (December 2021)	Page
• 「電気的特性」セクションに OPA4992 リリースの PSRR 仕様を追加	9
• 40 V PSRR 仕様にすべてのチャンネル バリエーションの仕様であることを明確にするために $V_S = 2.7 V$ の記述を追加.....	9
• 「代表的特性」セクションの「入力電圧ノイズのスペクトル密度と周波数との関係」の図で、Y 軸をリニア スケールから対数スケールに変更	11
• 「機能説明」セクションの「シャットダウン」の誤字「...指定された 10kΩ 負荷を中間電源 ($V_S / 2$) に接続」から「...指定された 10kΩ の負荷を V_- に接続」に訂正。.....	27

Changes from Revision * (June 2021) to Revision A (October 2021)

Page

- デバイス ステータスを「事前情報」から「量産データ」に変更 **1**

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA2992IDDFR	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92F
OPA2992IDDFR.A	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92F
OPA2992IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2JUT
OPA2992IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2JUT
OPA2992IDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2992D
OPA2992IDR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2992D
OPA2992IDRG4	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2992D
OPA2992IDRG4.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2992D
OPA2992IDSGR	Active	Production	WSOP (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92G
OPA2992IDSGR.A	Active	Production	WSOP (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92G
OPA2992IPWR	Active	Production	TSSOP (PW) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2992PW
OPA2992IPWR.A	Active	Production	TSSOP (PW) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2992PW
OPA2992SIRUGR	Active	Production	X2QFN (RUG) 10	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1N8
OPA2992SIRUGR.A	Active	Production	X2QFN (RUG) 10	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1N8
OPA4992IDR	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OPA4992D
OPA4992IDR.A	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OPA4992D
OPA4992IPWR	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O4992PW
OPA4992IPWR.A	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O4992PW
OPA992IDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	O92DB
OPA992IDBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92DB
OPA992IDBVR.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92DB
OPA992IDCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1JS
OPA992IDCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1JS
OPA992SIDBVR	Active	Production	SOT-23 (DBV) 6	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	O92SD
OPA992SIDBVR.A	Active	Production	SOT-23 (DBV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O92SD

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

(2) Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) RoHS values: Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF OPA2992, OPA4992, OPA992 :

- Automotive : [OPA2992-Q1](#), [OPA4992-Q1](#), [OPA992-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2992IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA2992IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2992IDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2992IDRG4	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2992IDSGR	WSO	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
OPA2992IPWR	TSSOP	PW	8	3000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
OPA2992SIRUGR	X2QFN	RUG	10	3000	180.0	8.4	1.75	2.25	0.55	4.0	8.0	Q1
OPA4992IDR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
OPA4992IPWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
OPA992IDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA992SIDBVR	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2992IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
OPA2992IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2992IDR	SOIC	D	8	3000	353.0	353.0	32.0
OPA2992IDRG4	SOIC	D	8	3000	353.0	353.0	32.0
OPA2992IDSGR	WSO	DSG	8	3000	210.0	185.0	35.0
OPA2992IPWR	TSSOP	PW	8	3000	353.0	353.0	32.0
OPA2992SIRUGR	X2QFN	RUG	10	3000	210.0	185.0	35.0
OPA4992IDR	SOIC	D	14	3000	353.0	353.0	32.0
OPA4992IPWR	TSSOP	PW	14	3000	353.0	353.0	32.0
OPA992IDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
OPA992SIDBVR	SOT-23	DBV	6	3000	210.0	185.0	35.0

DBV0006A**PACKAGE OUTLINE****SOT-23 - 1.45 mm max height**

SMALL OUTLINE TRANSISTOR



4214840/G 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
4. Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
5. Reference JEDEC MO-178.

EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DSG 8

WSON - 0.8 mm max height



2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A



4218900/E 08/2022


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


DSG0008A

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

DSG0008A

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4218900/E 08/2022

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




PW0008A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT



PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
SCALE: 15X


4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT





SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220582/B 05/2025

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Minimum 0.1 mm solder wetting on pin side wall. Available for wettable flank version only.

EXAMPLE BOARD LAYOUT


RUG0010B

X2QFN - 0.4 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 35X



4220582/B 05/2025

NOTES: (continued)


4. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

RUG0010B

X2QFN - 0.4 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 35X


4220582/B 05/2025

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X




SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 THICK STENCIL
 SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.


DDF0008A



PACKAGE OUTLINE

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/E 07/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT



DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT





1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated