

LM63635C-Q1 3.5V～36V、3.25A の車載用降圧型電圧コンバータ

1 特長

- 車載アプリケーション向けに AEC-Q100 認定済み
 - デバイス温度グレード 1: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ の動作時周囲温度
- 機能安全対応**
 - 機能安全システムの設計に役立つ資料を利用可能
- 車載用システムの要件をサポート
 - 入力電圧範囲: 3.5V ~ 36V
 - 短い最小オン時間: 50ns
 - 優れた EMI 性能
 - 疑似ランダム拡散スペクトラム
 - CISPR 25 と互換
 - 低い動作時静止電流: 23 μA
 - 接合部温度範囲: $-40^{\circ}\text{C} \sim +150^{\circ}\text{C}$
- 最小の外付け部品点数で高い設計フレキシビリティを実現
 - 固定 V_{OUT} : 3.3V または 5V
 - 固定スイッチング周波数: 400kHz または 2.1MHz
 - 最大 3.25A の出力電流
- 小型デザイン サイズ
 - 最小サイズ: 14mm × 14mm の WSON パッケージで 3.25A, 2.2MHz
 - 外付け部品点数が少ない高集積設計

2 アプリケーション

- 車載用インフォテインメントおよびクラスター
- 車載ボディエレクトロニクス / ライティング
- 車載用 ADAS

3 概要


LM63635C-Q1 レギュレータは、堅牢な車載アプリケーション向けに設計された、使いやすい同期整流降圧型 DC/DC コンバータです。LM63635C-Q1 は最大 3.25A の負荷電流を最大 36V の入力から駆動できます。このコンバータは、高い軽負荷時効率と出力精度を小さなデザイン サイズで実現しています。RESET フラグや高精度イネーブルなどの機能を使用すると、幅広いアプリケーションに対して柔軟で使いやすいソリューションを実現できます。軽負荷時には自動的に周波数フォールドバック モードになるため、負荷を厳密に制御しながら効率を上げることができます。高度な統合により、多くの外付け部品が不要で、PCB レイアウトが単純になるようにピン配置が設計されています。保護機能として、サーマル シャットダウン、入力低電圧誤動作防止、サイクル単位の電流制限、ヒップ ブリッジ短絡保護機能が搭載されています。LM63635C-Q1 は、WSON 12 ピン パワー パッケージで供給されます。

パッケージ情報


部品番号	パッケージ (1)	パッケージ サイズ (2)
LM63635C-Q1	DRR (WSON, 12)	3.00mm × 3.00mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



代表的な設計例 : $I_{\text{OUT}} = 3.25\text{A}$, $f_{\text{SW}} = 2200\text{kHz}$



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SNVSC00](#)

目次

1 特長	1	7.3 機能説明	13
2 アプリケーション	1	7.4 デバイスの機能モード	17
3 概要	1	8 アプリケーションと実装	22
4 デバイス比較表	3	8.1 アプリケーション情報	22
5 ピン構成および機能	4	8.2 代表的なアプリケーション	22
6 仕様	5	8.3 設計のベスト プラクティス	32
6.1 絶対最大定格	5	8.4 電源に関する推奨事項	33
6.2 ESD 定格	5	8.5 レイアウト	33
6.3 推奨動作条件	5	9 デバイスおよびドキュメントのサポート	38
6.4 熱に関する情報	5	9.1 デバイス サポート	38
6.5 電気的特性	7	9.2 ドキュメントのサポート	38
6.6 タイミング要件	9	9.3 ドキュメントの更新通知を受け取る方法	38
6.7 スイッチング特性	10	9.4 サポート・リソース	38
6.8 システム特性	11	9.5 商標	38
6.9 代表的特性	12	9.6 静電気放電に関する注意事項	39
7 詳細説明	13	9.7 用語集	39
7.1 概要	13	10 改訂履歴	39
7.2 機能ブロック図	13	11 メカニカル、パッケージ、および注文情報	39

4 デバイス比較表

注文番号 ⁽¹⁾	パッケージ	定格電流	F _{SW}	V _{OUT}	パッケージ サイズ
LM63635CC3QDRQQ1	DRR0012 (WSON)	3.25A	固定 2.1MHz	3.3V 固定	3.00mm × 3.00mm
LM63635CC5QDRQQ1				5V 固定	
LM63635CA3QDRQQ1			固定 400kHz	3.3V 固定	
LM63635CA5QDRQQ1				5V 固定	

(1) デバイスの発注用製品型番の詳細については、[デバイス命名規則](#)を参照してください。

5 ピン構成および機能




図 5-1. DRR パッケージ、12 ピン WSON (PowerPAD™ 統合回路パッケージ) — LM63635C-Q1 (トップビュー)

表 5-1. ピンの機能

ピン			説明
名称	WSON LM63635C	タイプ	
SW	1	P	レギュレータのスイッチ ノード。パワー インダクタに接続します。
CBOOT	2	P	内部ハイサイド ドライバのブートストラップ電源電圧。このピンと SW ピンとの間に高品質の 220nF コンデンサを接続します。
NC	3	—	デバイスに内部接続されていません
VCC	4	A	内部 5V LDO 出力。内部制御回路への電源として使用されます。外部負荷に接続しないでください。レギュレータ機能の論理電源として使用できます。このピンと PGND との間に高品質の 1μF コンデンサを接続します。
同期 / モード	5	A	モード選択および同期入力。強制 PWM (FPWM) モードでは VCC に接続し、自動モードでは AGND に接続するか、外部同期クロックをこの入力に供給してください。
RESET	6	A	オープンドレインのパワー グッド フラグ出力。電流制限抵抗を介して、このピンを適切な電圧源に接続します。High = パワー OK、Low = フォルト。EN = Low のとき、このフラグは LOW にプルされます。未使用時は開放できます。
FB	7	A	レギュレータへの帰還入力。出力コンデンサに接続。フロート禁止、グランド接続禁止。
NC	8	—	デバイスに内部接続されていません
AGND	9	G	レギュレータおよびシステム用アナログ グランド。内部リファレンスおよびロジック用のグランド リファレンスです。すべての電気的 パラメータは、このピンを基準に測定されます。PCB 上のシステム グランドに接続。
EN	10	A	レギュレータへのイネーブル入力。High = オン、Low = オフ。VIN に直接接続できます。フローティングにはしないでください。
NC	11	—	デバイスに内部接続されていません
VIN	12	P	レギュレータへの入力電源。このピンと PGND に、高品質なバイパス コンデンサを直接接続します。
PGND	13	G	電源グランド ピン。システムグランドおよび AGND に接続します。バイパスコンデンサへは、短く太い配線で接続します。
DAP	13	G	電気的 グランドおよび放熱板の接続。システムの グランド プレーンに直接はんだ付けしてください。

A = アナログ、P = 電源、G = グランド

6 仕様

6.1 絶対最大定格

推奨される接合部温度範囲内⁽¹⁾

パラメータ		最小値	最大値	単位
	VIN から PGND へ	-0.3	42	V
	EN～AGND	-0.3	42	V
	AGND に対する RESET	-0.3	16	V
	FB から AGND (固定出力電圧モード)	-0.3	16	V
	AGND～PGND	-0.3	0.3	V
	SW から PGND (過渡応答時間 10ns 未満、)	-6	42	V
	BOOT から SW へ	-0.3	5.5	V
	VCC から AGND へ	-0.3	5.5	V
T _J	接合部温度	-40	150	°C
T _{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

6.2 ESD 定格

		値	単位	
V _(ESD)	静電放電	人体モデル (HBM)、AEC - Q100-002 準拠 ⁽¹⁾	±2000	V
		デバイス帶電モデル (CDM)、AEC Q100-011 準拠	±750	V

(1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

接合部の推奨温度範囲である -40°C～150°C において (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
	VIN から PGND	3.5	36	V
	EN	0	36	V
	RESET	0	5	V
	V _{CC}	2.7	5.25	V
	I _{OUT}	0	3.25	A

(1) 推奨動作条件は、デバイスが正常に機能することを想定した条件を示しています。仕様の詳細については、電気的特性表を参照してください。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		LM63635C-Q1	単位
		DRR0012 (WSON)	
		12 ピン	
R _{θJA}	接合部から周囲への熱抵抗 ⁽²⁾	47.4	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	44.6	°C/W
R _{θJB}	接合部から基板への熱抵抗	20.7	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.7	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	20.7	°C/W

6.4 热に関する情報 (続き)

热評価基準 ⁽¹⁾		LM63635C-Q1	単位
		DRR0012 (WSON)	
		12 ピン	
$R_{\theta JC(bot)}$	接合部からケース(底面)への热抵抗	6.3	°C/W

(1) 従来および最新の热評価基準の詳細については、『半導体およびICパッケージの热評価基準』アプリケーションノートを参照してください。

(2) この表に示す $R_{\theta JA}$ の値は他のパッケージとの比較にのみ有効であり、設計目的に使用することはできません。これらの値は JESD 51-7 に従つて計算されており、4 層 JEDEC 基板上でシミュレーションされています。この値は、実際のアプリケーションで得られた性能を表すものではありません。設計情報については、最大周囲温度セクションを参照してください。

6.5 電気的特性

特に記述のない限り、各制限値は接合部温度 (T_J) 範囲 (-40°C ~ +150°C) にわたって適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ\text{C}$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。特に記述のない限り、次の条件が適用されます。 $V_{IN} = 13.5\text{V}$ 。⁽¹⁾

パラメータ	テスト条件	最小値	標準値	最大値	単位
電源電圧 (VIN ピン)					
V_{IN}	最小動作入力電圧			3.5	V
I_Q	非スイッチング入力電流 (V_{IN} ピンで測定) ⁽²⁾	$V_{EN} = 3.3\text{V}$, $V_{FB} = \text{レギュレーション ポイント}$ の 1.2 倍		23	μA
I_{SD}	シャットダウン時の静止電流 (V_{IN} ピンで測定)	$V_{EN} = 0\text{V}$		5.3	μA
V_{UVLO_R}	最小動作電圧スレッショルド	昇圧時 V_{IN} , $I_{VCC} = 0\text{A}$		3.5	V
V_{UVLO_F}	最小動作電圧スレッショルド	降下時 V_{IN} , $I_{VCC} = 0\text{A}$		2.6	V
I_{POR}	OVP 作動時の SW のプルダウン電流	$V_{EN} = 0\text{V}$, $V_{SW} = 5\text{V}$	0.5	1.5	2.5
イネーブル (EN ピン)					
V_{EN-VCC}	VCC イネーブル電圧	V_{EN} 立ち上がり		0.85	V
V_{EN-H}	VOUT に対する高精度イネーブル High レベル	V_{EN} 立ち上がり	1.425	1.5	1.575
V_{EN-L}	VOUT に対する高精度イネーブル Low レベル	V_{EN} 立ち下がり	0.9	0.94	V
I_{LKG-EN}	イネーブル入力リーク電流	$V_{EN} = 13.5\text{V}$	-100	0.2	300
内部 LDO					
V_{CC}	内部 VCC 電圧	$6\text{V} \leq V_{IN} \leq$ 最大動作 V_{IN}	4.75	5	5.25
V_{CCM}	VCC クランプ電圧	VCC へ供給される 1mA	5.25	5.55	5.8
電圧リファレンス (FB ピン)					
V_{FB_5V}	帰還電圧	$V_{IN} = 5.5\text{V} \sim$ 最大動作 V_{IN}	4.925	5	5.075
V_{FB_3p3V}	帰還電圧	$V_{IN} = 3.8\text{V} \sim$ 最大動作 V_{IN}	3.25	3.3	3.35
I_{FB_5V}	FB ピンの入力リーク電流	FB = 5V		2.89	μA
I_{FB_3p3V}	FB ピンの入力リーク電流	FB = 3.3V		1.67	μA
電流制限					
I_{SC}	短絡ハイサイド電流制限		3.9	4.4	5.4
$I_{LS-LIMIT}$	ローサイド電流制限		3.2	3.7	4.4
$I_{PEAK-MIN}$	最小ピーク インダクタ電流			0.62	1.25
I_{L-NEG}	負の電流制限		-1.49	-1.2	-0.75
V_{HICCUP}	FB ピンのヒップアップ スレッショルド		37	42	47
パワーグッド (RESET ピン)					
$V_{RESET-HIGH}$	RESET の上側スレッショルド - 立ち上がり	% of FB voltage	110	112	115
$V_{RESET-LOW}$	RESET の下側スレッショルド - 立ち下がり	% of FB voltage	91	93	95
$V_{RESET-HYS}$	RESET ヒステリシス	FB 電圧の %	1.1	1.8	2.5
$V_{RESET_VA_LID}$	有効な PG 機能の最小入力電圧	外部 5V ～ 10k Ω プルアップして $V_{RESET} < 0.4\text{V}$ のときに測定	0.7	1.04	1.25
R_{RESET}	RESET ON 抵抗	$V_{EN} = 5\text{V}$, 1mA プルアップ電流		60	Ω
R_{RESET}	RESET ON 抵抗	$V_{EN} = 0\text{V}$, 1mA プルアップ電流		40	Ω
OSCILLATOR (同期/モード ピン)					

6.5 電気的特性 (続き)

特に記述のない限り、各制限値は接合部温度 (T_J) 範囲 (-40°C ~ +150°C) にわたって適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ\text{C}$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。特に記述のない限り、次の条件が適用されます。 $V_{IN} = 13.5\text{V}$ 。⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{SYNC-HIGH}$	同期入力およびモードの High レベルのスレッショルド			1.5	1.8	V
$V_{SYNC-HYS}$	同期入力のヒステリシス			0.355		V
$V_{SYNC-LOW}$	同期入力およびモードの Low レベルのスレッショルド		0.8	1.15		V
R_{SYNC}	モード ピンのプルダウン			100		kΩ
MOSFETS						
$R_{DS-ON-HS}$	ハイサイド MOSFET オン抵抗	負荷 = 1A		93		mΩ
$R_{DS-ON-LS}$	ローサイド MOSFET オン抵抗	負荷 = 1A		61		mΩ
$V_{CBOOT-UVLO}$	C_{BOOT} - SW UVLO スレッショルド ⁽³⁾			2.13		V

- (1) 最小および最大の制限値は 25°C で 100% 製造テスト済みです。全動作温度範囲における制限値は、統計的品質管理 (SQC) 手法を使って相関により検証しています。これらの制限値を使って、平均出検品質限界 (AOQL) を計算しています。
- (2) 非スイッチング時の静止入力電流とは、デバイスがオープン ループ状態で消費する電流を指します。指定値は、レギュレーション時のシステム全体の入力電流を示すものではありません。
- (3) C_{BOOT} コンデンサの電圧が $V_{CBOOT-UVLO}$ を下回ると、ローサイド MOSFET がオンになり、ブートコンデンサを再充電します。

6.6 タイミング要件

特に記述のない限り、各制限値は接合部温度 (T_J) 範囲 (-40°C ~ +150°C) にわたって適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ\text{C}$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。特に記述のない限り、次の条件が適用されます。 $V_{IN} = 13.5\text{V}$ 。⁽¹⁾

パラメータ	テスト条件	最小値	標準値	最大値	単位	
電流制限およびヒップ						
N_{OC}	ヒップ動作が作動するまでの連続したスイッチング電流制限イベントの回数		128		サイクル	
t_{OC}	過電流ヒップ再試行遅延時間	70	104	140	ms	
t_{OC_active}	ソフトスタート完了タイマー後、ヒップ電流保護が有効になるまでの時間	11	16	22	ms	
ソフトスタート						
t_{SS}	内部ソフトスタート時間	1	1.6	2.2	ms	
t_{SS_DONE}	ソフトスタート完了タイマー	5	8	11	ms	
POWER GOOD (RESET ピン) および過電圧保護						
t_{dg}	RESET エッジ グリッチ除去遅延	10	17	30	μs	
$t_{RISE-DELAY}$	RESET アクティブ時間	RESET をリリースする前に、時間 FB が有効である必要がある。	2	3	5	ms
OSCILLATOR (同期/モード ピン)						
$t_{ON_OFF-SYNC}$	同期入力の ON 時間および OFF 時間		100		ns	
$t_{ON_OFF-SYNC}$	同期入力の ON 時間 250kHz		100		ns	
$t_{ON_OFF-SYNC}$	同期入力の OFF 時間 250kHz		100		ns	
$t_{ON_OFF-SYNC}$	同期入力の ON 時間 2.2MHz		100		ns	
$t_{ON_OFF-SYNC}$	同期入力の OFF 時間 2.2MHz		100		ns	

(1) 最小および最大の制限値は 25°C で 100% 製造テスト済みです。全動作温度範囲における制限値は、統計的品質管理 (SQC) 法を使用した相関により規定されています。これらの制限値を使って、平均出検品質限界 (AOQL) を計算しています。

6.7 スイッチング特性

特に記述のない限り、各制限値は接合部温度 (T_J) 範囲 (-40°C ~ +150°C) にわたって適用されます。最小値および最大値の制限値は、試験、設計、および統計的相関に基づいて規定されています。標準値は $T_J = 25^\circ\text{C}$ における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。特に記述のない限り、次が適用されます。 $V_{IN} = 13.5\text{V}$ 。⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
PWM 制限値 (SW ピン)						
t_{ON-MIN}	最小スイッチ オン時間	$V_{IN} = 12\text{V}$, $I_{SW} = 1\text{A}$		50	75	ns
$t_{OFF-MIN}$	最小スイッチ オフ時間	$V_{IN} = 5\text{V}$		50	100	ns
t_{ON-MAX}	最大スイッチ オン時間	ドロップアウト時の HS タイムアウト	5.4	7	10	μs
OSCILLATOR						
f_{OSC}	内部発振器の周波数	2.1MHz Fsw バージョン	1.85	2.1	2.35	MHz
f_{OSC}	内部発振器の周波数	400kHz Fsw バージョン	360	400	440	kHz
スペクトラム拡散						
$f_{PSS(2)}$	スペクトラム拡散疑似乱数パターン周波数	$f_{OSC} = 2.1\text{MHz}$		0.98		Hz
f_{SPREAD}	スペクトラム拡散を有効にした場合の内部発振器の拡散		-5		5	

(1) 最小および最大の制限値は 25°C で 100% 製造テスト済みです。全動作温度範囲における制限値は、統計的品質管理 (SQC) 法を使用した相関により規定されています。これらの制限値を使って、平均出検品質限界 (AOQL) を計算しています。

6.8 システム特性

以下の仕様は、標準的なアプリケーション回路にのみ適用され、コンポーネントの公称値が設定されています。「代表値 (TYP)」列の仕様は、 $T_J = 25^\circ\text{C}$ にのみ適用されます。 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ の温度範囲での標準的な部品の場合、最小 (MIN) および最大 (MAX) 列の仕様が適用されます。これらの仕様は、製造試験では保証されていません。


パラメータ		テスト条件	最小値	標準値	最大値	単位
電源電圧 (VIN ピン)						
I_{SUPPLY}	レギュレーション時の入力電源電流	$V_{\text{IN}} = 12\text{V}$ 、 $V_{\text{OUT}} = 3.3\text{V}$ 、 $I_{\text{OUT}} = 0\text{A}$ 、 $R_{\text{FBT}} = 1\text{M}\Omega$	23			μA
V_{DROP}	ドロップアウト電圧 ($V_{\text{IN}} - V_{\text{OUT}}$)	$V_{\text{OUT}} = 5\text{V}$ 、 $I_{\text{OUT}} = 1\text{A}$ 、 $f_{\text{SW}} = 1850\text{kHz}$	0.95			V
V_{DROP}	ドロップアウト電圧 ($V_{\text{IN}} - V_{\text{OUT}}$)	$V_{\text{OUT}} = 5\text{V}$ 、 $I_{\text{OUT}} = 1\text{A}$ 、 $V_{\text{OUT}} - \text{レギュレーション} = 1\%$ 、 $f_{\text{SW}} = 140\text{kHz}$	150			mV
D_{MAX}	最大スイッチ デューティ サイクル ⁽²⁾	$V_{\text{IN}} = V_{\text{OUT}} = 12\text{V}$ 、 $I_{\text{OUT}} = 1\text{A}$	98			%
電圧リファレンス (FB ピン)						
$V_{\text{OUT}}^{(1)}$	$V_{\text{OUT}} = 5\text{V}$	$V_{\text{IN}} = 7\text{V} \sim 30\text{V}$ 、 $I_{\text{OUT}} = 1\text{A} \sim \text{前負荷、CCM}$	-1.5	1.5		%
		$V_{\text{IN}} = 7\text{V} \sim 30\text{V}$ 、 $I_{\text{OUT}} = 0\text{A} \sim \text{全負荷、AUTO モード}$	-1.5	2.5		%
	$V_{\text{OUT}} = 3.3\text{V}$	$V_{\text{IN}} = 3.8\text{V} \sim 30\text{V}$ 、 $I_{\text{OUT}} = 1\text{A} \sim \text{前負荷、CCM}$	-1.5	1.5		%
		$V_{\text{IN}} = 3.8\text{V} \sim 30\text{V}$ 、 $I_{\text{OUT}} = 0\text{A} \sim \text{全負荷、AUTO モード}$	-1.5	2.5		%
$t_{\text{SYNC-L}}$	同期クロックが Low 状態を維持してから PFM 入力までの遅延		100			ns
$t_{\text{SYNC-H}}$	同期クロックが High に維持されてからデフォルト周波数に維持されるまでの遅延		100			ns
サーマル シャットダウン						
T_{SD}	サーマル シャットダウン温度	シャットダウン温度	155	163	175	$^\circ\text{C}$
T_{SDR}	サーマル シャットダウン温度	復帰温度	150			$^\circ\text{C}$

(1) 偏差は $V_{\text{IN}} = 13.5\text{V}$ 、 $I_{\text{OUT}} = 1\text{A}$ に対するものです。

(2) ドロップアウト時にはスイッチング周波数が低下し、実効デューティ サイクルが増加します。最小周波数は、約 $f_{\text{MIN}} = 1 / (t_{\text{ON-MAX}} + T_{\text{OFF-MIN}})$ で クランプされます。 $D_{\text{MAX}} = t_{\text{ON-MAX}} / (t_{\text{ON-MAX}} + t_{\text{OFF-MIN}})$ 。

6.9 代表的特性

特記のない限り、次の条件が適用されます。 $T_A = 25^\circ\text{C}$ 、 $V_{IN} = 13.5\text{V}$



7 詳細説明


7.1 概要

LM63635C-Q1 デバイスは、幅広い自動車用途向けに設計された同期ピーク電流モード バック レギュレータです。このレギュレータは、負荷に応じて PFM モードと PWM モードを自動的に切り替えます。負荷が大きい場合、このデバイスは PWM モードで一定のスイッチング周波数で動作します。軽負荷時には、ダイオード エミュレーションによる PFM モードに変更され、DCM が可能になります。この動作により、入力電源電流が低減され、高い効率が維持されます。本デバイスは以下の機能を備えています：

- 固定スイッチング周波数: 400kHz または 2.1MHz
- 強制 PWM モードを選択可能 (FPWM)
- 周波数同期
- 3.3V または 5V の固定出力電圧

RESET 出力により、システムシーケンシングが容易になります。さらに、内部補償により設計時間が短縮され、外部補償型レギュレータに比べて外付け部品も少なくて済みます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 同期/モードの選択

LM63635C-Q1 は、同期/モード入力ピンで選択できる動作モードを備えています。表 7-1 は、選択のプログラミングを示しています。モードの変更は、デバイスの電源投入後いつでもリアルタイムに行うことが可能です。ただし、TI はこの入力をフロート状態にすることを推奨していません。なお、入力がフロート状態の場合は、内部の $100\text{k}\Omega$ 抵抗によりグランドへプルダウンされます。この内部抵抗の値および本入力の論理閾値は、電気的特性に記載されています。動作モードの詳細については、セクション 7.4 を参照してください。

表 7-1. モード選択設定

同期/モード入力	モード
VCC	FPWM
AGND	自動
同期クロック	FPWM、外部クロックに同期
フローティング (推奨しません)	自動

7.3.2 出力電圧の選択

LM63635C-Q1 は FB 入力に接続された内蔵分圧器を備えています。コンバータは選択されたデバイスに応じて出力電圧を 3.3V または 5V にレギュレートします。FB 電圧および FB ピン入力電流の精度に関する保証仕様については [セクション 6](#) を参照してください。

3.3V および 5V モード向けに内部分圧器を搭載することで、外付け部品を削減でき、基板スペースおよび部品コストの低減につながります。内部分圧器の比較的大きな抵抗値により、出力への負荷が軽減され、コンバータの軽負荷効率向上に寄与します。さらに、分圧器がデバイス内部にあるため、外部からのノイズの侵入が抑制されます。

7.3.3 スイッチング周波数の選択

スイッチング周波数は選択されたデバイスに基づいて設定されます。スイッチング周波数は 400kHz または 2.1MHz のいずれかです。詳細については「[セクション 4](#)」を参照。

7.3.3.1 スペクトラム拡散オプション

LM63635C-Q1 はスペクトラム拡散クロック ディザリング機能を搭載しています。この機能は疑似乱数パターンを用いて内部クロック周波数をディザリングします。パターンは 0.98Hz の周期で繰り返され、変調深度は $\pm 5\%$ です。

スペクトラム拡散の目的は、一定の周波数で動作する代わりに、特定の周波数のピーク放射をより広い範囲の周波数に拡散することで、ピーク放射を除去することです。LM63635C-Q1 を搭載したほとんどのシステムでは、スイッチング周波数の最初の数個の高調波からの低い周波数の伝導エミッションは、簡単にフィルタで除去できます。設計でより難しいことは、FM 帯域に妨害を与えるより高い高調波での放射の低減です。これらの高調波はしばしば、スイッチ ノードの周囲の電界によって環境と結合します。LM63635C-Q1 は $\pm 5\%$ の周波数スプレッドを採用しており、エネルギーを FM 帯域にわたって滑らかに拡散させる一方で、スイッチング周波数以下の副次高調波放射を抑制する程度に小さく設定されています。

7.3.4 イネーブルおよびスタートアップ

起動とシャットダウンは、EN 入力により制御されます。この入力は高精度スレッショルドを備えており、外部電圧分圧器を用いて調整可能な入力 UVLO を設定することができます ([セクション 8.2.2.7](#) を参照)。 V_{EN-VCC} を超える電圧が印加されると、デバイスはスタンバイ モードに入り、内部 VCC に電力を供給しますが、出力電圧は生成しません。EN 電圧が V_{EN-H} に上げると、本デバイスが完全にイネーブルされ、本デバイスは起動モードに移行し、ソフトスタート期間を開始できます。EN 入力が V_{EN-L} 以下になると、レギュレータは動作を停止し、スタンバイ モードに入ります。EN 電圧が V_{EN-VCC} 未満にさらに低下すると、デバイスは完全にシャットダウンします。[図 7-1](#) にこの動作を示します。この機能が必要ない場合は、EN 入力を VIN に直接接続できます。この入力はフロート状態にしてはいけません。各種 EN スレッショルドの値は [セクション 6](#) に記載されています。

LM63635C-Q1 はリファレンスベースのソフト スタート機能を備えており、レギュレータ起動時の出力電圧のオーバーシュートや大きな突入電流を防止します。[図 7-2](#) には、代表的なスタートアップ波形およびタイミングが示されています。EN が高くなると、ソフト スタート期間が始まるまで約 1ms の遅延があります。出力電圧は立ち上がりを開始し、約 1.5ms (t_{ss}) で最終値に達します。約 3ms ($t_{rise-delay}$) 後に、RESET フラグがハイになります。この時間は、EN の立ち上がりエッジから測定されます。TI は、1V を超えるプリバイアス出力電圧でのスタートアップを推奨していません。




図 7-1. 高精度イネーブルの動作




図 7-2. 代表的な起動動作例 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 3.25A$

7.3.5 $\overline{\text{RESET}}$ フラグ出力

LM63635C-Q1 の $\overline{\text{RESET}}$ フラグ機能 ($\overline{\text{RESET}}$ 出力ピン) は、出力電圧がレギュレーション範囲外になった際にシステムのマイクロプロセッサをリセットするために使用できます。このオープンドレイン出力は、電流制限やサーマルシャットダウンなどの異常状態および通常のスタートアップ時に Low になります。グリッチフィルタは、出力電圧の短時間の変動(ラインおよび負荷過渡時など)に対するフラグの誤動作を防止します。 t_{dg} 未満の持続時間の出力電圧変動では、 $\overline{\text{RESET}}$ フラグはトリップしません。FB 電圧がレギュレーション値に戻り、 $t_{rise-delay}$ 後に $\overline{\text{RESET}}$ フラグは High レベルになります。 $\overline{\text{RESET}}$ 動作は 図 7-3 および 図 7-4 を参照すると最も理解しやすくなります。

$\overline{\text{RESET}}$ 出力はオープンドレイン NMOS で構成されており、使用可能な論理電源への外部プルアップ抵抗が必要です。 $\overline{\text{RESET}}$ 出力は、必要に応じて適切な抵抗を介して V_{CC} または V_{OUT} にプルアップすることも可能です。プルアップ抵抗は $10\text{k}\Omega$ ~ $100\text{k}\Omega$ の範囲が適切です。この機能が不要な場合は、 $\overline{\text{RESET}}$ ピンをフローティングのままにすることができます。EN が Low にプルされると、フラグ出力も Low に強制されます。EN が Low の状態では、入力電圧が典型値で 1.2V 以上である限り $\overline{\text{RESET}}$ は有効なままです。 $\overline{\text{RESET}}$ フラグピンへの電流は約 5mA に制限してください。最大電流は、デバイスが有効時に約 50mA 、無効時に約 65mA に内部制限されています。内部電流制限により、この出力に接続されているフィルタコンデンサの放電時に発生する可能性のある過渡電流からデバイスが保護されます。




図 7-3. スタティック $\overline{\text{RESET}}$ 動作




図 7-4. $\overline{\text{RESET}}$ タイミング動作

7.3.6 アンダーボルテージロックアウト、サーマルシャットダウン、および出力放電

LM63635C-Q1 は内部 LDO (V_{CC} ピン出力部) にアンダーボルテージロックアウト機能を搭載しています。 V_{IN} が約 V_{POR_R} に達すると、デバイスは EN 信号を受け付け起動準備が整います。 V_{IN} が V_{POR_F} を下回ると、EN 状態に関わらずデバイスはシャットダウンします。これらの遷移時には LDO がドロップアウト状態となるため、上記の値は遷移中の V_{CC} 電圧レベルのおおよその目安となります。また、セクション 8.2.2.7 に示すように拡張入力電圧 UVLO も実現可能です。

サーマルシャットダウン機能は、過剰な接合部温度からレギュレータを保護するために設けられています。接合部温度が約 163°C に達するとデバイスはシャットダウンし、温度が約 150°C まで低下すると再起動します。

LM63635C-Q1 は、SW ピンからグランドへ接続された出力電圧放電用 FET を備えています。この FET は EN 入力が V_{EN_L} 以下のとき、または出力電圧が V_{RESET_HIGH} を超えたときに動作します。これにより、出力コンデンサはパワーインダクタを介して放電されます。出力電圧が約 5V を超える場合、放電電流はほぼ一定で I_{POR} 、つまり約 1.4mA となります。この電圧以下では、FET の特性はおおよそ $2.5\text{k}\Omega$ の抵抗性に近似されます。

7.4 デバイスの機能モード

7.4.1 概要

自動モードでは、負荷の変化に応じて、デバイスは PWM と PFM を切り替えます。軽負荷時は、レギュレータは PFM 動作となり、出力電圧を制御するためにスイッチング周波数が変化します。負荷が増加すると、選択されたデバイスのスイッチング周波数で PWM モードに切り替わります。

PWM モードでは、レギュレータは電流モードの一定周波数コンバータとして動作し、PWM を用いて出力電圧を安定化します。このモードで動作しているときには、一定の周波数でスイッチングし、デューティサイクルを変調して負荷への電力を制御することにより、出力電圧を安定化します。この動作により、優れたラインおよび負荷レギュレーションと、低い出力電圧リップルを実現します。

PFM モードでは、1 つ以上のパルスがバーストすると下限側 MOSFET がオンになります。負荷にエネルギーを供給します。バースト期間は、インダクタ電流が $I_{PEAK-MIN}$ に達するまでに要する時間に依存します。これらのバーストの周期性は出力をレギュレートするために調整されており、効率最大化のためにダイオードエミュレーション (DEM) が使用されています ([用語集](#)を参照)。このモードでは、少しの負荷で出力電圧を制御するために必要な入力消費電流の総量を削減することにより、軽負荷の効率を高めることができます。この動作により、非常に高い軽負荷効率と引き換えに、出力電圧リップルの増加およびスイッチング周波数の変動が生じます。また、軽負荷時には出力電圧がわずかに上昇します。PFM モードにおける負荷による出力電圧の変動については [セクション 8.2.3](#) を参照してください。図 7-5 および図 7-6 は、PFM および PWM における代表的なスイッチング波形を示しています。

スイッチング周波数が設定された条件に従わないケースは以下の 4 つです。

- 軽負荷動作 (AUTO モード)
- ドロップアウト
- 最小オン時間動作
- 電流制限

これらすべてのケースで、スイッチング周波数は折り返し動作を行い、設定された周波数より低くなります。これらの条件下では、定義上、電流制限動作を除き出力電圧はレギュレーション範囲内に維持されます。

デバイスが強制 PWM モード (FPWM) に設定されると、スイッチング周波数はデバイスにプログラムされた一定の周波数で維持されます。このモードは、[セクション 7.4.2](#) で詳述されている軽負荷時の PFM 周波数折り返しモードを実質的に無効化します。詳細は [セクション 7.3.1](#) および [セクション 7.4.2.1](#) を参照してください。




図 7-5. 代表的な PFM スイッチング波形 $V_{IN} = 12V$ 、
 $V_{OUT} = 5V$ 、 $I_{OUT} = 10mA$




図 7-6. スペクトラム拡散なしの代表的な PWM スイッチング波形 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 3.25A$ 、 $f_{sw} = 2100kHz$





図 7-7. スペクトラム拡散ありの代表的な PWM スイッチング波形 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 2.5A$ 、 $f_{SW} = 2100kHz$
 図 7-8. FPWM 動作時の代表的な PWM スイッチング波形 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 0A$ 、 $f_{SW} = 2100kHz$

7.4.2 軽負荷動作

軽負荷動作時、デバイスは DEM を伴う PFM モードで動作します。このモードは低負荷電流時に高効率を実現します。実際のスイッチング周波数と出力電圧リップルは、入力電圧、出力電圧、負荷によって変わります。デバイスが PFM モードに入退する出力電流は [セクション 8.2.3](#) に示されています。モード変更の出力電流は、入力電圧、インダクタンス値、および設定されたスイッチング周波数に依存します。これらの曲線は [表 8-1](#) に示された BOM に適用されます。設定されたスイッチング周波数が高いほど、モード変更が発生する負荷は大きくなります。特定条件でスイッチング周波数が明確である必要がある用途では、設計確定前に PFM と PWM 間の遷移を十分に検証する必要があります。

7.4.2.1 同期/FPWM 動作

強制 PWM モード (FPWM) は、自動モードを無効にして、負荷が小さい場合でもデバイスをプログラムされた周波数でスイッチングさせるために使用できます。このモードは軽負荷時の効率が低下するという欠点があります。

同期/モード入力に有効なクロック信号が入力されると、スイッチング周波数は外部クロックに同期します。デバイスの動作モードも FPWM です。モードはシステムによって動的に変更可能です。同期/モード機能の代表的な変更例については、[図 7-9](#) を参照してください。




図 7-9. FPWM から自動モードへの代表的な遷移 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 1mA$

7.4.3 ドロップアウト動作

降圧レギュレータのドロップアウト性能は、パワー MOSFET の D_{SON} 、インダクタの DC 抵抗、コントローラが実現できる最大デューティサイクルの影響を受けます。入力電圧レベルが出力電圧に近づくと、ハイサイド MOSFET のオフ時間が最小値に近づき始めます(セクション 6 を参照)。このポイントを超えると、スイッチングが不安定になり、出力電圧がレギュレーション範囲外に逸脱する可能性があります。この問題を回避するため、LM63635C-Q1 は、スイッチング周波数を自動的に低下させて有効なデューティサイクルを増加させ、レギュレーションを維持します。本データシートでは、ドロップアウト電圧の定義が 2 つあります。いずれの定義においても、ドロップアウト電圧とは特定の条件下での入力電圧と出力電圧の差を指します。第一の定義では、スイッチング周波数が 1850kHz まで低下したときの電圧差を指します(これは、公称スイッチング周波数が 1850kHz を超える場合に適用されます)。この条件下では、出力電圧はレギュレーション範囲内にあります。第二の定義では、出力電圧が公称レギュレーション値の 1% 低下したときの電圧差を指します。この状態では、スイッチング周波数が約 130kHz の下限に達しています。これらの特性の詳細については、セクション 8.2.3 を参照してください。代表的な全体ドロップアウト特性は 図 7-10 に示されています。




図 7-10. 全体ドロップアウト特性 $V_{OUT} = 5V$ 、 $I_{OUT} = 3.25A$

7.4.4 最小オン時間動作

すべてのスイッチング レギュレータには、制御回路に関連する固有の遅延とブランкиング時間によって決まる、制御可能なオン時間の最小値があります。このオンタイムは、スイッチの最小デューティ サイクルを規定し、それに伴い最小変換比を決定します。この制約は、入力電圧が高く出力電圧が低いときに発生します。制御可能な最小デューティ サイクルを延長できるように、LM63635C-Q1 は最小オン時間制限に達するとスイッチング周波数を自動的に低下させます。このようにして、コンバータは、最大入力電圧におけるプログラム可能な最小出力電圧を安定化できます。周波数フォールドバックが発生する前に、指定の出力電圧に対するおおよその入力電圧の概算を見つけるには、式 1 を使用します。 t_{ON} および f_{SW} 値は、セクション 6 に示されています。入力電圧が高くなると、出力電圧を安定化させるためにスイッチ オン時間 (デューティ サイクル) が短くなります。オン時間が制限値に達すると、スイッチング周波数は低下しますが、オン時間は固定されたままであります。この関係は、セクション 8.2.3 の f_{SW} 対 V_{IN} カーブにて強調されています。

$$V_{IN} \leq \frac{V_{OUT}}{t_{ON} \times f_{SW}} \quad (1)$$

7.4.5 電流制限と短絡動作

LM63635C-Q1 にはピークおよびバレー・インダクタ電流制限が組み込まれており、過負荷や短絡からデバイスを保護し、最大出力電流を制限します。バレー電流制限は、出力短絡時のインダクタ電流暴走を防止します。また、ピーク制限とバレー制限は連携して、コンバータの最大出力電流を制限します。また、短絡が持続する場合には、ヒカッパタイプのモードも組み込まれます。最後に、軽負荷時の DEM 実装のためにローサイドパワー MOSFET にゼロ電流検出器が使用されます (用語集を参照)。この制限の公称値は約 0A です。

デバイスが過負荷になると、インダクタ電流の谷値が次のクロック サイクルまでに $I_{LS-LIMIT}$ を下回れなくなる点に達します。この事象が発生すると、バレー電流制限御がそのサイクルをスキップし、スイッチング周波数が低下します。さらに過負荷が発生すると、スイッチング周波数は低下を続けますが、出力電圧は安定化された状態に維持されます。過負荷が大きくなると、下限側電流制限 I_{SC} に達するまで、インダクタの電流リップルとピーク電流の両方が増加します。この制限値が作動すると、スイッチのデューティ サイクルが低下し、出力電圧がレギュレーション範囲外に逸脱します。この事象は、コンバータからの最大出力電流を表し、式 2 で求められます。出力電流は約 I_{OMAX} で維持されながら、デバイスが過負荷に深く移行するにつれて、出力電圧とスイッチング周波数は引き続き低下します。インダクタのリップル電流が大きい場合、ローサイド制限に達する前にハイサイド電流制限がトリップされる可能性があります。この場合、式 3 に最大出力電流の概算値を示します。

$$I_{OMAX} \approx \frac{I_{SC} + I_{LS-LIMIT}}{2} \quad (2)$$

$$I_{OMAX} \approx I_{SC} - \frac{(V_{IN} - V_{OUT})}{2 \times L \times f_{SW}} \times \frac{V_{OUT}}{V_{IN}} \quad (3)$$

過負荷や短絡により FB 電圧が V_{HICCU} を下回ると、コンバータはヒカッパ モードに移行します。 V_{HICCU} は、公称プログラム出力電圧の約 40% に相当します。このモードでは、本デバイスは t_{OC} または約 100ms の間スイッチングを停止し、その後、ソフトスタートを使って通常の再起動を行います。短絡状態が継続すると、デバイスは t_{OC_active} (約 23ms) よりわずかに長い間、電流制限動作を行い、その後再びシャットダウンします。このサイクルは短絡状態が続く限り (図 7-11 に示すように) 繰り返されます。この動作モードは、出力の継続的なショート時におけるデバイスの温度上昇を抑制します。このモードの出力電流は I_{OMAX} の約 20% です。出力短絡が解除され、 t_{OC} 遅延時間経過すると、出力電圧は 図 7-12 に示すように正常に回復します。

全体の出力電圧対出力電流特性については 図 7-13 を参照してください。




図 7-11. 短絡モードにおけるインダクタ電流バースト




図 7-12. 短絡時の過渡応答および回復




図 7-13. 電流制限時の出力電圧対出力電流特性

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

LM63635C-Q1 降圧 DC-DC コンバータは、一般的に高い直流電圧を最大出力電流 3.25A の低い直流電圧に変換する用途で使用されます。LM63635C-Q1 の部品を選択する際には、次の設計手順を使用します。

注

本データシートでは、有効容量値は定格値や表示値ではなく、直流バイアスおよび温度条件下での実効容量として定義しています。X5R 以上の誘電体を使用した、高品質で低 ESR のセラミックコンデンサを全体にわたって使用してください。値の大きいセラミックコンデンサは、すべて、通常の許容誤差と温度効果に加えて、電圧係数が大きくなります。D.C. バイアスを印加すると、静電容量は大幅に低下します。この点については、ケースサイズが大きく、より高い電圧定格のものが望ましいです。これらの影響を軽減するために、複数のコンデンサを並列に使用すれば、最小実効静電容量を必要な値まで大きくすることができます。この使用方法により、個別のコンデンサの RMS 電流要件も緩和されます。実効静電容量の最小値を確実に実現するために、コンデンサバンクのバイアスおよび温度変動を慎重に検討する必要があります。

8.2 代表的なアプリケーション

図 8-1 に、LM63635C-Q1 の代表的なアプリケーション回路を示します。本デバイスは、幅広い外付け部品とシステムパラメータで機能するように設計されています。しかし内部補償は、特定の範囲の外付けインダクタンスおよび出力容量に対して最適化されています。簡易スタートガイドとして、代表的な部品値は 表 8-1 を参照してください。




図 8-1. アプリケーション例回路 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 3.25A$ 、 $f_{SW} = 2.1MHz$

表 8-1. 3.25A の出力電流における外付け部品の標準値

f_{sw} (kHz)	V_{OUT}	L (μ H) ⁽¹⁾	標準 ⁽²⁾ C_{OUT}	最小 ⁽²⁾ C_{OUT}	C_{IN}	C_{BOOT}	C_{VCC}
400	3.3	10	$3 \times 22\mu$ F	$2 \times 22\mu$ F	10μ F + $220n$ F	$220n$ F	1μ F
2100	3.3	2.2	$2 \times 22\mu$ F	$1 \times 22\mu$ F + $1 \times 10\mu$ F	10μ F + $220n$ F	$220n$ F	1μ F
400	5	10	$3 \times 22\mu$ F	$2 \times 22\mu$ F	10μ F + $220n$ F	$220n$ F	1μ F
2100	5	2.2	$2 \times 22\mu$ F	$1 \times 22\mu$ F + $1 \times 10\mu$ F	10μ F + $220n$ F	$220n$ F	1μ F

(1) 「セクション 8.2.2.2」を参照してください。

(2) 「セクション 8.2.2.3」を参照してください。

8.2.1 設計要件

表 8-2 に、詳細設計手順のパラメータを示します。

表 8-2. 詳細設計パラメータ

設計パラメータ	数値の例
入力電圧	12V (6V~32V)
出力電圧	5V
最大出力電流	0A~3.25A
スイッチング周波数	2.1MHz

8.2.2 詳細な設計手順

以下の設計手順は、図 8-1 と表 8-2 に適用されます。

8.2.2.1 スイッチング周波数の選択

スイッチング周波数の選択は、変換効率と設計全体のサイズとのトレードオフとなります。スイッチング周波数を低くすると、スイッチング損失は減少し、一般的にシステム効率が高くなります。一方、スイッチング周波数を高くすると、より小型のインダクタや出力コンデンサを使用できるようになりますため、よりコンパクトな設計が可能となります。LM63635C-Q1 のスイッチング周波数設定にはいくつかの選択肢があります。内部のスイッチング周波数は 400kHz または 2.1MHz に設定します。本アプリケーション例では、スイッチング周波数 F_{sw} を 2.1MHz に設定しました。

8.2.2.2 インダクタの選択

インダクタを選択するためのパラメータはインダクタンスと飽和電流です。目的のピーク ツー ピーク インダクタリップル電流がデバイスの最大出力電流定格の 20%~40% の範囲に収まるように、インダクタを選択します。経験上、インダクタのリップル電流の最適な値は最大負荷電流の 30% であることがわかっています。リップル電流の値が大きいと、電流制限に達する前に最大出力電流が制限される場合があります。このトレードオフは、式 2 および セクション 6 に示された保証電流制限を参照して検討できます。リップル電流の値が小さいと、電流モードコントローラの SNR が低下し、デューティサイクルのジッタが増加する可能性があります。インダクタとスイッチング周波数の許容誤差は、どちらもリップル電流の選択、したがってインダクタの値に影響を及ぼします。デバイスの最大出力電流よりもはるかに小さい最大負荷で使用する場合でも、リップル電流の計算にはデバイスの最大電流値を使用してください。以下の式において、インダクタリップル電流と最大出力電流の比率は K と表されます。式 4 を使用して、インダクタンスの値を決定することができます。この例では $K = 0.2$ を選択し、インダクタンス $L = 2.1\mu$ H が算出されました。標準値である 2.2μ H を選択しました。これにより新たな $K = 0.19$ となります。

$$L = \frac{(V_{IN} - V_{OUT})}{f_{SW} \times K \times I_{OUTmax}} \times \frac{V_{OUT}}{V_{IN}} \quad (4)$$

理想的には、インダクタの飽和電流定格は、ハイサイド スイッチの電流制限値 I_{SC} 以上にする必要があります (セクション 6 を参照)。この大きさであれば、出力の短絡時にもインダクタが飽和しないようになります。インダクタのコア材が飽和すると、インダクタンスは非常に小さい値に低下し、インダクタ電流は急増します。バレー電流制限値 (I_{LIMIT}) は、電流が暴走しづらいように設計されているとはいえ、インダクタが飽和することで電流値が急増する可能性があります。これは部品の

損傷につながる可能性があります。したがって、インダクタを飽和させないようにしてください。フェライトコア材を採用したインダクタは飽和特性が非常に急峻ですが、コア損失は通常、圧粉コアよりも小さいです。圧粉コアは穏やかな飽和特性を示すため、インダクタの電流定格をある程度緩和できます。ただし、圧粉コアは約 1MHz を超える周波数でコア損失が大きくなります。いずれにしても、インダクタの飽和電流が、全負荷時のピークインダクタ電流の最大値よりも小さくならないようにする必要があります。

分数調波発振を防止するため、式 5 で与えられる値よりインダクタンス値を小さくしないようにします。最大インダクタンスは、電流モード制御を正しく行うために必要な最小電流リップルによって制限されます。目安として、インダクタの最小リップル電流は、公称条件でのデバイスの最大定格電流の約 10% 以上とする必要があります。

$$L_{MIN} \geq M \times \frac{V_{OUT}}{f_{SW}} \quad (5)$$

ここで、

- 3.25A デバイスの場合、M は 0.37

8.2.2.3 出力コンデンサの選択

出力コンデンサの容量および ESR が、出力電圧リップルおよび負荷過渡応答性能を決定します。出力コンデンサバンクは通常、出力電圧リップルではなく負荷過渡要件によって制限されます。式 6 を使って、合計出力容量の下限と、指定された負荷過渡を満たすのに必要な ESR の上限を推定できます。

$$C_{OUT} \geq \frac{\Delta I_{OUT}}{f_{SW} \times \Delta V_{OUT} \times K} \times \left[(1 - D) \times (1 + K) + \frac{K^2}{12} \times (2 - D) \right] \quad (6)$$

$$ESR \leq \frac{(2 + K) \times \Delta V_{OUT}}{2 \times \Delta I_{OUT} \times \left[1 + K + \frac{K^2}{12} \times \left(1 + \frac{1}{(1 - D)} \right) \right]}$$

$$D = \frac{V_{OUT}}{V_{IN}}$$

ここで、

- ΔV_{OUT} = 出力電圧過渡
- ΔI_{OUT} = 出力電流過渡
- K = セクション 8.2.2.2 からのリップル係数

出力コンデンサと ESR の値を算出した後、式 7 を用いてピークツーピークの出力電圧リップル V_r を確認します。

$$V_r \cong \Delta I_L \times \sqrt{ESR^2 + \frac{1}{(8 \times f_{SW} \times C_{OUT})^2}} \quad (7)$$

出力コンデンサと ESR は、負荷過渡と出力リップルの両方の要件を満たすように調整できます。

本例では、出力電流変動 $\Delta I_{OUT} = 3.25A$ に対し、出力電圧変動 ΔV_{OUT} を 200mV 以下に抑える必要があります。式 6 により、最小容量は $28\mu F$ 、最大 ESR は 0.056Ω と示されています。許容差 20% およびバイアスデレーティング 10% を考慮すると、ユーザーは最小容量を $39\mu F$ と算出します。この容量は、1210 ケースサイズの 16V セラミックコンデンサ $22\mu F$ を 2 個並列接続することで実現できます。負荷過渡応答を向上させるためには、より大きなコンデンサ値を使用できます。セラミックコンデンサは、最小 ESR 要件を簡単に満たすことができます。場合によっては、セラミックと並列にアルミニ電解コンデンサを配置して、必要な容量値を得ることができます。アルミニウムコンデンサとセラミックコンデンサを混合して使用する場合は、セラミックの最小推奨値を使用し、必要に応じてアルミニウム電解コンデンサを追加してください。

一般的に、出力電圧が 3.3V 以下の場合は最低でも 10V 定格のコンデンサを使用し、出力電圧が 5V 以上の場合には 16V 以上のコンデンサを使用します。

表 8-1 に記載された推奨値は、該当条件における出力コンデンサ容量の典型値および最小値を示しています。これらの値は定格または名板値です。最小値を使用する場合、設計は入力電圧、出力電流、周囲温度を含むすべての想定動作

条件下で検証されなければなりません。この検証にはボード線図および負荷過渡応答の評価が含まれます。出力コンデンサ容量の最大値は、設計値の約 10 倍または $1000\mu\text{F}$ のいずれか小さい方に制限する必要があります。出力容量の値が大きいと、レギュレータのスタートアップ動作やループの安定性に悪影響を及ぼす可能性があります。ここに記載した値よりも大きい値を使用する必要がある場合、全負荷でのスタートアップおよびループ安定性を慎重に検討する必要があります。

実際には、過渡応答とループ位相マージンに最も影響を与えるのは出力コンデンサです。負荷過渡テストおよびボード線図は、特定の設計を検証する最善の方法であり、アプリケーションを量産に移行する前に必ず完了する必要があります。必要な出力容量に加えて、出力に小さなセラミックコンデンサを配置すると、高周波ノイズを低減するのに役立ちます。小さいケース サイズで $1\text{nF} \sim 100\text{nF}$ の範囲のセラミックコンデンサは、インダクタや基板の寄生成分に起因する出力のスパイクを低減するのに役立ちます。

8.2.2.4 入力コンデンサの選択

セラミック入力コンデンサは、レギュレータに低インピーダンスソースを供給するだけでなく、リップル電流を供給して、他の回路からスイッチングノイズを絶縁します。LM63635C-Q1 の入力には、VIN と PGND 間に直接接続された最低 $4.7\mu\text{F}$ のセラミックコンデンサが必要です。これは、少なくともアプリケーションが必要とする最大入力電圧を定格とする必要があり、可能であれば、最大入力電圧の 2 倍が推奨されます。この容量を増やすことで、入力電圧リップルを低減し、負荷過渡時の入力電圧を維持できます。より大きな出力電流には、さらに多くの入力コンデンサが必要となります。さらに、入力側には小型の 220nF セラミックコンデンサを、通常 VIN および PGND ピンから 1mm 以内のなるべく近い位置に配置してください。この配置により、デバイス内部の制御回路に高周波バイパスができます。この例では、 $10\mu\text{F}$ 、 50V 、 $X7\text{R}$ (またはそれ以上) のセラミックコンデンサを選択しています。 $4.7\mu\text{F}$ のコンデンサを 2 個並列に使用することも可能です。 220nF コンデンサは、 50V 定格で $X7\text{R}$ 誘電体を使用し、可能であれば 0603 などの小型ケースサイズが望ましいです。

多くの場合、入力にセラミックと並列に電解コンデンサを使用することが推奨されます。これは、長い配線またはパターンを使って入力電源をレギュレータに接続する場合に特に当てはまります。このコンデンサに中程度の ESR を持つコンデンサを使うことは、長い電源配線によって生じる入力電源のリングを減衰させるのに有効です。この追加コンデンサの使用は、インピーダンスの非常に高い入力電源によって生じる電圧低下の防止にも有効です。

入力スイッチング電流のほとんどは、セラミック入力コンデンサを流れます。式 8 を用いて概算の RMS 電流を計算してください。この値は製造元の最大定格と照合してください。

$$I_{\text{RMS}} \cong \frac{I_{\text{OUT}}}{2} \quad (8)$$

入力コンデンサはバックコンバータの High di/dt 電流ループの一部です。High di/dt 電流と、IC と入力コンデンサ間の過剰な寄生インダクタンスが相まって、IC の SW ノードで過度な電圧リングが発生する可能性があります。入力コンデンサの基板上の配置は、High di/dt ループの寄生インダクタンスを最小限に抑え、スイッチングごとの SW ノードのリングを低減するために極めて重要です。

レギュレータの最大動作電圧を想定した設計では、SW ノードのリングがデバイスの絶対最大定格を超えないように注意してください。SW ノードのリングは、入力コンデンサの IC に対する配置状況に依存します。入力コンデンサの適切な配置については、[レイアウト例](#) の PCB レイアウト例を参照してください。

8.2.2.5 C_{BOOT}

LM63635C-Q1 では、BOOT ピンと SW ピンの間にブートストラップコンデンサを接続する必要があります。このコンデンサは、パワー MOSFET のゲートドライバに電力を供給するためのエネルギーを蓄えます。 16V 以上の 220nF 高品質セラミックコンデンサが必要です。

8.2.2.6 VCC

VCC ピンは、レギュレータの制御回路に電力を供給するために使用される内部 LDO の出力です。この出力を適切に動作させるには、VCC と PGND との間に $1\mu\text{F}$ 、 16V のセラミックコンデンサを接続する必要があります。一般に、この出力に負荷として外部回路を接続できません。しかし、この出力は $\overline{\text{RESET}}$ 機能のプルアップとしておよびデバイスの各種制

御入力の論理電源として利用可能です。RESET フラグのプルアップ抵抗には $100\text{k}\Omega$ の値が適切です。VCC の公称出力電圧は 5V です。

8.2.2.7 外部 UVLO

場合によっては、本デバイスが内部的に備えているものとは異なる入力 UVLO レベルが必要とされることがあります。このニーズは、[図 8-2](#) に示す回路を用いて実現できます。本デバイスがオンする入力電圧を V_{ON} 、オフする入力電圧を V_{OFF} と呼びます。まず、 R_{ENB} の値を $10\text{k}\Omega \sim 100\text{k}\Omega$ の範囲で選択します。次に、[式 9](#) を用いて R_{ENT} および V_{OFF} を計算します。




図 8-2. 外部 UVLO アプリケーション用のセットアップ

$$R_{ENT} = R_{ENB} \times \left(\frac{V_{ON}}{V_{EN-H}} - 1 \right) \quad (9)$$

$$V_{OFF} = V_{EN} - L \times \left(\frac{V_{ON}}{V_{EN-H}} \right)$$

ここで、

- $V_{ON} = V_{IN}$ のターンオン電圧
- $V_{OFF} = V_{IN}$ のターンオフ電圧

8.2.2.8 最大周囲温度

他の電力変換デバイスと同様に、LM63635C-Q1 は動作中に内部で電力を消費します。この消費電力の影響により、コンバータの内部温度が周囲温度よりも高くなります。内部ダイ温度 (T_J) は、周囲温度、電力損失、デバイスと PCB の組み合わせの実効熱抵抗 $R_{\theta JA}$ の関数です。LM63635C-Q1 の最大内部ダイ温度は、 150°C に制限する必要があります。この制限により、デバイスの最大消費電力が制限され、それに伴って負荷電流も制限されます。[式 10](#) に、重要なパラメータ間の関係を示します。周囲温度 (T_A) が高いほど、また、 $R_{\theta JA}$ が大きいほど、利用可能な最大出力電流が低減されます。コンバータの効率は、このデータシートに示す曲線を使用して推定できます。これらの曲線にはインダクタ内の電力損失が含まれていることに注意してください。いずれかの曲線に目的の動作条件が見つからない場合は、補間によって効率を推定できます。または、目的のアプリケーション要件に合わせて EVM を調整し、効率を直接測定することもできます。 $R_{\theta JA}$ の正確な値を推定するのは、より困難です。[半導体および IC パッケージの熱特性に関するアプリケーションノート](#) に記載されている通り、[セクション 6.4](#) 表に示された $R_{\theta JA}$ の値は設計目的には適用できず、アプリケーションの熱性能を見積もる際に使用してはいけません。この表に報告されている値は、実際のアプリケーションではめったに見られない特定の一連の条件で測定されたものです。 $R_{\theta JC(bott)}$ と Ψ_{JT} のデータは、放熱性能を判定する際に役立ちます。詳細とリソースについては、[このセクションの末尾にある半導体および IC パッケージの熱評価基準アプリケーションノート](#) を参照してください。

$$I_{OUTmax} = \frac{(T_J - T_A)}{R_{\theta JA}} \times \frac{\eta}{(1 - \eta)} \times \frac{1}{V_{OUT}} \quad (10)$$

ここで、

- η = 効率

実効 $R_{\theta JA}$ は重要なパラメータであり、以下のような多くの要因に依存します。

- ・消費電力
- ・空気温度とフロー
- ・PCB 面積
- ・銅箔ヒートシンク面積
- ・パッケージの下にあるサーマルビアの数
- ・隣接する部品の配置

WSON12 パッケージはダイ接着パドル、または「サーマルパッド」(DAP) を使用しており、PCB の放熱用銅箔へのはんだ付け箇所を提供します。これにより、レギュレータの接合部から放熱板への優れた熱伝導経路が確保され、PCB の放熱用銅箔に適切にはんだ付けされる必要があります。 $R_{\theta JA}$ と銅箔面積の典型例は 図 8-3 に示されています。グラフに示す銅箔面積は、各層に対するものです。上下層はそれぞれ 2oz の銅箔、内層は 1oz の銅箔が使用されています。図 8-4 は最大出力電流と周囲温度の代表的な関係曲線を示しています。このデータはデバイスと PCB の組み合わせで取得されており、 $R_{\theta JA}$ は約 22°C/W です。これらのグラフに記載されているデータは、説明のみを目的としており、特定のアプリケーションにおける実際の性能は、既に言及してきたすべての要因に依存することに注意してください。




図 8-3. WSON パッケージの代表的な $R_{\theta JA}$ と銅箔面積の関係




図 8-4. 最大出力電流と周囲温度の関係 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $f_{SW} = 400kHz$ 、 $R_{\theta JA} = 22°C/W$

以下の資料は、優れた熱設計のプリント基板設計および特定のアプリケーション環境における $R_{\theta JA}$ の推定の参考として利用できます。

- ・ AN-2020 過去ではなく、現在の識見による熱設計アプリケーションレポート
- ・ 『露出パッドパッケージで最良の熱抵抗を実現するための基板レイアウトガイド』アプリケーションレポート

- ・『半導体およびIC パッケージの熱評価基準』アプリケーションレポート
- ・LM43603 およびLM43602 を使用した簡単な熱設計アプリケーションレポート
- ・『新しい熱評価基準の解説』アプリケーションレポート

8.2.3 アプリケーション曲線

特記のない限り、次の条件が適用されます。 $V_{IN} = 13.5V$, $T_A = 25^\circ C$ 。図 8-1 には 表 8-1 からの適切な BOM を用いた回路が示されています。




図 8-5. 効率




図 8-6. 効率




図 8-7. 効率




図 8-8. 効率




図 8-9. ライン / ロード レギュレーション




図 8-10. ライン / ロード レギュレーション




図 8-11. スイッチング周波数と出力電流との関係




図 8-12. スイッチング周波数と入力電圧との関係




図 8-13. -1% ドロップ時の出力電流に対するドロップアウト電圧




図 8-14. 1.85MHz におけるドロップアウト電圧と出力電流の関係




図 8-15. 出力電流に対する入力電源電流






図 8-16. 出力電流に対する入力電源電流




0A~3.25A, 2μs $V_{OUT} = 5V$ $f_{sw} = 400\text{kHz}$

図 8-17. 負荷過渡




0A~3.25A, 2μs $V_{OUT} = 3.3V$ $f_{sw} = 400\text{kHz}$

図 8-18. 負荷過渡




0A~3.25A, 2μs $V_{OUT} = 5V$ $f_{sw} = 2100\text{kHz}$

図 8-19. 負荷過渡




0A~3.25A, 2μs $V_{OUT} = 3.3V$ $f_{sw} = 2100\text{kHz}$

図 8-20. 負荷過渡



$V_{OUT} = 5V$
自動 $f_{sw} = 400\text{kHz}$
1A~3.25A, 2μs

図 8-21. 負荷過渡





$V_{OUT} = 3.3V$
自動 $f_{sw} = 400\text{kHz}$
1A~3.25A, 2μs

図 8-22. 負荷過渡

8.2.4 EMI 性能曲線

EMI の結果は PCB レイアウトおよび試験環境に大きく依存します。ここに示す結果は代表的なものであり、参考情報として提供されています。使用された EMI フィルタは 図 8-25 に示されています。表示されている制限線は CISPR25 クラス 5 に準拠しています。



A. EMI 測定にのみ使用された入力フィルタは [セクション 8.2.4](#) に示されています。

図 8-25. 代表的な入力 EMI フィルタ

8.3 設計のベスト プラクティス

- 絶対最大定格を超過してはなりません。
- 推奨動作条件を超過してはなりません。
- ESD 定格を超過してはなりません。
- EN 入力をフローティングにしないでください。
- 出力電圧が入力電圧を超えないように、またグランドを下回らないようにしてください。
- 熱に関する情報の表に記載されている $R_{\theta JA}$ の値をアプリケーションの設計に使用しないでください。[セクション 8.2.2.8](#) を参照してください。
- 設計を量産用に確定する前に、このデータシートに記載されているすべてのガイドラインと推奨事項に従ってください。テキサス・インスツルメンツのアプリケーション エンジニアが、設計および PCB レイアウトの評価をサポートして、プロジェクトの成功を支援します。
- 220nF のコンデンサを使用して、デバイスの VIN および PGND ピンに直接接続します。詳しくは、[セクション 8.2.2.4](#) を参照してください。

8.4 電源に関する推奨事項

入力電源の特性は、本データシートの [セクション 6](#) に示された制限値と適合している必要があります。また、入力電源は、負荷時のレギュレータに必要な入力電流を供給できる必要があります。[式 11](#) を使用して平均入力電流を推定します。

$$I_{IN} = \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times \eta} \quad (11)$$

ここで、

- η は効率です。

レギュレータを長いワイヤや PCB パターンで入力電源に接続している場合は、良好な性能を実現するために特別な注意が必要です。入力ケーブルの寄生インダクタンスと抵抗は、レギュレータの動作に悪影響を及ぼすおそれがあります。寄生インダクタンスは、低 ESR セラミック入力コンデンサとの組み合わせによって不足減衰共振回路を形成し、レギュレータへの入力での過電圧過渡の原因となる可能性があります。寄生抵抗は、出力に負荷過渡が加わった際に、VIN ピンの電圧が低下する原因となる可能性があります。アプリケーションが最小入力電圧に近い値で動作している場合、この低下によってレギュレータが瞬時にシャットダウンし、リセットされる可能性があります。この種の問題を解決する最良の方法は、入力電源からレギュレータまでの距離を短くし、セラミックコンデンサと並列にアルミニウムまたはタンタル入力コンデンサを使用することです。この種のコンデンサの ESR は比較的低いため、入力共振回路の減衰およびオーバーシュートの低減に役立ちます。通常、 $20\mu F \sim 100\mu F$ の範囲の値は入力のダンピングに十分であり、大きな負荷過渡中も入力電圧を安定した状態に保持できます。

TI は入力電源は、出力電圧を $0.3V$ 以上下回ることはできないことを推奨します。このような状況では、出力コンデンサはハイサイド・パワー MOSFET のボディ・ダイオードを通して放電されます。結果として得られる電流は予測不能な動作を引き起こし、極端な場合にはデバイスの損傷が発生する可能性があります。アプリケーションでこの可能性がある場合は、VIN から VOUT へのショットキーダイオードを使用して、レギュレータの周囲にこの電流を供給します。

場合によっては、コンバータの入力に過渡電圧サプレッサ (TVS) が使われています。この素子の種類には、スナップバック特性を持つもの (サイリスタ型) があります。テキサス・インスツルメンツでは、このタイプの特性を持つデバイスの使用を推奨していません。このタイプの TVS が作動すると、クランプ電圧は非常に低い値に低下します。この電圧がレギュレータの出力電圧よりも低い場合、前述の通り、出力コンデンサはデバイスを通して放電します。

システムに関するその他の考慮事項として、レギュレータの前に入力フィルタが使われる場合があります。入力フィルタを使用する際は、注意深く設計しないと、不安定性につながる可能性があり、上述の現象の一因ともなり得ます。[AN-2162](#) [『DC/DC コンバータ向け伝導 EMI の簡単な成功事例』アプリケーション レポート](#)では、スイッチング レギュレータの入力フィルタを設計する際に役立つ提案を紹介しています。

8.5 レイアウト

8.5.1 レイアウトのガイドライン

DC/DC コンバータの PCB レイアウトは、最適な設計性能を実現するために重要です。PCB レイアウトが不適切な場合、適正な回路図設計の動作の妨げとなる可能性があります。コンバータが適切にレギュレートしている場合でも、PCB レイアウトが不適切では、堅牢な設計と量産できない設計という違いが生じる可能性があります。さらに、レギュレータの EMI 性能は、PCB レイアウトに大きく依存します。降圧コンバータにおける PCB の最も重要な機能は、入力コンデンサと電源グランドによって形成されるループです ([図 8-26](#) を参照)。このループには、パターンのインダクタンスに応答して大きな過渡電圧を発生させる可能性がある大きな過渡電流が流れます。これらの望ましくない過渡電圧は、コンバータの正常な動作を妨げます。このことから、このループ内のパターンは広く短くして、ループ領域をできる限り小さくし、寄生インダクタンスを低減する必要があります。[図 8-27](#) は、LM63635C-Q1 の重要な部品の推奨レイアウトを示しています。

1. 入力コンデンサは、VIN および PGND ピンにできる限り近づけて配置してください。VIN および PGND ピンは隣接しているため、入力コンデンサを簡単に配置できます。TI はこの領域でのサーマルリリーフの使用を推奨していません。

2. **VCC** のバイパスコンデンサは、**VCC** ピンの近くに配置します。このコンデンサはデバイスに近接して配置し、**VCC** および **PGND** ピンへは短く幅広い配線で接続します。TI はこの領域でのサーマルリリーフの使用を推奨していません。
3. **C_{BOOT}** コンデンサには広いパターンを使用します。**C_{BOOT}** コンデンサは、デバイスのできる限り近くに、**BOOT** および **SW** ピンに短くて幅の広いパターンで配置します。TI はこの領域でのサーマルリリーフの使用を推奨していません。
4. 帰還分圧器は、本デバイスの **FB** ピンのできるだけ近くに配置します。**ADJ** オプションで外部フィードバック分圧器を使用する場合は、**R_{FBB}**、**R_{FBT}**、**C_{FF}** をデバイスに近接して配置してください。**FB** および **AGND** への接続は、短くする必要があります、かつ本デバイスのそれらのピンに近付ける必要があります。**V_{OUT}** への接続は、多少長くなってもかまいません。ただし、この後者のパターンは、レギュレータの帰還経路に静電容量結合する可能性があるすべてのノイズ源 (**SW** ノードなど) の近くには配線しないでください。
5. 内層の 1 つを使って、少なくとも 1 つのグランドプレーンを配置します。このプレーンは、ノイズシールドと放熱経路として機能します。
6. サーマルパッドをグランドプレーンに接続します。サーマルパッド (DAP) はプリント基板のグランドプレーンにハンダ付けする必要があります。このパッドはレギュレータの放熱接続および電気的グランド接続として機能します。この半田接続の完全性は、アプリケーションの総合的な実効 $R_{\theta JA}$ に直接影響します。TI はこの領域でのサーマルリリーフの使用を推奨していません。
7. **VIN**、**VOUT**、**SW**、**PGND** には広いパターンを使います。コンバータの入力または出力経路でのすべての電圧降下を低減し、効率を最大化するため、これらの配線はできるだけ広くかつ真っすぐにする必要があります。TI はこの領域でのサーマルリリーフの使用を推奨していません。
8. 適切なヒートシンクのために十分な PCB 領域を確保します。[セクション 8.2.2.8](#) に記載されている通り、最大負荷電流および周囲温度に見合った低い $R_{\theta JA}$ を確保するために、十分な銅箔面積を使用する必要があります。PCB の上層と下層は 2oz 銅箔とし、最低でも 1 オンス以上とする必要があります。サーマルパッド (DAP) をプリント基板の底面グランドプレーンに接続するために、ヒートシンク効果を高める複数のビアを使用します。PCB 設計に複数の銅層を使用している場合は (推奨設計)、これらのサーマルビアも内部層の熱拡散グランドプレーンに接続することができます。
9. スイッチングする領域は、小さく保ちます。**SW** ピンをインダクタに接続する銅箔領域は、できるだけ短くかつ広くします。同時に、放射 EMI を低減するため、このノードの総面積を最小化する必要があります。

その他の重要なガイドラインについては、以下の PCB レイアウト資料を参照してください。

- [『スイッチング電源のレイアウトのガイドライン』アプリケーションレポート](#)
- [Simple Switcher PCB レイアウトガイドラインアプリケーションレポート](#)
- [『独自電源の構築 - レイアウトの考慮事項』セミナー](#)
- [『LM4360x および LM4600x による低放射 EMI レイアウトの簡単な設計』アプリケーションレポート](#)




図 8-26. 高速エッジを持つ電流ループ

8.5.1.1 グランドと熱に関する考慮事項

前述のように、テキサス・インスツルメンツでは、中間層の 1 つをソリッド グランド プレーンとして使用することを推奨しています。グランド プレーンは、ノイズの影響を受けやすい回路とパターンにシールドを提供します。また、グランド プレーンは、制御回路に対して、低ノイズのリファレンス電位も提供します。バイパス コンデンサの隣にあるビアを使用して、AGND および PGND ピンをグランド プレーンに接続します。PGND ピンは、ローサイド MOSFET スイッチのソースに直接接続し、入力および出力コンデンサのグランドにも直接接続します。PGND にはスイッチング周波数におけるノイズが含まれており、負荷変動により戻ってくる場合があります。PGND パターンは、VIN および SW パターンと同様に、グランド プレーンの片方に固定する必要があります。グランド プレーンのもう片方はノイズが非常に少ないため、ノイズの影響を受けやすい配線に使用します。

テキサス・インスツルメンツは、プライマリ サーマル パスとしてデバイスのサーマル パッド (DAP) を使用して十分なデバイス ヒートシンクを用意することを推奨しています。DAP をシステムのグランド プレーンのヒートシンクに接続するには、10mil サーマル ビアの 4×3 以上の配列を使用します。ビアは、DAP の下に均等に配置する必要があります。システムのグランド プレーンでは、効率の高い放熱のために、レイヤの上下に出来る限り多くの銅を使用します。4 つの層の銅厚が上からそれぞれ 2 オンス、1 オンス、1 オンス、2 オンスとなっている 4 層基板を使用します。十分な厚さの銅箔と適切なレイアウトを備えた 4 層基板は、低インピーダンスの電流導通、適切なシールド効果、低熱抵抗を実現します。

8.5.2 レイアウト例




図 8-27. WSON パッケージのレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.1.1 デバイスの命名規則

図 9-1 には LM63635C-Q1 のデバイス命名規則が示されています。各バリエントの特長については、セクション 4 を参照してください。他のオプションの詳細と提供状況については、テキサス・インスツルメンツの販売代理店またはテキサス・インスツルメンツの E2E™ テクニカル サポート フォーラムにお問い合わせください。




図 9-1. デバイスの命名規則

9.2 ドキュメントのサポート

9.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、[AN-2020 過去ではなく、現在の議見による熱設計アプリケーション レポート](#)
- テキサス・インスツルメンツ、[AN-2162 DC/DC コンバータ向け伝導 EMI の簡単な成功事例アプリケーション レポート](#)
- テキサス・インスツルメンツ、『露出パッド パッケージで最良の熱抵抗を実現するための基板レイアウトガイド』アプリケーション レポート
- テキサス・インスツルメンツ、『半導体およびIC パッケージの熱評価基準』アプリケーション レポート
- テキサス・インスツルメンツ、[LM43603 および LM43602](#) によるシンプルな熱設計アプリケーション レポート
- テキサス・インスツルメンツ、新しい熱評価基準の解説アプリケーション レポート
- テキサス・インスツルメンツ、『スイッチング電源のレイアウトのガイドライン』アプリケーション レポート
- テキサス・インスツルメンツ、『Simple Switcher PCB レイアウトガイドライン』アプリケーション レポート
- テキサス・インスツルメンツ、『独自電源の構築 - レイアウトの考慮事項セミナー』
- テキサス・インスツルメンツ、『LM4360x および LM4600x による低放射 EMI レイアウトの簡単な設計』アプリケーション レポート

9.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品 フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

9.5 商標

PowerPAD™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお奨めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (January 2024) to Revision A (May 2025)	Page
モードピンを 同期/モード ピンに変更	4
電気的特性表に負の電流制限仕様を追加	7
電気的特性表に OSCILLATOR (同期/モード ピン) セクションを追加	7
タイミング特性表の名称を「タイミング要件」に変更	9
タイミング要件表内の「/RESET」を「RESET」に変更	9
スイッチング特性表に f_{SPREAD} 仕様を追加	10
リストに FPWM および周波数同期機能を追加	13
モード ピンを 同期/モード ピンに変更	13
OSCILLATOR ブロックから制御ロジック ブロックへの接続を追加	13
同期/モード選択に関するセクションを追加	13
周波数スプレッドを $\pm 3\%$ から $\pm 5\%$ に変更	14
FPWM モード動作時のデバイス動作についての段落を追加	17
図 7-8 を追加	17
同期/FPWM 動作セクションを追加しました。	18
アプリケーション曲線セクションに、デバイスが FPWM 動作モードで動作する際のスイッチング周波数と入力電圧および負荷過渡応答曲線を追加	29

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LM63635CA3QDRQQ1	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CA3
LM63635CA3QDRQQ1.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CA3
LM63635CA5QDRQQ1	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CA5
LM63635CA5QDRQQ1.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CA5
LM63635CC3QDRQQ1	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CC3
LM63635CC3QDRQQ1.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CC3
LM63635CC5QDRQQ1	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CC5
LM63635CC5QDRQQ1.A	Active	Production	WSON (DRR) 12	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	635CC5

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM63635CA3QDRQQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
LM63635CA5QDRQQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
LM63635CC3QDRQQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
LM63635CC5QDRQQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM63635CA3QDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0
LM63635CA5QDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0
LM63635CC3QDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0
LM63635CC5QDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


DRR 12

WSON - 0.8 mm max height

3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4223490/B

DRR0012E

PACKAGE OUTLINE

WSON - 0.8 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



4224874/C 11/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRR0012E

WSON - 0.8 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



SOLDER MASK DETAILS

4224874/C 11/2023

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRR0012E

WSON - 0.8 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
82% PRINTED COVERAGE BY AREA
SCALE: 20X

4224874/C 11/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月