

IWRL6432 WCSP シングルチップ 57~64GHz 産業用レーダーセンサ、

1 特長

- FMCW トランシーバ
 - PLL、トランスミッタ、レシーバ、ベースバンド、ADC を内蔵
 - 57GHz~64GHz の範囲 (7GHz の連続帯域幅) に対応
 - 3 つの受信チャンネルと 2 つの送信チャンネル
 - 最大で 25m (標準値) までのレンジ
 - Tx あたり 10dBm の出力電力 (標準値)
 - 12dB (標準値) のノイズ指数
 - 1MHz で -89dBc/Hz の位相ノイズ (標準値)
 - FMCW の動作
 - 5MHz IF 帯域幅、実数のみの Rx チャンネル
 - フラクショナル N PLL を使用した超高精度のチャープ エンジン
 - トランスミッタごとのバイナリ位相シフタ
- 処理部品
 - 単精度 FPU (160MHz) を搭載した Arm® M4F® コア
 - テキサス・インスツルメンツのレーダー ハードウェア アクセラレータ (HWA 1.2)、FFT、対数振幅、CFAR 動作 (80MHz) 用
- 複数の低消費電力モードをサポート
 - アイドル モードとディープ スリープ モード
- パワー マネージメント
 - 1.8V および 3.3V IO のサポート
 - 内蔵 LDO ネットワークにより PSRR の向上を実現
 - BOM 最適化モードと電力最適化モード
 - 1.8V IO モード用の 1 つまたは 2 つの電源レール、3.3V IO モード用の 2 つまたは 3 つの電源レール
- 内蔵較正
 - 内蔵 ファームウェア (ROM)
 - 自己完結型のオンチップ較正システム
- ホスト インターフェイス
 - UART
 - CAN-FD
 - SPI
- RDIF (レーダー データ インターフェイス)、未加工 ADC サンプル キャプチャ用
- ユーザー アプリケーションで利用可能なその他のインターフェイス
 - QSPI
 - I2C
 - JTAG
 - GPIO
 - PWM インターフェイス
- 内部メモリ
 - 1MB のオンチップ RAM
 - レーダー キューブ用の構成可能な L3 共有メモリ
 - データおよびコード RAM (512/640/768KB)
- 11 x 11 BGA グリッド、111 BGA ボールの WCSP パッケージ、パッケージ サイズ: 4.89 mm × 4.5mm
- クロック ソース
 - プライマリ クロック用の 40.0MHz 水晶振動子
 - 40.0MHz の外部駆動クロック (方形波 / 正弦波) をサポート
 - 低消費電力動作 32kHz 内部発振器
- 動作時の温度範囲対応
 - 動作時の接合部温度範囲: -40°C ~ 105°C



2 アプリケーション

- PC / ノート PC
- ポータブル エレクトロニクス
- テレビ
- タブレット
- イヤホン
- スマート ウォッチ
- ゲーム
- ホーム シアター / エンターテインメント
- 自動ドア / ゲート

- モーション検出器
- 物体検出 / 人間の追跡 / 人数計測
- ビデオドアベル
- IP ネットワーク カメラ
- サーモスタット
- エアコン
- 冷蔵庫、冷凍庫
- ロボット掃除機
- 芝刈り機

3 概要

IWRL6432W ミリ波センサ デバイスは、FMCW レーダー テクノロジーをベースとする統合型シングル チップ ミリ波センサです。このデバイスは 57GHz~63.9GHz の帯域で動作でき、主に 4 つの電源ドメインに区分されています。

- **RF / アナログ サブシステム**: このブロックには、RF 信号の送受信に必要なすべての RF およびアナログ コンポーネントが含まれています。
- **フロント エンド コントローラ サブシステム (FECSS)**: FECSS には、レーダー フロント エンドの構成、制御、較正を担当するプロセッサが含まれています。
- **アプリケーション サブシステム (APPSS)**: APPSS には、ユーザーによるプログラムが可能な ARM Cortex M4 が実装されており、カスタム制御や車載用インターフェイス アプリケーションに使用できます。トップ サブシステム (TOPSS) は、APPSS 電源ドメインの一部であり、クロッキングおよびパワー マネージメント サブブロックを含んでいます。
- **ハードウェア アクセラレータ (HWA)**: HWA ブロックは、FFT、CFAR (Constant False Alarm Rate、一定誤警報率)、スケーリング、圧縮などの一般的なレーダー処理を負荷分担して、APPSS を補完します。

IWRL6432W は、使用事例の要件に基づいて状態 (電源オンまたはオフ) を制御するため、上記の各電源ドメインを個別に制御できるように設計されています。このデバイスにはスリープやディープ スリープなどのさまざまな低消費電力状態を実行する機能もあり、クロック ゲーティングによって、また、デバイスの内部 IP ブロックをオフにすることによって、低消費電力のスリープ モードを実現しています。このデバイスでは、そのようなシナリオで保持されるアプリケーション イメージや RF プロファイルなど、デバイスの一部の内容を保持することもできます。

さらに、このデバイスは、テキサス・インスツルメンツの低消費電力 45nm RF CMOS プロセスで製造され、超小型の外形で、かつてないレベルの統合を実現しています。IWRL6432W は、ビルとファクトリオートメーション、商用と住宅用セキュリティ、パーソナル エレクトロニクス、存在と動作検出、ヒューマン マシン インターフェイス向けジェスチャ検出と認識などのアプリケーションのために、産業用 (およびパーソナル エレクトロニクス) 分野の低消費電力機能付き、超高精度レーダー システム向けに設計されています。

表 3-1. パッケージ情報

量産部品番号 (1)	パッケージ	本体サイズ (2)	トレイ / テープ アンド リール	説明
IWRL6432BDQGYFFR	YFF (WCSP, 111)	4.89 mm × 4.5mm	テープ アンド リール	量産、ディープ スリープ有効、一般部品
IWRL6432BDQAYFFR	YFF (WCSP, 111)	4.89 mm × 4.5mm	テープ アンド リール	量産、ディープ スリープ有効、認証済みブート対応

(1) 詳細については、「[デバイスの命名規則](#)」を参照してください。

(2) 詳細については、「[メカニカル](#)、[パッケージ](#)、および[注文情報](#)」を参照してください。

4 機能ブロック図




図 4-1. 機能ブロック図

目次

1 特長.....	1	7.12 熱抵抗特性.....	33
2 アプリケーション.....	2	7.13 タイミングおよびスイッチング特性.....	34
3 概要.....	2	8 詳細説明.....	53
4 機能ブロック図.....	3	8.1 概要.....	53
5 デバイスの比較.....	5	8.2 機能ブロック図.....	53
5.1 関連製品.....	7	8.3 サブシステム.....	54
6 端子構成および機能.....	8	8.4 その他のサブシステム.....	59
6.1 ピン配置図.....	8	8.5 メモリパーティションの選択.....	60
6.2 信号の説明.....	9	8.6 ブートモード.....	61
7 仕様.....	19	9 アプリケーション、実装、およびレイアウト.....	62
7.1 絶対最大定格.....	19	9.1 アプリケーション情報.....	62
7.2 ESD 定格.....	19	10 デバイスおよびドキュメントのサポート.....	63
7.3 電源投入時間 (POH).....	19	10.1 デバイスの命名規則.....	63
7.4 推奨動作条件.....	20	10.2 ツールとソフトウェア.....	65
7.5 ワンタイム プログラマブル (OTP) eFuse の VPP 仕様.....	21	10.3 ドキュメントのサポート.....	65
7.6 電源仕様.....	22	10.4 サポートリソース.....	65
7.7 パワーセーブモード.....	28	10.5 商標.....	65
7.8 電圧レールごとのピーク電流要件.....	29	10.6 静電放電に関する注意事項.....	65
7.9 RF 仕様.....	31	10.7 用語集.....	65
7.10 サポート対象 DFE 機能.....	32	11 改訂履歴.....	66
7.11 CPU の仕様.....	33	12 メカニカル、パッケージ、および注文情報.....	67

5 デバイスの比較

下表に、レーダー デバイスの機能の比較を示します。

表 5-1. デバイスの機能の比較

機能	IWRL6432 WCSP	IWRL6432AOP	IWRL6432	IWR6843AOP ⁽¹⁾	IWR6843 ⁽¹⁾	IWR6443	IWRL1432
アンテナ オン パッケージ (AOP)	-	あり	-	あり	-	-	-
レシーバの数	3	3	3	4	4	4	3
トランスミッタの数	2	2	2	3 ⁽²⁾	3 ⁽²⁾	3 ⁽²⁾	2
RF 周波数範囲	57~64GHz	57~64GHz	57~64GHz	60~64GHz	60~64GHz	60~64GHz	76~81GHz
オンチップ メモリ	1MB	1MB	1MB	1.75MB	1.75MB	1.4MB	1MB
最大 I/F (中間周波数) (MHz)	5	5	5	10	10	10	5
最大実数サンプリング レート (Msps)	12.5	12.5	12.5	25	25	25	12.5
最大複素サンプリング レート (Msps)	-	-	-	12.5	12.5	12.5	-
セーフティおよびセキュリティ							
機能安全への準拠	-	-	SIL-2 対応予定 ⁽³⁾	SIL-2	SIL-2	-	SIL-2 対応予定 ⁽³⁾
デバイスのセキュリティ ⁽⁴⁾	-	-	-	あり	あり	あり	-
プロセッサ							
MCU	M4F	M4F	M4F	R4F	R4F	R4F	M4F
DSP	-	-	-	C674x	C674x	-	-
HWA	あり	あり	あり	あり	あり	あり	あり
ペリフェラル							
シリアル ペリフェラル インターフェイス (SPI) ポート	2	2	2	2	2	2	2
クワッド シリアル ペリフェラル インターフェイス (QSPI)	あり	あり	あり	あり	あり	あり	あり
I ² C (Inter-Integrated Circuit) インターフェイス	1	1	1	1	1	1	1

表 5-1. デバイスの機能の比較 (続き)

機能	IWRL6432 WCSP	IWRL6432AOP	IWRL6432	IWR6843AOP ⁽¹⁾	IWR6843 ⁽¹⁾	IWR6443	IWRL1432
コントローラ エリア ネット ワーク (DCAN) インター フェイス	-	-	-	-	-	-	-
コントローラ エリア ネット ワーク (CAN-FD) インター フェイス	あり	あり	あり	あり	あり	あり	あり
トレース	-	-	-	あり	あり	-	-
PWM	あり	あり	あり	あり	あり	あり	あり
DMM インターフェイス	-	-	-	あり	あり	あり	-
ハードウェア イン ループ (HIL/DMM)	-	-	-	あり	あり	あり	-
GPADC	あり	あり	あり	あり	あり	あり	あり
ADC 未加工データ キャ プチャ	RDIF	RDIF	RDIF	LVDS	LVDS	LVDS	RDIF
UART	2	2	2	2	2	2	2
1V バイパス モード	該当なし	該当なし	該当なし	あり	あり	あり	該当なし
JTAG	あり	あり	あり	あり	あり	あり	あり
同時に使用できる TX の 数	2	1	2	3	3	3	2
チャープごとに構成可能 な TX 位相シフト	BPM のみ	-	BPM のみ	あり ⁽⁵⁾	あり ⁽⁵⁾	あり ⁽⁵⁾	BPM のみ
パッケージのバリエーション	WCSP	アンダーマウント	FCCSP	アンダーマウント	FCCSP	FCCSP	FCCSP
製品プレビュー (PP)、事 前情報 (AI)、量産データ (PD)	PD ⁽⁶⁾	AI	PD ⁽⁶⁾	PD ⁽⁶⁾	PD ⁽⁶⁾	PD ⁽⁶⁾	PD ⁽⁶⁾

- (1) 機能安全アプリケーション用に開発された本デバイスは、SIL-2 までのハードウェア インテグリティをサポートしています。詳細については、関連資料を参照してください。これらのデバイスの機能安全非準拠製品も提供しています。
- (2) 該当するデバイスでの 3 Tx 同時動作は、1V LDO バイパスおよび PA LDO 無効化モードのみでサポートしています。このモードでは、1V 電源を V_{OUT} PA ピンに供給する必要があります。
- (3) 認定は、異なる時期に認定書をもって確定されることがあるため、目標は、関連するデータシートのみにおいて「準拠予定」から「準拠」に更新されます。最新の準拠ステータスについては、該当するデータシートを参照してください。
- (4) セキュア ブートとカスタマー プログラマブル キーを含むデバイス セキュリティ機能は、「製品情報」表のセクション 3 のデバイス タイプ識別子で示された一部の製品バリエーションでのみ利用できます。
- (5) 6 ビットリニア位相シフト。
- (6) 量産データの情報は、公開日の時点で最新のものです。製品は、テキサス・インスツルメンツの標準保証条件に基づく仕様に準拠しています。

5.1 関連製品

この製品ファミリまたは関連製品の他のデバイスの詳細については、以下のリンクを参照してください。

ミリ波センサ

テキサス・インスツルメンツの最もフットプリントが小さい産業用アプリケーション向けミリ波センサは、小さい電力で、距離、角度、速度を迅速かつ正確に検出します。

ミリ波 IWR

テキサス・インスツルメンツの IWRxxxx ミリ波センサファミリは高集積であり、57~64GHz の周波数帯域で動作する RFCMOS 技術に基づいて設計されています。これらのデバイスは、高精度の線形チャープ合成のための閉ループ PLL を備えています。これらのデバイスは超小型、低消費電力、高精度です。これらのデバイスを使用すると、短距離から超短距離までの産業用アプリケーションを実現できます。

コンパニオン製品 (IWRL6432WCSP)

この製品に類似した製品を評価します。

IWRL6432WCSP のリファ レンス デザイン

IWRL6432W TI Designs リファレンス デザイン ライブラリは、アナログ、組み込みプロセッサ、コネクティビティの各分野にわたる堅牢なリファレンス デザイン ライブラリです。すべての TI Designs は、システム設計を迅速に開始できるように テキサス・インスツルメンツの専門家により作成されたもので、回路図またはブロック図、BOM、設計ファイルが含まれており、製品の開発期間短縮に役立ちます。[ti.com/reference-designs](https://www.ti.com/reference-designs) でリファレンス デザインを検索およびダウンロードしてください。

6 端子構成および機能

6.1 ピン配置図




図 6-1. WCSP のピン配置図 (上面図)

6.2 信号の説明

注

本デバイスのすべてのデジタル IO ピン (NRESET を除く) は非フェイルセーフであるため、VIO 電源が本デバイスに供給されていない限り、これらの IO ピンが外部から駆動されないように注意する必要があります。

表 6-1. アナログ信号の説明

信号名	説明	ピンの種類	WCSP のピン
CLKM	XTAL CLKM ピン	A	C1
CLKP	XTAL CLKP ピン	A	D1
GPADC1	GPADC 入力 1	A	K5
GPADC2	GPADC 入力 2	A	J5
NRESET	NRESET 入力	A	K8
OSC_CLK_OUT	発振器クロック出力	A	D5
RX1	RX チャネル 1	A	K1
RX2	RX チャネル 2	A	H1
RX3	RX チャネル 3	A	F1
TX1	TX チャネル 1	A	A2
TX2	TX チャネル 2	A	A4
VBGAP	バンドギャップ リファレンス ピン	A	H4

表 6-2. CAN 信号の説明

信号名	説明	ピンの種類	WCSP のピン
CAN_FD_RX	CAN 受信データ	I	K11
CAN_FD_TX	CAN 送信データ	O	L10

表 6-3. クロック信号の説明

信号名	説明	ピンの種類	WCSP のピン
MCU_CLKOUT	MCU クロック出力	O	J8、K10
PMIC_CLKOUT	PMIC クロック出力。 これはセンス オン パワー ラインとしても機能します。ブートモード SOP1 に影響します。	O	J11
RTC_CLK_IN	RTC クロック入力。 これは、ディープ スリープを出るためのウェークアップ要因として使用されます。詳細については、 テクニカル リファレンス マニュアル を参照してください。	I	B11、G10、J10、K10、K9

表 6-4. EPWM 信号の説明

信号名	説明	ピンの種類	WCSP のピン
EPWMA	EPWM 出力 A	O	C10、D10、F10、K9
EPWMB	EPWM 出力 B	O	C9、D11、E10、J9
EPWM_SYNC_IN	EPWM 同期入力	I	G10、H10、J9
EPWM_SYNC_OUT	EPWM 同期出力	O	G10

表 6-5. GPIO 信号の説明

信号名	説明	ピンの種類	WCSP のピン
GPIO_0	汎用入出力	IO	C9
GPIO_1	汎用入出力	IO	C10
GPIO_2	汎用入出力	IO	J10
GPIO_3	汎用入出力	IO	K11
GPIO_4	汎用入出力	IO	K10
GPIO_5	汎用入出力	IO	J9
GPIO_6	汎用入出力	IO	K9
GPIO_7	汎用入出力	IO	J8

表 6-6. I2C 信号の説明

信号名	説明	ピンの種類	WCSP のピン
I2C_SCL	I2C クロック	IO	A9、D11、H10、J8、L10
I2C_SDA	I2C データ	IO	A10、D10、H11、J10、K11

表 6-7. JTAG 信号の説明

信号名	説明	ピンの種類	WCSP のピン
TCK	JTAG テスト クロック入力	I	E10
TDI	JTAG テスト データ入力	I	F10
TDO	JTAG テスト データ出力。 ブート モード SOP0 に影響を与えるセンス オン パワー [リセット] ラインとしても機能します。	O	F11
TMS	JTAG テスト モード選択入力	I	G10

表 6-8. LIN 信号の説明

信号名	説明	ピンの種類	WCSP のピン
LIN_RX	LIN 受信データ	I	H11、J10、J9、K11
LIN_TX	LIN 送信データ	O	H10、J11、J8、K9、L10

表 6-9. RDIF 信号の説明

信号名	説明	ピンの種類	WCSP のピン
RDIF_CLK	RDIF クロック	O	C11、D11、K9
RDIF_D0	RDIF データ 0	O	B10、E10、J10
RDIF_D1	RDIF データ 1	O	A9、C9、H10、K11
RDIF_D2	RDIF データ 2	O	A10、C10、H11、L10
RDIF_D3	RDIF データ 3	O	B11、D10、J8、J9、K10
RDIF_FRM_CLK	RDIF フレーム クロック	O	B9、F11、J11、J8

表 6-10. 電源信号の説明

信号名	説明	ピンの種類	WCSP のピン
VDD	1.2V コア電源	PWR	A8、B8、C6、C7、C8、D6、D7、D8、D9、E6、E7、E8、E9、K6
VDDA_10RF	1.0V RF 電源 (ボール間の配線抵抗は 15mOhm 未満である必要があります)	PWR	D3、D4、H3、J3
VDDA_12RF	1.2V RF 電源	PWR	K3、L3
VDDA_18BB	1.8V アナログ電源	PWR	G4、L4、L5
VDDA_18VCO	1.8V アナログ電源	PWR	F3
VDD_SRAM	1.2V SRAM 電源	PWR	L6
VIN_18PM	1.8V コア電源	PWR	F4
VIOIN	1.8V アナログ電源	PWR	E11、L9
VIOIN_18	1.8V アナログ電源	PWR	A6、G11、K7、L7
VIOIN_18CLK	1.8V アナログ電源	PWR	F5
VNWA	1.2V VNWA 電源	PWR	L8
VOUT_14APLL	1.4V アナログコンデンサ (内部 LDO o/p.このピンには外付けコンデンサが必要です)	PWR	G3
VOUT_14SYNTH	1.4V アナログコンデンサ (内部 LDO o/p.このピンには外付けコンデンサが必要です)	PWR	D2
VPP	1.8V VPP 電源	PWR	B6
VSS	グラウンド	GND	A11、A7、B7、F6、F7、F8、F9、G5、G6、G7、G8、G9、H6、H7、H8、H9、J6、J7、L11
VSSA	グラウンド	GND	A1、A3、A5、B1、B2、B4、B5、E1、E2、F2、G1、G2、H2、J1、J2、K2、L1、L2
VSSA_PM	グラウンド	GND	C5

表 6-11. QSPI 信号の説明

信号名	説明	ピンの種類	WCSP のピン
QSPI_D0	QSPI データ ビット 0	IO	B10
QSPI_D1	QSPI データ ビット 1	I	B11
QSPI_D2	QSPI データ ビット 2	I	A9
QSPI_D3	QSPI データ ビット 3	I	A10
QSPI_SCLK	QSPI クロック	IO	C11
QSPI_CS	QSPI チップ セレクト	O	B9

表 6-12. RS232 デバッグ信号の説明

信号名	説明	ピンの種類	WCSP のピン
RS232_RX	デバッグ UART (バス メインとして動作) - 受信信号	I	H11
RS232_TX	デバッグ UART (バス メインとして動作) - 送信信号	O	H10

表 6-13. SPIA 信号の説明

信号名	説明	ピンの種類	WCSP のピン
SPIA_CLK	SPIA クロック	IO	D11
SPIA_CS0_N	SPIA チップ セレクト 0	IO	D10
SPIA_MISO	SPIA MISO	IO	C10
SPIA_MOSI	SPIA MOSI	IO	C9

表 6-14. SPIB 信号の説明

信号名	説明	ピンの種類	WCSP のピン
SPIB_CLK	SPIB クロック	IO	C11、D11、G10、K9
SPIB_CS0_N	SPIB チップ セレクト 0	IO	B9、D10、F10、K10
SPIB_MISO	SPIB MISO	IO	B11、C10、G10、H11、J8
SPIB_MOSI	SPIB MOSI	IO	B10、C9、E10、L10

表 6-15. システム信号の説明

信号名	説明	ピンの種類	WCSP のピン
HOST_CLK_REQ	ホスト クロック要求出力	O	J8
NERROR_OUT	NERROR 出力信号	O	K10
SYNC_IN	同期入力	I	A10、G10、J9、K10、K11
WARM_RESET_OUT	ウォーム リセット出力	O	G10、J10、
WU_REQIN	ウェークアップ要求入力	I	A9、J10、J8、K10、K9、L10

表 6-16. UARTA 信号の説明

信号名	説明	ピンの種類	WCSP のピン
UARTA_RTS	UARTA RTS 出力	O	K9
UARTA_RX	UARTA 受信データ	I	K11
UARTA_TX	UARTA 送信データ	O	L10

表 6-17. UARTB 信号の説明

信号名	説明	ピンの種類	WCSP のピン
UARTB_RX	UARTB 受信データ	I	H11、K11
UARTB_TX	UARTB 送信データ	O	H10、L10

表 6-18. ピン多重化表

WCSP ボール番号 (1)	ボール名 (2)	信号名 (3)	PINCNTL レジスタ (4)	PIN CNTL レジスタ アドレス (5)	モード (6)	種類 (7)	電源	プルアップ / ダウン タイプ (8)	RST 時のボ ールの状態 (9)	RST 後のボ ールの状態 (10)
J10	GPIO_2	GPIO_2	PADAL_CFG_REG	0x5A00 002C	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		LIN_RX			1	I				
		WARM_RESET_OUT			2	O				
		I2C_SDA			3	IO				
		SPIA_CS1_N			4	IO				
		WU_REQIN			5	I				
		RTC_CLK_IN			6	I				
		MDO_D0			7	O				
J9	GPIO_5	GPIO_5	PADAV_CFG_REG	0x5A00 0054	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		SYNC_IN			1	I				
		LIN_RX			2	I				
		EPWMB			3	O				
		EPWM_SYNC_IN			4	I				
		MDO_D3			5	O				
J8	HOST_CLK_REQ	HOST_CLK_REQ	PADAX_CFG_REG	0x5A00 005C	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / SS / オ フ
		GPIO_7			1	IO				
		MCU_CLKOUT			2	O				
		LIN_TX			3	O				
		WU_REQIN			4	I				
		SPIB_MISO			5	IO				
		I2C_SCL			6	IO				
		MDO_D3			8	O				
		MDO_FRM_CLK			9	O				
K10	NERROR_OUT	NERROR_OUT	PADAU_CFG_REG	0x5A00 0050	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		GPIO_4			1	IO				
		SYNC_IN			2	I				
		SPIB_CS0_N			3	IO				
		WU_REQIN			4	I				
		RTC_CLK_IN			5	I				
		MCU_CLKOUT			6	O				
		MDO_D3			7	O				
		PA_BLANK			9	I				

表 6-18. ピン多重化表 (続き)

WCSP ボール番号 (1)	ボール名 (2)	信号名 (3)	PINCNTL レジスタ (4)	PIN CNTL レジスタ アドレス (5)	モード (6)	種類 (7)	電源	プルアップ / ダウン タイプ (8)	RST 時のボールの状態 (9)	RST 後のボールの状態 (10)
J11	PMIC_CLKOUT	PMIC_CLKOUT	PADAK_CFG_REG	0x5A00 0028	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		LIN_TX			1	O				
		SPIA_CS1_N			2	IO				
		MDO_FRM_CLK			3	O				
B10	QSPI[0]	QSPI[0]	PADAC_CFG_REG	0x5A00 0008	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		SPIB_MOSI			1	IO				
		MDO_D0			2	O				
B11	QSPI[1]	QSPI[1]	PADAD_CFG_REG	0x5A00 000C	0	I	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		SPIB_MISO			1	IO				
		RTC_CLK_IN			2	I				
		MDO_D3			3	O				
A9	QSPI[2]	QSPI[2]	PADAE_CFG_REG	0x5A00 0010	0	I	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		I2C_SCL			1	IO				
		WU_REQIN			2	I				
		MDO_D1			3	O				
A10	QSPI[3]	QSPI[3]	PADAF_CFG_REG	0x5A00 0014	0	I	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		I2C_SDA			1	IO				
		SYNC_IN			2	I				
		MDO_D2			3	O				
C11	QSPI_CLK	QSPI_CLK	PADAA_CFG_REG	0x5A00 0000	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		SPIB_CLK			1	IO				
		MDO_CLK			2	O				
B9	QSPI_CS	QSPI_CS	PADAB_CFG_REG	0x5A00 0004	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		SPIB_CS0_N			1	IO				
		MDO_FRM_CLK			2	O				
H11	RS232_RX	RS232_RX	PADAP_CFG_REG	0x5A00 003C	0	I	vddshv	PU/PD	オフ / オフ / アップ	オフ / オフ / アップ
		I2C_SDA			1	IO				
		UARTB_RX			2	I				
		LIN_RX			3	I				
		MDO_D2			4	O				
		SPIB_MISO			5	IO				

表 6-18. ピン多重化表 (続き)

WCSP ボール番号 (1)	ボール名 (2)	信号名 (3)	PINCNTL レジスタ (4)	PIN CNTL レジスタ アドレス (5)	モード (6)	種類 (7)	電源	プルアップ / ダウン タイプ (8)	RST 時のボールの状態 (9)	RST 後のボールの状態 (10)
H10	RS232_TX	RS232_TX	PADA0_CFG_REG	0x5A00 0038	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ / オフ
		I2C_SCL			1	IO				
		UARTB_TX			2	O				
		LIN_TX			3	O				
		EPWM_SYNC_IN			4	I				
		MDO_D1			5	O				
		SPIB_CS1_N			6	IO				
D11	SPIA_CLK	SPIA_CLK	PADAG_CFG_REG	0x5A00 0018	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		EPWMB			1	O				
		I2C_SCL			2	IO				
		SPIB_CLK			3	IO				
		MDO_CLK			4	O				
D10	SPIA_CS0_N	SPIA_CS0_N	PADAH_CFG_REG	0x5A00 001C	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		EPWMA			1	O				
		I2C_SDA			2	IO				
		SPIB_CS0_N			3	IO				
		MDO_D3			4	O				
C10	SPIA_MISO	SPIA_MISO	PADAJ_CFG_REG	0x5A00 0024	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		GPIO_1			1	IO				
		EPWMA			2	O				
		SPIB_MISO			3	IO				
		MDO_D2			4	O				
C9	SPIA_MOSI	SPIA_MOSI	PADAI_CFG_REG	0x5A00 0020	0	IO	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		GPIO_0			1	IO				
		EPWMB			2	O				
		SPIB_MOSI			3	IO				
		MDO_D1			4	O				
E10	TCK	TCK	PADAT_CFG_REG	0x5A00 004C	0	I	vddshv	PU/PD	オフ / オフ / ダウン	オフ / オフ / ダウン
		EPWMB			1	O				
		SPIB_CS1_N			2	IO				
		SPIB_MOSI			3	IO				
		MDO_D0			4	O				

表 6-18. ピン多重化表 (続き)

WCSP ボール番号 (1)	ボール名 (2)	信号名 (3)	PINCNTL レジスタ (4)	PIN CNTL レジスタ アドレス (5)	モード (6)	種類 (7)	電源	プルアップ / ダウン タイプ (8)	RST 時のボールの状態 (9)	RST 後のボールの状態 (10)
F10	TDI	TDI	PADAR_CFG_REG	0x5A000044	0	I	vddshv	PU/PD	オフ / オフ / ダウン	オフ / オフ / ダウン
		EPWMA			1	O				
		SPIB_CS0_N			2	IO				
F11	TDO	TDO	PADAS_CFG_REG	0x5A000048	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		MDO_FRM_CLK			1	O				
G10	TMS	TMS	PADAQ_CFG_REG	0x5A000040	0	I	vddshv	PU/PD	オフ / オフ / アップ	オフ / オフ / アップ
		WARM_RESET_OUT			1	O				
		SPIA_CS1_N			2	IO				
		SYNC_IN			3	I				
		SPIB_MISO			4	IO				
		SPIB_CLK			5	IO				
		RTC_CLK_IN			6	I				
		EPWM_SYNC_IN			7	I				
		EPWM_SYNC_OUT			8	O				
K9	UARTA_RTS	UART_RTS	PAD_CFG_REG	0x5A000058	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		GPIO_6			1	IO				
		LIN_TX			2	O				
		SPIB_CLK			3	IO				
		WU_REQIN			4	I				
		EPWMA			5	O				
		RTC_CLK_IN			6	I				
		MDO_CLK			7	O				
		PA_BLANK			9	I				
K11	UARTA_RX	UARTA_RX	PADAM_CFG_REG	0x5A000030	0	I	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		GPIO_3			1	IO				
		LIN_RX			2	I				
		CAN_FD_RX			3	I				
		SYNC_IN			4	I				
		UARTB_RX			5	I				
		I2C_SDA			6	IO				
		MDO_D1			7	O				

表 6-18. ピン多重化表 (続き)

WCSP ボール番号 (1)	ボール名 (2)	信号名 (3)	PINCNTL レジスタ (4)	PIN CNTL レジスタ アドレス (5)	モード (6)	種類 (7)	電源	プルアップ / ダウン タイプ (8)	RST 時のボールの状態 (9)	RST 後のボールの状態 (10)
L10	UARTA_TX	UARTA_TX	PADAN_CFG_REG	0x5A000034	0	O	vddshv	PU/PD	オフ / オフ / オフ	オフ / オフ / オフ
		LIN_TX			1	O				
		CAN_FC_TX			2	O				
		SPIB_MOSI			3	IO				
		WU_REQIN			4	I				
		UARTB_TX			5	O				
		I2C_SCL			6	IO				
		MDO_D2			7	O				

- (1) **ボール番号**: 底面の各信号に関連付けられた底面側のボール番号。
- (2) **ボール名**: パッケージ デバイスのメカニカル名 (名前は muxmode 0 に由来します)。
- (3) **信号名**: 各ボールで多重化された信号の名前 (ボールの名前は muxmode 0 での信号名であることに注意)。
- (4) **PINCNTL_REGISTER**: PinMux 制御用 APPSS レジスタ名
- (5) **PINCNTL アドレス**: PinMux 制御用 APPSS アドレス
- (6) **モード**: 多重化モード番号: このボール番号に対応する特定の信号名を選択するために PinMux 制御レジスタに書き込まれる値。モード列にはビット範囲値があります。
- (7) **タイプ**: 信号の種類と方向:
- I = 入力
 - O = 出力
 - IO = 入出力
- (8) **プルアップ / ダウン タイプ**: 内部プルアップまたはプルダウン抵抗が存在することを示します。プルアップおよびプルダウン抵抗は、ソフトウェアによって有効化または無効化できます。
- プルアップ: 内部プルアップ
 - プルダウン: 内部プルダウン
 - 空欄はプルアップ / ダウンがないことを意味します。
- (9) **RST 時のボールの状態**: リセット時のボールの状態 (RX/TX/Pull ステータス形式)
- RX (入力バッファ)
 - オフ: 入力バッファは無効です。
 - オン: 入力バッファは有効です。
 - TX (出力バッファ)
 - オフ: 出力バッファは無効です。
 - Low: 出力バッファは有効であり、V_{OL} を駆動します。
 - プル ステータス (内部プル抵抗)
 - オフ: 内部プル抵抗はオフになっています。
 - アップ: 内部プルアップ抵抗がオンになっています。
 - ダウン: 内部プルダウン抵抗がオンになっています。
 - NA: 内部プル抵抗なし。

- 空欄、または「-」は該当しないことを意味します。
- (10) **RST 後のボールの状態**:リセット後のボールの状態 (RX / TX / プル ステータス形式)
- RX (入力バッファ)
 - オフ:入力バッファは**無効**です。
 - オン:入力バッファは**有効**です。
 - TX (出力バッファ)
 - オフ:出力バッファは**無効**です。
 - **SS: MUXMODE** で選択されたサブシステムによって、出力バッファの状態が決まります。
 - プル ステータス (内部プル抵抗)
 - オフ:内部プル抵抗は**オフ**になっています。
 - アップ:内部**プルアップ抵抗**がオンになっています。
 - ダウン:内部**プルダウン抵抗**がオンになっています。
 - **NA**:内部プル抵抗なし。
 - 空欄、NA、「-」は該当しないことを意味します。

7 仕様

7.1 絶対最大定格

パラメータ ^{(1) (2)}		最小値	最大値	単位
VDD	1.2V デジタル電源	-0.5	1.4	V
VIOIN	I/O 電源 (3.3V または 1.8V): すべての CMOS I/O は同じ VIOIN 電圧レベルで動作します。	-0.5	3.8	V
VIOIN_18	CMOS IO 用 1.8V 電源	-0.5	2	V
VIN_18CLK	クロック モジュール用 1.8V 電源	-0.5	2	V
VIN_18BB	1.8V アナログ ベースバンド電源	-0.5	2	V
VIN_18VCO 電源	1.8V RF VCO 電源	-0.5	2	V
VPP	ヒューズ チェーン用電源電圧	-0.5	2	V
RX1-3	RF 入力的外部印加電力		10	dBm
TX1-2	RF 出力的外部印加電力 ⁽³⁾		10	dBm
入力および出力電圧範囲	デュアル電圧 LVCMOS 入力、3.3V または 1.8V (定常状態)	-0.3 V	VIOIN + 0.3	V
	デュアル電圧 LVCMOS 入力、3.3V/1.8V (過渡オーバーシュート / アンダーシュート) または外部発振器入力で動作します。		VIOIN + 20% 信号周期の 20% まで	
CLKP、CLKM	リファレンス水晶振動子用入力ポート	-0.5	2	V
クランプ電流	それぞれの電源レールを 0.3V 上回るまたは下回る入力または出力電圧。I/O の内部ダイオード保護セルを流れるクランプ電流を制限します。	-20	20	mA
T _J	動作ジャンクション温度範囲	-40	105	°C
T _{STG}	プリント基板に半田付けした後の保存温度範囲	-55	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、データシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 特に記述のない限り、すべての電圧値は V_{SS} を基準にしています。
- (3) この値は、TX に外部から印加される信号レベルに対応します。さらに、TX 出力にはガンマ = 1 までの反射係数を適用できます。

7.2 ESD 定格

				値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	すべてのピン	±1000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	すべてのピン	±500	
			角のピン	±750	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

7.3 電源投入時間 (POH)

接合部温度 (T _J) ⁽¹⁾	動作条件	公称 CVDD 電圧 (V)	パワーオン時間 [POH] (時間)
105°C の T _J	50% の RF デューティ サイクル	1.2	100,000

1. この情報は、お客様の利便性のみを目的として提供されるものであり、テキサス・インスツルメンツの半導体製品に関する標準的な契約条件に基づいて提供される保証を拡張または変更するものではありません。

7.4 推奨動作条件

		最小値	公称値	最大値	単位
VDD	1.2V デジタル電源	1.14	1.2	1.26	V
VIOIN	I/O 電源 (3.3V または 1.8V): すべての CMOS I/O はこの電源で動作できます。	3.135	3.3	3.465	V
		1.71	1.8	1.89	
VIOIN_18	CMOS IO 用 1.8V 電源	1.71	1.8	1.89	V
VIN_18CLK	クロック モジュール用 1.8V 電源	1.71	1.8	1.89	V
VIN18BB	1.8V アナログ ベースバンド電源	1.71	1.8	1.89	V
VIN_18VCO	1.8V RF VCO 電源	1.71	1.8	1.89	V
V _{IH}	入力 High 電圧 (1.8V モード)	1.17			V
	入力 High 電圧 (3.3V モード)	2.25			
V _{IL}	入力 Low 電圧 (1.8V モード)			0.3*VIOIN	V
	入力 Low 電圧 (3.3V モード)			0.62	
V _{OH}	High レベル出力スレッショルド (I _{OH} = 6mA)	VIOIN - 450			mV
V _{OL}	Low レベル出力スレッショルド (I _{OL} = 6mA)			450	mV
NRESET SOP[1:0]	V _{IL} (1.8V モード)			0.2	V
	V _{IH} (1.8V モード)	0.96			
	V _{IL} (3.3V モード)			0.3	
	V _{IH} (3.3V モード)	1.57			

7.5 ワンタイム プログラマブル (OTP) eFuse の VPP 仕様

このセクションは、OTP eFuse のプログラミングに必要な動作条件を規定しており、認証済みブート デバイスにのみ適用できます。お客様固有のキーまたはその他のフィールド (ソフトウェア バージョンなど) を efuse に書き込む際に、ユーザーは VPP 電源を供給する必要があります。

7.5.1 OTP eFuse プログラミングの推奨動作条件

パラメータ	説明	最小値	公称値	最大値	単位
VPP	通常動作時の eFuse ROM ドメインの電源電圧範囲	NC ⁽²⁾			
	OTP プログラミング時の eFuse ROM ドメインの電源電圧範囲 ⁽¹⁾	1.65	1.7	1.75	V
VPP 電源の持続時間	VPP 電圧が推奨時間を超えて供給された場合、信頼性の問題が発生する可能性があります。			24	時間帯
I(VPP)				50	mA

- (1) 通常動作中は、VPP に電圧を印加しないでください。これは通常、VPP 端子に接続されている外部レギュレータを無効にすることで実現できます。
(2) NC: 接続なし

注

パワーアップ シーケンス: VPP は、最後 (つまりその他のすべてのレールを立ち上げた後) に立ち上げる必要があります。

7.5.2 ハードウェア要件

OTP eFuse にキーをプログラムする場合、以下のハードウェア要件を満たす必要があります。

- OTP レジスタをプログラムしないときは、VPP 電源をディセーブルにする必要があります。

7.5.3 ハードウェア保証への影響

お客様は、eFuse を使用すると テキサス・インスツルメンツのデバイスに対して永続的な変更が加えられることを、自己の責任において認識し、受け入れるものとします。お客様は、不適切な動作条件またはプログラミング シーケンスが原因で eFuse が故障する可能性があることを承諾するものとします。このような障害が発生すると、テキサス・インスツルメンツのデバイスが動作不能になることがあります。また、テキサス・インスツルメンツは eFuse の使用を試行する前に、テキサス・インスツルメンツのデバイスがテキサス・インスツルメンツのデバイスの仕様に準拠していることを確認できません。したがって、eFuse のプログラム可能性に問題がある場合、テキサス・インスツルメンツは法的責任を負いません。

7.6 電源仕様

7.6.1 消費電力が最適化された 3.3V I/O トポロジ

表 7-1 に、3.3V I/O トポロジによる、外部電源ブロックから本デバイスまでの電源レールを示します。

表 7-1. 電源レールの特性：消費電力が最適化された 3.3V I/O トポロジ

電源	その電源から電力を供給されるデバイス ブロック	本デバイス内の関連 IO
3.3V	デジタル I/O	入力: VIOIN
1.8V	シンセサイザと APLL の VCO、水晶発振器、IF アンプ段、ADC	入力: VDDA_18VCO、VIOIN_18CLK、VDDA_18BB、VIOIN_18、VIN_18PM LDO 出力: VOUT_14SYNTH、VOUT_14APLL
1.2V	コア デジタルおよび SRAM、RF、VNWA	入力: VDD、VDD_SRAM、VNWA、VDDA_12RF LDO 出力: VDDA_10RF

7.6.2 BOM が最適化された 3.3V I/O トポロジ

表 7-2 に、BOM に関して最適化された 3.3V I/O トポロジによる、外部電源ブロックから本デバイスまでの電源レールを示します。

表 7-2. 電源レールの特性：BOM が最適化された 3.3V I/O トポロジ

電源	その電源から電力を供給されるデバイス ブロック	本デバイス内の関連 IO
3.3V	デジタル I/O	入力: VIOIN
1.8V	シンセサイザと APLL の VCO、水晶発振器、IF アンプ段、ADC	入力: VDDA_18VCO、VIOIN_18CLK、VDDA_18BB、VIOIN_18、VIN_18PM LDO 出力: VOUT_14SYNTH、VDDA_10RF、VDD_SRAM、VNWA、VOUT_14APLL、VDDA_12RF、VDD、

7.6.3 消費電力が最適化された 1.8V I/O トポロジ

表 7-3 に、消費電力に関して最適化された 1.8V I/O トポロジによる、外部電源ブロックから本デバイスまでの電源レールを示します。

表 7-3. 電源レールの特性：消費電力が最適化された 1.8V I/O トポロジ

電源	その電源から電力を供給されるデバイス ブロック	本デバイス内の関連 IO
1.8V	シンセサイザと APLL の VCO、水晶発振器、IF アンプ段、ADC	入力: VIOIN、VIN_18PM、VDDA_18VCO、VIOIN_18CLK、VDDA_18BB、VIOIN_18 LDO 出力: VOUT_14SYNTH、VOUT_14APLL
1.2V	コア デジタルおよび SRAM、RF、VNWA	入力: VDD、VDD_SRAM、VNWA、VDDA_12RF LDO 出力: VDDA_10RF

7.6.4 BOM が最適化された 1.8V I/O トポロジ

表 7-4 に、BOM に関して最適化された 1.8V I/O トポロジによる、外部電源ブロックから本デバイスまでの電源レールを示します。

表 7-4. 電源レールの特性：BOM が最適化された 1.8V I/O トポロジ

電源	その電源から電力を供給されるデバイス ブロック	本デバイス内の関連 IO
1.8V	シンセサイザと APLL の VCO、水晶発振器、IF アンプ段、ADC、デジタル I/O	入力: VIOIN、VDDA_18VCO、VIOIN_18CLK、VIOIN_18、VDDA_18BB、VIN_18PM、VDDA_18VCO LDO 出力: VDD、VDD_SRAM、VNWA、VDDA_10RF、VDDA_12RF、VOUT_14APLL、VOUT_14SYNTH

7.6.5 システム トポロジ

以下のシステムトポロジがサポートされています。

- トポロジ 1: 自律モード (外部 MCU をウェイクアップ可能)
- トポロジ 2: ペリフェラル モード (外部 MCU の制御下で動作)




図 7-1. システム トポロジ

トポロジ 1: 自律モードでは、M4F アプリケーション プロセッサと組み合わせて、IWRL6432W を完全なセンサとして使用できます。この場合、内部アプリケーション プロセッサがすべての処理を実行した後、ホスト プロセッサに割り込み、センサデータに基づいてアクションを実行するように伝達します。ほとんどの処理は IWRL6432W チップの内部 MCU で実行され、必要な高レベルの結果のみが外部ホストに伝達されます。このトポロジの MIPS では、外部 MCU の処理能力が緩和され、非常に低コストで、低消費電力 MCU の使用は可能です。

トポロジ 2: ペリフェラル モードでは、IWRL6432W は外部 MCU によって制御され、ほとんどの処理は外部 MCU で実行されます。この場合、計算能力および電力要件はより高く、ほとんどの時間、外部 MCU はアクティブ状態を維持します。

7.6.5.1 電源トポロジ

本デバイスは、BOM 最適化モードと電力最適化モードのための 2 つの独自の電源トポロジをサポートしています。上の表 (セクション 7.6.1 から セクション 7.6.4) に、これらの選択肢の概要を示します。1.2V レールを内部で生成するか、外部から供給されるかに基づき、2 つの電源トポロジを考慮します。

BOM 最適化モードでは、1 レール (1.8V) と 2 レール (3.3V および 1.8V) のどちらかの方法で、本デバイスに (外部的に) 電力を供給できます。BOM 最適化トポロジでは、1.2V レールは内部的に生成されます。

電力最適化モードでは、2 レール (1.8V、1.2V) と 3 レール (3.3V、1.8V、1.2V) のどちらかの方法で、本デバイスに (すべて外部的に) 電力を供給できます。電力最適化トポロジでは、1.2V レールは内部的には生成されません。本デバイスは外部 1.2V 電源を検出し、本デバイスが動作するトポロジを判断します。

7.6.5.1.1 BOM 最適化モード

このモードでは、1 つの 1.8V レギュレータを使って、または 1 つの 3.3V レギュレータと 1 つの 1.8V レギュレータを使って本デバイスに電力を供給できます。1 レールと 2 レールのどちらを選択するかは、必要とされる IO 電圧によって決まります。




図 7-2. BOM 最適化モードの電源管理 (左 : 1.8V I/O トポロジ、右 : 3.3V I/O トポロジ)

7.6.5.1.2 消費電力最適化モード

このモードは、超低消費電力を必要とするアプリケーションのためにデザインされます。本デバイスには、2 レール (1.8V、1.2V) と 3 レール (3.3V、1.8V、1.2V) のどちらかの方法を使って電力を供給できます。




図 7-3. 消費電力最適化モードの電源管理 (左 : 1.8V I/O トポロジ、右 : 3.3V I/O トポロジ)

7.6.6 BOM 最適化トポロジのための内部 LDO 出力デカップリング コンデンサおよびレイアウト条件

このセクションでは、デカップリング コンデンサの推奨値と、内部 LDO 出力パスの特定の部分の寄生インダクタンスおよび抵抗の許容値の範囲を示します。すべての低ドロップアウト レギュレータと同様、本内部 LDO では、内部制御ループを安定させるため、出力と GND との間に出力コンデンサを接続する必要があります。温度による変動が小さい X7R タイプのコンデンサを使うことをお勧めします。下表に、コンデンサの最小値と最大値を示します。この表には、与えられたコンデンサの DC バイアスによる変動、許容誤差、温度変動が含まれます。

注

1. 寄生素子の値が規定範囲内に収まらない場合、本デバイスの性能が低下する可能性があります。
2. 標準値のデカップリング コンデンサの使用を推奨します。範囲の端付近の容量値を選択すると、性能が低下する可能性があります。選択されたコンデンサの動作範囲が、規定された範囲を上回ることができないためです。

7.6.6.1 単一コンデンサ レール




図 7-4. 出力パスの各部分が持つ寄生素子 (コンデンサが 1 つの場合)

1.2V デジタル LDO には、4.7μF (標準値) の 1 つのデカップリング コンデンサが必要です。図 7-4 に、出力パスの各部分が持つ寄生素子を示します。「RT1」と「RT2」は、それぞれボールからコンデンサのリードまでのトレースとグラウンドトレースが持つ寄生抵抗です。同様に、「LT1」と「LT2」は、それぞれボールからコンデンサのリードまでのトレースとグラウンドトレースが持つ寄生インダクタンスです。「ESL1」と「ESR1」は、デカップリング コンデンサの実効的な直列インダクタンスと直列抵抗です。表 7-5 に、容量と寄生素子の最小値、最大値、標準値を示します。

7.6.6.1.1 1.2V デジタル LDO

ボール名: VDD

表 7-5. 1.2V デジタル LDO の出力

	最小値	標準値	最大値	単位
推奨 C 値	3.6	4.7	5.2	μF
出力寄生インダクタンスの許容値 $L_p^{(1)}$	1	1.5	2	nH
出力寄生抵抗の許容値 $R_p^{(2)}$	15	20	35	mΩ

(1) $L_p = LT1 + ESL1 + LT2$

(2) $R_p = RT1 + ESR1 + RT2$

7.6.6.2.2 コンデンサ レール

1.2V RF LDO、1.2V SRAM LDO と 1.0V RF LDO には、10 μ F と 2.2 μ F (標準値) の 2 つのデカップリング コンデンサが必要です。




図 7-5. 出力バスの各部分が持つ寄生素子 (コンデンサが 2 つの場合)

図 7-5 に、出力バスの各部分が持つ寄生素子を示します。図 7-5 に示すように、出力バスは次の 4 つの部分に分割できます：

ボールから第 1 コンデンサまで：「RT1」と「LT1」は、ボールから第 1 コンデンサのリードまでの部分が持つ寄生抵抗と寄生インダクタンスです。

第 1 コンデンサ沿い：「ESL1」と「ESR1」は、第 1 デカップリング コンデンサの実効的な直列インダクタンスと直列抵抗です。「RT2」と「LT2」はそれぞれ第 1 コンデンサのグラウンドトレースの抵抗とインダクタンスです。

第 1 コンデンサのリードから第 2 コンデンサのリードまで：「RTC2C」と「LTC2C」は、2 つのコンデンサの間のトレースの抵抗とインダクタンスです。

第 2 コンデンサ沿い：「ESL2」と「ESR2」は、第 2 デカップリング コンデンサの実効的な直列インダクタンスと直列抵抗です。「RT3」と「LT3」はそれぞれ第 2 コンデンサのグラウンドトレースの抵抗とインダクタンスです。

注

どちらのコンデンサも、それぞれのボールの近くに配置することを推奨します。

7.6.6.2.1 1.2V RF LDO

ボール名 : VDDA_12RF

表 7-6. 1.2V RF LDO 出力

		最小値	標準値	最大値	単位
C の推奨値	C1	4.9	10.0	11.0	μ F
	C2	1.3	2.2	2.4	μ F
出力寄生インダクタンスの許容値	ボールから第 1 コンデンサのリードまで (LT1)	0.3		0.6	nH
	第 1 コンデンサ沿い (ESL1 + LT2)	0.4		0.7	
	コンデンサの 2 本のリードの間 (LTC2C)	0.1		0.3	
	第 2 コンデンサ沿い (ESL2 + LT3)	0.4		0.7	

表 7-6. 1.2V RF LDO 出力 (続き)

		最小値	標準値	最大値	単位
出力寄生抵抗の許容値	ボールから第 1 コンデンサのリードまで (RT1)	1		5	mΩ
	第 1 コンデンサ沿い (ESR1 + RT2)	15		25	
	コンデンサの 2 本のリードの間 (RTC2C)	1		5	
	第 2 コンデンサ沿い (ESR2 + RT3)	15		25	

7.6.6.2.2 1.2V SRAM LDO

ボール名: VDD_SRAM

表 7-7. 1.2V SRAM LDO 出力

		最小値	標準値	最大値	単位
C の推奨値	C1	4.9	10.0	11.0	μF
	C2	1.3	2.2	2.4	μF
出力寄生インダクタンスの許容値	ボールから第 1 コンデンサのリードまで (LT1)	0.5		1.0	nH
	第 1 コンデンサ沿い (ESL1 + LT2)	1.0		1.5	
	コンデンサの 2 本のリードの間 (LTC2C)	0.5		1.0	
	第 2 コンデンサ沿い (ESL2 + LT3)	1.0		1.5	
出力寄生抵抗の許容値	ボールから第 1 コンデンサのリードまで (RT1)			1	mΩ
	第 1 コンデンサ沿い (ESR1 + RT2)	15		35	
	コンデンサの 2 本のリードの間 (RTC2C)			1	
	第 2 コンデンサ沿い (ESR2 + RT3)	15		35	

7.6.6.2.3 1.0V RF LDO

ボール名: VDDA_10RF

表 7-8. 1.0V RF LDO 出力

		最小値	標準値	最大値	単位
C の推奨値	C1	4.9	10.0	11.0	μF
	C2	1.3	2.2	2.4	μF
出力寄生インダクタンスの許容値	ボールから第 1 コンデンサのリードまで (LT1)	0.3	0.3	0.6	nH
	第 1 コンデンサ沿い (ESL1 + LT2)	0.3		1.0	
	コンデンサの 2 本のリードの間 (LTC2C)	0.1		0.3	
	第 2 コンデンサ沿い (ESL2 + LT3)	0.3		1.0	
出力寄生抵抗の許容値	ボールから第 1 コンデンサのリードまで (RT1)	1		5	mΩ
	第 1 コンデンサ沿い (ESR1 + RT2)	15		25	
	コンデンサの 2 本のリードの間 (RTC2C)	1		5	
	第 2 コンデンサ沿い (ESR2 + RT3)	15		25	

7.6.7 ノイズおよびリップルの仕様

表 7-9 に示す 1.8V 電源リップル仕様は、RX で -105dBc (RF ピン = -15dBm) の目標スプリアス レベルを満たすように定義されています。スプリアス レベルとリップル レベルには、dB 対 dB の関係があります。たとえば、電源リップルが 1dB 増加すると、スプリアス レベルは約 1dB 増加します。引用された値は、指定された周波数で印加された正弦波入力のパーク ツー ピークレベルです。

表 7-9. ノイズおよびリップルの仕様

周波数 (kHz)	ノイズ仕様		リップル仕様	
	1.8V ($\mu\text{V}/\sqrt{\text{Hz}}$)	1.2V ($\mu\text{V}/\sqrt{\text{Hz}}$) ⁽¹⁾	1.8V (mVpp)	1.2V (mVpp) ⁽¹⁾
10	6.057	44.987	0.035	1.996
100	2.677	26.801	0.760	2.233
200	2.388	28.393	0.955	3.116
500	0.757	9.559	0.504	1.152
1000	0.419	1.182	0.379	0.532
2000	0.179	1.256	0.153	0.561
5000	0.0798	0.667	0.079	0.297
10000	0.0178	0.104	0.017	0.046

(1) 1.2V のノイズ/リップル仕様は、電力に関して最適化された電源構成のみに適用されます。BOM に関して最適化されたトポロジでは、1.2V のノイズ/リップル仕様は適用されません。

注

BOM に関して最適化されたトポロジの 1.8V 電源には、同じ 1.8V ノイズ/リップル仕様が適用されます。

7.7 パワー セーブ モード

表 7-10 に、サポートされている電源の状態を示します。

表 7-10. デバイスの電源の状態

電源の状態	詳細
アクティブ	アクティブ電源状態とは、RF / チャージ動作が継続している状態を指します。
プロセッシング	プロセッシング電源状態とは、データの処理中であり、かつ RF をオフにした状態を指します。 ⁽¹⁾
アイドル	アイドル電源状態とは、フレーム間 / バースト間 / チャージ間のアイドル時間を指します。
ディープ スリープ	本デバイスが保存しているデータ (アプリケーション イメージ、チャージ プロファイルなど) を保持でき、本デバイスを最初から再起動する必要がない本デバイスの最小消費電力状態。 消費電力を大幅に節約するため、フレーム処理が完了した後、本デバイスはこの状態に移行できます。ディープスリープの終了は、多くの外部ウェークアップ要因または内部タイミングの維持によって行われます。

(1) この状態での消費電力には、ハードウェア アクセラレータの消費電力も含まれます。

7.7.1 標準消費電力の値

表 7-11 と表 7-12 に、公称デバイス (周囲温度 25°C、公称電圧条件) の、各種電源トポロジおよびアンテナ構成における各省電力モードの消費電力の標準値を示します。

表 7-11. 3.3V IO モードの消費電力の推定値

電力モード		消費電力 (mW)	
		消費電力最適化モード	BOM 最適化モード
アクティブ (2TX, 3RX)	サンプリング: 12.5MSps、 開始周波数 = 60GHz BW = 2GHz RX ゲイン = 30dB TX バックオフ = 0dB	960	1290
アクティブ (2TX, 2RX)		870	1180
アクティブ (1TX, 2RX)		720	950
アクティブ (1TX, 1RX)		690	910

表 7-11. 3.3V IO モードの消費電力の推定値 (続き)

電力モード		消費電力 (mW)	
		消費電力最適化モード	BOM 最適化モード
プロセッシング	測定には、メジャー モーション SDK OOB チェーンが使用されます。	80	120
アイドル	APPSS CM4 = 20MHz、FECSS、HWA 電源オフ、SPI アクティブ	11.2	19.0
ディープ スリープ	保持されるメモリ = 114KB	0.66	0.67

表 7-12. 1.8V IO モードの消費電力の推定値

電力モード		消費電力 (mW)	
		消費電力最適化モード	BOM 最適化モード
アクティブ (2TX、3RX)	サンプリング: 12.5MSps、 開始周波数 = 60GHz BW = 2GHz RX ゲイン = 30dB TX バックオフ = 0dB	960	1290
アクティブ (2TX、2RX)		870	1180
アクティブ (1TX、2RX)		720	950
アクティブ (1TX、1RX)		690	910
プロセッシング	測定には、メジャー モーション SDK OOB チェーンが使用されます。	80	120
アイドル	APPSS CM4 = 20MHz、FECSS、HWA 電源オフ、SPI アクティブ	10.9	18.6
ディープ スリープ	保持されるメモリ = 114KB	0.48	0.48

表 7-13. 3.3V 消費電力最適化トポロジの使用事例の消費電力

パラメータ		条件	標準値 (mW)
平均消費電力 (存在検出 - メジャー モーション)	RF フロント エンド構成: 1TX、1RX ADC サンプリング レート = 12.5Msps ランブ終了時間 = 25μs チャープ アイドル時間 = 6μs チャープ スロープ = 35MHz/μs バーストあたりのチャープ数 = 10 バースト周期 = 300μs フレームあたりのバースト数 = 1 本デバイスは、アクティブ動作後、ディープ スリープ状態に移行するように構成されています。ディープ スリープ状態で保持されるメモリ = 114KB	1Hz 更新レート	1.2

7.8 電圧レールごとのピーク電流要件

表 7-14 に、最大分割レール電流の値を示します。

表 7-14. 電圧レールごとの最大ピーク電流

モード ⁽¹⁾	IO 電圧 ⁽³⁾	最大電流 (mA) ⁽²⁾		
		1.2V: 1.2V レールによって駆動される全ノードが消費する電流の合計値	1.8V: 1.8V レールによって駆動される全ノードが消費する電流の合計値	3.3V: 3.3V レールによって駆動される全ノードが消費する電流の合計値
BOM に関して最適化	3.3 V	該当なし	1360	90
BOM に関して最適化	1.8 V	該当なし	1450	該当なし
消費電力に関して最適化	3.3 V	1100	270	90

表 7-14. 電圧レールごとの最大ピーク電流 (続き)

モード ⁽¹⁾	IO 電圧 ⁽³⁾	最大電流 (mA) ⁽²⁾		
消費電力に関して最適化	1.8 V	1100	360	該当なし

(1) デバイスの全機能を使用、動作、HWA、M4F、各種ホスト通信 / インターフェイス パリフェラル (CAN、I2C、GPADC) アクティブ、全温度範囲にわたるテストを含む

(2) 電流の規定値は、代表的な電源電圧レベルにおける値です。

(3) 正確な VIOIN 電流は、使用する周辺装置とその動作周波数によって異なります。

7.9 RF 仕様

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	標準値	最大値	単位
レシーバ	ノイズ指数	57~63.9GHz		12	dB
	1dB 圧縮ポイント (帯域外) ⁽¹⁾			-9	dBm
	最大ゲイン			40	dB
	ゲイン範囲			10	dB
	ゲイン ステップ サイズ			2	dB
	IF 帯域幅 ⁽²⁾			5	MHz
	ADC サンプルング レート (実数)			12.5	Msp/s
	ADC の分解能			12	ビット
	S11 ⁽³⁾			-8	dB
トランスミッタ	出力電力			10	dBm
	電源バックオフ範囲			15	dB
	S11 ⁽³⁾			-8	dB
クロック サブシステム	周波数範囲	57		63.9	GHz
	ランプレート			400	MHz/μs
	1MHz オフセットでの位相ノイズ	57~63.9GHz		-89	dBc/Hz

- (1) 1dB 圧縮ポイント (帯域外) は、HPF の最小カットオフ周波数よりも十分低い連続波形トーンを供給することで測定されます。
 (2) アナログ IF 段は、1 次ハイパス コーナー周波数を設定可能なハイパス フィルタ回路を備えています。一連の使用可能な HPF コーナーは次のように要約されます。

使用可能な HPF コーナー周波数 (kHz)
175、350、700、1400

デジタル ベースバンド チェーンによって実行されるフィルタ処理は、±0.5dB 未満の通過帯域リップル / ドループを実現することを目的としています。

- (3) RX3 および TX1 の各チャネルは、ダイからパッケージへの遷移におけるインピーダンスの不整合により、他のチャネルと比較して劣化した S11 (-5.5dB) を表示します。

図 7-6 に、設定されたレシーバ ゲインに対するノイズ指数と帯域内 P1dB パラメータのばらつきを示します。





図 7-6. ノイズ指数、帯域内 P1dB とレシーバ ゲインとの関係

7.10 サポート対象 DFE 機能

- TX 出力のバックオフ
 - TX のバックオフは、1dB ステップで 0dB から 15dB までをサポートしています
- RX ゲイン
 - 実数のみの RX チャンネル
 - 30dB~40dB (2dB 刻み) の総合 RX ゲイン範囲
- VCO
 - 最大 7GHz の RF 掃引帯域幅全体を 1 つの VCO でカバー
- ハイパス フィルタ
 - コーナー周波数オプションをサポートする 175 kHz、350 kHz、700 kHz、1400 kHz
 - 1 次ハイパス フィルタのみ
- ローパス フィルタ
 - 5MHz の最大 IF 帯域幅をサポート
 - 40dB の阻止帯域除去、2 つのフィルタリング オプションをサポート
 - 90% の可視性 – IF 帯域幅はナイキストの 90% (フィルタ長が長いいため設定時間が長い)
 - 80% の可視性 – IF 帯域幅はナイキストの 80% (90% の可視性と比べてセッティング時間が短いため 30% 速い)
- サポートしている ADC サンプルングレート:
 - 1.0、1.25、1.667、2.0、2.5、4.0、5.0、6.667、7.692、10.0、12.5Msps
- タイミング エンジン
 - チャープ、バースト、フレームのサポート
 - 長いバースト アイドル時間よりも、長いフレーム アイドル時間の方がより多くの消費電力が節約されます。さらに、長いバースト アイドル時間よりも、長いチャープ アイドル時間の方がより少ない消費電力が節約されます。詳細については、[ミリ波センシング推定ツール](#)の電力カリキュレータを参照してください。
 - メモリ要件を低減するため、狭い間隔で配置されたチャープ全体でチャープ蓄積 (平均化) が可能
 - チャープごとのパラメータ デザリング機能



1. DFP API 資料を参照

図 7-7. タイミング エンジンがサポートしているチャープ プロファイル

7.11 CPU の仕様

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		標準値	単位
アプリケーション サブシステム (M4F ファミリ)	クロック速度	160	MHz
	密結合メモリ - A (プログラム + データ)	512	KB
共有メモリ	共有 L3 メモリ ⁽¹⁾	256	KB
	HWA 専用 L3 メモリ	256	KB

(1) L3 メモリは構成可能

7.12 熱抵抗特性

表 7-15. WCSP パッケージの熱抵抗特性 [YFF0111-C01]


熱評価基準 ^{(1) (4)}		°C/W ^{(2) (3)}
RO _{JC}	接合部とケースとの間	0.11
RO _{JB}	接合部と基板との間	3.9
RO _{JA}	接合部と自由空気との間	21.8
Psi _{JC}	接合部とパッケージ上面との間	0.6
Psi _{JB}	接合部と基板との間	3.8

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。
- (2) °C/W = 摂氏温度 / ワット。
- (3) これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる θ_{JC} [RO_{JC}] 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。詳細については、以下の EIA/JEDEC 規格を参照してください。
- JESD51-2、『IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
 - JESD51-3、『リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
 - JESD51-7、『リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
 - JESD51-9、『エリア アレイ表面実装パッケージの熱測定用テスト基板』
- (4) テスト条件: 電力 = 1.305W (25°C時)

7.13 タイミングおよびスイッチング特性

7.13.1 電源シーケンスおよびリセット タイミング

IWRL6432W デバイスでは、リセットがデアサートされる前に、すべての外部電圧レールが安定化している必要があります。図 7-8 に、デバイス ウェークアップ シーケンスを示します。



- A. IWRL6432W のアプリケーションがシリアル フラッシュからブートする自律モードの場合、デフォルトでは、MCU_CLK_OUT は本デバイスのブートローダによっては有効化されません。

図 7-8. デバイス ウェークアップ シーケンス

7.13.2 同期フレーム トリガ

IWRL6432W デバイスは、レーダー フレームをトリガするハードウェア ベースの機能を備えています。外部ホストは SYNC_IN 信号パルスを送信することで、レーダー フレームを開始できます。ハードウェア SYNC_IN トリガ用に本デバイスを設定するには、ソフトウェア API トリガを提供する必要があります。外部パルスの立ち上がりエッジと電波のフレーム送信との時間差 (Tlag) は約 160ns (標準値) です。フレームの開始時間を制御するためにユーザーが設定できる追加のプログラマブル遅延機能も備わっています。

すべてのインスタンスのフレーム構成において、外部 SYNC_IN パルスの周期は、設定されたフレーム周期より常に大きい必要があります。




図 7-9. 同期入力ハードウェア トリガ

表 7-16. フレーム トリガのタイミング

パラメータ	説明	最小値	最大値	単位
T_{active_frame}	アクティブ フレーム持続時間	ユーザー定義		ns
T_{pulse}		25	$< T_{active_frame}$ または 4000	

7.13.3 入力クロックおよび発振器

7.13.3.1 クロック仕様

IWRL6432W は、初期ブートのために、そして本デバイスが内蔵している内部 APLL のリファレンスとして、外部クロック源 (すなわち、CLKP に接続された 40MHz 水晶振動子または外部発振器) を必要とします。デバイス ピンに接続された外部水晶振動子の図 7-10 に、水晶振動子の実装を示します。




図 7-10. 水晶振動子の実装

注

図 7-10 の負荷コンデンサ C_{f1} および C_{f2} は、式 1 が満足されるように選択する必要があります。この式の C_L は、水晶振動子のメーカーによって指定された負荷です。発振器回路の実装に使用されるすべてのディスクリート部品は、関連する発振器の CLKP および CLKM ピンのできるだけ近くに配置する必要があります。

$$C_L = C_{f1} \times \frac{C_{f2}}{C_{f1} + C_{f2}} + C_P \quad (1)$$

表 7-17 に、クロック水晶振動子の電気的特性を示します。

表 7-17. 水晶振動子の電気的特性 (発振器モード)

名称	説明	最小値	標準値	最大値	単位
f_P	並列共振水晶振動子周波数		40		MHz
C_L	水晶振動子の負荷容量	5	8	12	pF
ESR	水晶振動子の ESR			50	Ω
温度範囲	想定される動作温度範囲	-40		105	$^{\circ}\text{C}$
周波数の許容誤差	水晶振動子周波数の許容誤差 (1) (2) (3)	-200		200	ppm
励振レベル			50	200	μW

- (1) 水晶振動子メーカーの仕様はこの要件を満たす必要があります。
- (2) 水晶振動子の初期許容誤差、全温度範囲でのドリフト、経年劣化、不適切な負荷容量による周波数変動が含まれます。
- (3) 水晶振動子の許容誤差はレーダー センサの精度に影響します。

外部クロックをクロック源として使用する場合、その信号は CLKP ピンにのみ入力し、CLKM はグランドに接続します。40MHz クロックを外部から入力する場合、位相ノイズ要件は非常に重要です。表 7-18 に、外部クロック信号の電気的特性を示します。

表 7-18. 外部クロック モード仕様

パラメータ		仕様			単位
		最小値	標準値	最大値	
入力クロック: 外部 AC 結合正弦波または DC 結合方 形波の位相ノイズ (40MHz 基準)	周波数		40		MHz
	AC 振幅	700		1200	mV (pp)
	DCV _{il}	0.00		0.20	V
	DCV _{ih}	1.6		1.95	V
	1kHz での位相ノイズ			-132	dBc/Hz
	10kHz での位相ノイズ			-143	dBc/Hz
	100kHz での位相ノイズ			-152	dBc/Hz
	1MHz での位相ノイズ			-153	dBc/Hz
	デューティ サイクル	35		65	%
	周波数の許容誤差	-200		200	ppm

7.13.4 マルチチャネルバッファ付き / 標準シリアル ペリフェラル インターフェイス (McSPI)

McSPI モジュールは、マルチチャネル送信 / 受信、コントローラ / ペリフェラル同期シリアル バスです。

7.13.4.1 McSPI の特長

McSPI モジュールの主な特長は次のとおりです。

- チャネルごとに周波数、極性、位相をプログラム可能なシリアル クロック
- 幅広く選択可能な SPI ワード長 (4~32 ビット)
- コントローラ モードで最大 4 チャネル、または受信モードで 1 チャネル
- コントローラのマルチチャネル モード:
 - 全二重 / 半二重
 - 送信専用 / 受信専用 / 送信および受信モード
 - 入出力 (I/O) ポートをチャネルごとに柔軟に制御可能
 - プログラム可能なクロック粒度
 - クロック定義、極性イネーブル、ワード幅をチャネルごとに構成可能
- 1 本の割り込みラインで複数の割り込み要因イベントに対応
- チャネルごとの McSPI 転送のためのプログラマブル スタート ビットを追加可能 (スタートビット モード)
- スタートビット書き込みコマンドをサポート
- スタートビット休止およびブレーク シーケンスをサポート
- シフト動作 (1~32 ビット) をプログラム可能
- チップ セレクトと外部クロック生成との間のタイミング制御をプログラム可能
- 1 チャネルで使用できる内蔵 FIFO

7.13.4.2 SPI のタイミング条件

表 7-19 に、McSPI のタイミング条件を示します。

表 7-19. McSPI のタイミング条件

		最小値	代表値	最大値	単位
入力条件					
t _R	入力立ち上がり時間	1		3	ns
t _F	入力立ち下がり時間	1		3	ns
出力条件					
C _{LOAD}	出力負荷容量	2		15	pF

7.13.4.3 SPI - コントローラ モード

7.13.4.3.1 SPI - コントローラ モードのタイミングおよびスイッチング要件

表 7-20 と表 7-21 に、SPI (コントローラ モード) のタイミング要件を示します。

表 7-20. SPI のタイミング要件 - コントローラ モード

番号 ⁽¹⁾ (8)			モード	最小値	最大値	単位
SM4	$t_{su}(MISO-SPICLK)$	セットアップ時間、SPI_D[x] 有効から SPI_CLK アクティブ エッジまで ⁽¹⁾		5		ns
SM5	$t_h(SPICLK-MISO)$	ホールド時間、SPI_CLK アクティブ エッジから SPI_D[x] 有効の間 ⁽¹⁾		3		ns

表 7-21. SPI のスイッチング特性 - コントローラ モード

番号 ⁽¹⁾ (8)			モード	最小値	最大値	単位
SM1	$t_c(SPICLK)$	サイクル時間、SPI_CLK ^{(1) (2)}		24.6 ⁽³⁾		ns
SM2	$t_w(SPICLKL)$	標準パルス幅、SPI_CLK Low ⁽¹⁾		-1 + 0.5P ⁽³⁾ (4)		ns
SM3	$t_w(SPICLKH)$	標準パルス幅、SPI_CLK High ⁽¹⁾		-1 + 0.5P ⁽⁴⁾		ns
SM6	$t_d(SPICLK-SIMO)$	遅延時間、SPI_CLK アクティブ エッジから SPI_D[x] 遷移まで ⁽¹⁾		-2	5	ns
SM7	$t_{sk}(CS-SIMO)$	遅延時間、SPI_CS[x] アクティブ エッジから SPI_D[x] 遷移まで		5		ns
SM8	$t_d(SPICLK-CS)$	遅延時間、SPI_CS[x] アクティブから SPI_CLK の最初のエッジまで	Controller_PHA0_POL 0、 Controller_PHA0_POL 1 ⁽⁵⁾	-4 + B ⁽⁶⁾		ns
			Controller_PHA1_POL 0、 Controller_PHA1_POL 1 ⁽⁵⁾	-4 + A ⁽⁷⁾		ns
SM9	$t_d(SPICLK-CS)$	遅延時間、SPI_CLK の最後のエッジから SPI_CS[x] 非アクティブまで	Controller_PHA0_POL 0、 Controller_PHA0_POL 1 ⁽⁵⁾	-4 + A ⁽⁷⁾		ns
			Controller_PHA1_POL 0、 Controller_PHA1_POL 1 ⁽⁵⁾	-4 + B ⁽⁶⁾		ns
SM11	Cb	各バスラインの容量性負荷		3	15	pF


- (1) このタイミングは、SPI_CLK の極性に関係なく、また、どちらのクロック エッジが出力データの駆動および入力データのキャプチャに使用されるかに関係なく、すべての構成に適用されます。
- (2) SPI_CLK の最大周波数に関連があります。
- (3) 20ns のサイクル時間 = 50MHz
- (4) P = SPICLK 周期
- (5) SPI_CLK の位相は、SPI_CH(i)CONF レジスタの PHA ビットを使用してプログラム可能です。
- (6) $B = (TCS + 0.5) \times TSPICKLREF$ 。ここで、TCS は SPI_CH(i)CONF レジスタのビット フィールドであり、Fratio = 偶数 (≥ 2) です。
- (7) P = 20.8ns のとき、 $A = (TCS + 1) \times TSPICKLREF$ 。ここで、TCS は SPI_CH(i)CONF レジスタのビット フィールドです。
P > 20.8ns のとき、 $A = (TCS + 0.5) \times Fratio \times TSPICKLREF$ 。ここで、TCS は SPI_CH(i)CONF レジスタのビット フィールドです。
- (8) このセクションに示す IO タイミングは、SPI1 と SPI2 に対して信号のすべての組み合わせに適用できます。ただし、1 つの IOSET 内の信号を使用する場合、このタイミングは SPI3 と SPI4 にのみ有効です。以下の表に、IOSET の定義を示します。

このタイミングは、SPI_CLK の極性に関係なく、また、どちらのクロック エッジが出力データの駆動および入力データのキャプチャに使用されるかに関係なく、すべての構成に適用されます。

注


レーダー SPI ペリフェラル モードのサポート周波数は、フル サイクル モードでは 40MHz、ハーフ サイクル モードでは 20MHz です。

7.13.4.3.2 SPI 出力タイミングのタイミングおよびスイッチング特性 - コントローラ モード



SPRSP08_TIMING_McSPI_02

図 7-11. SPI のタイミング - コントローラ モードの受信



SPRSP08_TIMING_McSPI_01

図 7-12. SPI のタイミング - コントローラ モードの送信

7.13.4.4 SPI - ペリフェラル モード

7.13.4.4.1 SPI のタイミングおよびスイッチング要件 - ペリフェラル モード

表 7-22 と表 7-23 に、SPI (ペリフェラル モード) のタイミング要件を示します。

表 7-22. SPI のタイミング要件 - ペリフェラル モード


番号 ^{(1) (3)}	パラメータ	説明	最小値	最大値	単位
SS1	$t_c(\text{SPICLK})$	サイクル時間、SPI_CLK	24.6		ns
SS2	$t_w(\text{SPICLK}_L)$	標準パルス幅、SPI_CLK low	$0.45 \cdot P^{(2)}$		ns
SS3	$t_w(\text{SPICLK}_H)$	標準パルス幅、SPI_CLK High	$0.45 \cdot P^{(2)}$		ns
SS4	$t_{su}(\text{SIMO-SPICLK})$	セットアップ時間、SPI_D[x] 有効から SPI_CLK アクティブ エッジまで	3		ns
SS5	$t_h(\text{SPICLK-SIMO})$	ホールド時間、SPI_CLK アクティブ エッジから SPI_D[x] 有効の間	1		ns
SS8	$t_{su}(\text{CS-SPICLK})$	セットアップ時間、SPI_CS[x] 有効から SPI_CLK の最初のエッジまで	5		ns
SS9	$t_h(\text{SPICLK-CS})$	ホールド時間、SPI_CLK の最後のエッジから SPI_CS[x] 有効の間	5		ns
SS10	sr	すべてのピンの入力スルーレート	1	3	ns
SS11	Cb	D0 と D1 の容量性負荷	2	15	pF

表 7-23. SPI のスイッチング特性 - ペリフェラル モード

番号	パラメータ	説明	最小値	最大値	単位
SS6	$t_{d(SPICLK-SOMI)}$	遅延時間、SPI_CLK アクティブ エッジから McSPI_somi 遷移まで	0	5.77	ns
SS7	$t_{sk(CS-SOMI)}$	遅延時間、SPI_CS[x] アクティブ エッジから McSPI_somi 遷移まで	5.77		ns


- (1) このタイミングは、SPI_CLK の極性に関係なく、また、どちらのクロック エッジが出力データの駆動および入力データのキャプチャに使用されるかに関係なく、すべての構成に適用されます。
- (2) $P = SPICLK$ 周期。
- (3) $PHA = 0$ 。SPI_CLK の位相は、SPI_CH(i)CONF レジスタの PHA ビットを使用してプログラム可能です。

7.13.4.4.2 SPI 出力タイミングのタイミングおよびスイッチング特性 - セカンダリ モード



SPRSP08_TIMING_McSPI_04

図 7-13. SPI のタイミング - ペリフェラル モードの受信



SPRSP08_TIMING_McSPI_03

図 7-14. SPI のタイミング - ペリフェラル モードの送信

7.13.5 RDIF インターフェイスの構成

サポートしているレーダー データ インターフェイス (RDIF) は、(たとえば、未加工の ADC データをキャプチャするための) デバッグ インターフェイスとして開発されたものであり、量産インターフェイスとして開発されたものではありません。RDIF は 4 つのデータレーン、1 つのビット クロック レーン、1 つのフレーム クロック レーンを備えています。このインターフェイスから、デバッグのために高速データが送信されます。RDIF インターフェイスは、以下のデータレート¹をサポートしています。

- 400Mbps
- 320Mbps
- 200Mbps
- 160Mbps

7.13.5.1 RDIF インターフェイスのタイミング




図 7-15. RDIF のタイミング要件

表 7-24. RDIF インターフェイスのタイミング要件

番号	パラメータ	説明	モード	最小値	最大値	単位
SM1	T _b (RDIF_D[x])	ビット間隔、RDIF_d[x]	内部クロック	9.6		ns
SM2	T _{vb} (RDIF_D[x] - RDIF_CLK)	データ有効時間、RDIF_clk のアクティブ エッジの前の、 RDIF_d[x] および RDIF_frm_clk 有効の期間	内部クロック	4.8		ns
SM3	T _{va} (RDIF_CLK - RDIF_D[x])	データ有効時間、RDIF_clk のアクティブ エッジの後の、 RDIF_d[x] 有効の期間	内部クロック	4.8		ns
SM4	C _b	各バス ラインの容量性負荷		3	15	pF

¹ 4 つのデータ レーンの集約データレート

7.13.5.2 RDIF データ形式




図 7-16. RDIF データ形式

- 上図に示すように、サンプルは 1 チャンネルずつ送信されます。1 つのチャンネルの 12 ビットすべてが、4 つのデータレーンの 3 つの DDR_CLK エッジで送信され、その後次の RX チャンネルが送信されます。
- フレームクロック (FRM_CLK) は 12 の DDR_CLK エッジに及び、1 FRM_CLK で 48 ビットが送信されます。
- FRM_CLK は、間に隙間を設けることができます。インターフェイスレートが着信レートよりも大きいことから、この機能が必要とされます。
- DDR_CLK は連続的です。
- DDR_CLK は、DFE 用に選択された 400MHz ADC CLK (ADC クロックの 1 つ) から生成されます。これは、DFE 用に選択された 400MHz クロックと同じです。
- 新しいサンプルは常に DDR_CLK の立ち上がりエッジから始まります。
- FRM_CLK はデータビット全体にわたって有効であり、DDR_CLK に対するセットアップ時間 / ホールド時間を満たします。

7.13.6 汎用入出力 (General-Purpose Input/Output)

7.13.6.1 出力タイミングと負荷容量 (C_L) のスイッチング特性

表 7-25 に、出力タイミングのスイッチング特性と負荷容量との関係を示します。

表 7-25. 出力タイミングと負荷容量 (C_L) のスイッチング特性

パラメータ ^{(1) (2)}		テスト条件		VIOIN = 1.8V	VIOIN = 3.3V	単位
t _r	最大立ち上がり時間	スルー制御 = 0	C _L = 20pF	2.8	3.0	ns
			C _L = 50pF	6.4	6.9	
			C _L = 75pF	9.4	10.2	
t _f	最大立ち下がり時間		C _L = 20pF	2.8	2.8	ns
			C _L = 50pF	6.4	6.6	
			C _L = 75pF	9.4	9.8	
t _r	最大立ち上がり時間	スルー制御 = 1	C _L = 20pF	3.3	3.3	ns
			C _L = 50pF	6.7	7.2	
			C _L = 75pF	9.6	10.5	
t _f	最大立ち下がり時間		C _L = 20pF	3.1	3.1	ns
			C _L = 50pF	6.6	6.6	
			C _L = 75pF	9.6	9.6	

- (1) PADxx_CFG_REG で設定されるスルー制御は、出力ドライバの挙動を変化させます (高速または低速の出力スルーレート)。
 (2) 立ち上がり / 立ち下がり時間は、VIOIN 電圧の 10% と 90% の間を信号が遷移するのに要する時間として測定されます。

7.13.7 CAN-FD (Controller Area Network - Flexible Data-rate)

CAN-FD モジュールは、従来型 CAN と CAN FD (フレキシブル なデータ レートの CAN) の両方の仕様をサポートしています。CAN FD 機能により、データ フレームあたりのスループットが向上し、ペイロードが増加します。従来型 CAN デバイスと CAN FD デバイスは、競合することなく、同じネットワーク上に共存できます。

CAN-FD の主な機能は次のとおりです。

- CAN プロトコル 2.0A、B、ISO 11898-1 に準拠
- 完全な CAN FD のサポート (フレームあたり最大 64 データ バイト)
- AUTOSAR および SAE J1939 をサポート
- 最大 32 個の専用送信バッファ
- 構成可能な送信 FIFO、最大 32 エLEMENT
- 構成可能な送信キュー、最大 32 エLEMENT
- 構成可能な送信イベント FIFO、最大 32 エLEMENT
- 最大 64 個の専用受信バッファ
- 2 つの構成可能な受信 FIFO、それぞれ最大 64 エLEMENT
- 最大 128 の 11 ビット フィルタ素子
- 自己テスト用内部ループバック モード
- マスク可能割り込み、2 本の割り込みライン
- 2 つのクロックドメイン (CAN クロック / ホスト クロック)
- パリティ / ECC のサポート - メッセージ RAM のシングル エラー訂正およびダブル エラー検出 (SECEDED) 機能
- 全メッセージ メモリ容量 (4352 ワード)。

7.13.7.1 CANx TX および RX ピンの動的特性

パラメータ		最小値	代表値	最大値	単位
$t_d(\text{CAN_FD_tx})$	遅延時間、送信シフトレジスタから CAN_FD_tx ピンまで (1)			15	ns
$t_d(\text{CAN_FD_rx})$	遅延時間、CAN_FD_rx ピンから受信シフトレジスタまで (1)			15	ns

(1) これらの値には、出力バッファの立ち上がり / 立ち下がり時間は含まれていません。

7.13.8 シリアル通信インターフェイス (SCI)

SCI の特長は次のとおりです。

- 標準的な UART (Universal Asynchronous Receiver-Transmitter) 通信
- 全二重または半二重動作をサポート
- 標準的な NRZ (non-return to zero) 形式
- 互換モードでのダブル バッファ付き受信および送信機能
- 個別に有効化される 2 本の割り込みライン (レベル 0、レベル 1) をサポート
- 以下に基づいて、フレーム形式を 1 文字あたり 3～13 ビットに構成可能:
 - データワード (1～8 ビットの範囲でワード長をプログラム可能)
 - アドレスビット モードでの追加アドレスビット
 - パリティを 0、1 パリティビット、奇数または偶数パリティにプログラム可能
 - ストップを 1 または 2 ストップ ビットにプログラム可能
- CLK ピンを使わない等時間間隔モードまたは同期通信モード
- 2 つのマルチプロセッサ通信フォーマットにより、2 つ以上のデバイスの間の通信が可能
- マルチプロセッサ通信中、スリープ モードを使って CPU リソースを解放した後、着信メッセージを受信するためにウェイクアップすることが可能
- ダイレクト メモリ アクセス (DMA) によるデータ送受信可能
- 5 つのエラー フラグと 7 つのステータス フラグにより、SCI イベントに関する詳細情報を提供
- 2 本の外部ピン: RS232_RX、RS232_TX

- マルチバッファ付き受信および送信ユニット

7.13.8.1 SCI のタイミング要件

	最小値	標準値	最大値	単位
f (ボー) サポートされているボーレート (20pF)		115.2 ⁽¹⁾	1250 ⁽²⁾	k ボー

- (1) サポートされている最大標準ボーレート。
(2) サポートされている最大カスタム ボーレート。

7.13.9 I2C (Inter-Integrated Circuit Interface)

I2C (Inter-Integrated Circuit) モジュールは、Philips Semiconductors 社の I2C バス仕様バージョン 2.1 に準拠しつつ I²C-bus™ で接続されたデバイスの間のインターフェイスとして機能するマルチコントローラ通信モジュールです。このモジュールは、すべてのターゲットまたはコントローラ I2C 互換デバイスをサポートしています。

I2C には次の特長があります。

- Philips I2C バス仕様 v2.1 (I2C 仕様、Philips ドキュメント番号 9398 393 40011) に準拠
 - ビット / バイト形式の転送
 - 7 ビットおよび 10 ビットのデバイス アドレッシング モード
 - START バイト
 - マルチコントローラトランスミッタ / ターゲット レシーバ モード
 - マルチコントローラ レシーバ / ターゲットトランスミッタ モード
 - コントローラ送信 / 受信、受信 / 送信の組み合わせモード
 - 100kbps～最大 400kbps (Phillips ファースト モード) の転送レートをサポート
- フリー データ形式
- 2 つの DMA イベント (送信および受信)
- DMA イベントのイネーブル / ディセーブル機能
- モジュールのイネーブル / ディセーブル機能
- SDA と SCL を汎用 I/O として構成可能 (任意)
- 出力のスルーレート制御
- 出力のオープンドレイン制御
- 入力のプログラマブル プルアップ / プルダウン機能
- NACK 無視モードをサポート

注

この I2C モジュールは次の機能をサポートしていません。

- High-Speed (HS) モード
- C バス互換モード
- 10 ビット アドレス モードの複合フォーマット (I2C がターゲット アドレスの第 1 バイトを送信するたびに、ターゲット アドレスの第 2 バイトを送信する)

7.13.9.1 I2C のタイミング要件

		スタンダード モード (1)		ファスト モード		単位
		最小値	最大値	最小値	最大値	
$t_{c(SCL)}$	サイクル時間、SCL	10		2.5		μs
$t_{su(SCLH-SDAL)}$	セットアップ時間、SCL High から SDA Low まで (繰り返しスタート条件の場合)	4.7		0.6		μs
$t_{h(SCLL-SDAL)}$	ホールド時間、SDA Low から SCL Low の間 (スタートおよび繰り返しスタート条件の場合)	4		0.6		μs
$t_{w(SCLL)}$	パルス幅、SCL low	4.7		1.3		μs
$t_{w(SCLH)}$	パルス幅、SCL high	4		0.6		μs
$t_{su(SDA-SCLH)}$	セットアップ時間、SDA 有効から SCL High まで	250		100		ns
$t_{h(SCLL-SDA)}$	ホールド時間、SCL low から SDA 有効の間	0	3.45 ⁽¹⁾	0	0.9	μs
$t_{w(SDAH)}$	パルス幅、ストップ条件とスタート条件の間の SDA High の 期間	4.7		1.3		μs
$t_{su(SCLH-SDAH)}$	セットアップ時間、SCL High から SDA High まで (ストップ条件の場合)	4		0.6		μs
$t_{w(SP)}$	パルス幅、スパイク (抑制が必要)			0	50	ns
C_b (2) (3)	各バスラインの容量性負荷		400		400	pF

- (1) I2C ピンの SDA および SCL は、フェイルセーフ I/O バッファを備えていません。これらのピンは、デバイスの電源がオフのときに電流を引き出す可能性があります。
- (2) I2C バス デバイスの $t_{h(SDA-SCLL)}$ の最大値を満たす必要があるのは、SCL 信号の Low 期間 ($t_{w(SCLL)}$) を本デバイスがストレッチ (延長) しない場合に限られます。
- (3) $C_b = 1$ 本のバスラインの合計容量 (pF 単位)。ファスト モード デバイスと混在する場合、より高速な立ち下がり時間が許容されます。




図 7-17. I2C タイミング図

注

- SCL 信号の立ち下がりエッジの未定義領域をブリッジするため、デバイスは SDA 信号のために (SCL 信号の V_{IHmin} を基準として) 300ns 以上のホールド時間を内部的に確保する必要があります。
- $t_{h(SDA-SCLL)}$ の最大値を満たす必要があるのは、SCL 信号の Low 期間 ($t_{w(SCLL)}$) を本デバイスがストレッチ (延長) しない場合に限られます。ファースト モード I2C バス デバイスは、スタンダード モード I2C バス システムでも使えますが、その場合、 $t_{su(SDA-SCLH)} \geq 250ns$ の要件を満たす必要があります。本デバイスが SCL 信号の Low 期間をストレッチしない場合、これは自動的に当てはまります。そのようなデバイスが SCL 信号の Low 期間をストレッチする場合、次のデータビットを SDA ラインに $t_r \max + t_{su(SDA-SCLH)}$ の間出力する必要があります。

7.13.10 クワッド シリアル ペリフェラル インターフェイス (QSPI)

本クワッド シリアル ペリフェラル インターフェイス (QSPI) モジュールは、外部 SPI デバイスへのシングル、デュアル、クワッドの読み取りアクセスを可能にする SPI モジュールの一種です。このモジュールは、メモリ マップ レジスタ インターフェイスを備えており、外部 SPI デバイスからデータにアクセスするための直接インターフェイスとして機能するため、ソフトウェア要件が簡素化されます。QSPI はコントローラとしてのみ動作します。本デバイス内の QSPI は、クワッド SPI フラッシュ メモリからの高速ブートを主な目的としています。

QSPI は、以下の機能をサポートしています。

- プログラマブルなクロック分周回路
- 6 ピン インターフェイス
- 転送されるワード長をプログラム可能 (1~128 ビット)
- 転送されるワード数をプログラム可能 (1~4096)
- ワードまたはフレーム (ワード数) 完了時の任意の割り込み生成
- チップ セレクトのアクティブ化と出力データの間の遅延をプログラム可能 (0~3 QSPI クロック サイクル)

セクション 7.13.10.2 とセクション 7.13.10.3 は、セクション 7.13.10.1 に記載された動作条件を前提としています。

7.13.10.1 QSPI のタイミング条件

		最小値	代表値	最大値	単位
入力条件					
t_R	入力立ち上がり時間	1		3	ns
t_F	入力立ち下がり時間	1		3	ns
出力条件					
C_{LOAD}	出力負荷容量	2		15	pF

7.13.10.2 QSPI 入力 (読み取り) タイミングのタイミング要件

		最小値 ^{(1) (2)}	標準値	最大値	単位
$t_{su}(D-SCLK)$	セットアップ時間、d[3:0] 有効から sclk 立ち下がりエッジまで	5			ns
$t_h(SCLK-D)$	ホールド時間、sclk 立ち下がりエッジから d[3:0] 有効の間	1			ns
$t_{su}(D-SCLK)$	セットアップ時間、最後の d[3:0] ビット有効から最後の sclk 立ち下がりエッジまで	5 - P ⁽³⁾			ns
$t_h(SCLK-D)$	ホールド時間、最後の sclk 立ち下がりエッジから最後の d[3:0] ビット有効の間	1 + P ⁽³⁾			ns

- (1) クロック モード 0 (clk 極性 = 0, clk 位相 = 0) が動作モードです。
- (2) 従来の立ち上がりクロック エッジとは対照的に、本デバイスはクロック モード 0 の立ち下がりクロック エッジでデータを取り込みます。立ち下がりエッジに基づく本デバイスのセットアップおよびホールド時間タイミングは標準ではありませんが、クロック モード 0 の立ち下がりエッジでデータを出力する標準 SPI デバイスと接続できるように設計されています。
- (3) P = SCLK 周期 (ns 単位)。

7.13.10.3 QSPI スイッチング特性


番号	パラメータ	最小値	代表値	最大値	単位
Q1	$t_c(\text{SCLK})$	サイクル時間、sclk	12.5		ns
Q2	$t_w(\text{SCLKL})$	パルス幅、sclk Low	$Y \cdot P - 3$ (1) (2)		ns
Q3	$t_w(\text{SCLKH})$	パルス幅、sclk High	$Y \cdot P - 3$ (1) (2)		ns
Q4	$t_d(\text{CS-SCLK})$	遅延時間、sclk 立ち下がりエッジから cs アクティブ エッジまで	$-M \cdot P - 1$ (2) (3)	$-M \cdot P + 2.5$ (2) (3)	ns
Q5	$t_d(\text{SCLK-CS})$	遅延時間、sclk 立ち下がりエッジから cs 非アクティブ エッジまで	$N \cdot P - 1$ (2) (3)	$N \cdot P + 2.5$ (2) (3)	ns
Q6	$t_d(\text{SCLK-D1})$	遅延時間、sclk 立ち下がりエッジから d[1] 遷移まで	-2	4	ns
Q7	$t_{\text{ena}}(\text{CS-D1LZ})$	イネーブル時間、cs アクティブ エッジから d[1] 駆動 (ロー インピーダンス) まで	$-P - 4$ (2)	$-P + 1$ (2)	ns
Q8	$t_{\text{dis}}(\text{CS-D1Z})$	ディセーブル時間、cs アクティブ エッジから d[1] トライステート (ハイ インピーダンス) まで	$-P - 4$ (2)	$-P + 1$ (2)	ns
Q9	$t_d(\text{SCLK-D1})$	遅延時間、最初の sclk 立ち下がりエッジから最初の d[1] 遷移まで (PHA = 0 の場合のみ)	$-2 - P$ (2)	$4 - P$ (2)	ns
Q12	$t_{\text{su}}(\text{D-SCLK})$	セットアップ時間、d[3:0] 有効から sclk 立ち下がりエッジまで	5		ns
Q13	$t_h(\text{SCLK-D})$	ホールド時間、sclk 立ち下がりエッジから d[3:0] 有効の間	1		ns
Q14	$t_{\text{su}}(\text{D-SCLK})$	セットアップ時間、最後の d[3:0] ビット有効から最後の sclk 立ち下がりエッジまで	$5 - P$ (2)		ns
Q15	$t_h(\text{SCLK-D})$	ホールド時間、最後の sclk 立ち下がりエッジから最後の d[3:0] ビット有効の間	$1 + P$ (2)		ns

(1) Y パラメータは、次のように定義されます。DCLK_DIV が 0 または奇数の場合、 $Y = 0.5$ です。DCLK_DIV が偶数の場合、 $Y = (\text{DCLK_DIV}/2)/(\text{DCLK_DIV}+1)$ です。最高の性能を得るため、0 または偶数の DCLK_DIV を使い、デューティ サイクルの歪みを最小化することを推奨します。クロック分周係数 DCLK_DIV の詳細については、デバイス固有のテクニカルリファレンス マニュアルを参照してください。

(2) $P = \text{SCLK 周期 (ns 単位)}$ 。


(3) $M = \text{QSPI_SPI_DC_REG.DDx} + 1$, $N = 2$

PHA=0



SPRS85v TIMING QSPI1 02

図 7-18. QSPI 読み出し (クロック モード 0)



SPRS85v_TIMING_OSPI1_04

図 7-19. QSPI 書き込み (クロック モード 0)

7.13.11 JTAG インターフェイス

セクション 7.13.11.2 とセクション 7.13.11.3 は、セクション 7.13.11.1 に記載された動作条件を前提としています。

7.13.11.1 JTAG のタイミング条件


		最小値	代表値	最大値	単位
入力条件					
t_R	入力立ち上がり時間	1		3	ns
t_F	入力立ち下がり時間	1		3	ns
出力条件					
C_{LOAD}	出力負荷容量	2		15	pF

7.13.11.2 IEEE 1149.1 JTAG のタイミング要件

番号			最小値	代表値	最大値	単位
1	$t_c(TCK)$	サイクル時間 TCK	66.66			ns
1a	$t_w(TCKH)$	パルス幅、TCK High (t_c の 40%)	20			ns
1b	$t_w(TCKL)$	パルス幅、TCK Low (t_c の 40%)	20			ns
3	$t_{su}(TDI-TCK)$	入力セットアップ時間、TDI 有効から TCK High まで	2.5			ns
	$t_{su}(TMS-TCK)$	入力セットアップ時間、TMS 有効から TCK High まで	2.5			ns
4	$t_h(TCK-TDI)$	入力ホールド時間、TCK High から TDI 有効の間	18			ns
	$t_h(TCK-TMS)$	入力ホールド時間、TCK High から TMS 有効の間	18			ns

7.13.11.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性

番号	パラメータ		最小値	代表値	最大値	単位
2	$t_d(TCKL-TDOV)$	遅延時間、TCK LOW から TDO 有効まで	0		15	ns



SPRS91v_JTAG_01

図 7-20. JTAG のタイミング

8 詳細説明

8.1 概要

IWRL6432W デバイスは、ミリ波フロント エンド、ユーザーがプログラム可能な MCU、2 つのトランスミッタと 3 つのレシーバのためのアナログ ベースバンド シグナル チェーンを内蔵した完結型 SOC です。このデバイスは、メモリ、処理能力、アプリケーション コード サイズを重視する使用事例において、オンチップ レーダーとして使用される予定です。使用事例には、コスト効率の優れた産業用レーダー センシング アプリケーションが含まれます。例：

- 産業用センシング
- レーダーによる産業用オートメーション センサ フュージョン
- レーダーによる交差点の監視
- 産業用レーダー近接監視
- 人数計測
- ジェスチャ検出

拡張性の観点から見ると、IWRL6432W デバイスは、より大きいアプリケーション ソフトウェア フットプリントのための追加のメモリと、より速いインターフェイスとを必要とする場合があるより複雑なアプリケーションに対応するため、外付けのローエンド MCU と組み合わせて使用できます。

8.2 機能ブロック図




図 8-1. 機能ブロック図

8.3 サブシステム

8.3.1 RF およびアナログ サブシステム

RF / アナログ サブシステムには RF 回路とアナログ回路 (つまり、シンセサイザ、PA、LNA、ミキサ、IF、ADC) が含まれます。このサブシステムには水晶発振器と温度センサも含まれます。2 つの TX は、BPM モードではビームフォーミング用に同時に動作させることができ、または TDM モードでは個別に動作させることができます。同様に、本デバイスでは、アプリケーションと電力の要件に基づいて受信チャンネル数を構成できます。システムの消費電力を節約するため、RF およびアナログ サブシステムを低消費電力モード構成に設定できます。

8.3.2 クロック サブシステム

IWRL6432W のクロック サブシステムは、水晶振動子からの入力リファレンスから 57~63.9GHz を生成します。このサブシステムは、発振器回路と、それに続くクリーンアップ PLL および RF シンセサイザ回路を内蔵しています。次に、RF シンセサイザの出力は X3 通倍器で処理され、57~63.9GHz の範囲の必要な周波数を生成します。RF シンセサイザの出力は、効果的なセンサ動作に必要な波形を生成するため、タイミング エンジン ブロックによって変調されます。

システムのウェークアップ後、クリーンアップ PLL はホスト プロセッサにも基準クロックを提供します。

図 8-2 に、クロック サブシステムを示します。




図 8-2. クロック サブシステム


8.3.3 送信サブシステム

IWRL6432W の送信サブシステムは 2 つの並列送信チェーンで構成され、それぞれが独立して位相および振幅制御を行います。本デバイスは MIMO レーダーのためのバイナリ位相変調をサポートしています。

送信チェーンは、システムを最適化するためのプログラム可能なバックオフもサポートしています。

図 8-3 に、送信サブシステムを示します。

図 8-3. 送信サブシステム (チャンネルごと)



8.3.4 受信サブシステム

IWRL6432W の受信サブシステムは 3 つの並列チャンネルで構成されています。1 つの受信チャンネルは LNA、ミキサ、IF フィルタ、ADC 変換、デシメーションで構成されています。4 つの受信チャンネルはすべて、システムの電力要求とアプリケーションの設計に基づいて、同時に動作させることも、個別にパワーダウンすることもできます。

IWRL6432W デバイスは、実数ベースバンド アーキテクチャをサポートしています。実数ベースバンド アーキテクチャは、実数ミキサ、シングル IF、ADC チェーンを使用して、各レシーバ チャンネルに出力を提供します。本デバイスは、高速チャープ システムを対象としています。バンドパス IF チェーンは下側カットオフ周波数を 175kHz よりも高く設定でき、最大 5MHz の帯域幅をサポートできます。

図 8-4 に、受信サブシステムを示します。




図 8-4. 受信サブシステム (チャンネルごと)

8.3.5 プロセッサ サブシステム




図 8-5. プロセッサ サブシステム

図 8-5 に、IWRL6432W デバイスのカスタマー プログラマブル プロセッサ サブシステムのブロック図を示します。概念的には、2 つのカスタマー プログラマブル プロセッサ サブシステムが存在し、図に示すように点線で区切られています。センター パネルに、HWA、高性能高帯域幅 (64 ビット、80MHz) インターコネクト、関連ペリフェラルのデータ転送を示します。測定データ出力用の RDIF インターフェイス、L3 レーダー データ キューブ メモリ、ADC バッファ、CRC エンジン、データ ハンドシェイク メモリ (インターコネクト上に搭載された追加メモリ)。

この図の右側に、アプリケーション サブシステムを示します。アプリケーション サブシステムは、本デバイスの頭脳であり、本デバイスのすべてのペリフェラルとハウスキーピング動作を制御します。アプリケーション サブシステムには、Cortex-M4F プロセッサと関連ペリフェラルおよびハウスキーピング コンポーネント (例: DMA、CRC、PCR (ペリフェラル センtral リソース) インターコネクトを介してメイン インターコネクトに接続されたペリフェラル (I²C、UART、SPI、CAN、PMIC クロック モジュール、PWM、など)) が含まれます。

8.3.6 ホスト インターフェイス

ホスト インターフェイスは、SPI、UART、CAN-FD インターフェイスを介して提供できます。産業用アプリケーション向けシリアル インターフェイスは、別のシリアル規格にコード変換される場合があります。

IWRL6432W デバイスは、以下のコントロール シグナルを介してホスト レーダー プロセッサと通信します：

- 基準クロック – デバイス ウェークアップ後にホスト プロセッサ用に使用できる基準クロック
- 制御 – ホスト制御用の 4 ポート標準 SPI (ペリフェラル)。すべての無線制御コマンド (および応答) は、このインターフェイスを通ります。
- リセット – ホストからのデバイス ウェークアップのためのアクティブ Low のリセット。
- ホスト割り込み - ミリ波センサがホスト インターフェイスを必要としていることを示します。
- エラー – 無線コントローラがフォルトを検出した際にホストに通知するために使用されます。

8.3.7 アプリケーション サブシステム Cortex-M4F

アプリケーション システムには、最大 160MHz のクロック周波数で動作する Arm Cortex M4F プロセッサが含まれます。このプロセッサで実行されるユーザー アプリケーションは、明確に定義された API メッセージによるレーダー制御、(レーダー ハードウェア アクセラレータで支援された) レーダー信号処理、外部インターフェイス用ペリフェラルを含む、本デバイス全体の動作を制御します。

詳細な説明とメモリ マップについては、[テクニカル リファレンス マニュアル](#)を参照してください。

8.3.8 ハードウェア アクセラレータ (HWA1.2) の特長

- 高速 FFT の計算は、サイズがプログラマブル (2^N) で、最大 1024 ポイントの複素 FFT
- 24 ビットの内部 FFT ビット幅 (I と Q のそれぞれ) により、優れた信号対量子化雑音比 (SQNR) 性能を実現
- radix-2 の段ごとに完全にプログラマブルなバタフライ スケーリングにより、ユーザーのフレキシビリティを向上
- FFT 前処理機能を内蔵 – 例: DC の推定と減算
- DC の推定 & 減算、干渉の推定 & ゼロ設定、実数ウィンドウ、複素前方乗算
- 振幅 (絶対値) と対数振幅の計算
- フレキシブルなデータ フローとデータ サンプルの調整機能により、効率的な多次元 FFT 演算と転置アクセス
- メイン プロセッサからの干渉を最小限に抑えながら一連の演算を 1 つずつ実行するチェーン化およびループ化機能
- ピーク検出 – CFAR (CFAR-CA、CFAR-OS) 検出器
- Sum と 1D Max を含む基本的な統計値
- レーダー キューブ メモリを最適化するための圧縮エンジン




図 8-6. HWA 1.2 の機能ブロック図

8.3.8.1 ハードウェア アクセラレータ機能 HWA1.1 と HWA1.2 の違い

機能		HWA1.0, HWA1.1 (xWR1843, xWR6843)	HWA1.2 (xWRL6432, xWRL1432)
FFT 機能	FFT サイズ	1024, 512, 256, ...	1024, 512, 256, ...
	内部ビット幅	24 ビット I, 24 ビット Q	24 ビット I, 24 ビット Q
		バタフライ スケーリングを各段で設定可能	バタフライ スケーリングを各段で設定可能
	FFT スティッチング	最大 4096 ポイント	最大 4096 ポイント
4 つの 256 ポイント FFT に関する FFT ベンチマーク		1312 クロック サイクル (200MHz で 6.56μs)	1320 クロック サイクル (80MHz で 16.5μs)
パラメータ セットの数		16	32
ローカル メモリ		64KB	64KB

機能	HWA1.0、HWA1.1 (xWR1843、xWR6843)	HWA1.2 (xWRL6432、xWRL1432)
入力および出力フォーマット	- ローカル メモリの A および B dim アドレッシング - スケーリングをプログラム可能	- ローカル メモリの A および B dim アドレッシング - スケーリングをプログラム可能
FFT 前処理	- 振幅に基づく固定スレッショルドによる干渉の初期化 (ゼロ設定) - 複素乗算 (7 モード) - 実数ウィンドウ係数	- DC の推定と減算 - mag、mag-diff に基づく適応型統計学による干渉の初期化。干渉カウント表示。 - 複素乗算 (7 モード) - 実数ウィンドウ係数
FFT 後処理	対数振幅 (0.3dB 精度)	対数振幅 (0.06dB 精度)
圧縮と解凍のサポート	HWA1.0 (xWR1843) では使用不可。HWA1.1 (xWR6843) で使用可能。	使用可能
検出	CFAR-CA (線形および対数モード)	- CFAR-CA (線形および対数モード) - CFAR-OS (各側で最大 32 のウィンドウ サイズ)
統計値	1D Sum、1D Max	1D Sum、1D Max

8.4 その他のサブシステム

8.4.1 ユーザー アプリケーション向け GPADC チャンネル (サービス)

IWRL6432W デバイスは、ユーザー アプリケーションのための ADC サービス機能を備えており、本デバイスが内蔵する GPADC エンジンを使って最大 2 つの外部電圧を測定できます。GPADC1 および GPADC2 ピンは、このために使われます。

- GPADC 自体は、FEC サブシステム内で動作するテキサス・インスツルメンツ製ファームウェアによって制御され、ユーザーが外部電圧を監視するための GPADC アクセスは、FEC サブシステムに転送される「APPSS」コールによって行われます。この API は、APPSS Cortex M4F® で動作しているユーザー アプリケーションとリンクさせることができます。
- デバイス ファームウェア パッケージ (DFP) には、これらの信号を構成および測定するための API が含まれています。この API を使用すると、セトリング時間 (スキップする ADC サンプル数) と取得する連続サンプル数を設定できます。フレームの最後に、監視対象の各電圧について、測定値の最小値、最大値、平均値が報告されます。




図 8-7. GPADC パス

GPADC 構造は、内部温度センサの出力を測定するために使われます。これらの測定の精度は $\pm 7^{\circ}\text{C}$ です。

8.4.2 GPADC のパラメータ

パラメータ	標準値	単位
ADC 電源	1.8	V
ADC の入力電圧範囲 (バッファなし)	0 – 1.8	V
ADC の入力電圧範囲 (バッファ付き) ⁽¹⁾	0.4 – 1.3	V
ADC の分解能	8	ビット
ADC のオフセット誤差	± 5	LSB
ADC のゲイン誤差	± 5	LSB
ADC の DNL	-1/+2.5	LSB
ADC の INL	± 2.5	LSB
ADC のサンプリング レート ⁽²⁾	831	kSPS
ADC のサンプリング時間 ⁽²⁾	300	ns
ADC の内部コンデンサ	10	pF
ADC の入力静電容量	2	pF
ADC の入力リーク電流	3	μA

(1) 規定の範囲を外れると、バッファ出力は非線形になります。

(2) GPADC 自体は、BIST サブシステム内で動作するテキサス・インスツルメンツ製ファームウェアによって制御されます。詳細については、API コールを参照してください。

8.5 メモリ パーティションの選択

IWRL6432W デバイスは合計 1MB のメモリを持っています。L3 メモリは 2 つのメモリ バンクを備えており、レーダー キューブ メモリまたは Cortex-M4F RAM に関連付けることができます。

表 8-1. メモリ パーティションの選択

		構成 1	構成 2	構成 3
レーダー データ メモリ * (L3)	データ キューブ、検出マトリクス、ヒートマップを含みます。	256KB	384KB	512KB
アプリケーション (M4F プログラム + データ)	ドライバ、mmWavelink、BIOS を含みます。	768KB	640KB	512KB
メモリの合計		1024KB	1024KB	1024KB

RAM 全体が保持されます。また、各メモリ クラスタを個別にターンオフできます (必要な場合)。クラスタは以下のように定義されます。

表 8-2. メモリ保持の選択

RAM_1			RAM_2		RAM_3	共有	HWA
256KB			128KB		128KB	256KB	256KB
バンク #1 ⁽¹⁾			バンク #2		バンク #3		
クラスタ #1	クラスタ #3	クラスタ #4	クラスタ #2	クラスタ #5		クラスタ #6	
64KB	64KB	128KB	16KB	112KB	128KB	256KB	256KB

(1) 保持メモリはパワー スイッチを持っています。これらのバンクはメモリ構成を表しています。

8.6 ブートモード

デバイスリセットがデアサートされるとすぐに、APPSS のプロセッサはオンチップ ROM メモリからブートローダの実行を開始します。

ブートローダは 3 つの基本モードで動作し、これらのモードは、「センス オン パワー」(SOP) ピンと呼ばれるピンを設定することで、ユーザー ハードウェア (プリント基板) 上で指定されます。デバイス境界上のこれらのピンはブートローダ ファームウェアによってスキャンされ、ブートローダ動作モードが選択されます。

表 8-3 に、関連する SOP の組み合わせと、それらがブートローダの動作にどのように割り当てられるかを列挙します。

表 8-3. SOP の組み合わせ

SOP1	SOP0	ブートローダのモードと動作
0	0	フラッシュ モード ユーザー アプリケーション (またはテキサス・インスツルメンツが提供したデバイス ファームウェア パッチ) をシリアル フラッシュに書き込めるように、デバイス ブートローダはループで実行します。
0	1	機能モード デバイス ブートローダは、QSPI シリアル フラッシュから内部 RAM にユーザー アプリケーションを読み込み、制御をそのユーザー アプリケーションに切り替えます。
1	1	デバッグ モード ブートローダはバイパスされ、M4F プロセッサは停止します。これにより、ユーザーはエミュレータを既知のポイントに接続できます。

9 アプリケーション、実装、およびレイアウト

注

以下のアプリケーションに関するセクションの情報は、テキサス・インスツルメンツの部品仕様の一部ではなく、テキサス・インスツルメンツはこれらの情報の正確性や完全性を保証しません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

アプリケーション情報については、[IWR アプリケーション Web ページ](#)を参照してください。

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。ツールおよびソフトウェアは、デバイスの性能評価や、コードの生成に使用され、それに従ってソリューションの開発が行われます。

10.1 デバイスの命名規則

製品開発サイクルの段階を示すために、TI ではマイクロプロセッサ (MPU) とサポート ツールのすべての型番に接頭辞が割り当てられています。各デバイスには次の 3 つのいずれかの接頭辞があります: **X**、**P**、空白 (接頭辞なし) (たとえば、**IWRL6432W**)。テキサス・インスツルメンツでは、サポート ツールについては、使用可能な 3 つの接頭辞のうち **TMDX** および **TMDS** の 2 つを推奨しています。これらの接頭辞は、製品開発の進展段階を表します。段階には、エンジニアリングプロトタイプ(**TMDX**)から、完全認定済みの量産デバイスツール(**TMDS**)まであります。

デバイスの開発進展フロー:

- X** 実験的デバイス。最終デバイスの電気的特性を必ずしも表さず、量産アセンブリ フローを使用しない可能性があります。
- P** プロトタイプ デバイス。最終的なシリコン ダイとは限らず、最終的な電気的特性を満たさない可能性があります。
- 空白** 認定済みのシリコン ダイの量産バージョン。

サポート ツールの開発進展フロー:

- TMDX** 開発サポート製品。テキサス・インスツルメンツの社内認定試験はまだ完了していません。
- TMDS** 完全に認定済みの開発サポート製品です。

X および **P** デバイスと **TMDX** 開発サポート ツールは、以下の免責事項の下で出荷されます。

「開発中の製品は、社内での評価用です。」

量産デバイスおよび **TMDS** 開発サポート ツールの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。

プロトタイプ デバイス(**X** または **P**)の方が標準的な量産デバイスに比べて故障率が大きいと予測されます。これらのデバイスは予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツではそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

TI デバイスの項目表記には、デバイス ファミリ名の接尾辞も含まれます。この接尾辞は、パッケージのタイプ (例: **YFF0111-C01**) と温度範囲を表しています (たとえば、空白はデフォルトの民生用温度範囲を示します)。図 10-1 に、任意の **IWRL6432W** デバイスについて、完全なデバイス名を読み取るための凡例を示します。

AMF0102A パッケージ タイプの **IWRL6432W** **AWRL6432AOP** デバイスの注文可能な型番については、(利用可能な場合) このドキュメントにある「パッケージ オプションの付録」やテキサス・インスツルメンツの Web サイト (www.ti.com) を参照するか、テキサス・インスツルメンツの販売代理店にお問い合わせください。

ダイに対するデバイス命名規則マーキングの詳細説明については、『**IWRL6432W** デバイス エラッタ』を参照してください。




図 10-1. デバイスの命名規則

10.2 ツールとソフトウェア

モデル

[IWRL6432W BSDL モデル](#)

個別デバイスの IEEE 1149.1 でテスト可能な入力および出力ピンのバウンダリ スキャン データベース。

[IWRL6432W IBIS モデル](#)

デバイスの IO バッファの IO バッファ情報モデル。基板上でのシミュレーションについては、IBIS Open Forum を参照してください。

10.3 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、[ti.com](#) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

ペリフェラルに関する最新ドキュメントとその他の技術資料を以下に示します。

エラッタ

- [IWRL6432W デバイス正誤表](#)

シリコンに関する既知の勧告、制限、注意事項を説明し、回避策を示しています。

10.4 サポート リソース

[テキサス・インスツルメンツ E2E™ サポート フォーラム](#)は、エンジニアが検証済みの回答と設計に関する支援をエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらは テキサス・インスツルメンツの仕様を構成するものではなく、必ずしも テキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.5 商標

E2E™ is a trademark of Texas Instruments.

Arm® and M4F® are registered trademarks of Arm Limited.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。


11 改訂履歴

日付	改訂	注
2024 年 12 月	*	初版

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側のナビゲーションをご覧ください。


YFF0111-C01



PACKAGE OUTLINE

DSBGA - 0.625 mm max height

DIE SIZE BALL GRID ARRAY



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

YFF0111-C01

DSBGA - 0.625 mm max height

DIE SIZE BALL GRID ARRAY




NOTES: (continued)

- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN**YFF0111-C01****DSBGA - 0.625 mm max height**

DIE SIZE BALL GRID ARRAY



4228901/A 07/2022

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
IWRL6432BDQAYFFR	Active	Production	DSBGA (YFF) 111	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 105	IWRL6432 QA YFF
IWRL6432BDQAYFFR.B	Active	Production	DSBGA (YFF) 111	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 105	IWRL6432 QA YFF
IWRL6432BDQGYFFR	Active	Production	DSBGA (YFF) 111	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 105	IWRL6432 QG YFF
IWRL6432BDQGYFFR.B	Active	Production	DSBGA (YFF) 111	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 105	IWRL6432 QG YFF

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated