


INA791x 75A EZShunt™ テクノロジー搭載、-4V~110V、双方向、超高精度、高帯域電流センス アンプ

1 特長

- シャント抵抗内蔵の高精度デザイン
 - 25°Cで±75Aの連続電流
 - +125°Cで±50Aの連続電流
 - シャント抵抗: 400μΩ
 - シャント インダクタンス: 2nH
- 広い同相電圧範囲: -4V ~ +110V
- 高い小信号帯域幅: 1MHz
- 非常に優れた CMRR
 - 160dBのDC CMRR
 - 50kHzで114dBのAC CMRR
- 高い測定精度
 - システム ゲイン誤差 (最大値)
 - バージョン A: ±0.35%, ±35ppm/°Cのドリフト
 - バージョン B: ±1%, ±100ppm/°Cのドリフト
 - オフセット電流 (最大値)
 - バージョン A: ±40mA, ±70mA (全温度範囲)
 - バージョン B: ±210mA, ±250mA (全温度範囲)
- 外付けの分圧抵抗回路でゲインを調整可能: 20mV/A ~ 400mV/A
- 160°Cの T_J のオープンドレイン温度アラート

2 アプリケーション

- 48V DC/DC コンバータ
- 48V バッテリ管理システム (BMS)
- 試験 / 測定
- マクロ リモート無線ユニット (RRU)
- 48V ラック サーバー
- 48V 商用ネットワーク / サーバー電源 (PSU)



代表的なアプリケーション

3 概要


INA791x は、400μΩ のシャント抵抗を内蔵した電圧出力、電流センス アンプです。INA791x は、電源電圧にかかわらず、-4V~110V の広い同相電圧範囲で双方向の電流を監視するよう設計されています。可変ゲイン オプションは、システムのダイナミックレンジの最適化に役立ちます。ケルビン接続シャント抵抗とゼロドリフトのチョップ アンプを内蔵しているため、較正と等価の測定精度、±35ppm/°Cという非常に小さい温度ドリフト係数、センシング抵抗に最適化されたレイアウトが実現されています。

このデバイスは 2.7V~5.5V の単一電源で動作し、消費電流は最大 4.25mA です。どのバージョンも、拡張動作温度範囲 (-40°C~+125°C) で動作が規定され、15 ピン VQFN パッケージで供給されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
INA791A, INA791B	DEK (VQFN, 15)	6mm × 6mm

- 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。



最大連続電流と周囲温度との関係



目次

1 特長	1	7 アプリケーションと実装	20
2 アプリケーション	1	7.1 アプリケーション情報.....	20
3 概要	1	7.2 代表的なアプリケーション.....	25
4 ピン構成および機能	3	7.3 電源に関する推奨事項.....	27
5 仕様	4	7.4 レイアウト例.....	28
5.1 絶対最大定格.....	4	7.5 レイアウトのガイドライン.....	28
5.2 ESD 定格.....	4	8 デバイスおよびドキュメントのサポート	29
5.3 推奨動作条件.....	4	8.1 ドキュメントのサポート.....	29
5.4 熱に関する情報.....	4	8.2 ドキュメントの更新通知を受け取る方法.....	29
5.5 電気的特性.....	5	8.3 サポート・リソース.....	29
5.6 代表的特性.....	7	8.4 商標.....	29
6 詳細説明	13	8.5 静電気放電に関する注意事項.....	29
6.1 概要.....	13	8.6 用語集.....	29
6.2 機能ブロック図.....	13	9 改訂履歴	29
6.3 機能説明.....	13	10 メカニカル、パッケージ、および注文情報	29
6.4 デバイスの機能モード.....	15		

4 ピン構成および機能




図 4-1. INA791x DEK パッケージ 15 ピン VQFN 上面図

表 4-1. ピンの機能

ピン		タイプ	説明
名称	番号		
ALERT	14	デジタル出力	オープンドレインの温度アラート
FB	12	アナログ入力	ゲイン調整フィードバック。分圧抵抗に接続してデバイスのゲインを調整します
GND	5	アナログ	グラウンド
IN-	9	アナログ入力	負荷側の内部シャントおよび負のアンプ入力へのケルビン接続
IN+	1	アナログ入力	電源側の内部シャントと正アンプ入力へのケルビン接続
IS-	8	アナログ入力	負荷に接続します
IS+	15	アナログ入力	電源に接続します
NC	2	-	IN+ (ピン 1) に接続
NC	4、6、7	-	グラウンドに接続するか、未接続のまま
NC	10	-	IN- (ピン 9) に接続
OUT	11	アナログ出力	出力電圧
REF	13	アナログ入力	基準電圧、0V ~ VS
VS	3	アナログ	電源、2.7V~5.5V

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧 (V_S)			6	V
アナログ入力、 V_{IN+} , V_{IN-} ⁽²⁾	差動 (V_{IN+}) - (V_{IN-})	-12	12	V
	同相	GND - 20	120	V
アナログ入力 (REF)	アナログ入力 (REF)	GND - 0.3	$V_S + 0.3$	V
アナログ入力 (FB)	アナログ入力 (FB)	GND - 0.3	$V_S + 0.3$	V
アナログ出力 (OUT)	アナログ出力 (OUT)	GND - 0.3	$V_S + 0.3$	V
デジタル出力 (ALERT)	温度アラート出力	GND - 0.3	$V_S + 0.3$	V
T_A	動作温度	-55	150	°C
T_J	接合部温度		165	°C
T_{stg}	保存温度	-65	165	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

(2) V_{IN+} と V_{IN-} は、それぞれ $IN+$ ピンと $IN-$ ピンの電圧です。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	±1000	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{CM}	同相入力範囲	-4		110	V
V_S	動作電源電圧範囲	2.7		5.5	V
I_{SENSE}	連続電流	-50		50	A
V_{REF}	リファレンス電圧の範囲	0		V_S	V
V_{FB}	フィードバック電圧範囲	0		V_S	V
T_A	周囲温度	-40		125	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		INA791x	単位
		DEK (VQFN)	
		15 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	28.7	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	8.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗 ⁽²⁾	30.8	°C/W
Ψ_{JT}	接合部から上面への熱特性パラメータ ⁽²⁾	1.1	°C/W

熱評価基準 ⁽¹⁾		INA791x	単位
		DEK (VQFN)	
		15 ピン	
Ψ_{JB}	接合部から基板への熱特性パラメータ ⁽²⁾	8.4	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『**半導体および IC パッケージの熱評価基準**』アプリケーション ノートを参照してください。
(2) 熱評価基準は内部ダイを基準としたもので、パッケージのリード フレーム シャントから生じる熱に対しては安全です。熱の詳細については、「安全動作領域」セクションを参照してください。

5.5 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $I_{\text{SENSE}} = I_{S+} = 0\text{A}$ 、 $V_{CM} = V_{IN-} = 48\text{V}$ 、 $V_{FB} = V_{OUT}$ (調整可能なゲイン = 1)、および $V_{REF} = V_S / 2$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
入力						
V _{CM}	同相入力範囲	V _{IN+} = -4V ~ 110V、I _{SENSE} = 0A、T _A = -40°C ~ +125°C	-4		110	V
CMRR	同相除去比	V _{IN+} = -4V ~ 110V、I _{SENSE} = 0A、T _A = -40°C ~ +125°C、INA791A		±25	±79	μA/V
		V _{IN+} = -4V ~ 110V、I _{SENSE} = 0A、T _A = -40°C ~ +125°C、INA791B		±790	±1250	
CMRR	同相除去比	f = 50kHz		±56		mA/V
I _{os}	入力換算オフセット電流誤差	I _{SENSE} = 0A、INA791A		±5	±40	mA
		I _{SENSE} = 0A、INA791A、T _A = -40°C ~ +125°C、		±20	±70	
		I _{SENSE} = 0A、INA791B		±62.5	±210	
		I _{SENSE} = 0A、INA791B、T _A = -40°C ~ +125°C、			±250	
PSRR	電源除去比	V _S = 2.7V ~ 5.5V、V _{REF} = 1V、I _{SENSE} = 0A、INA791A		±1	±5.5	mA/V
		V _S = 2.7V ~ 5.5V、V _{REF} = 1V、I _{SENSE} = 0A、INA791B		±2.5	±25	
I _B	合計入力バイアス電流	I _{B+} + I _{B-} 、I _{SENSE} = 0A	45	66	90	μA
I _{FB}	フィードバック電流	I _{SENSE} = 0A		±2		nA
		I _{SENSE} = 0A、T _A = -40°C ~ +125°C			±6	
シャント抵抗を内蔵						
R _{SHUNT}	内部ケルビン シャント抵抗	IN+ から IN-、T _A = 25°C		400		μΩ
	複数のピン抵抗	IS+ ~ IS-、T _A = 25°C	425	560	650	μΩ
	ピン間パッケージインダクタンス	IS+ ~ IS-、T _A = 25°C		2		nH
I _{SENSE}	最大連続電流	T _A = -40°C~+125°C			±50	A
	短時間の過負荷変化	I _{SENSE} = 120A (5 秒間)		±0.05		%
	温度サイクルに起因する変化	-65°C ~ 150°C、500 サイクル		±0.1		%
	半田熱に対するシャント抵抗の変化	260°C 半田付け、10 秒		±0.1		%
	高温の露出変化	1000 時間、T _A = 150°C		±0.015		%
出力						
G	ゲイン	INA791A、 INA791B		20		mV/A

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = V_{\text{IN-}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$ (調整可能なゲイン = 1)、および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
G	システムゲイン誤差 (シャントとアンプ)	$\text{GND} + 50\text{mV} \leq V_{\text{OUT}} \leq V_{\text{S}} - 200\text{mV}$ 、 $T_{\text{A}} = 25^{\circ}\text{C}$ 、 $I_{\text{SENSE}} = \pm 50\text{A}$ 、INA791A		± 0.32	± 0.725	%
		$\text{GND} + 50\text{mV} \leq V_{\text{OUT}} \leq V_{\text{S}} - 200\text{mV}$ 、 $T_{\text{A}} = 25^{\circ}\text{C}$ 、 $I_{\text{SENSE}} = \pm 5\text{A}$ 、INA791A		± 0.05	± 0.35	
		(1) $\text{GND} + 50\text{mV} \leq V_{\text{OUT}} \leq V_{\text{S}} - 200\text{mV}$ 、 $T_{\text{A}} = 25^{\circ}\text{C}$ 、 $I_{\text{SENSE}} = \pm 50\text{A}$ 、INA791B		± 0.3	± 1	
		$\text{GND} + 50\text{mV} \leq V_{\text{OUT}} \leq V_{\text{S}} - 200\text{mV}$ 、 $T_{\text{A}} = 25^{\circ}\text{C}$ 、 $I_{\text{SENSE}} = \pm 5\text{A}$ 、INA791B		± 0.1	± 0.625	
G	システムゲイン誤差ドリフト (シャントとアンプ)	$T_{\text{A}} = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、INA791A		± 4	± 35	ppm/°C
		$T_{\text{A}} = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、INA791B		± 10	± 100	
	電力係数ゲイン非線形性誤差	(2) $\text{GND} + 10\text{mV} \leq V_{\text{OUT}} \leq V_{\text{S}} - 200\text{mV}$		+1.5		ppm/A ²
RVRR	リファレンス電圧除去比 (入力換算)	$V_{\text{REF}} = 0.5\text{V} \sim 4.5\text{V}$		± 2.5	± 12.5	mA/V
	最大の容量性負荷	発振が持続しないこと		0.5		nF
電圧出力						
	V_{S} 電源レールまでスイング	$R_{\text{L}} = 10\text{k}\Omega \sim \text{GND}$ 、 $V_{\text{REF}} = V_{\text{S}}$ 、 調整可能なゲイン = 4、 $T_{\text{A}} = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$		$V_{\text{S}} - 0.05$	$V_{\text{S}} - 0.1$	V
	グラウンドまでスイング	$R_{\text{L}} = 10\text{k}\Omega \sim \text{GND}$ 、 $V_{\text{REF}} = \text{GND}$ 、 調整可能なゲイン = 4、 $T_{\text{A}} = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$		$V_{\text{GND}} + 5$	$V_{\text{GND}} + 10$	mV
	グラウンドまでスイング	$R_{\text{L}} = 10\text{k}\Omega \sim \text{GND}$ 、 $V_{\text{REF}} = \text{GND}$ 、 $T_{\text{A}} = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$		$V_{\text{GND}} + 1$	$V_{\text{GND}} + 5$	mV
周波数応答						
BW	帯域幅 (電流センスアンプのみ)	-3dB帯域幅、 $V_{\text{FB}} = V_{\text{OUT}}$		1		MHz
		-3dB帯域幅、可変ゲイン = 4		0.5		MHz
	伝搬遅延(3)	$V_{\text{IN+}}$ 、 $V_{\text{IN-}} = 48\text{V}$ 、可変ゲイン = 1、 $V_{\text{REF}} = 150\text{mV}$ 、負荷ステップ = 0A ~ 20A		0.250		μs
	総セトリング時間 (電流入力から OUT)	$V_{\text{IN+}}$ 、 $V_{\text{IN-}} = 48\text{V}$ 、可変ゲイン = 1、 $V_{\text{REF}} = 150\text{mV}$ 、負荷ステップ = 0A ~ 20A、 出力が 1% までセトリング		5		μs
SR	スルーレート	$V_{\text{FB}} = V_{\text{OUT}}$		1.8		V/μs
		可変ゲイン = 4		1.5		V/μs
ノイズ						
	電流ノイズ密度			150		μA/√Hz
電源						
I_{Q}	静止時電流			3.5	4.25	mA
		$T_{\text{A}} = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$			4.5	mA
温度						
T_{Alert}	サーマルアラートスレッショルド	$R_{\text{pullup}} = 10\text{k}\Omega$ 、		160		°C
V_{OLAlert}	サーマルアラートのLowレベル出力電圧	$R_{\text{pullup}} = 10\text{k}\Omega$ 、			200	mV

(1) これには、電力係数のゲイン非線形誤差が含まれます

(2) $I_{\text{SENSE}} = \pm 5\text{A} \sim \pm 50\text{A}$, $V_{\text{OUT}} = V_{\text{REF}} \pm 1\text{V}$

(3) 伝搬遅延は、負荷ステップの 10% から最終出力セトリング値の 10% までの時間の差です

5.6 代表的特性

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$, および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)




図 5-1. INA791A 入力オフセット電流の製品分布




図 5-2. INA791B 入力オフセット電流の製品分布




図 5-3. INA791A の入力オフセット電流と温度との関係




図 5-4. INA791B の入力オフセット電流と温度との関係




図 5-5. INA791A 同相除去比の製品分布




図 5-6. INA791B 同相除去比の製品分布

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$, および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)




図 5-7. 同相除去比と温度との関係




図 5-8. 電源除去比と温度との関係




図 5-9. リファレンス電圧除去比と温度との関係




図 5-10. システム ゲイン誤差と入力電流との関係




図 5-11. INA791A ゲイン誤差の製品分布




図 5-12. INA791B ゲイン誤差の製品分布

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$, および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)




図 5-13. INA791A ゲイン誤差と温度との関係




図 5-14. INA791B ゲイン誤差と温度との関係




図 5-15. 出力電圧スイングと出力電流との関係






図 5-16. 出力電圧スイングと出力電流との関係



可変ゲイン = 4, $V_{\text{REF}} = V_S$

図 5-17. 出力電圧スイング High と温度との関係



可変ゲイン = 1, $V_{\text{REF}} = \text{GND}$

図 5-18. 出力電圧スイング Low と温度との関係

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$, および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)




図 5-19. パッケージ抵抗と温度との関係




図 5-20. 総入力バイアス電流と同相電圧との関係




図 5-21. 総入力バイアス電流と温度との関係




図 5-22. 静止電流と電源電圧との関係




図 5-23. 静止電流と温度との関係




図 5-24. 静止電流と同相電圧との関係

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$, および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)




図 5-25. フィードバック電流と温度との関係




図 5-26. 電流センス アンプ ゲインと周波数との関係




図 5-27. システム ゲインと周波数との関係




図 5-28. 電源除去比と周波数との関係




図 5-29. 同相除去比と周波数との関係




図 5-30. 出力インピーダンス 対 周波数

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $I_{\text{SENSE}} = I_{\text{S+}} = 0\text{A}$, $V_{\text{CM}} = 48\text{V}$, $V_{\text{FB}} = V_{\text{OUT}}$, および $V_{\text{REF}} = V_S / 2$ (特に記述のない限り)




図 5-31. 入力換算電流ノイズと周波数との関係






図 5-32. 0.1Hz ~ 10Hz 入力換算電流ノイズ




$V_{\text{REF}} = 1\text{V}$, 100A 入力範囲

図 5-33. システム電流ステップ応答



INA791

図 5-34. 同相の過渡応答



$V_{\text{REF}} = 0\text{V}$


図 5-35. スタートアップ応答

6 詳細説明

6.1 概要

INA791x、 $400\mu\Omega$ の電流センシング EZShunt™ テクノロジーを採用した高精度の電流センシング設計を採用しており、最大 110V の同相電圧に対処できます。内蔵アンプは、優れた同相除去比 (CMRR) を備えた高精度のゼロドリフトボロジを備えています。シャント抵抗の値と電流センシング アンプのゲインを全温度範囲にわたってマッチングすることで、高精度の測定が可能になるため、電流を測定するための高精度なシステム較正法を実現できます。高速電流検出アンプは、同相過渡が発生した後も出力を高速にセトリングさせるのに役立ちます。2 つの外部抵抗器によるゲイン調整の柔軟性により、アプリケーションで予想されるターゲット電流範囲に基づいて、必要なフルスケール出力電圧を最適化できます。

6.2 機能ブロック図



6.3 機能説明

6.3.1 シャント抵抗を内蔵

INA791x は EZShunt™ テクノロジーを内蔵した電流センシング抵抗を搭載しており、 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ の規定温度範囲全体にわたって高精度の測定を行えます。内蔵の電流センシング抵抗は、温度範囲全体にわたって測定の安定性を実現し、高精度測定でよく見られるプリント基板 (PCB) レイアウトや基板の制約の問題を簡素化できます。

オンボード電流センシング抵抗は、フォース センス接続により正確な測定が可能な 4 線式 (またはケルビン) 接続抵抗として設計されています。アンプの入力ピン (IN- と IN+) はシャント抵抗のセンス ポイントに内部的に接続されているため、一般的に非常に低いセンシング抵抗レベルの測定で一般的に見られる寄生インピーダンスの多くを除去できます。INA791x は、電流検出抵抗器と電流検出アンプが互いに正確に一致するようにシステム調整されています。システムのゲイン仕様を最適化するには、インパッケージ内蔵の検出抵抗を内部電流検出アンプとともに使用する必要があります。

INA791x のパッケージ抵抗値は約 $550\mu\Omega$ です。この合計パッケージ抵抗のうち、アンプはケルビン接続された電流センシング抵抗から $400\mu\Omega$ の抵抗を使用します。システムとパッケージの消費電力要件は、IS+ ピンと IS- ピンとの間の合計 $550\mu\Omega$ パッケージ抵抗に基づいています。




図 6-1. IS+ から IS- へのパッケージ抵抗と温度との関係

6.3.2 安全動作領域

電流がデバイスを流れるときにパッケージ全体で放散される熱によって、パッケージが安全に処理できる最大電流が最終的に決まります。シリコンの消費電流は比較的小さいため、パッケージの総消費電力に最も寄与するのがパッケージの総消費電力に一次的に高負荷電流を流すようにパッケージの合計抵抗が残ります。図 6-2 に示す最大安全動作電流レベルは、パッケージ全体での熱放散が制限され、抵抗器またはパッケージに損傷が発生しないように、またはシリコンの内部接合温度が 165°C の制限を超えないように設定されています。

周囲温度、外部エアフロー、PCB レイアウトなどの外部要因が、デバイスの熱放散方に寄与します。内部の熱は、パッケージ抵抗全体が 550μΩ を流れる電流の結果として発生します。




図 6-2. 最大連続電流と周囲温度との関係

6.3.3 短絡時間

INA791x は、連続的な処理制限 50A を超える電流レベルに耐えられる物理的なシャント抵抗を備えており、変位が短時間でも電流検出抵抗や電流検出アンプの損傷を持続できません。図 6-3 は INA791x の短絡持続時間曲線を示しています。




図 6-3. 最大パルス電流とパルス幅との関係 (シングル イベント)

6.3.4 温度ドリフト補正

初期部品やシステムレベルの誤差を排除するため、多くの産業用アプリケーションで一般的にシステムキャリブレーションが行われています。較正手順によってこれらの部品に関連する誤差を効果的に排除できるため、システムレベルで較正を実行すると、多くの個々の部品の初期精度要件が削減されます。この較正により、システムが較正される温度での正確な測定が可能になります。外部の周囲温度の変化や自己発熱によってシステム温度が変化すると、測定誤差が再び生じます。初期調整に加えて正確な温度補償を使用しない場合、較正手順は効果的ではありません。ユーザーは温度による変化を考慮する必要があります。INA791x に内蔵されたプログラムされた温度補償機能 (統合型電流検出抵抗器と電流検出アンプの両方を含む) により、デバイスの指定温度範囲内で温度が変化した場合でも、デバイスの測定が正確になります。

6.4 デバイスの機能モード

6.4.1 リファレンスピンによる出力の調整

INA791x の出力は、単方向または双方向で動作するよう構成できます。図 6-4 に、外部基準電圧を使用して出力を設定する回路を示します。




図 6-4. 出力の調整

出力電圧は、REF に外部リファレンスからの電圧を印加することによって設定されます。リファレンス入力には内部ゲイン ネットワークに接続されています。OUT、FB、REF ピンに接続された R_{FB1} と R_{FB2} の外部抵抗ネットワークは、[外付け抵抗により可変ゲインを設定](#)で説明するように、可変ゲインを設定します。抵抗 R_{FB2} が REF ピンと同じ電圧に接続されている場合、[式 1](#) に示すように、外部基準電圧から供給される電圧に出力が正確に設定されます。REF ピンの電圧は、電源 V_S と GND の範囲内にあります。対称型双方向電流センシングの場合、REF が中間電圧に設定され、これも中間電圧に設定されます。

$$V_{OUT} = G \times (I_{SHUNT}) + V_{REF} \quad (1)$$

6.4.1.1 単方向電流を測定するためのリファレンス ピンの接続

単方向動作では、抵抗性シャントを使用して一方向への電流を測定できます。単方向で動作させるには、デバイスのリファレンス ピンを、負のレール（「[グランド基準の出力](#)」セクションを参照）または正のレール V_S に接続します。必要な差動入力極性は、出力電圧の設定によって異なります。アンプの出力は、内部シャント抵抗を通過する電流に比例して、リファレンス レールから離れます。

6.4.1.2 グランド基準の出力

INA791x をグランド基準出力の単方向モードで使用する場合、REF 入力と抵抗 R_{FB2} の両方がグランドに接続されます。[図 6-5](#) に、この構成で内部シャントに 0A が流れたときに、出力がグランドにどのように接続されるかを示します。




図 6-5. グランド基準の出力

6.4.1.3 双方向電流を測定するためのリファレンス ピンの接続

INA791x は双方向動作を行い、抵抗性シャントを通過する電流を 2 つの方向で測定できます。この場合、出力電圧はリファレンス入力の制限内で任意の場所に設定します。一般的な構成は、リファレンス入力をどちらの方向でも同じ範囲になるようハーフスケールに設定することです。ただし、双方向電流が対称でない場合、リファレンス入力をハーフスケール以外の電圧に設定できます。

6.4.1.4 出力を中間電源電圧に設定する

[図 6-6](#) に、 V_S ピンと GND ピンの間に接続された 2 つの等しい抵抗 R_1 および R_2 により電源が半分に分圧され、REF ピンを分圧された電源に接続することで、出力は中間電圧に設定されます。これらの抵抗の中間点は、外付けオペアンプを使用してバッファされ、抵抗の負荷によって誤差が生じることを防止します。シャント抵抗に差動入力電圧がない場合、出力は電源の中間に設定され、電流が 0A になります。この方法は、電源電圧に対して比率オフセットを作成し、内部シャント抵抗器に 0A の電流が流れるときに出力電圧が $V_S / 2$ のままになります。




図 6-6. 中間電圧出力

6.4.2 外付け抵抗により可変ゲインを設定

INA791x は、2 つの外付け抵抗ネットワークでゲインを調整可能です。デフォルトのゲインは 20mV/A であり、外付けの可変ゲイン抵抗ネットワークを追加することで、総ゲイン (G) は最大 400mV/A の範囲に対応できます。図 6-7 に、外付けゲインを追加するように構成された 2 つの外付け抵抗 R_{FB1} および R_{FB2} を示します。式 2 は外部可変ゲインの計算に使用でき、式 3 は外付け可変ゲインでのシステムの合計ゲインを示します。リファレンスピンによる出力の調整に示すように、REF ピンと抵抗 R_{FB2} の一方の端は、OUT ピンで必要な電圧に基づいて、外部リファレンスに接続されています。




図 6-7. 外部抵抗分割器による調整可能なゲイン設定

$$\text{Adjustable Gain} = \left(1 + \frac{R_{FB1}}{R_{FB2}}\right) \quad (2)$$

$$G = 20 \frac{\text{mV}}{\text{A}} \times \left(1 + \frac{R_{FB1}}{R_{FB2}}\right) \quad (3)$$

INA791x の FB ピンには関連するバイアス電流があり、可変ゲイン抵抗 R_{FB1} の値が大きいと、誤差に加算される可能性があります。あるいは、可変ゲイン抵抗の値が非常に小さいと、検出アンプの出力に負荷がかかり、検出アンプが電源レールに近くなるまでの能力が制限されます。外部調整可能なゲインが 1 より高い場合は、外付け抵抗 R_{FB1} と R_{FB2} の合計を 10k Ω と 40k Ω の間に維持することをお勧めします。表 6-1 に、最も一般的なゲインに対しての外部ゲイン抵抗の推奨値を示します。

表 6-1. 可変ゲインの外付け抵抗の推奨値

外部可変ゲイン	R_{FB1}	R_{FB2}	総ゲイン (G)
1	0 Ω (短絡)	オープン	20mV/A
2	20k Ω	20k Ω	40mV/A
4	30k Ω	10k Ω	80mV/A
5	20k Ω	5k Ω	100mV/A

6.4.2.1 調整可能なユニティ ゲイン

図 6-8 ユニティ ゲインまたは 1 に設定された可変ゲインを、に示します。この構成では、OUT は外付け抵抗なしで FB に接続されます。このユニティ ゲインにより、INA791x はデフォルトの最小ゲインである 20mV/A に設定されます。式 3 システムの総ゲインを計算するために使用できます。REF ピンは、必要な出力電圧設定に基づいて外部リファレンス電圧に接続されます (リファレンス ピンによる出力の調整を参照)。




図 6-8. 調整可能なユニティ ゲイン設定

6.4.3 熱アラート機能

INA791x には、内部シャント温度が 160°C に達したときにアラートを提供するサーマル アラート機能があります。内部シャント電流による消費電力によって、パッケージ内の温度が上昇します。温度が 150°C を超えると長時間の場合、デバイス仕様に永続的なシフトが発生する可能性があります。サーマル アラート機能を使用して、INA791x の温度を 150°C よりも低く維持できます。図 6-9 は、オープンドレインの ALERT ピンと電源ピンの間に R_{pullup} 抵抗を接続する回路を示しています。INA791x の温度が 160°C に達すると、オープンドレインの FET が ALERT ピンをグラウンドにプルして、サーマル アラートをアサートします。




図 6-9. 熱アラート機能

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

INA791x は、統合された電流シャントを流れる電流によって発生する電圧を測定します。このデバイスは、単方向または双方向の出力シングとして動作を構成するためのリファレンス ピンを備えています。INA791x をインライン モーターの電流検出や H ブリッジの電流測定に使用する場合、デバイスは通常、双方向動作に構成されます。

7.1.1 合計誤差の計算

INA791x の電気仕様 [電気的特性](#) には、一般的な個別の誤差項 (ゲイン誤差、オフセット誤差、非線形誤差など) が含まれます。これらすべての個別の誤差成分を含む合計誤差は、表には記載されていません。デバイスの予測誤差を正確に計算するには、最初にデバイスの動作条件を把握する必要があります。このセクションでは、個々の誤差発生源と、特定の条件に対するこれらの誤差の組み合わせからデバイスの合計誤差値を計算する方法について説明します。

各種の動作条件が合計誤差の計算にどのような影響を与えるかの詳細として、3 つの例を表 7-1、表 7-2、および表 7-3 に示します。標準値と最大値の計算も示されており、デバイス間で誤差がどの程度ばらつくかを詳しく知ることができます。

7.1.1.1 誤差発生源

デバイスの合計誤差に最大の影響を及ぼす一般的な誤差ソースは、ゲイン誤差、非直線性、同相除去比、入力オフセット誤差です。INA791x の場合、合計誤差の値にはほかの誤差発生源 (リファレンス電圧除去比と呼ばれます) も含まれます。

7.1.1.2 リファレンス電圧除去比誤差

リファレンス電圧除去比とは、デバイスの電源電圧の midpoint から離れたリファレンス電圧を INA791x に印加したときに発生する誤差の大きさを指します。

7.1.1.3 外部可変ゲイン誤差

INA791x は、[外付け抵抗により可変ゲインを設定](#)に示すように、2 つの外付け抵抗で外部に調整可能なゲインを備えています。これらの外付け抵抗の許容誤差は、システムの総合ゲイン誤差に影響します。これらの抵抗の温度ドリフトが正確に追従するように、これらの抵抗は同じにすることを推奨します。式 4 は、2 つの外付けゲイン抵抗により寄与される合計誤差を計算するために使用できます。

$$Error_{G_R} = \sqrt{2} * (Resistor_{Tolerance} + Resistor_{drift} \times \Delta T) \quad (4)$$

7.1.1.4 合計誤差の例 1

表 7-1. 合計誤差の計算：例 1 ⁽¹⁾

用語	記号	式	最大値
温度ドリフトありの初期入力オフセット	I_{OS_T}	I_{OS}	40mA
同相による入力オフセット電圧を追加	I_{OS_CM}	$CMRR \times (V_{CM} - 48V) $	0μA
リファレンス電圧による入力オフセットを追加	I_{OS_REF}	$RVRR \times \left \left(\frac{V_S}{2} - V_{REF} \right) \right $	0μA
合計入力オフセット電流	I_{OS_Total}	$\sqrt{(I_{OS_T})^2 + (I_{OS_CM})^2 + (I_{OS_REF})^2}$	40mA

表 7-1. 合計誤差の計算：例 1 (1) (続き)

用語	記号	式	最大値
入力オフセットからの誤差	Error _{I_{OS}}	$\frac{I_{OS_Total}}{I_{Sense}} \times 100$	0.16%
ゲインドリフトによるゲイン誤差	Error _G	$G_{Error} + G_{Error_drift} \times \Delta T$	0.35%
ゲインの非直線性による誤差	Error _{Lin}	$G_{Lin_Error} \times I^2 \times 100\%$	0.0937%
合計誤差	—	$\sqrt{(Error_{I_{OS}})^2 + (Error_G + Error_{Lin})^2}$	0.47%

(1) 合計誤差の例 1 のデータは、INA791x、V_S = 5V、V_{CM} = 48V、V_{REF} = V_S/2、T = 25°C、外部ユニティゲイン (G = 20mV/A)、および I_{SENSE} = 25A で取得されたものです。

7.1.1.5 合計誤差の例 2

表 7-2. 合計誤差の計算：例 2 (1)

用語	記号	式	最大値
温度に対する入力オフセット	I _{OS_T}	I _{OS}	70mA
同相による入力オフセット電圧を追加	I _{OS_CM}	$CMRR \times (V_{CM} - 48V) $	2.8mA
リファレンス電圧による入力オフセットを追加	I _{OS_REF}	$RVRR \times \left \left(\frac{V_S}{2} - V_{REF} \right) \right $	31.25mA
合計入力オフセット電流	I _{OS_Total}	$\sqrt{(I_{OS_T})^2 + (I_{OS_CM})^2 + (I_{OS_REF})^2}$	76.7mA
入力オフセットからの誤差	Error _{I_{OS}}	$\frac{I_{OS_Total}}{I_{Sense}} \times 100$	0.306%
ゲインドリフトによるゲイン誤差	Error _G	$G_{Error} + G_{Error_drift} \times \Delta T$	0.7%
ゲインの非直線性による誤差	Error _{Lin}	$G_{Lin_Error} \times I^2 \times 100\%$	0.0937%
合計誤差	—	$\sqrt{(Error_{I_{OS}})^2 + (Error_G + Error_{Lin})^2}$	0.85%

(1) 合計誤差の例 2 のデータは、INA791x、V_S = 5V、V_{CM} = 12V、V_{REF} = 0V、T = 125°C、外部ユニティゲイン (G = 20mV/A)、および I_{SENSE} = 25A で取得されました。

7.1.1.6 合計誤差の例 3

表 7-3. 合計誤差の計算：例 3 (1)

用語	記号	式	最大値
温度に対する入力オフセット	I _{OS_T}	I _{OS}	70mA
同相による入力オフセット電圧を追加	I _{OS_CM}	$CMRR \times (V_{CM} - 48V) $	2.8mA
リファレンス電圧による入力オフセットを追加	I _{OS_REF}	$RVRR \times \left \left(\frac{V_S}{2} - V_{REF} \right) \right $	31.25mA
合計入力オフセット電流	I _{OS_Total}	$\sqrt{(I_{OS_T})^2 + (I_{OS_CM})^2 + (I_{OS_REF})^2}$	76.71mA
入力オフセットからの誤差	Error _{I_{OS}}	$\frac{I_{OS_Total}}{I_{Sense}} \times 100$	0.307%
ゲインドリフトによるゲイン誤差	Error _G	$G_{Error} + G_{Error_drift} \times \Delta T$	0.7%
ゲインの非直線性による誤差	Error _{Lin}	$G_{Lin_Error} \times I^2 \times 100\%$	0.0937%


表 7-3. 合計誤差の計算：例 3 (1) (続き)

用語	記号	式	最大値
外部ゲイン抵抗誤差 + ドリフト	$Error_{G_R}$	式 4	0.707%
合計誤差	—	$\sqrt{(Error_{I_{OS}})^2 + (Error_{G_R})^2 + (Error_G + Error_{Lin})^2}$	1.1%

(1) 合計誤差の例 3 のデータは、INA791x、 $V_S = 5V$ 、 $V_{CM} = 12V$ 、 $V_{REF} = 0V$ 、 $T = 125^\circ C$ 、外部ゲイン = 4 (合計 ゲイン = 80mV/A)、外付け抵抗の許容誤差 = 0.25%、外部抵抗ドリフト = 25ppm/ $^\circ C$ 、 $I_{SENSE} = 25A$ で取得されたものです。


7.1.1.7 合計誤差曲線

INA791A および INA791B 合計誤差曲線プロットは、調整可能ゲイン 1 (ユニティ ゲイン) の合計誤差例を使用して生成されます。



$V_{CM} = 48V$ 、 $V_S = 5V$ 、 $V_{REF} = 2.5V$ 、調整可能ゲイン = 1

図 7-1. INA791A 総誤差と入力電流



$V_{CM} = 48\text{V}$, $V_S = 5\text{V}$, $V_{REF} = 2.5\text{V}$, 調整可能ゲイン = 1

図 7-2. INA791B 総誤差と入力電流

7.1.2 信号フィルタリング

内蔵センシング素子は、すべての低抵抗シャント抵抗と同様にインダクタンスを持っていることに注意してください。シャントインダクタンスはシャント電圧のオーバーシュートや AC ゲインのピークにつながる可能性があります。これは、100kHz を超える小信号周波数を検出する際、システムが線形かつ正確な電流測定を必要とする場合、またはコンパレータが高速な過電流イベントをトラッキングしている場合など、高速な電流ステップ応答によるオーバーシュートを許容できません。図 7-3 に、INA791x シャント インピーダンスと周波数との関係を示します。





図 7-3. シャント インピーダンスと周波数との関係

一般に、インダクタンスに起因するゼロを平坦化する極を形成する差動フィルタを追加することで、低抵抗シャント抵抗からのインダクタンスを無効化できます。INA791x の場合、ケルビン検出接続からアンプ入力への内部短絡が確保され、ノイズ、性能、品質を最適化できます。したがって、これらの接続の入力抵抗は非常に低く、入力フィルタを適用するには、IN+と IN- の間に 22μF より大きい容量が必要です。フィルタコンデンサは、IN+ ピンと IN- ピンとの間に、できるだけ近づけて配置する必要があります。入力フィルタコンデンサの有無によるゲイン応答と周波数との関係を、図 7-4 に示します。

図 7-4. INA791x のゲインと、22 μ F 入力コンデンサの追加前後の周波数との関係

シャント インダクタンスを負にするもう 1 つのオプションは、可変ゲイン設定出力バッファにゼロ伝達関数を導入することです。このとき、RISO デュアル フィードバックと呼ばれる回路構成を使用します。このオペアンプネットワークは、全体の帯域幅や出力インピーダンスを犠牲にすることなく、シャントのインダクタンスを打ち消すゼロを実現します。図 7-5 に、RISO デュアル フィードバック回路の構成を示します




図 7-5. INA791x、RISO - デュアル フィードバック


測定された帯域幅と出力インピーダンスに基づいて、目的のゲインで回路を実現するために使用できる回路部品の値を、表 7-4 に示します。2% 未満の抵抗の公差を推奨します。図 7-6 の部品値を使用した、RISO デュアル フィードバック回路の場合と使用しない場合の負荷ステップ応答を、図 7-7 および表 7-4 に示します。

表 7-4. INA791x RISO デュアル フィードバック値

調整可能なゲイン	合計ゲイン (mV/A)	R _{FB1}	R _{FB2}	R _{ISO}	C _F	最小 C _L
1	20	19.1k Ω	オープン	200 Ω	10nF	10nF
2	40	19.1k Ω	19.1k Ω	0 Ω (短絡)	0.1nF	オープン
3	60	19.1k Ω	9.76k Ω	0 Ω (短絡)	0.1nF	オープン


表 7-4. INA791x RISO デュアル フィードバック値 (続き)

調整可能なゲイン	合計ゲイン (mV/A)	R_{FB1}	R_{FB2}	R_{ISO}	C_F	最小 C_L
4	80	19.1k Ω	6.26k Ω	0 Ω (短絡)	0.1nF	オープン
5	100	19.1k Ω	4.7k Ω	0 Ω (短絡)	0.1nF	オープン



可変ゲイン = 1、 $V_{CM} = 20V$ 、 $V_S = 5V$ 、 $V_{REF} = 0.2V$

図 7-6. INA791x RISO デュアル フィードバックの前後での負荷ステップ応答により、可変ゲイン 1 を実現



可変ゲイン = 4、 $V_{CM} = 20V$ 、 $V_S = 5V$ 、 $V_{REF} = 0.2V$

図 7-7. INA791x、フィードバック コンデンサの前後における負荷ステップ応答、可変ゲイン 4 を実現

7.2 代表的なアプリケーション

INA791x は、次のような複数のアプリケーションで有用です。

- 同相範囲が広く、CMRR が優れているため、直接インライン検出を行えます。

- 高精度、低誘導性、低ドリフトのシャント採用で、過熱システムのキャリブレーションが不要です
- オフセットとドリフトが非常に小さいため、キャリブレーションが不要です。
- 電源電圧範囲が広いいため、ほとんどのマイクロプロセッサと直接接続できます。

7.2.1 ハイサイド、高駆動、ソレノイド電流センス アプリケーション

ソレノイド駆動の電流検出には、モーターのインライン電流検出と同様の問題があります。特定のトポロジでは、電流検出アンプはグラウンドと電源の間のフルスケール PWM 電圧にさらされます。INA791x は、このタイプのアプリケーションに最適です。400 $\mu\Omega$ のシャントを内蔵し、0.35% の総合的なシステム精度、35ppm/ $^{\circ}\text{C}$ のシステムドリフトを達成することで、温度範囲全体にわたってシステム精度を確保でき、さまざまな温度でのシステム キャリブレーションが不要になります。




図 7-8. ソレノイド駆動アプリケーションの回路

7.2.1.1 設計要件

このアプリケーションでは、INA791x は 12V、1A 油圧バルブのドライバ回路の電流を測定します。

表 7-5. 設計パラメータ

設計パラメータ	数値の例
同相電圧	12V
最大検出電流	1A
電源電圧	5V

7.2.1.2 詳細な設計手順

デバイスの性能を実証するために、この設計では合計ゲインが 100mV/A (調整可能なゲイン = 5) の INA791x が選択され、5V 電源から電力が供給されます。

[双方向電流を測定するためのリファレンス ピンの接続](#)セクションの情報をを使用して、電源を中間点で分割し、REF を接続することで、参照ポイントがミッドスケールに設定されます。

7.2.1.3 アプリケーション曲線




図 7-9. ソレノイド駆動の電流検出の入力および出力信号

7.3 電源に関する推奨事項

INA791x は、接続されている電源電圧 (VS) を超えて高精度の測定を行います。これは、入力 (IN+ および IN-) が VS と独立に $-4\text{V} \sim +110\text{V}$ の範囲で動作できるためです。たとえば、 5V の VS 電源で、同相電圧が 110V までのシャントを測定できます。入力の同相電圧は電源電圧を超えることができますが、INA791x の出力電圧範囲は電源電圧に制限されます。

電源バイパス コンデンサは、電源とグランドのピンにできるだけ近づけて配置します。このバイパス コンデンサの推奨値は $0.1\mu\text{F}$ です。ノイズが多い、またはインピーダンスが高い電源を補償するため、デカップリング容量を増やすこともできます。INA791x の出力が中間電圧に設定されている場合は、電源のノイズを最小限に抑えるように細心の注意が必要です。

7.4 レイアウト例




図 7-10. INA791x レイアウト例

7.5 レイアウトのガイドライン

- このデバイスは、入力電源プレーンで 2 オンスの銅箔を使用し、40°C から 125°C までの温度範囲全体で最大 50A の電流処理が規定されており、デバイスを介して外部からのエアフローが発生しません。
- このデバイスの主な電流処理制限は、パッケージ内で放散される熱の量です。パッケージから周囲の環境への熱伝達を改善するための努力により、より広い温度範囲で最大 50A の電流を取り扱う能力が向上しています。
- 熱伝達の改善には主に、銅箔のパターンが大型化し、銅箔の厚さが増加したプレーン (2 オンス)、およびデバイス上を通過するエアフローが発生することが含まれます。サーマルビアは、複数の基板層で消費される電流と電力を拡散するのに役立ちます。INA791x 評価基板 (EVM) は、平面に 2 オンスの銅箔を採用しており、最大 125°C の温度で 50A をサポートできます。
- バイパス コンデンサはデバイスのグランドおよび電源ピンの近くに配置する必要がありますが、サーマル プレーンの切断を避けるため、必要に応じてより遠ざけることができます。このバイパス コンデンサの推奨値は 0.1μF です。ノイズが多い、またはインピーダンスが高い電源を補償するため、デカップリング容量を増やすこともできます。

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『[INA79xEVM](#)』EVM ユーザー ガイド

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ [E2E™ サポート・フォーラム](#) は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

EZShunt™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (May 2024) to Revision A (July 2025)

Page


- | Changes from Revision * (May 2024) to Revision A (July 2025) | Page |
|--|------|
| • ドキュメント全体にわたって表、図、相互参照の採番方法を更新。..... | 1 |

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。これらの情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントの改訂を伴わない場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGE OUTLINE**DEK0015A****VQFN - 1 mm max height**

PLASTIC QUAD FLAT PACK - NO LEAD

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

DEK0015A

VQFN - 1 mm max height

PLASTIC QUAD FLAT PACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DEK0015A

VQFN - 1 mm max height

PLASTIC QUAD FLAT PACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA791AIDKCR	Active	Production	VQFN (DEK) 15	4000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	INA 791A

- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA791AIDEKR	VQFN	DEK	15	4000	330.0	16.4	6.3	6.3	1.1	12.0	16.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA791AIDEKR	VQFN	DEK	15	4000	360.0	360.0	36.0

GENERIC PACKAGE VIEW


DEK 15

VQFNN - 1.05 mm max height


6 X 6, 0.6 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4228632/A



PIN NUMBER	LEAD SIZE	
	LEAD WIDTH	LEAD LENGTH
1, 6, 8 & 14	0.35 - 0.45	0.40 - 0.60
2 - 5 & 9 - 12	0.25 - 0.35	0.40 - 0.60

4228519/B 04/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



DEK0015A

VQFN - 1 mm max height

PLASTIC QUAD FLAT PACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 12.000



SOLDER MASK DETAILS

4228519/B 04/2022

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DEK0015A

VQFN - 1 mm max height

PLASTIC QUAD FLAT PACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE 12.000

4228519/B 04/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月