

INA20x-Q1 車載用グレード、-16V ~ +80V、ローサイドまたはハイサイド、高速、電圧出力、電流センスアンプ、コンパレータおよびリファレンス電圧搭載

1 特長

- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
 - デバイス温度グレード 1: 動作時周囲温度範囲 -40°C ~ 125°C
 - デバイス HBM ESD 分類レベル H2
 - デバイス CDM ESD 分類レベル C3B
- 電流センスアンプ:
 - 同相モード範囲: -16V ~ +80V
 - 温度の最大誤差 3.5%
 - 帯域幅: 500kHz (INA200-Q1)
 - 3 つのゲイン オプション:
 - 20V/V (INA200-Q1)
 - 50V/V (INA201-Q1)
 - 100V/V (INA202-Q1)
- オープンドレインのコンパレータを内蔵
 - ラッチ機能
 - 0.6V の内部基準電圧
- 静止電流: 1800μA (最大値)
- JESD78 準拠で 100mA 超のラッチアップ試験
- パッケージ: VSSOP-8

2 アプリケーション

- 電動パワー ステアリング (EPS) システム
- 車体制御モジュール
- ブレーキ システム
- 横滑り防止装置 (ESC) システム

3 説明

INA200-Q1、INA201-Q1、INA202-Q1 (INA20x-Q1) は、ローサイドまたはハイサイドの電圧出力電流シャントモニタです。INA20x-Q1 デバイスは、-16V ~ +80V の共通モード電圧範囲でシャント両端の電圧降下を検出できます。これらの製品は、以下の 3 種類の出力電圧スケールで利用できます。20V/V、50V/V、100V/V、最大 500kHz の帯域幅まで対応しています。


また、INA20x-Q1 にはオープンドレインのコンパレータと内部リファレンス電圧が組み込まれており、0.6V のスレッシュホールドで提供します。外付けの抵抗分圧回路により、電流トリップポイントを設定できます。コンパレータにはラッチ機能がありますが、RESET ピンをグラウンドに接続 (またはオープンに保持) することで透過性を持たせることができます。

INA20x-Q1 は 2.7V ~ 18V の単一電源で動作し、最大で 1800μA の供給電流を消費します。これらのデバイスは、超小型 VSSOP-8 パッケージで利用されています。すべてのデバイスの仕様は、-40°C ~ +125°C の動作温度範囲に広がっています。

パッケージ情報⁽¹⁾

部品番号	パッケージ	パッケージ サイズ ⁽²⁾
INA200-Q1	DGK (VSSOP, 8)	3mm × 4.9mm
INA201-Q1		
INA202-Q1		

- 利用可能なパッケージについては、データシートの末尾にあるパッケージ オプションについての付録を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



概略回路図



目次

1 特長.....	1	8.1 概要.....	12
2 アプリケーション.....	1	8.2 機能ブロック図.....	12
3 説明.....	1	8.3 機能説明.....	13
4 デバイスの比較.....	3	8.4 デバイスの機能モード.....	13
5 ピン構成および機能.....	3	9 アプリケーション情報.....	14
6 仕様.....	4	9.1 アプリケーション情報.....	14
6.1 絶対最大定格.....	4	9.2 代表的なアプリケーション.....	19
6.2 ESD 定格.....	4	9.3 電源に関する推奨事項.....	22
6.3 推奨動作条件.....	4	9.4 レイアウト.....	23
6.4 熱に関する情報.....	4	10 デバイスおよびドキュメントのサポート.....	25
6.5 電気的特性:電流シャント モニタ.....	5	10.1 ドキュメントの更新通知を受け取る方法.....	25
6.6 電気的特性:コンパレータ.....	6	10.2 サポート・リソース.....	25
6.7 電気的特性:総則.....	6	10.3 商標.....	25
6.8 代表的特性.....	7	10.4 静電気放電に関する注意事項.....	25
7 パラメータ測定情報.....	11	10.5 用語集.....	25
7.1 ヒステリシス.....	11	11 改訂履歴.....	25
8 詳細説明.....	12	12 メカニカル、パッケージ、および注文情報.....	26

4 デバイスの比較

表 4-1. デバイスの比較

デバイス	説明
INA193A-Q1	INA200-Q1 と同じアンプ性能、内蔵コンパレータなし
INA203-Q1	INA200-Q1 シングルコンパレータに代替できるデュアルコンパレータ
INA282-Q1	車載、80-V、双方向、高精度、ローサイドまたはハイサイド、電圧出力電流シャントモニタ
INA300-Q1	車載、36-V、ローサイドまたはハイサイド、過電流保護コンパレータ
INA301	過電流保護機能内蔵の高速、高精度電流センス アンプ、コンパレータ内蔵

5 ピン構成および機能




図 5-1. DKG パッケージ 8 ピン VSSOP 上面図

表 5-1. ピンの機能

ピン		I/O	説明
番号	名称		
1	V_s	アナログ	電源
2	OUT	アナログ出力	出力電圧
3	CMP _{IN}	アナログ入力	コンパレータ入力
4	GND	アナログ	グランド
5	RESET	アナログ入力	コンパレータリセットピン、アクティブ Low
6	CMP _{OUT}	アナログ出力	コンパレータ出力
7	V_{IN-}	アナログ入力	負入力、シャントのローサイドに接続
8	V_{IN+}	アナログ入力	正入力、シャントのハイサイドに接続

6 仕様

6.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

	最小値	最大値	単位
電源電圧 (V_S)	2.7	18	V
電流シャントモニタのアナログ入力、 V_{IN+} 、 V_{IN-}	差動 (V_{IN+}) - (V_{IN-})	18	V
	コモンモード ⁽²⁾ 、 $V_{CM} = (V_{IN+} + V_{IN-}) / 2$	80	V
コンパレータのアナログ入力およびリセットピン、 CMP_{IN} および $\overline{RESET}$ ⁽²⁾	GND - 0.3	$(V_S) + 0.3$	V
アナログ出力 OUT ⁽²⁾	GND - 0.3	$(V_S) + 0.3$	V
コンパレータの出力 CMP_{OUT} ⁽²⁾	GND - 0.3	18	V
各ピンの入力電流 ⁽²⁾		5	mA
動作温度、 T_A	-40	125	°C
接合部温度		150	°C
保管温度、 T_{stg}	-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、推奨動作条件に示されている条件を超える当該の条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) そのピンの電流が 5mA を超えない場合、この電圧は表示されている定格を超える可能性があります。

6.2 ESD 定格

	値	単位
$V_{(ESD)}$ 静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾	±2000
	デバイス帯電モデル (CDM)、AEC Q100-011 準拠	±1000

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	最小値	公称値	最大値	単位
V_{CM} 同相入力電圧	-16	12	80	V
V_S 動作電源電圧	2.7	12	18	V
T_A 自由空気での動作温度	-40	25	125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		INA20x-Q1	単位
		DGK (VSSOP)	
		8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	162.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	37.7	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	82.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	1.3	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	81.4	°C/W

- (1) 従来および最新の熱測定基準の詳細については、アプリケーション レポート『半導体および IC パッケージの熱評価基準』、SPRA953 を参照してください。

6.5 電気的特性：電流シャント モニタ

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{CM} = 12\text{V}$ 、 $V_{SENSE} = V_{IN+} - V_{IN-} = 100\text{mV}$ 、 $R_L = 10\text{k}\Omega \sim \text{GND}$ 、 $R_{PULL-UP} = 5.1\text{k}\Omega$ を $\text{CMP}_{OUT} \sim V_S$ に接続、 $\text{CMP}_{IN} = \text{GND}$ (特に注記のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
入力						
V _{SENSE}	フルスケールセンス入力電圧	V _{SENSE} = V _{IN+} – V _{IN–}		0.15	(V _S – 0.25) / ゲイン	V
V _{CM}	同相入力範囲	T _A = –40°C ~ 125°C	-16		80	V
CMR	同相除去	V _{IN+} = –16V ~ 80V	80	100		dB
		V _{IN} = 12V ~ 80V、T _A = –40°C ~ 125°C	100	123		dB
V _{OS}	オフセット電圧、RTI ⁽¹⁾	T _A = 25°C		±0.5	±2.5	mV
		T _A = 25°C ~ 125°C			±3	mV
		T _A = –40°C ~ 25°C			±3.5	mV
dV _{OS} /dT	オフセット電圧、RTIと温度との関係	T _A = –40°C ~ 125°C		5		μV/°C
PSR	オフセット電圧、RTIと電源電圧との関係	V _{IN} = 2V、V _{IN+} = 18V、2.7V、T _A = –40°C ~ 125°C		2.5	100	μV/V
I _B	入力 ビンバイアス電流、V _{IN–} ビン	T _A = –40°C ~ 125°C		±9	±16	μA
出力 (V _{SENSE} ≥ 20mV)						
G	ゲイン	INA200-Q1		20		V/V
		INA201-Q1		50		V/V
		INA202-Q1		100		V/V
	ゲイン誤差	V _{SENSE} = 20mV ~ 100mV		±0.2%	±1%	
		V _{SENSE} = 20mV ~ 100mV、T _A = –40°C ~ 125°C			±2%	
	総出力誤差 ⁽²⁾	V _{SENSE} = 120mV、V _S = 16V		±0.75%	±2.2%	
		V _{SENSE} = 120mV、V _S = 16V、T _A = –40°C ~ 125°C			±3.5%	
	非直線性誤差 ⁽³⁾	V _{SENSE} = 20mV ~ 100mV		±0.002%		
R _O	出力インピーダンス			1.5		Ω
C _{LOAD}	最大容量性負荷	発振が持続しないこと		10		nF
出力 (V _{SENSE} < 20mV) ⁽⁴⁾						
出力		– 16V ≤ V _{CM} < 0V	INA20x-Q1	300		mV
		0V ≤ V _{CM} ≤ V _S 、V _S = 5V	INA200-Q1		0.4	V
			INA201-Q1		1	V
			INA202-Q1		2	V
	V _S < V _{CM} ≤ 80V	INA20x-Q1	300		mV	
電圧出力 ⁽⁵⁾						
	正レールに対する出力振幅	V _{IN–} = 11V、V _{IN+} = 12 V、T _A = –40°C ~ 125°C		(V _S) – 0.15	(V _S) – 0.25	V
	GND に対する出力振幅 ⁽⁶⁾	V _{IN–} = 0V、V _{IN+} = -0.5 V、T _A = –40°C ~ 125°C		(V _{GND}) + 0.004	(V _{GND}) + 0.05	V
周波数応答						
BW	帯域幅	C _{LOAD} = 5pF	INA200-Q1	500		kHz
			INA201-Q1	300		kHz
			INA202-Q1	200		kHz
	位相マージン	C _{LOAD} < 10nF		40		度
SR	スルー レート			1		V/μs
	セトリング タイム (1%)	V _{SENSE} = 10mV _{PP} ~ 100mV _{PP} 、C _{LOAD} = 5pF		2		μs
ノイズ、RTI						
	電圧ノイズ密度			40		nV/√Hz

(1) オフセットは、 V_{SENSE} が 20mV および 100mV の時の出力測定値から外挿されます。

(2) 総出力誤差には、ゲイン誤差と V_{OS} の影響が含まれています。

(3) 線形性は、直線に最もよく適合します。

- (4) この領域の動作の詳細については、[セクション 8.4](#) の「精度の変動」セクションを参照してください。
 (5) [図 6-7](#) を参照してください。
 (6) 設計により規定されています。

6.6 電気的特性：コンパレータ

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{CM} = 12\text{V}$ 、 $V_{SENSE} = 100\text{mV}$ 、 $R_L = 10\text{k}\Omega \sim \text{GND}$ 、 $R_{PULL-UP} = 5.1\text{k}\Omega$ を CMP_{OUT} から V_S に接続 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
オフセット電圧					
スレッショルド	$T_A = 25^\circ\text{C}$	590	608	620	mV
	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$	586		625	mV
ヒステリシス ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$		-8		mV
入力バイアス電流⁽²⁾					
CMP_{IN} ビン			0.005	10	nA
	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$			15	nA
入力電圧範囲					
CMP_{IN} ビン			0 $\sim V_S - 1.5$		V
出力 (オープン・レイン)					
大信号差動電圧ゲイン	$\text{CMP}_{OUT} = 1\text{V} \sim 4\text{V}$ 、 $R \geq 15\text{k}\Omega$ を 5V に接続		200		V/mV
I_{LKG} High レベルリーク電流 ^{(3) (4)}	$V_{ID} = 0.4\text{V}$ 、 $V_{OH} = V_S$		0.0001	1	μA
V_{OL} LOW レベル出力電圧 ⁽³⁾	$V_{CC} = -0.6\text{V}$ 、 $I_{OL} = 2.35\text{mA}$		220	300	mV
応答時間					
応答時間 ⁽⁵⁾	$R_L \sim 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 5mV オーバードライブによる 100mV の入力ステップ		1.3		μs
RESET					
RESET しきい値 ⁽⁶⁾			1.1		V
ロジック入力インピーダンス			2		M Ω
最小 RESET パルス幅			1.5		μs
RESET 伝搬遅延			3		μs

- (1) ヒステリシスとは、コンパレータの非反転入力の下がりエッジのしきい値です (しきい値の仕様は、非反転入力の上がりエッジに適用されます)。 [図 7-1](#) を参照してください。
 (2) 設計により規定されています。
 (3) V_{ID} は、コンパレータ入力における差動電圧のことです。
 (4) V_S に関係なく、オープン・ドレイン出力を $2.7\text{V} \sim 18\text{V}$ の範囲にプルすることは許容されます。
 (5) コンパレータに記載されている応答時間は、入力ステップの動作から、出力が 1.4V を超える瞬間までの時間です。
 (6) RESET 入力には、 $2\text{M}\Omega$ (標準値) の内部プルダウンがあります。RESET がオープンの場合、トランスペアレント コンパレータ動作で LOW 状態になります。

6.7 電気的特性：総則

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{CM} = 12\text{V}$ 、 $V_{SENSE} = 100\text{mV}$ 、 $R_L = 10\text{k}\Omega \sim \text{GND}$ 、 $R_{PULL-UP} = 5.1\text{k}\Omega$ を $\text{CMP}_{OUT} \sim V_S$ に接続、 $\text{CMP}_{IN} = 1\text{V}$ (特に注記のない限り)

一般パラメータ	条件	最小値	標準値	最大値	単位
電源					
I_Q 静止時電流	$V_{OUT} = 2\text{V}$		1350	1800	μA
	$V_{SENSE} = 0\text{mV}$ 、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$			1850	μA
コンパレータ パワーオンリセット しきい値 ⁽¹⁾			1.5		V

- (1) RESET ピンが開放または接地されている限り、INA20x-Q1 デバイスは、電源投入時にコンパレータが定義されたリセット状態で起動します。コンパレータは、電源がここで示す電圧を下回っている限り、リセット状態になります。コンパレータは、この電源電圧を上回るコンパレータ入力に基づいて、その状態を想定しています。電源投入時に RESET が High の場合、コンパレータ出力は High になり、適切であれば、Low にするにはリセットが必要です。

6.8 代表的特性

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{IN+} = 12\text{V}$ 、 $V_{SENSE} = 100\text{mV}$ (特に注記のない限り)




図 6-1. ゲインと周波数との関係




図 6-2. ゲインと周波数との関係




図 6-3. ゲイン プロット




図 6-4. コモンモードおよび電源除去比と周波数の関係




図 6-5. 出力誤差と V_{SENSE} との関係




図 6-6. 出力誤差とコモンモード電圧との関係

6.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{IN+} = 12\text{V}$ 、 $V_{SENSE} = 100\text{mV}$ (特に注記のない限り)




図 6-7. 正の出力電圧スイングと出力電流との関係




図 6-8. 静止電流と出力電圧との関係




図 6-9. 静止電流と同相電圧との関係




図 6-10. 出力短絡電流と電源電圧との関係




図 6-11. ステップ応答




図 6-12. ステップ応答

6.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{IN+} = 12\text{V}$ 、 $V_{SENSE} = 100\text{mV}$ (特に注記のない限り)




図 6-13. ステップ応答




図 6-14. ステップ応答




図 6-15. ステップ応答




図 6-16. ステップ応答




図 6-17. ステップ応答




図 6-18. コンパレータ V_{OL} と I_{SINK} との関係

6.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ で、 $V_S = 12\text{V}$ 、 $V_{IN+} = 12\text{V}$ 、 $V_{SENSE} = 100\text{mV}$ (特に注記のない限り)




図 6-19. コンパレータ トリップ ポイントと電源電圧との関係




図 6-20. コンパレータ トリップ ポイントと温度との関係




図 6-21. コンパレータの伝搬遅延とオーバードライブ電圧との関係




図 6-22. コンパレータのリセット電圧と電源電圧との関係




図 6-23. コンパレータの伝搬遅延と温度との関係




図 6-24. コンパレータの伝搬遅延

7 パラメータ測定情報

7.1 ヒステリシス

図 7-1 に、代表的なコンパレータのヒステリシスを示します。





図 7-1. 代表的なコンパレータ ヒステリシス

8 詳細説明

8.1 概要

INA20x-Q1 の電流シャントモニタは、広い同相電圧範囲 ($-16\text{V} \sim +80\text{V}$) で動作します。これらのデバイスには、負入力に 0.6V のレファレンス電圧を内蔵したオープンドレインのコンパレータが組み込まれています。過電流検出用に正の入力を設定するため、電流シャントモニタの出力とコンパレータの正の入力の間に外部分圧回路を使用します。コンパレータにはラッチ機能がありますが、 $\overline{\text{RESET}}$ ピンをグラウンドに接続 (またはオープンに保持) することで透過性を持たせることができます。

8.2 機能ブロック図



8.3 機能説明

8.3.1 コンパレータ

INA200-Q1、INA201-Q1、INA202-Q1 デバイスにはオープンドレインコンパレータが組み込まれています。通常、このコンパレータのオフセットは 2mV、応答時間は 1.3μs（標準値）です。 $\overline{\text{RESET}}$ ピンはコンパレータの出力のラッチ、リセットを行います（図 8-1 を参照）。




図 8-1. コンパレータのラッチ機能

8.3.2 出力電圧範囲

INA20x-Q1 の出力は、電源ピン、 V_S によって設定された出力電圧振幅の範囲内で正確です。この性能が最もよく表れるのは、INA202-Q1（ゲイン-100-バージョン）を使用した場合です。この場合、シャント抵抗から 100-mV のフルスケール入力を行うと、10V の出力電圧振幅となり、出力で 10V を得るために十分な電源電圧が必要になります。

8.4 デバイスの機能モード

INA20x-Q1 は単一機能モードを持っており、電源電圧が 2.7V を超えると動作します。コモンモード電圧は -16V ~ +80V の範囲でなければなりません。INA20x-Q1 の最大電源電圧は 18V です。

9 アプリケーション情報

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

INA20x-Q1 は、アプリケーションの過電流状態の検出機能を簡単に設定できるように設計されています。このデバイスは、単一のしきい値による個別の過電流検知を対象としています。しかし、このデバイスを追加のデバイスおよび回路と組み合わせることでより複雑な監視機能ブロックを作成することもできます。

9.1.1 基本的な接続

図 9-1 に、INA200-Q1、INA201-Q1、INA202-Q1 の基本的な接続を示します。入力ピン (V_{IN+} および V_{IN-}) は、シャント抵抗に対して直列となる抵抗を最小にするため、シャント抵抗のできるだけ近くに接続します。

安定性を満たすには、電源バイパスコンデンサを使用する必要があります。ノイズが多い、またはインピーダンスが高い電源を使ったアプリケーションでは、デカップリング コンデンサの追加による電源ノイズの除去が必要な場合があります。デバイス ピンの直近にバイパス コンデンサを接続します。




図 9-1. INA200-Q1 の基本的な接続

9.1.2 R_S の選択

シャント抵抗 R_S に適した値はアプリケーションによって異なり、小信号精度と測定ラインの最大電圧損失許容値の間で妥協することになります。 R_S が大きい場合はオフセットの影響が最小になるため低電流における精度が向上し、 R_S が低い場合は電源ラインの電圧損失が最小になります。ほとんどのアプリケーションでは、50mV ~ 100mV のフルスケールのシャント電圧範囲を実現できる R_S 値のとき、最高の性能が得られます。正確な測定を行うための最大入力電圧は 500mV ですが、出力電圧は電源により制限されます。

9.1.3 入力フィルタリング

INA20x-Q1 シリーズの出力部にフィルタを設けるのは明白かつ直接的な方法ですが、この位置にフィルタを配置すると、内部バッファの低出力インピーダンスという利点が損なわれてしまいます。それ以外でフィルタリングできる唯一の場所は INA20x-Q1 の入力ピンですが、図 9-2 に示すように、内部 5-kΩ+ 30% の入力インピーダンスにより入力フィルタリングが複雑になります。ゲインの初期シフトと許容誤差による影響の両方を最小化するため、抵抗値をできるだけ小さくします。式 1 に、初期ゲインの影響を示します。

$$\text{Gain Error \%} = 100 - \left[100 \times \frac{5\text{k}\Omega}{5\text{k}\Omega + R_{\text{FILT}}} \right] \quad (1)$$




図 9-2. 入力フィルタ

ゲイン誤差に対する影響の合計を計算するには、5-kΩ の項を 5 kΩ - 30% (もしくは 3.5 kΩ) または 5 kΩ+ 30% (もしくは 6.5 kΩ) に置き換えます。R_FILT の許容誤差を計算式に代入することもできます。入力に 1 対の 100-Ω 1% の抵抗を使用する場合、初期ゲイン誤差は 1.96% になります。この場合、ワーストケースの許容条件では、常に内部 5-kΩ 抵抗 (3.5-kΩ) の減少、および R_FILT+ 3% の増加で発生します。

なお、その後、これらの許容誤差に加えて、INA20x-Q1 の仕様精度を組み合わせる必要があります。ここでは、抵抗値のばらつきを組み合わせることでワーストケースの精度条件を扱いましたが、精度の変化による影響の合計を求めるには、幾何学的平均 (Geometric-mean) または二乗和平方根 (Root-sum-square、二乗和平方根) による計算を利用するのが適切です。

9.1.4 V_SENSE とコモンモード電圧による精度の変化

INA20x-Q1 電流シャントモニタの精度は、主に次の 2 つの変数の関数です: 電源電圧 V_S と比較した、V_SENSE (V_IN+ - V_IN-) とコモン電圧 V_CM。V_CM の式は (V_IN+ + V_IN-) / 2 ですが、実際には、通常 V_SENSE の電圧降下は小さいため、V_CM が実質的に V_IN+ の電圧となります。

このセクションでは、次のような特定の動作領域における精度について取り上げます:

- ・ ノーマルケース 1: V_SENSE ≥ 20mV、V_CM ≥ V_S
- ・ ノーマルケース 2: V_SENSE ≥ 20 mV、V_CM < V_S
- ・ 低い V_SENSE ケース 1: V_SENSE < 20mV、-16V ≤ V_CM < 0
- ・ 低い V_SENSE ケース 2: V_SENSE < 20mV、0V ≤ V_CM ≤ V_S
- ・ 低い V_SENSE ケース 3: V_SENSE < 20mV、V_S < V_CM ≤ 80V

9.1.4.1 ノーマルケース 1 : $V_{\text{SENSE}} \geq 20\text{mV}$ 、 $V_{\text{CM}} \geq V_{\text{S}}$

この動作領域で精度が最も高くなります。ここで、2 段階の方式を使用して、入力オフセット電圧の特性を評価し、測定します。最初に、式 2 ゲインを決定します。

$$G = \frac{V_{\text{OUT1}} - V_{\text{OUT2}}}{100\text{mV} - 20\text{mV}} \quad (2)$$

ここで

$V_{\text{SENSE}} = 100\text{ mV}$ による V_{OUT1} = 出力電圧

$V_{\text{SENSE}} = 20\text{ mV}$ による V_{OUT2} = 出力電圧

次に、 $V_{\text{SENSE}} = 100\text{mV}$ の場合のオフセット電圧を測定し、式 3 に示すように、電流シャントモニタの入力 (RTI) を求めます。

$$V_{\text{OSRTI}} (\text{Referred-To-Input}) = \left[\frac{V_{\text{OUT1}}}{G} \right] - 100\text{mV} \quad (3)$$

代表的特性 図 6-6 (出力誤差とコモンモード電圧の関係の曲線) は、この動作領域の最も高い精度を示しています。このプロットでは $V_{\text{S}} = 12\text{V}$ です。 $V_{\text{CM}} \geq 12\text{V}$ の場合に出力誤差が最小になります。また、このケースを使用すると、**電氣的特性: 電流シャント モニタ**表に $V_{\text{SENSE}} \geq 20\text{mV}$ 出力仕様が作成されます。

9.1.4.2 ノーマルケース 2 : $V_{\text{SENSE}} \geq 20\text{ mV}$ 、 $V_{\text{CM}} < V_{\text{S}}$

この動作領域では、図 6-6 (出力誤差対コモンモード電圧曲線) にみられるように、部品が機能するコモンモード動作領域の影響で、ノーマルケース 1 よりわずかに精度が下がります。注記のように、このグラフでは $V_{\text{S}} = 12\text{V}$ です。 $V_{\text{CM}} < 12\text{V}$ の場合、 V_{CM} が 12V 未満になると出力誤差が増大し、負電圧が最大の $V_{\text{CM}} = -16\text{V}$ のとき、最大誤差は通常 0.005% になります。

9.1.4.3 低い V_{SENSE} ケース 1 : $V_{\text{SENSE}} < 20\text{mV}$ 、 $-16\text{V} \leq V_{\text{CM}} < 0\text{V}$ 、および 低 V_{SENSE} ケース 3 : $V_{\text{SENSE}} < 20\text{mV}$ 、 $V_{\text{S}} < V_{\text{CM}} \leq 80\text{V}$

これらの領域のいずれかにおける正確な動作を目的として設計されていませんが、INA20x-Q1 ファミリのデバイスは、一部のアプリケーションでこのような条件に曝露される可能性があります。例えば、INA20x-Q1 に V_{S} を印加したまま電源のオンおよびオフを監視する場合、これらの領域でデバイスがどのような動作をするかを把握することが重要です。

これらの V_{CM} 領域で、 V_{SENSE} が 0mV に近づくと、デバイスの出力精度は低下します。オフセットが通常のオフセットよりも大きくなるのは、 $V_{\text{SENSE}} = 0\text{mV}$ で、電流シャントのモニタ出力が標準最大値の $V_{\text{SENSE OUT}} = 300\text{mV}$ の場合です。 V_{SENSE} が 20mV に近づくと、**電氣的特性: 電流シャント モニタ**に示されているように、 V_{OUT} は規定されている出力値に正確に戻ります。図 9-3 は、INA202-Q1 (ゲイン = 100) を使用した場合のこの効果を示しています。





図 9-3. 低 V_{SENSE} ケース 1 および 3 の例 (INA202-Q1、ゲイン= 100)

9.1.4.4 低い V_{SENSE} ケース 2 : $V_{SENSE} < 20\text{mV}$ 、 $0\text{V} \leq V_{CM} \leq V_S$

この動作領域では、INA20x-Q1 ファミリの精度は最も低くなります。入力コモンモード電圧の範囲を広げるため、これらのデバイスでは、2 つのオペアンプのフロントエンドを並列で使用しています。一方のオペアンプのフロントエンドは、正の入力コモンモードの電圧範囲で動作し、もう一方は負の入力領域で動作します。この場合、これら 2 つの内部アンプはどちらも優位ではなく、全体的なループゲインは非常に低くなります。この領域内では、 V_{OUT} は、ノーマルケース 2 のリニア動作レベルに近い電圧になります。この線形動作からの偏差は、 V_{SENSE} が 0V に近づいたときに最大になります。この領域内では、 V_{SENSE} が 20mV に近づいたため、デバイス動作はノーマルケース 2 に記載した値に近くなります。図 9-4 は、INA202-Q1 おけるこの動作を示しています。この場合、 V_{OUT} の最大ピークをテストするには、一定の V_S を維持し、 $V_{SENSE} = 0\text{mV}$ に設定して、 V_{CM} を 0V から V_S までスイープします。このテスト中に V_{OUT} が最大になる厳密な V_{CM} は、デバイスによって異なりますが、いずれかの部品でテストした V_{OUT} の最大ピーク値は規定の V_{OUT} テスト制限値を下回っています。



NOTE: (1) INA200 V_{OUT} Tested Limit = 0.4V . INA201 V_{OUT} Tested Limit = 1V .

図 9-4. 低 V_{SENSE} ケース 2 の例 (INA202-Q1、ゲイン = 100)

9.1.5 過渡保護

INA20X-Q1 は、 $-16\text{V} \sim +80\text{V}$ のコモンモード範囲により、 12V バッテリの逆接続から最大 80V の過渡電圧まで、車載フォルト条件への耐性が理想的です。このためには、前述のレベルになるまでに保護用の部品を追加する必要があります。INA20x-Q1 が、入力で定格を超える過渡電圧にさらされる場合、半導体トランジェントアブソーバ(ツェナーなど)によって外部で過渡電圧を吸収する必要があります。半導体の過渡アブソーバに加えて使用する場合を除き、金属酸化物バリスタ(MOV)や電圧依存抵抗(VDR)は、使用しないでください。INA20X-Q1 が、 80V を超える過渡電圧にさらされないようなトランジェントアブソーバ(つまり、過渡アブソーバの動的インピーダンスによる追加電圧も考慮したトランジェントアブソーバ)を選定してください。INA20x-Q1 は、内部にツェナーによる ESD 保護回路を使用していますが、内部ゲイン抵抗の変動が最大 $\pm 30\%$ であるため、入力と直列に外付け抵抗を使用することはできません。(ゲイン精度が重要でない場合は、INA20x-Q1 の入力に 2 つの同一の抵抗を直列に追加することができます。)

9.2.1.2 詳細な設計手順

図 9-5 に、ローサイドスイッチの過電流シャットダウン用アプリケーションの基本的な接続を示します。入力ピン IN+ および IN- は、シャント抵抗に対して直列となる抵抗分を最小にするため、電流センス抵抗 (R_{SHUNT}) のできるだけ近くに配置する必要があります。電流センス抵抗と入力ピンの間に追加の抵抗があると、測定誤差が生じる可能性があります。この外部入力抵抗を通して入力電流が流れる場合、シャント抵抗の両端に生じる電圧は、入力ピンに到達する電圧とは異なる可能性があります。入力ピンを、図 9-5 に示す 3 つのシャントオプションのいずれかに接続します。

デバイスのゲインおよびシャント抵抗値を使用して、式 4 に示すように、希望のトリップ電流に対する OUT ピンの電圧 V_{OUT_TRIP} を計算します：

$$V_{OUT_TRIP} = I_{TRIP} \times R_{SHUNT} \times \text{Gain} \quad (4)$$

ここで、

- I_{TRIP} = 希望トリップ電流
- R_{SHUNT} = シャント抵抗値

式 5 に示すように、電流トリップポイントが 0.6-V のレファレンス電圧と等しくなるように R_1 と R_2 を設定します。

$$R_2 / (R_1 + R_2) \times V_{OUT_TRIP} = 0.6 \text{ V} \quad (5)$$

9.2.1.3 アプリケーション曲線





図 9-6. ローサイドスイッチによる過電流のシャットダウン応答

9.2.2 ハイサイドスイッチによる過電流シャットダウン

図 9-7 に、ハイサイドスイッチによる過電流シャットダウンのアプリケーションの基本的な接続を示します。過電流イベントが発生すると、ハイサイド PMOS スイッチは遮断されます。前記の [詳細な設計手順](#) セクションでは、このアプリケーション例の適用方法について解説しています。両者の違いは、このアプリケーションではバスのハイサイドで電流を検知するのに対し、前述のアプリケーション例ではバスのローサイドで電流を検知することです。



注: Q は、コンパレータ出力をカスコード接続してハイサイド FET を駆動します (表示している 2N3904 は、最大 60V です)。シャントは、図に示されている 3 つの位置のいずれかに配置できます。シャットダウンアプリケーションではラッチ機能を使用して、トリップポイントでの発振を防止します。

図 9-7. ハイサイドスイッチによる過電流シャットダウン

9.3.1 出力と電源ランプとの関係に関する検討事項

図 9-9、図 9-10 と図 9-11 に、指定されたランプ電源電圧によるハイサイドおよびローサイド構成の標準的な出力電圧を示します。電源投入時の出力にこのような変動が生じる場合、コントローラにアーティファクトを無視するためのブランキング時間を組み込む必要がある場合があります。




図 9-9. アナログ出力と電源ランプとの関係 (INA200) 図 9-10. アナログ出力と電源ランプとの関係 (INA201)




図 9-11. アナログ出力と電源ランプとの関係 (INA202)

9.4 レイアウト

9.4.1 レイアウトのガイドライン

- 入力ピンと検出抵抗との接続には、ケルビン接続や 4 線接続を使用します。この接続技術により、入力ピン間の電流検出抵抗のインピーダンスだけを検出できます。一般に、電流検出抵抗の配線に不備があると、入力ピン間の抵抗が増加します。電流検出抵抗の値が非常に低い場合、大電流が流れるインピーダンスを追加すると、測定値に大きな誤差が生じます。
- 電源バイパスコンデンサは、電源とグラウンドのピンにできるだけ近づけて配置します。このバイパスコンデンサの推奨値は 0.1 μ F です。ノイズの多い電源やインピーダンスが高い電源を補正するため、デカップリングコンデンサを追加します。

9.4.2 レイアウト例




図 9-12. INA20xQ1 のレイアウト例

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

10.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (April 2016) to Revision D (April 2025)	Page
ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
「製品情報」の表を「パッケージ情報」に変更.....	1
「設計要件」から次の文を削除: 他のレジスタ設定はすべてデフォルトです.....	19
「設計パラメータ」表のシャント抵抗、 R_{SHUNT} の値を次のとおり変更: 5mΩ から: 50mΩ.....	19
「電源に関する推奨事項」セクションに「出力と電源ランプとの関係に関する検討事項」のサブセクションを追加.....	23

Changes from Revision B (November 2012) to Revision C (April 2016)	Page
「製品情報」表、「ESD 定格」表、「熱に関する情報」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加.....	1
データシートのタイトルを更新.....	1
「特長」の箇条書き項目の表現を明確化するため更新.....	1
業界標準の用語に合わせるため、データシート全体で MSOP を VSSOP に変更.....	1
「アプリケーション」の箇条書き項目を更新.....	1
明確化のために説明セクションの文章を更新.....	1
Q1 のデバイス名を表示するため、データシートのすべての図を変更.....	1

• 正しい名称を表示するように「絶対最大定格」のピン名称を変更.....	4
• 動作温度を「絶対最大定格」表に追加.....	4
• 大信号差動電圧ゲインパラメータの条件で、CMP V _{OUT} を CMP _{OUT} に変更.....	6
• 図 27 からパッケージ名を削除.....	15
• 図 28 のキャプションを変更.....	15
• 「入力フィルタリング」セクションの 2 番目のパラグラフでテキストを「R _{FILT} - 3%」から「R _{FILT} + 3%」に変更.....	15
• 図 31 の 22-kΩ R ₁ 抵抗を R ₃ に変更.....	19

Changes from Revision A (September 2012) to Revision B (October 2012)	Page
• 「混流生産」ステータスを「量産データ」に変更.....	1
• デバイス図をペアからシングルに変更.....	1
• 「特長」の箇条書きに AEC-Q100 info を追加.....	1
• 「アプリケーション」の箇条書き項目を更新.....	1
• ピン構成画像から D パッケージを削除.....	4

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA200AQDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	SHZ
INA200AQDGKRQ1.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	SHZ
INA201AQDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdauag	Level-2-260C-1 YEAR	-40 to 125	QWV
INA201AQDGKRQ1.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	QWV
INA202AQDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	SIA
INA202AQDGKRQ1.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	SIA

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF INA200-Q1, INA201-Q1, INA202-Q1 :

- Catalog : [INA200](#), [INA201](#), [INA202](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA200AQDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA201AQDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA202AQDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA200AQDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0
INA201AQDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0
INA202AQDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT



DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated