

ESD401 堅牢な IEC ESD 性能を有する 1 チャネル ESD 保護ダイオード

1 特長

- 堅牢な IEC 61000-4-2 レベル 4 ESD 保護
 - ±24kV 接触放電
 - ±30kV エアギャップ放電
- IEC 61000-4-5 サージ保護:
 - 4.5A (8/20μs)
 - 低い $V_{clamp}: I_{pp} = 1.8A$ で 12V (8/20μs)
- IEC 61000-4-4 EFT 保護:
 - 80A (5/50ns)
- 双方向 ESD ダイオードにより最大±5.5V までインターフェイスを保護
- IO 容量: 0.77pF (標準値)
- 高い DC ブレークダウン電圧: 8.3V (標準値)
- 超低リーク電流: 30pA (標準値)
- 低い動的抵抗: 0.7Ω (標準値)
- 産業用温度範囲: -40°C ~ +125°C
- 業界標準の 0402 パッケージ

2 アプリケーション

- 最終製品:
 - ウェアラブル
 - ラップトップおよびデスクトップ PC
 - モバイルおよびタブレット
 - セットトップボックス
 - DVR および NVR
 - テレビ、モニタ
 - EPOS (電子 POS)
- インターフェイス:
 - 1Gbps イーサネット
 - 5.5V 許容の USB 2.0/1.1
 - GPIO
 - 押しボタン / キーパッド
 - オーディオ

3 概要


ESD401 は双方向 TVS ESD 保護ダイオードで、低い R_{DYN} と低いクランピング電圧が特長です。ESD401 は、IEC 61000-4-2 国際規格で規定されている最大レベル (レベル 4) を超える ESD 耐性を備えています。動的抵抗が低い (0.7Ω) ため、過渡事象に対するシステムレベルの保護が保証されます。このデバイスの IO 容量は 0.77pF であり、USB 2.0 などのインターフェイスの保護に理想的です。このデバイスは、最大±5.5V まで非常に低いリークで動作し、最大 8.3V の DC フォルトに耐えられます。

ESD401 は、業界標準の 0402 (DPY) パッケージで供給されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
ESD401	DPY (X1SON, 2)	1mm × 0.6 mm

- 詳細については、[セクション 10](#) を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



Copyright © 2017, Texas Instruments Incorporated

代表的な USB 2.0 アプリケーション回路図



Table of Contents

1 特長	1	7 Application and Implementation	10
2 アプリケーション	1	7.1 Application Information.....	10
3 概要	1	7.2 Typical Application.....	10
4 Pin Configuration and Functions	3	7.3 Power Supply Recommendations.....	11
5 Specifications	4	7.4 Layout.....	11
5.1 Absolute Maximum Ratings.....	4	8 Device and Documentation Support	13
5.2 ESD Ratings — JEDEC Specification	4	8.1 ドキュメントの更新通知を受け取る方法.....	13
5.3 ESD Ratings—IEC Specification.....	4	8.2 サポート・リソース.....	13
5.4 Recommended Operating Conditions.....	4	8.3 Trademarks.....	13
5.5 Thermal Information.....	4	8.4 静電気放電に関する注意事項.....	13
5.6 Electrical Characteristics.....	5	8.5 用語集.....	13
5.7 Typical Characteristics.....	6	9 Revision History	13
6 Detailed Description	8	10 Mechanical, Packaging, and Orderable Information	13
6.1 Overview.....	8	10.1 Tape and Reel Information.....	14
6.2 Functional Block Diagram.....	8	11 Mechanical Data	16
6.3 Feature Description.....	8		
6.4 Device Functional Modes.....	8		

4 Pin Configuration and Functions




図 4-1. DPY Package, 2-Pin X1SON (Top View)

表 4-1. Pin Functions

PIN		TYPE ⁽¹⁾	DESCRIPTION
NAME	NO.		
IO	1	I/O	ESD Protected Channel. If used as ESD IO, connect pin 2 to ground
IO	2	I/O	ESD Protected Channel. If used as ESD IO, connect pin 1 to ground

(1) I = input, O = output

5 Specifications

5.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)⁽¹⁾

		MIN	MAX	UNIT
Electrical fast transient	IEC 61000-4-4 (5/50 ns) at 25°C		80	A
Peak pulse	IEC 61000-4-5 power (t_p - 8/20 μ s) at 25°C		67	W
	IEC 61000-4-5 current (t_p - 8/20 μ s) at 25°C		4.5	A
T_A	Operating free-air temperature	–40	125	°C
T_{stg}	Storage temperature	–65	155	°C

- (1) Stresses beyond those listed under *Absolute Maximum Ratings* may cause permanent damage to the device. These are stress ratings only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under *Recommended Operating Conditions*. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

5.2 ESD Ratings — JEDEC Specification

		VALUE	UNIT
$V_{(ESD)}$ Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2500	V
	Charged-device model (CDM), per JEDEC specification JESD22-C101 ⁽²⁾	±1000	

- (1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.

- (2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

5.3 ESD Ratings—IEC Specification

		VALUE	UNIT
$V_{(ESD)}$ Electrostatic discharge	IEC 61000-4-2 contact discharge	±24000	V
	IEC 61000-4-2 air-gap discharge	±30000	

5.4 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)

		MIN	MAX	UNIT
V_{IO}	Input pin voltage	–5.5	5.5	V
T_A	Operating free-air temperature	–40	125	°C

5.5 Thermal Information

THERMAL METRIC ⁽¹⁾		ESD401	UNIT
		DPY (X1SON)	
		2 PINS	
$R_{\theta JA}$	Junction-to-ambient thermal resistance	420	°C/W
$R_{\theta JC(top)}$	Junction-to-case (top) thermal resistance	169.3	°C/W
$R_{\theta JB}$	Junction-to-board thermal resistance	276.1	°C/W
Ψ_{JT}	Junction-to-top characterization parameter	122.1	°C/W
Ψ_{JB}	Junction-to-board characterization parameter	157.3	°C/W
$R_{\theta JC(bot)}$	Junction-to-case (bottom) thermal resistance	N/A	°C/W

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC Package Thermal Metrics](#) application report.

5.6 Electrical Characteristics

over operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
V_{RWM}	Reverse stand-off voltage	$I_{IO} < 10 \text{ nA}$	–5.5		5.5	V
V_{BRF}	Breakdown voltage, Pin 1 to Pin 2 ⁽¹⁾	$I_{IO} = 1 \text{ mA}$, at $T_A = 25^\circ\text{C}$	7.5		9.1	V
V_{BRR}	Breakdown voltage, Pin 2 to Pin 1 ⁽¹⁾	$I_{IO} = 1 \text{ mA}$, at $T_A = 25^\circ\text{C}$	7.5		9.1	V
V_{HOLD}	Holding voltage ⁽²⁾	$I_{IO} = 1 \text{ mA}$		8.3		V
V_{CLAMP}	Clamping voltage	$I_{PP} = 1 \text{ A}$, TLP, from Pin 1 to Pin 2 and Pin 2 to Pin 1, $T_A = 25^\circ\text{C}$		11		V
		$I_{PP} = 5 \text{ A}$, TLP, from Pin 1 to Pin 2 and Pin 2 to Pin 1, $T_A = 25^\circ\text{C}$		16		
		$I_{PP} = 16 \text{ A}$, TLP, from Pin 1 to Pin 2 and Pin 2 to Pin 1, $T_A = 25^\circ\text{C}$		24		
		$I_{PP} = 1.8 \text{ A}$, IEC-61000-4-5 ($t_p - 8/20 \mu\text{s}$) from Pin 1 to Pin 2 and Pin 2 to Pin 1, $T_A = 25^\circ\text{C}$		12		
		$I_{PP} = 4.5 \text{ A}$, IEC-61000-4-5 ($t_p - 8/20 \mu\text{s}$) from Pin 1 to Pin 2 and Pin 2 to Pin 1, $T_A = 25^\circ\text{C}$		15		
I_{LEAK}	Leakage current, Pin 1 to Pin2 and Pin2 to Pin 1	$V_{IO} = \pm 2.5 \text{ V}$		0.03	10	nA
R_{DYN}	Dynamic resistance	Measured between TLP I_{PP} of 10 A and 20 A, Pin 2 to Pin 1 and Pin 1 to Pin2, $T_A = 25^\circ\text{C}$		0.7		Ω
C_L	Line capacitance	$V_{IO} = 0 \text{ V}$, $f = 1 \text{ MHz}$, Pin 1 to Pin 2 and Pin2 to Pin1, $T_A = 25^\circ\text{C}$		0.77	0.95	pF

- (1) V_{BRF} and V_{BRR} are defined as the voltage obtained at 1 mA when sweeping the voltage up, before the device latches into the snapback state.
- (2) V_{HOLD} is defined as the voltage when 1 mA is applied, after the device has successfully latched into the snapback state.

5.7 Typical Characteristics




Figure 5-1. Positive TLP Curve, Pin 1 to Pin 2




Figure 5-2. Negative TLP Curve, Pin 1 to Pin 2 (Plotted as Positive TLP Curve Pin 2 to Pin 1)




Figure 5-3. 8-kV IEC 61000-4-2 Waveform, Pin1 to Pin 2




Figure 5-4. -8-kV IEC 61000-4-2 Waveform, Pin 1 to Pin 2




Figure 5-5. Surge (IEC 61000-4-5) Curve ($t_p = 8/20 \mu s$), Pin 1 to Pin 2




Figure 5-6. Capacitance vs Bias Voltage, Pin 1 to Pin 2




図 5-7. DC Voltage Sweep I-V Curve, Pin 1 to Pin 2




図 5-8. Leakage Current vs. Temperature, Pin 1 to Pin 2




図 5-9. Insertion Loss




図 5-10. Capacitance vs. Frequency, Pin 1 to Pin 2

6 Detailed Description

6.1 Overview

The ESD401 is a bidirectional ESD Protection Diode with ultra-low clamping voltage. This device can dissipate ESD strikes above the maximum level specified by the IEC 61000-4-2 International Standard. The ultra-low clamping makes this device ideal for protecting any sensitive signal pins.

6.2 Functional Block Diagram



Copyright © 2017, Texas Instruments Incorporated

6.3 Feature Description

6.3.1 IEC 61000-4-2 ESD Protection

The I/O pins can withstand ESD events up to ± 24 -kV contact and ± 30 -kV air gap. An ESD-surge clamp diverts the current to ground.

6.3.2 IEC 61000-4-4 EFT Protection

The I/O pins can withstand an electrical fast transient burst of up to 80 A (5/50 ns waveform, 4 kV with 50- Ω impedance). An ESD-surge clamp diverts the current to ground.

6.3.3 IEC 61000-4-5 Surge Protection

The I/O pins can withstand surge events up to 4.5 A and 67W (8/20 μ s waveform). An ESD-surge clamp diverts this current to ground.

6.3.4 IO Capacitance

The capacitance between each I/O pin to ground is 0.77 pF (typical) and 0.95 pF (maximum).

6.3.5 DC Breakdown Voltage

The DC breakdown voltage of each I/O pin is ± 8.3 V typical. This ensures that sensitive equipment is protected from surges above the reverse standoff voltage of ± 5.5 V.

6.3.6 Low Leakage Current

The I/O pins feature an low leakage current of 10 nA (maximum) with a bias of ± 2.5 V.

6.3.7 Low ESD Clamping Voltage

The I/O pins feature an ESD clamp that is capable of clamping the voltage to 24 V (TLP $I_{PP} = 16$ A).

6.3.8 Industrial Temperature Range

This device features an industrial operating range of -40°C to $+125^{\circ}\text{C}$.

6.3.9 Industry Standard Footprint

The layout of this device makes it simple and easy to add protection to an existing layout. The packages offers flow-through routing, requiring minimal modification to an existing layout.

6.4 Device Functional Modes

The ESD401 is a passive integrated circuit that triggers when voltages are above V_{BRF} or below V_{BRR} . During ESD events, voltages as high as ± 24 kV (contact) or ± 30 kV (air) can be directed to ground via the internal diode network. When the voltages on the protected line fall below the trigger levels of ESD401 (usually within 10s of nano-seconds) the device reverts to passive.

Figure 6-1 shows typical TLP behavior of bi-directional ESD device that does not exhibit snapback.




Figure 6-1. Typical TlpLP Behavior Of Bi-directional ESD Device that Does Not Exhibit Snapback

7 Application and Implementation


注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 Application Information

The ESD401 is a diode type TVS which is used to provide a path to ground for dissipating ESD events on high-speed signal lines between a human interface connector and a system. As the current from ESD passes through the TVS, only a small voltage drop is present across the diode. This is the voltage presented to the protected IC. The low R_{DYN} of the triggered TVS holds this voltage, V_{CLAMP} , to a safe level for the protected IC.

7.2 Typical Application



Copyright © 2017, Texas Instruments Incorporated

図 7-1. USB 2.0 ESD Schematic

7.2.1 Design Requirements

For this design example, two ESD401 devices are being used in a USB 2.0 application. This provides a complete ESD protection scheme.

Given the USB 2.0 application, the parameters listed in 表 7-1 are known.

表 7-1. Design Parameters

DESIGN PARAMETER	VALUE
Signal range on DP-DM lines	0 V to 3.6 V
Operating frequency on DP-DM lines	up to 240 MHz or 480 Mbps

7.2.2 Detailed Design Procedure

7.2.2.1 Signal Range

The ESD401 supports signal ranges between -5.5 V and 5.5 V, which supports the USB 2.0 signal range of 0 to 3.6 V on the DM/DP lines..

7.2.2.2 Operating Frequency

The ESD401 has a 0.85 pF (typical) capacitance, which supports the USB 2.0 data rates of 480 Mbps.

7.2.3 Application Curves




図 7-2. Insertion Loss




図 7-3. Eye Diagram - 3-Gbps Signal No Device




図 7-4. Eye Diagram - 3-Gbps Signal With ESD401

7.3 Power Supply Recommendations


The ESD401 is a passive ESD device so there is no need to power it. Take care not to violate the recommended I/O specification (–5.5 V to 5.5 V) to ensure the device functions properly.

7.4 Layout

7.4.1 Layout Guidelines

- The optimum placement is as close to the connector as possible.
 - EMI during an ESD event can couple from the trace being struck to other nearby unprotected traces, resulting in early system failures.
 - The PCB designer must minimize the possibility of EMI coupling by keeping any unprotected traces away from the protected traces which are between the TVS and the connector.
- Route the protected traces as straight as possible.
- Eliminate any sharp corners on the protected traces between the TVS and the connector by using rounded corners with the largest radii possible.
 - Electric fields tend to build up on corners, increasing EMI coupling.

7.4.2 Layout Example



7-5. USB 2.0 ESD Layout

8 Device and Documentation Support

8.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.3 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。


Changes from Revision A (July 2017) to Revision B (August 2024)	Page
• Updated Tape and Reel Information.....	14

Changes from Revision * (July 2017) to Revision A (July 2017)	Page
• Updated 図 5-9 and 図 7-2	6


10 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

10.1 Tape and Reel Information




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ESD401DPYR	X1SON	DPY	2	10,000	180.00	8.400	0.67	1.15	0.46	2.0	8.000	Q2

TAPE AND REEL BOX DIMENSIONS



Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ESD401DPYR	X1SON	DPY	2	10,000	185.000	210.000	35.000


11 Mechanical Data

DPY0002A


PACKAGE OUTLINE

X1SON - 0.45 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DPY0002A

X1SON - 0.45 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:60X



SOLDER MASK DETAILS


4224561/C 07/2024

NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
4. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN**DPY0002A****X1SON - 0.45 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.1 mm THICK STENCIL
 SCALE:60X

4224561/C 07/2024

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
ESD401DPYR	Active	Production	X1SON (DPY) 2	10000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8l
ESD401DPYR.B	Active	Production	X1SON (DPY) 2	10000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8l
ESD401DPYRG4	Active	Production	X1SON (DPY) 2	10000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8l
ESD401DPYRG4.B	Active	Production	X1SON (DPY) 2	10000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8l

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ESD401DPYR	X1SON	DPY	2	10000	180.0	8.4	0.67	1.15	0.46	2.0	8.0	Q2
ESD401DPYRG4	X1SON	DPY	2	10000	180.0	8.4	0.67	1.15	0.46	2.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ESD401DPYR	X1SON	DPY	2	10000	210.0	185.0	35.0
ESD401DPYRG4	X1SON	DPY	2	10000	210.0	185.0	35.0

GENERIC PACKAGE VIEW

DPY 2

X1SON - 0.45 mm max height

1 x 0.6 mm

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




EXAMPLE BOARD LAYOUT



DPY0002A

X1SON - 0.45 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:60X



SOLDER MASK DETAILS

4224561/C 07/2024

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
4. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DPY0002A

X1SON - 0.45 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:60X

4224561/C 07/2024

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated