

DRV8962-Q1:65V、4 チャネル ハーフ ブリッジ モータ ドライバ、24V および 48V 車載アプリケーション向け電流センス出力付き

1 特長

- 車載用に AEC-Q100 認定済み
 - 温度グレード 1:-40℃~+125℃、T_Δ
- 機能安全対応
 - 機能安全システム設計に役立つ資料を利用可能
- 4 チャネルのハーフブリッジドライバ
 - 各ハーフブリッジの**独立制御**
- 4.5V~60V の動作電源電圧範囲
- 低い R_{DS(ON)}:FET ごとに **50mΩ** (24V、25°C)
- 大電流能力:出力ごとに最大 5A
- さまざまな種類の負荷を駆動可能
 - 最大4つのソレノイドまたはバルブ
 - 1 つのステッパ モータ
 - 2 つのブラシ付き DC モータ
 - 1 つまたは 2 つの熱電冷却器 (TEC)
 - 1 つの 3 相ブラシレス DC モータ
 - 1 つの 3 相永久磁石同期モータ (PMSM)
- 電流検出およびレギュレーション機能を内蔵
 - ハイサイド MOSFET の電流検出
 - 各ハーフブリッジの検出出力 (IPROPI)
 - 最大電流時に ±3.5 % の検出精度
 - オプションの外部検出抵抗
- 独立したロジック電源電圧 (VCC)
- 出力立ち上がり/立ち下がり時間をプログラム可能
- フォルトからの回復方法をプログラム可能
- 1.8V、3.3V、5.0V のロジック入力をサポート
- 低消費電流のスリープ モード (3µA)
- 保護機能
 - VM 低電圧誤動作防止 (UVLO)
 - チャージ ポンプ低電圧 (CPUV)
 - 過電流保護 (OCP)
 - サーマル シャットダウン (OTSD)
 - フォルト条件出力 (nFAULT)

2 アプリケーション

- 24V および 48V 車載ボディシステム
- ドア モジュール、ミラー、シフタ、シート
- トランク リフト、ウィンドウ リフト
- ステアリング コラム、サンルーフ シェード
- 電気自動車、トラック、バス、その他の商用車
- BLDC モーター モジュール
- TECドライバ

3 概要

DRV8962-Q1 は広い電圧範囲に対応した大電力、4 チ ャネル、ハーフブリッジドライバで、さまざまな車載用アプ リケーションに適しています。このデバイスは最大 60V の 電源電圧をサポートし、50mΩ のオン抵抗を持つ MOSFET を内蔵しているため、各出力に最大 5A の電流 を供給できます。

このデバイスは、最大4つのソレノイドまたはバルブ、1つ のステッパ モータ、2 つのブラシ付き DC モータ、1 つの BLDC または PMSM モータ、および最大 2 つの熱電冷 却器 (ペルチェ素子) の駆動に使用できます。出力段は、 4 つの独立したハーフブリッジとして構成された N チャネ ル パワー MOSFET、チャージ ポンプ、電流検出および レギュレーション回路、電流検出出力、保護回路で構成さ れます。


ハイサイド MOSFET の両端に電流検出機能が内蔵され ているため、負荷を出力からグランドに接続したときに電 流をレギュレートできます。可変の外部電圧リファレンス (VREF) により、レギュレーションの電流制限を設定できま す。さらに、このデバイスには4つの比例電流出力ピンが あり、ハーフブリッジ ハイサイド FET ごとに 1 つずつ接続 されています。オプションの外部検出抵抗を、PGND ピン からシステムグランドに接続することもできます。

低消費電力のスリープ モードにより、非常に低い待機時 消費電流を実現できます。電源低電圧誤動作防止、出力 過電流、デバイス過熱の保護機能を内蔵しています。

製品情報(1)

	APCHILLIA LIN	
部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
DRV8962QDDWRQ1	HTSSOP (44)	14 mm × 8.1mm

- (1) 巻末の注文情報を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ ンも含まれます。



DRV8962-Q1 の概略回路図



目次

1 特長 1	6.8 VCC 電圧電源	19
2 アプリケーション1	6.9 ロジック・レベル・ピンの図	
3 概要1	6.10 保護回路	
4 ピン構成および機能3	6.11 デバイスの機能モード	21
5 仕様5	7 アプリケーションと実装	23
5.1 絶対最大定格5	7.1 アプリケーション情報	23
5.2 ESD 定格5	7.2 パッケージの熱に関する考慮事項	36
5.3 推奨動作条件5	7.3 電源に関する推奨事項	39
5.4 熱に関する情報6	7.4 レイアウト	40
5.5 電気的特性7	8 デバイスおよびドキュメントのサポート	41
5.6 代表的特性9	8.1 関連資料	41
6 詳細説明11	8.2ドキュメントの更新通知を受け取る方法	41
6.1 概要11	8.3 サポート・リソース	41
6.2 機能ブロック図12	8.4 商標	
6.3 機能説明13	8.5 静電気放電に関する注意事項	41
6.4 独立のハーフブリッジ動作13	8.6 用語集	41
6.5 電流検出とレギュレーション14	9 メカニカル、パッケージ、および注文情報	42
6.6 チャージ・ポンプ17	9.1 テープおよびリール情報	46
6.7 リニア電圧レギュレータ18		

4 ピン構成および機能

DRV8962-Q1 は、放熱性に優れた 44 ピン HTSSOP パッケージで供給されます。




図 4-1. 上面図

ピン		מ-יה הי	#X DD
名称	番号	タイプ	説明
VCP	1	電源	チャージ ポンプ出力。X7R、1μF、16V セラミック コンデンサを VCP と VM との間に接続します。
VM	2、11、12、21	電源	電源。モーターの電源電圧に接続し、VM 定格の 2 つの 0.01µF セラミックコンデンサと 1 つのバルクコンデンサを使用して、PGND ピンにバイパスします。
PGND1	3	電源	ハーフ ブリッジ 1 の電源グランド。 システム グランドに接続。
PGND2	10	電源	ハーフ ブリッジ 2 の電源グランド。システム グランドに接続。
PGND3	20	電源	ハーフ ブリッジ 3 の電源グランド。 システム グランドに接続。
PGND4	13	電源	ハーフ ブリッジ 4 の電源グランド。 システム グランドに接続。
OUT1	4、5、6	出力	負荷端子に接続します。
OUT2	7, 8, 9	出力	負荷端子に接続します。
OUT3	17、18、19	出力	負荷端子に接続します。
OUT4	14、15、16	出力	負荷端子に接続します。



ピン		مـــد مد	ax no
名称	番号	タイプ	
IPROPI1	32	出力	ハーフ ブリッジ 1 の電流検出出力。
IPROPI2	31	出力	ハーフブリッジ2の電流検出出力。
IPROPI3	30	出力	ハーフブリッジ 3 の電流検出出力。
IPROPI4	29	出力	ハーフ ブリッジ 4 の電流検出出力。
EN1	37	入力	ハーフ ブリッジ 1 のイネーブル入力。
EN2	36	入力	ハーフ ブリッジ 2 のイネーブル入力。
EN3	35	入力	ハーフ ブリッジ 3 のイネーブル入力。
EN4	34	入力	ハーフ ブリッジ 4 のイネーブル入力。
IN1	41	入力 ハーフ ブリッジ 1 の PWM 入力。	
IN2	40	入力	ハーフ ブリッジ 2 の PWM 入力。
IN3	39	入力	ハーフ ブリッジ 3 の PWM 入力。
IN4	38	入力	ハーフ ブリッジ 4 の PWM 入力。
GND	22、23	電源 デバイスのグランド。システム グランドに接続。	
CPH	44	#\V-	チャージ ポンプのスイッチング ノード。X7R、0.1μF、VM 定格のセラミック
CPL	43	電源	コンデンサを CPH と CPL の間に接続します。
VREF	33	入力	電流レギュレーションのスレッショルドを設定するための電圧リファレンス入力。 DVDD は分割抵抗を使用して VREF を供給できます。
DVDD	24	電源	内部 LDO 出力。 X7R、1 μ F、6.3V または 10V 定格セラミック コンデンサ を GND との間に接続します。
VCC	25	電源	内部ロジックブロックの電源電圧。個別のロジック電源電圧が利用できない場合は、VCC ピンを DVDD ピンに接続します。
nFAULT	26	オープンドレイン	フォルト通知出力。フォルト条件のときにロジック Low にプルされます。オープンドレイン出力には、外付けのプルアップ抵抗が必要です。
モード	28	入力	このピンは、出力の立ち上がり/立ち下がり時間をプログラムします。
ОСРМ	27	フォルトからの回復の方法を決定します。OCPM 電圧に応じて、 からの回復はラッチオフまたは自動再試行タイプになります。	
nSLEEP	42	入力	スリーブ モード入力。デバイスは、ロジック High でイネーブルし、ロジック Low で低消費電力スリープ モードに移行します。 nSLEEP リセット パルス幅が狭いと、ラッチされた障害はクリアされます。
PAD		_	サーマル パッド。



5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)(2)

	最小値	最大値	単位
電源電圧 (VM)	-0.3	70	V
チャージ ポンプ電圧 (VCP、CPH)	-0.3	V _{VM} + 5.75	V
チャージ ポンプ負スイッチング ピン (CPL)	-0.3	V _{VM}	V
nSLEEP ピン電圧 (nSLEEP)	-0.3	V _{VM}	V
内部レギュレータ電圧 (DVDD)	-0.3	5.75	V
外部ロジック電源 (VCC)	-0.3	5.75	V
IPROPI ピン電圧 (IPROPI)	-0.3	DVDD + 0.3	V
制御ピン電圧	-0.3	5.75	V
オープンドレイン出力電流 (nFAULT)	0	10	mA
基準入力ピン電圧 (VREF)	-0.3	5.75	V
PGNDx から GND への電圧	-0.5	0.5	V
PGNDx から GND への電圧、1µs 未満	-2.5	2.5	V
OUTx ピンの連続電圧	-1	V _{VM} + 1	V
過渡 100ns の OUTx ピン電圧	-3	V _{VM} + 3	V
ピーク駆動電流	内部的	りに制限	Α
動作時周囲温度、TA	-40	125	°C
動作時の接合部温度、TJ	-40	150	°C
保管温度、T _{stg}	-65	150	°C

⁽¹⁾ 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレス定格のみについて示して あり、このデータシートの「推奨動作条件」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対 最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

(2) すべての電圧値は、回路のグランド端子 GND を基準としたものです。

5.2 ESD 定格

					単位
		人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ¹		±2000	
V _(ESD) 静電気放電	デバノフ世帯エデル (CDM) ANGUESDA/ JEDEC22 JS 002 海畑 ²	角のピン	±750	V	
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC22 JS-002 準拠	その他のピン	±500	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	, , , , , , , , , , , , , , , , , , ,	最小値	最大値	単位
V _{VM}	通常 (DC) 動作の電源電圧範囲	4.5	60	V
VI	ロジックレベル入力電圧	0	5.5	V
V _{VCC}	VCC ピン電圧	3.05	5.5	V
V _{REF}	リファレンス電圧 (VREF)	0.05	3.3	V
$f_{\sf PWM}$	印加される PWM 信号	0	200	kHz
I _{OUT}	出力あたりの電流	0	5	Α

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

5

JAJSVQ5 - JULY 2024



自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
T _A	動作時の周囲温度	-40	125	$^{\circ}$ C
T _J	動作時接合部温度	-40	150	°C

5.4 熱に関する情報

	熱評価基準	DDW	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	22.2	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	9.1	°C/W
R _{θJB}	接合部から基板への熱抵抗	5.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	0.1	°C/W
ΨЈВ	接合部から基板への特性パラメータ	5.3	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	0.7	°C/W

5.5 電気的特性

標準値は $T_A = 25^{\circ}C$ 、 $V_{VM} = 24V$ での値です。特に記述のない限り、すべての限界値は推奨動作条件の全範囲を満たすものとします。

I _{VMQ} VI t _{SLEEP} ス t _{RESET} nS t _{WAKE} ウ・ t _{ON} タ・ V _{DVDD} 内 チャージポンプ V _{VCP} V(f _(VCP) チ数 ロジックレベルノ	/M 動作電源電流 /M スリープ モード電源電流 ペリープ時間 SLEEP リセット パルス フェークアップ時間 アーンオン時間 ウ部レギュレータ電圧 /* (VCP、CPH、CPL) /*CP 動作電圧 チャージ ポンプのスイッチング周波 数	nSLEEP = 1、無負荷、VCC = 外部 5V nSLEEP = 1、無負荷、VCC = DVDD nSLEEP = 0 nSLEEP = 0 からスリープ モードまで nSLEEP = Low でフォルトをクリア nSLEEP = 1 で出力遷移 VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1 N2、EN3、EN4、MODE、OCPM、nSLEEF	120 20 4.75 4.35	4 6 3 0.85 0.85 5 4.45 V _{VM} + 5 360	7 9 8 40 1.2 1.3 5.25	mA µA µs µs ms V V kHz
I _{VMQ} VI t _{SLEEP} ス	/M スリープ モード電源電流 メリープ時間 SLEEP リセット パルス フェークアップ時間 ローンオン時間 内部レギュレータ電圧 (VCP、CPH、CPL) (CP 動作電圧 デャージ ポンプのスイッチング周波 大力 (IN1、IN2、IN3、IN4、EN1、E	nSLEEP = 1、無負荷、VCC = DVDD nSLEEP = 0 nSLEEP = 0 からスリープ モードまで nSLEEP = Low でフォルトをクリア nSLEEP = 1 で出力遷移 VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V $6V < V_{VM} < 60V$ V _{VM} > UVLO、nSLEEP = 1	4.75 4.35	6 3 0.85 0.85 5 4.45	9 8 40 1.2 1.3	μA μs μs ms V V
I _{VMQ} VI	/M スリープ モード電源電流 メリープ時間 SLEEP リセット パルス フェークアップ時間 ローンオン時間 内部レギュレータ電圧 (VCP、CPH、CPL) (CP 動作電圧 デャージ ポンプのスイッチング周波 大力 (IN1、IN2、IN3、IN4、EN1、E	nSLEEP = 0 nSLEEP = 0 からスリープ モードまで nSLEEP = Low でフォルトをクリア nSLEEP = 1 で出力遷移 VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1	4.75 4.35	3 0.85 0.85 5 4.45	8 40 1.2 1.3	μA μs μs ms V V
tsleep ス、 treset ns twake ウ、 twake ウ、 ton ク Volume p Vocp Vocp Vocp が f(vocp) サックレベルノ Vil 人	Kリープ時間 SLEEP リセット パルス アェークアップ時間 アーンオン時間 ウ (VCP、CPH、CPL) (CP 動作電圧 チャージ ポンプのスイッチング周波 女 入力 (IN1、IN2、IN3、IN4、EN1、E 人力ロジック Low 電圧	nSLEEP = 0 からスリープ モードまで nSLEEP = Low でフォルトをクリア nSLEEP = 1 で出力遷移 VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V $6V < V_{VM} < 60V$ V _{VM} > UVLO、nSLEEP = 1	4.75 4.35	0.85 0.85 5 4.45	40 1.2 1.3	μs μs ms V V
treset nS twake ウ ton タ VDVDD 内 チャージポンプ VVCP V(f(VCP) チ数 ロジックレベルフ VIL 入	SLEEP リセット パルス フェークアップ時間 アーンオン時間 内部レギュレータ電圧 (VCP、CPH、CPL) (CP 動作電圧 チャージ ポンプのスイッチング周波 数 入力 (IN1、IN2、IN3、IN4、EN1、E	nSLEEP = Low でフォルトをクリア nSLEEP = 1 で出力遷移 VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1	4.75 4.35	0.85 5 4.45 V _{VM} + 5	1.2	μs ms v v
twake ウ: ton タ V _{DVDD} 内 チャージポンプ V _{VCP} V(f(vCP) 数 ロジックレベルプ V _{IL} 人	アェークアップ時間 アーンオン時間 Pi部レギュレータ電圧 P (VCP、CPH、CPL) P (CP 動作電圧 F ャージ ポンプのスイッチング周波 な 入力 (IN1、IN2、IN3、IN4、EN1、E	nSLEEP = 1 で出力遷移 VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1	4.75	0.85 5 4.45 V _{VM} + 5	1.2	ms V V
ton タ	アーンオン時間 内部レギュレータ電圧 (VCP、CPH、CPL) (CP 動作電圧 チャージ ポンプのスイッチング周波 数 入力 (IN1、IN2、IN3、IN4、EN1、E	VM > UVLO で出力遷移 外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1	4.35	0.85 5 4.45 V _{VM} + 5	1.3	ms V V
V _{DVDD} 内 チャージポンプ V _{VCP} V(f _(VCP) 歩 カロジックレベルフ V _{IL} 人	N部レギュレータ電圧 (VCP、CPH、CPL) (CP 動作電圧 チャージ ポンプのスイッチング周波 な 入力 (IN1、IN2、IN3、IN4、EN1、E	外部負荷なし、6V < V _{VM} < 60V 外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1	4.35	5 4.45 V _{VM} + 5		V
チャージ ポンプ V _{VCP} V(f _(VCP) チ 数 ロジック レベルフ V _{IL} 入	プ (VCP、CPH、CPL) /CP 動作電圧 デャージ ポンプのスイッチング周波 女 入力 (IN1、IN2、IN3、IN4、EN1、E	外部負荷なし、V _{VM} = 4.5V 6V < V _{VM} < 60V V _{VM} > UVLO、nSLEEP = 1	4.35	4.45 V _{VM} + 5	5.25	V
チャージ ポンプ V _{VCP} V(f _(VCP) チ数 ロジック レベルプ 人	プ (VCP、CPH、CPL) /CP 動作電圧 デャージ ポンプのスイッチング周波 女 入力 (IN1、IN2、IN3、IN4、EN1、E	6V < V _{VM} < 60V V _{VM} > UVLO, nSLEEP = 1		V _{VM} + 5		V
V _{VCP} V(f _(VCP) チ数 ロジックレベルノ V _{IL} 入	/CP 動作電圧 チャージ ポンプのスイッチング周波 数 入力 (IN1、IN2、IN3、IN4、EN1、E 、カロジック Low 電圧	V _{VM} > UVLO, nSLEEP = 1	2)			
f _(VCP) チ数 ロジックレベルノ V _{IL} 入	チャージ ポンプのスイッチング周波 数 入力 (IN1、IN2、IN3、IN4、EN1、E 人力ロジック Low 電圧	V _{VM} > UVLO, nSLEEP = 1	9)			
「(VCP) 数 ロジック レベルノ V _{IL} 入	牧 入力 (IN1、IN2、IN3、IN4、EN1、E 、 人カロジック Low 電圧	• • • • • • • • • • • • • • • • • • • •	P)	360		kHz
V _{IL} 入	人力ロジック Low 電圧	N2、EN3、EN4、MODE、OCPM、nSLEEF	P)			
			•			
V _{IH} 入	しカロジック High 電圧		0		0.6	V
			1.5		5.5	V
	人力ロジック ヒステリシス (nSLEEP と除くすべてのピン)			100		mV
V _{HYS_nSLEE} nS	SLEEP ロジック ヒステリシス			300		mV
I _{IL} 入	人力ロジック Low 電流	V _{IN} = 0V	-1		1	μA
I _{IH} 入	しカロジック High 電流	V _{IN} = DVDD			50	μΑ
t ₁ EN	Nx High から OUTx High の遅延	INx = 1			2	μs
t ₂ EN	Nx Low から OUTx Low の遅延	INx = 1			2	μs
t ₃ EN	Nx High から OUTx Low の遅延	INx = 0			2	μs
t ₄ El	Nx Low から OUTx High の遅延	INx = 0			2	μs
t ₅ IN	Nx High から OUTx High の遅延			600		ns
t ₆ IN	Nx Low から OUTx Low の遅延			600		ns
 制御出力 (nFAl	ULT)					
V _{OL} 出	出力ロジック Low 電圧	I _O = 5 mA			0.35	V
Іон Ш	出力ロジック High リーク電流		-1		1	μΑ
モータードライバ	バ出力 (OUT1、OUT2、OUT3、OU	JT4)	1	'	'	
		$T_J = 25^{\circ}C_{\circ}I_{O} = -5A$		53	62	mΩ
R _{DS (ONH)}	ヽイサイド FET オン抵抗	T _J = 125°C, I _O = -5A		70	101	mΩ
		T _J = 150°C, I _O = -5A		80	112	mΩ
		$T_J = 25^{\circ}C \setminus I_O = 5A$		53	62	mΩ
R _{DS (ONL)}	ューサイド FET オン抵抗	T _J = 125°C, I _O = 5A		70	101	mΩ
DO (OIVL)		T _J = 150°C, I _O = 5A		80	112	mΩ



標準値は $T_A = 25$ °C、 $V_{VM} = 24$ V での値です。特に記述のない限り、すべての限界値は推奨動作条件の全範囲を満たすものとします。

	パラメータ	テスト条件	最小值	標準値	最大值	単位
	川上され しぶの / され てぶの中間	I _O = 5A、MODE = 1、10%~90% の範囲		70		ns
t _{RF}	出力立ち上がり/立ち下がり時間	I _O = 5A、MODE = 0、10%~90% の範囲		140		ns
t _D	出力デッドタイム	VM = 24V, I _O = 5A		300		ns
電流検出お。	よびレギュレーション (IPROPI、VREF)	•	1		
A _{IPROPI}	電流ミラー ゲイン			212		μA/A
		定格電流の 10%~20%	-8		8	
A _{ERR}	電流ミラー スケーリング誤差	定格電流の 20%~40%	-5		5	%
		定格電流の 40%~100%	-3.5		3.5	
I _{VREF}	VREF リーク電流	VREF = 3.3V			50	nA
t _{OFF}	PWM オフ時間			17		μs
t _{DEG}	電流レギュレーション グリッチ除去 時間			0.5		μs
t _{BLK}	電流レギュレーション ブランキング 時間			1.5		μs
t _{DELAY}	電流検出遅延時間			2		μs
保護回路			'	'	-	
V _{UVLO}	VM 低電圧誤動作防止 (UVLO)	VM 立ち下がり	4.1	4.23	4.35	V
VUVLO	VIM 似电准缺期作例正 (UVLU)	VM 立ち上がり	4.2	4.35	4.46	
VCC _{UVLO}	VCC 低電圧誤動作防止 (UVLO)	VCC 立ち下がり	2.7	2.8	2.9	V
VCCUVLO		VCC 立ち上がり	2.8	2.92	3.05	
V _{UVLO,HYS}	低電圧ヒステリシス	立ち上がりから立ち下がりへのスレッショ ルド		120		mV
V _{CPUV}	チャージ ポンプ低電圧	VCP 立ち下がり		V _{VM} + 2		V
Госр	過電流保護	いずれかの FET を流れる電流	8			Α
tocp	過電流検出遅延			2.2		μs
t _{RETRY}	過電流リトライ時間			4.1		ms
T _{OTSD}	サーマル シャットダウン	ダイ温度 T _J	150	165	180	°C
T _{HYS_OTSD}	サーマル シャットダウン ヒステリシス	ダイ温度 T _J		20		°C






図 5-1. IPROPI タイミング図

5.6 代表的特性




図 5-2. スリープ モード電源電流



5.6 代表的特性 (続き)




図 5-3. ハイサイド FET オン抵抗




図 5-4. ローサイド FET オン抵抗



6 詳細説明

6.1 概要

DRV8962-Q1 は 4 チャネルのハーフブリッジドライバで、4.5V~60V で動作し、各種の負荷について広い範囲の負荷電流に対応しています。このデバイスは、4 個のハーフブリッジ出力電力段を内蔵しています。また、このデバイスはチャージ ポンプ レギュレータを内蔵しており、効率的なハイサイド N チャネル MOSFET と 100% デューティ サイクル動作に対応しています。DRV8962-Q1 は、単一の電源入力 (VM) で動作できます。代わりに、VCC ピンを 2 番目の電源に接続し、内部ロジック ブロックに電力を供給することもできます。nSLEEP ピンにより、超低消費電力モードに移行して、スリープ時の消費電流を最小限に抑えることができます。


デバイスは、パッドの露出した 44 ピン HTSSOP (DDW) パッケージで供給されます。出力ごとに最大 5A の電流を供給します。実際に供給可能な電流は、周囲温度、電源電圧、PCB の熱設計に依存します。

DRV8962-Q1 には電流検出出力があります。IPROPI ピンは、ハイサイド MOSFET の電流に比例した小さな電流を出力します。IPROPI ピンからの電流は、外付け抵抗 (R_{IPROPI}) を使用して、比例電圧に変換できます。電流検出回路を内蔵することで、DRV8962-Q1 は固定オフ時間 PWM チョッピング方式で出力電流を制限できます。また、負荷情報を外部コントローラに提供して、負荷の変化を検出できます。IPROPI 出力の検出精度は、定格電流の 40%~100% について ±3.5% です。より高精度の検出が必要な場合は、外付けの電力検出抵抗も接続できます。システムの要求に応じて負荷電流を制限するために、電流レギュレーションのレベルは、動作中に VREF ピンで設定できます。

システムに異常状態が発生した場合、内蔵する各種保護機能がデバイスを保護します。保護機能には、低電圧誤動作防止 (UVLO)、チャージ ポンプ低電圧 (CPUV)、過電流保護 (OCP)、過熱シャットダウン (OTSD) があります。フォルト条件は nFAULT ピンにより示されます。



6.2 機能ブロック図



6.3 機能説明

次の表に、DRV8962-Q1 の外付け部品の推奨値を示します。

表 6-1. 外付け部品

部品	ピン1	ピン 2	推奨
C _{VM1}	VM	PGND1	X7R、0.01μF、VM 定格セラミック コンデンサ
C _{VM2}	VM	PGND3	X7R、0.01μF、VM 定格セラミック コンデンサ
C _{VM3}	VM	PGND1	バルク、VM 定格コンデンサ
C _{VCP}	VCP	VM	X7R、1μF、16V セラミック コンデンサ
C _{SW}	СРН	CPL	X7R、0.1μF、VM 定格セラミック コンデンサ
C _{DVDD}	DVDD	GND	X7R、1μF、6.3V または 10V 定格セラミック コンデンサ
C _{VCC}	VCC	GND	X7R、0.1μF、6.3V または 10V 定格セラミック コンデンサ
R _{nFAULT}	DVDD または VCC	nFAULT	10k Ω の抵抗
R _{REF1}	VREF	DVDD	電流レギュレーション スレッショルドを設定するための抵抗。
R _{REF2}	VREF	GND	
R _{IPROPIx}	IPROPIx	GND	詳細については、セクション 6.5.3 を参照してください。

6.4 独立のハーフブリッジ動作

- DRV8962-Q1 は、4 つのハーフブリッジ負荷を同時に駆動できます。
- MODE ピンは、代表的な出力の立ち上がりおよび立ち下がり時間を 70ns または 140ns に設定。
- ENx ピンは、出力をイネーブルまたはディセーブル (ハイ インピーダンス) します。
- INx ピンは、出力の状態 (ハイまたはロー) を制御
 - INx ピンは、静的またはパルス幅変調 (PWM) 信号を受け付ける。
 - INx および ENx 入力には、VM を印加する前に電力を供給できる。
- 真理値表では、内部電流レギュレーション機能を考慮していない。
- デバイスは、ハーフブリッジのハイサイド MOSFET とローサイド MOSFET の切り替え時に、自動的にデッドタイムを 生成。

表 6-2. 独立ハーフブリッジ動作の真理値表

nSLEEP	INx	ENx	OUTx	説明			
0	Х	Х	ハイインピーダンス	スリープ モード、すべてのハーフブリッジはディセ ーブル (ハイインピーダンス)			
1	X	0	ハイインピーダンス	個々の出力はディセーブル (ハイインピーダンス)			
1	0	1	L	OUTx ローサイド オン			
1	1	1	Н	OUTx ハイサイド オン			

入力は、DC モータの速度などの PWM 制御にも使用できます。PWM による巻線制御では、駆動電流が中断されたとき、モータの誘導性の性質から、電流を継続して流す必要があります。これを「再循環電流」といいます。再循環電流を扱うために、Hブリッジは 2 種類の状態 (ファーストディケイまたはスロー ディケイ) で動作できるようになります。高速減衰モードでは、Hブリッジがディセーブルされ、再循環電流がボディダイオードに流れます。低速減衰では、モーターの巻線が短絡します。

ファースト ディケイを使用する PWM 信号の場合、ENx ピンに PWM 信号が印加されます。スロー ディケイを使用する場合、INx ピンに PWM 信号が印加されます。次の表に、OUT1 と OUT2 を H ブリッジとして使用し、DC モータを駆動する例を示します。

夷	6-3	PWM	の機能
1X	U-J.		VJ 1755 FIL

IN1	EN1	IN2	EN2	機能		
1	1	PWM	1	順方向 PWM、スロー ディケイ		
PWM	1	1	1	逆方向 PWM、スロー ディケイ		
1	PWM	0	PWM	順方向 PWM、ファースト ディケイ		
0	PWM	1	PWM	逆方向 PWM、ファースト ディケイ		

6.5 電流検出とレギュレーション

DRV8962-Q1 には、ハイサイド MOSFET の両端での電流検出、電流レギュレーション、電流検出フィードバックが内蔵されています。これらの機能により、負荷が出力ノードとグランドとの間に接続されているとき、外部検出抵抗や検出回路を接続せずに負荷電流を検出できるため、システムのサイズ、コスト、複雑性を低減できます。デバイスは電流検出比例出力 (IPROPI) を使用して、負荷電流に関する詳細なフィードバックをコントローラに提供できます。

6.5.1 電流検出とフィードバック

DRV8962-Q1 は、ハーフブリッジごとに 1 つ、合計 4 つの IPROPI 出力をサポートしています。IPROPI 出力は、次に示すように、各ハイサイド MOSFET の電流を表します。

$$I_{PROPI} = I_{HS} \times A_{IPROPI} \tag{1}$$

ここで、I_{HS} はハイサイド MOSFET を流れる電流、A_{IPROPI} は電流ミラーのゲインです。

比例電圧 (V_{IPROPI}) を IPROPI ピンで生成するには、外付け抵抗 (R_{IPROPI}) を介して、各 IPROPI ピンをグランドに接続する必要があります。これにより、標準のアナログ / デジタル コンバータ (ADC) を使用して、 R_{IPROPI} 抵抗の両端の電圧降下として電流を測定できます。 R_{IPROPI} 抵抗は、すべてのコントローラ ADC を利用できるように、そのアプリケーションの負荷電流の期待値に基づいて値を調整できます。デバイスの内部にはクランプ回路が実装されており、VREF ピンの V_{VREF} を基準として V_{IPROPI} を制限し、出力過電流または想定外の大電流イベント時に外部 ADC を保護できます。IPROPI の電圧は、VREF の最大推奨値である 3.3V よりも低くする必要があります。

出力電流に対応する IPROPI 電圧は、次の式で計算できます。




図 6-1. 内蔵電流検出回路

「電気的特性」表の A_{ERR} パラメータは、A_{IPROPI} ゲインに関連する誤差です。この誤差は、I_{OUT} 電流に加算されたオフセット誤差とゲイン誤差の複合的な影響を示しています。

(2)

6.5.2 外付け抵抗による電流検出

IPROPI 出力の精度は、定格電流の 40%~100% について ±3.5% です。より正確な電流検出が必要な場合は、以下に示すように、PGND ピンとシステム グランドとの間に外部検出抵抗を使用して負荷電流を検出することもできます。




図 6-2. 外付け抵抗による電流検出

外付け検出抵抗の両端での電圧降下は、300mV を超えないようにします。

センス抵抗は、対応する IC ピンのできるだけ近くに配置してください。センス抵抗を左右対称に配置することで、マッチングが適切になります。電圧スパイクとリンギングを防止するため、低インダクタンスのセンス抵抗を使用してください。最適な性能を確保するため、センス抵抗には十分大きな電力を定格とする表面接地型の抵抗を使用してください。

6.5.3 電流レギュレーション

電流チョッピング スレッショルド (I_{TRIP}) は、VREF 電圧 (V_{VREF}) と IPROPI 出力抵抗 (R_{IPROPI}) の組み合わせにより設定されます。 具体的には、内蔵のコンパレータを使用して、外付け R_{IPROPI} 抵抗両端の電圧降下を V_{VREF} と比較します。

$$I_{TRIP} \times A_{IPROPI} = V_{VREF} (V) / R_{IPROPI} (\Omega)$$
(3)

たとえば、V_{VREF} が 3.3V のときに I_{TRIP} を 5A に設定するには、R_{IPROPI} に次の値が必要です。

 $R_{IPROPI} = V_{VREF}/(I_{TRIP} \times A_{IPROPI}) = 3.3/(5 \times 212 \times 10^{-6}) = 3.09k\Omega$

IPROPI を GND に接続し、VREF ピンの電圧を GND より高く設定することで、内部電流レギュレーション機能をディセーブルできます (電流帰還が不要の場合)。電流帰還が必要でありかつ電流レギュレーションが不要である場合、 V_{IPROPI} が V_{VREF} スレッショルドに到達することがないように V_{VREF} と R_{IPROPI} を設定します。

DRV8962-Q1 は、最大 4 つの抵抗性負荷または誘導性負荷を同時に駆動できます。出力負荷がグランドに接続されているときは、負荷電流を I_{TRIP} レベルにレギュレートできます。PWM オフ時間 (t_{OFF}) は 17μs に固定されています。固定オフ時間モードにより、外部コントローラを使用せずに、シンプルな電流チョッピング方式を実現できます。固定オフ時間モードは 100% デューティサイクル電流レギュレーションをサポートします。

負荷電流を制御するもう 1 つの方法は、サイクル単位の制御モードです。このモードでは、INx 入力ピンの PWM パルス幅を制御する必要があります。これにより、外部コントローラによる電流チョッピング方式の追加制御が可能です。

ハイサイドとローサイドの負荷を駆動する、いくつかのシナリオを以下に示します。

グランドに接続された抵抗性負荷:

ブランキング時間中に電流増加率を低速化する負荷インダクタンスが存在する限り、レギュレートされた電流は I_{TRIP} を超えません。 I_{TRIP} が (VM/ R_{LOAD}) より高いなら、INx=1 の間、負荷電流は VM/ R_{LOAD} のレベルにレギュレートされます (図 6-3 を参照)。




図 6-3. グランドに接続された抵抗性負荷、サイクル単位の制御

• グランドに接続された誘導性負荷:

暴走や過電流保護のトリガを防止するため、電流がサイクルごとに十分減衰することを保証する必要があります。

• 図 6-4 に示すシナリオでは、INx = 1 のとき、 I_{OUT} が I_{TRIP} を超えた後で、ローサイド MOSFET が期間 t_{OFF} だけオンになります。 t_{OFF} が経過すると、再度 I_{OUT} が I_{TRIP} を超えるまで、ハイサイド MOSFET が再度オンになります。




図 6-4. グランドに接続された誘導性負荷、固定オフ時間電流のチョッピング

 t_{OFF} 時間の経過後も電流が l_{TRIP} レベルより高いままなら、デバイスは強制的に同じ期間の別の t_{OFF} 時間を繰り返します。オフ時間の延長は、 t_{OFF} 時間の終了時に検出される電流が l_{TRIP} より低くなるまで続きます。

• サイクル単位の方式を使用して負荷を制御することもできます。INx = 1 のとき、負荷を流れる電流は増大し、INx = 0 のとき、負荷を流れる電流は減衰します。INx パルスのデューティ サイクルを適切に選択することで、電流を目標値にレギュレートできます。このような各種のシナリオを、図 6-5 と図 6-6 に示します。




図 6-5. グランドに接続された誘導性負荷、サイクル単位の制御

次のシナリオでは、電流が暴走しないように INx ピンのデューティサイクルを調整する必要があります (T は Toff より小さい必要があります)。




図 6-6. グランドに接続された誘導性負荷、サイクル単位の制御

VM に接続された負荷:

このような負荷は、INx ピンのパルス幅を制御することによって制御できます。図 6-7 と☑ 6-8 に示すように、INx = 0 のとき電流が増大し、INx = 1 のとき電流が減衰します。




図 6-7. VM に接続された誘導性負荷、サイクル単位の制御

このシナリオでは、電流が暴走しないように、INxピンのデューティサイクルを調整する必要があります。




図 6-8. グランドに接続された抵抗性負荷、サイクル単位の制御

6.6 チャージ・ポンプ

ハイサイド N チャネル MOSFET のゲート駆動電圧を供給するため、チャージ・ポンプが内蔵されています。このチャージ・ポンプには、VM ピンと VCP ピンの間に電荷保持のためのコンデンサを接続する必要があります。また、フライング・コンデンサの役割として、CPH ピンと CPL ピンの間にもセラミック・コンデンサを接続する必要があります。

Product Folder Links: DRV8962-Q1

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

17




図 6-9. チャージ・ポンプのブロック図

6.7 リニア電圧レギュレータ

本デバイスには、リニア電圧レギュレータが内蔵されています。 VCC ピンを DVDD に接続すると、DVDD レギュレータはローサイド・ゲート・ドライバ、およびすべての内部回路に電力を供給します。 正常に動作させるため、1µF のセラミック・コンデンサを使用して DVDD ピンを GND にバイパスします。 DVDD 出力は公称 5V です。




図 6-10. リニア電圧レギュレータのブロック図

デジタル入力を永続的に High に接続する必要がある場合は、外部レギュレータではなく DVDD ピンに接続することを推奨します。これにより、VM ピンに電圧が印加されないときやスリープ・モード時に電力を節約できます。 DVDD のレギュレータがディセーブルされている間、電流が入力プルダウン抵抗に流れないためです。参考までに、ロジック・レベル入力には 200kΩ (標準値) のプルダウンがあります。

nSLEEP ピンを DVDD に接続することはできません。これを接続すると、本デバイスはスリープ・モードから復帰できなくなります。

Copyright © 2024 Texas Instruments Incorporated

6.8 VCC 電圧電源

外部電圧を VCC ピンに印加することで、内部ロジック回路に電力を供給することができます。 VCC ピンの電圧は 3.05V ~5.5V の間で適切にレギュレーションする必要があります。外部電源が利用できない場合、 VCC をデバイスの DVDD ピンに接続する必要があります。

VCC から電力を供給する場合、内部ロジックブロックは VM 電源レールからの電力を消費しないため、DRV8962-Q1 の電力損失を低減できます。これは、高電圧アプリケーションや、周囲の温度が高いとき非常に有益です。 0.1μF のセラミックコンデンサを使用して、VCC ピンをグランドにバイパスします。

6.9 ロジック・レベル・ピンの図

下のピンの図は、INx、ENx、MODE、OCPM、nSLEEP の各ピンの入力構造を示しています。




図 6-11. ロジック・レベル入力ピンの図

6.10 保護回路

本デバイスは、電源低電圧、チャージ・ポンプ低電圧、出力過電流、デバイス過熱のイベントから十分に保護されています。

6.10.1 VM 低電圧誤動作防止 (UVLO)

VM ピンの電圧が UVLO スレッショルド電圧を下回ると、次の動作が行われます。

- すべての出力がディセーブル (ハイ・インピーダンス) になる
- nFAULT ピンが Low に駆動される
- チャージ・ポンプがディセーブルになる

VM 電圧が UVLO 立ち上がりスレッショルド電圧を上回ると、通常動作が再開されます (ドライバが動作し、nFAULT が解放されます)。

VM 電圧が内部デジタル・リセット電圧 (最大 3.9V) を下回ると、内部ロジック回路がディセーブルされ、nFAULT のプル ダウンもディセーブルされます。 したがって、VM が約 3.9V を下回ると、nFAULT は再び High になります。

6.10.2 VCP 低電圧誤動作防止 (CPUV)

VCP ピンの電圧が CPUV 電圧を下回ると、次の動作が行われます。

- すべての出力がディセーブルされます (ハイ・インピーダンス)
- nFAULT ピンが Low に駆動されます
- チャージ・ポンプはアクティブのままです

VCP 低電圧条件が解消すると、通常動作に復帰します (ドライバが動作し、nFAULT が解放されます)。

6.10.3 ロジック電源パワーオン・リセット (POR)

いずれかの時点で VCC ピンの電圧が VCC_{UVLO} スレッショルドを下回った場合:

すべての出力がディセーブルされます (ハイ・インピーダンス)

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

19



• チャージ・ポンプがディセーブルされます

VCC UVLO は nFAULT ピンで通知されません。 VCC 低電圧状態が解消されると、通常のモーター・ドライバの動作が再開されます。

6.10.4 過電流保護 (OCP)

各 MOSFET のアナログ電流制限回路は、ゲート駆動を止めることで、MOSFET に流れる電流を制限します。この電流制限が tocp 時間よりも長く続くと、過電流フォルトが検出されます。

- 過電流が発生しているハーフブリッジのみがディセーブルされます
- nFAULT が Low に駆動されます
- チャージ・ポンプはアクティブのままです

ハイサイドとローサイドの両方の MOSFET が過電流状態の場合、グランドまたは電源への短絡が起きていることを意味し、これによって過電流フォルトが検出されます。

過電流状態が解消されたときの回復の機構は、OCPM ピンの設定によって決まります。OCPM ピンは、ラッチオフまたは 自動再試行タイプのいずれかの回復をプログラムします。

- OCPM ピンがロジック Low のとき、デバイスはラッチオフ・タイプの回復を行います。 すなわち、OCP 状態が解消されると、nSLEEP リセット・パルスが印加された後、または電源を切って再投入した後で、通常動作に復帰します。
- OCPM ピンがロジック High のとき、 t_{RETRY} 時間が経過し、フォルト状態が解消した後で、自動的に通常動作に復帰します (ドライバが動作し、nFAULT が解放されます)。

6.10.5 サーマル・シャットダウン (OTSD)

ダイの温度がサーマル・シャットダウン制限 (Totsp) を超えると、サーマル・シャットダウンが検出されます。サーマル・シャットダウンが検出されると、次の動作が行われます。

- ハーフブリッジのすべての MOSFET がディセーブルされます
- nFAULT が Low に駆動されます
- チャージ・ポンプがディセーブルされます

サーマル・シャットダウン状態が解消されたときの回復の機構は、OCPM ピンの設定によって決まります。OCPM ピンは、ラッチオフまたは自動再試行タイプのいずれかの回復をプログラムします。

- OCPM ピンがロジック Low のとき、デバイスにはラッチオフ・タイプの回復機能があります。 つまり、接合部温度が過熱スレッショルド制限値からヒステリシスを引いた値 (Totsp Thys_otsp) を下回った後、nSLEEP リセット・パルスが印加されるか、電源を切って再投入すると、通常動作が再開されます。
- OCPM ピンが論理 High のとき、接合部温度が過熱スレッショルド制限値からヒステリシスを引いた値 (Totsp T_{HYS OTSP}) を下回ると、通常動作が自動的に再開されます。

6.10.6 nFAULT 出力

nFAULT ピンはオープンドレインの出力を持っているため、5V、3.3V または 1.8V 電源にプルアップする必要があります。フォルトが検出された場合、nFAULT ピンはロジック Low になります。電源投入後に、nFAULT ピンは High になります。5V にプルアップする場合、nFAULT ピンを DVDD ピンに抵抗で接続できます。3.3V または 1.8V にプルアップする場合、外部電源を使う必要があります。




図 6-12. nFAULT ピン

Copyright © 2024 Texas Instruments Incorporated

6.10.7 フォルト条件のまとめ

表 6-4. フォルト条件のまとめ

フォルト	条件	異常通知	ハーフ・ブリッ ジ	チャージ・ポンプ	ロジック	復帰
VM 低電圧 (UVLO)	VM < V _{UVLO} nFAULT		ディセーブル	ディセーブル	リセット	VM > V _{UVLO}
VCP 低電圧 (CPUV)	VCP < V _{CPUV}	nFAULT	ディセーブル	動作	動作	VCP > V _{CPUV}
ロジック電源 POR	VCC < VCC _{UVLO}	-	ディセーブル	ディセーブル	リセット	VCC > VCC _{UVLO}
過電流 (OCP)	I _{OUT} > I _{OCP} , OCPM = 0	nFAULT	ディセーブル	動作	動作	ラッチ: nSLEEP リセット・パルス
	I _{OUT} > I _{OCP} , OCPM = 1	nFAULT	ディセーブル	動作	動作	自動リトライ:t _{RETRY}
サーマル・シャットダウン (OTSD)	$T_J > T_{TSD}$, OCPM = 0	nFAULT	ディセーブル	ディセーブル	動作	ラッチ: nSLEEP リセット・パルス
	T _J > T _{TSD} , OCPM = 1	nFAULT	ディセーブル	ディセーブル	動作	自動:T _J < T _{OTSD} - T _{HYS_OTSD}

6.11 デバイスの機能モード

6.11.1 スリープ・モード

nSLEEP ピンが Low になると、本デバイスは低消費電力のスリープ・モードに移行します。スリープ・モードでは、すべての内部 MOSFET、DVDD レギュレータ、SPI、チャージ・ポンプがディセーブルされます。nSLEEP ピンでの立ち下がりエッジの後、t_{SLEEP} 時間が経過すると、デバイスはスリープ・モードに移行します。nSLEEP ピンが High になると、本デバイスは自動的にスリープから復帰します。t_{WAKE} 時間が経過すると、デバイスは入力可能な状態になります。

6.11.2 動作モード

このモードは、次のときイネーブルになります。

- nSLEEP が High
- VM > UVLO

twake 時間が経過すると、デバイスは入力可能な状態になります。

6.11.3 nSLEEP リセット・パルス

ラッチされたフォルトは nSLEEP リセット・パルスでクリアできます。このパルス幅は 20μs より長く 40μs より短い必要があります。 nSLEEP が 40μs より長く 120μs より短い間 Low である場合、フォルトはクリアされますが、本デバイスはシャットダウンする場合としない場合があります (次のタイミング図を参照)。このリセット・パルスはチャージ・ポンプの状態にもその他の機能ブロックの状態にも影響を与えません。




図 6-13. nSLEEP リセット・パルス

6.11.4 機能モードのまとめ

表 6-5 に、機能モードのまとめを示します。

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信



表 6-5. 機能モードのまとめ

条件		構成	ハーフ ブリッジ	DVDD レギュレー タ	チャージ ポンプ	ロジック
スリープ モード	4.5V < VM < 60V	nSLEEP ピン=0	ディセーブル	ディセーブル	ディセーブル	ディセーブル
動作	4.5V < VM < 60V	nSLEEP ピン=1	動作	動作	動作	動作

7アプリケーションと実装

注

以下のアプリケーション情報は、TIの製品仕様に含まれるものではなく、TIではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

DRV8962-Q1 は、次のタイプの負荷を駆動するために使用できます。

- 最大4つのソレノイド負荷
- 1 つのステッパ モータ
- 2 つのブラシ付き DC モータ
- 1 つの 3 相正弦波ブラシレス DC モーター
- 1 つの 3 相永久磁石同期モーター (PMSM)
- 1 つまたは 2 つの熱電冷却器 (TEC)

7.1.1 ソレノイド負荷の駆動

DRV8962-Q1 は、同時に 4 つのソレノイド負荷を駆動できます。グランドに接続された負荷の場合、IPROPI ピンは負荷電流情報を出力し、負荷電流は VREF ピンの電圧によって決定される I_{TRIP} レベルにレギュレートできます。

DRV8962-Q1 は、4 つのハーフブリッジそれぞれについて、独立の IN および EN ピンをサポートしています。また、4 つのハーフブリッジにはすべて、別の PGND ピンがあります。

7.1.1.1 ソレノイド ドライバの代表的なアプリケーション

グランドに接続された 4 つの負荷を駆動する DRV8962-Q1 の回路図を、図 7-1 に示します。




図 7-1. DRV8962-Q1 によるソレノイドの駆動

7.1.1.2 熱に関する計算

本デバイスの出力電流および消費電力特性は、PCB 設計と外部条件に大きく依存します。ここでは、これらの値を計算するための指針を提示します。

Product Folder Links: DRV8962-Q1

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

23



本デバイスの総消費電力は、おもに3つの要素から成ります。それらは、パワー MOSFET R_{DS(ON)} (導通) 損失、パワー MOSFET スイッチング損失、および電源静止電流損失です。それ以外の要素が電力損失の増加に影響することもありますが、この3つの主要な要素に比べると通常わずかです。

7.1.1.2.1 電力損失の計算

各ハーフブリッジの合計消費電力は、次のように計算できます。

 $P_{HB} = P_{HS} + P_{LS} = [R_{DS(ON)} \times I_L^2] + [((2 \times V_D \times t_D) + (VM \times t_{RF})) \times I_L \times f_{PWM}]$

- R_{DS(ON)} = 各 FET のオン抵抗
 - DRV8962-Q1 の場合、代表値は 25℃で 53mΩ、150℃で 80mΩ です。
- f_{PWM} = PWM スイッチング周波数
- VM = ドライバへの電源電圧
- I₁ = 負荷電流
- D=PWM のデューティサイクル (0~1)
- t_{RF} = 出力電圧の立ち上がり / 立ち下がり時間
 - DRV8962-Q1 の場合、立ち上がり/立ち下がり時間は 70ns または 140ns
- V_D=FET ボディダイオードの順方向バイアス電圧
 - DRV8962-Q1 では 1V です
- t_D=デッドタイム
 - DRV8962-Q1 では 300ns です

したがって、DRV8962-Q1 の合計消費電力は次の式で与えられます。

 $P_{TOT} = n \times P_{HB} + P_{O}$

ここで、n は同時にスイッチングされるハーフブリッジの数、Po は静止電力損失です。

この例では、次のことを想定します。

- 4 つのハーフブリッジすべてがスイッチング
- VM = 24 V
- I₁ = 3A
- 周囲温度 (T_A) = 25℃
- $t_{RF} = 70 \text{ns}$
- 入力 PWM 周波数=20kHz

VCC ピンが外部電源に接続されているとき、静止電流は 4mA なので、 P_{O} は (24V × 4mA) = 96mW になります。

 $P_{HB} = [53m\Omega \times 3^2] + [((2 \times 1V \times 300ns) + (24V \times 70ns)) \times 3A \times 20KHz] = 0.614W$

 $P_{TOT} = (4 \times 0.614) + 0.096 = 2.552W$

7.1.1.2.2 接合部温度の推定

接合部温度の推定値は次のとおりです。 $T_J = T_A + (P_{TOT} \times \theta_{JA})$

接合部から周囲への熱抵抗 θ_{JA} は、JEDEC 標準 PCB の場合、22.2°C/W です。

したがって、接合部温度の最初の推定値は次のようになります。

 $T_J = T_A + (P_{TOT} \times \theta_{JA}) = 25 + (2.552 \times 22.2) = 81.7^{\circ}C$

より正確な計算を行うには、「代表的な動作特性」セクションに示されている、デバイス接合部温度に対する FET のオン抵抗の依存性を考慮してください。

Product Folder Links: DRV8962-Q1

たとえば、

接合部温度が81.7℃の場合、オン抵抗は25℃の場合に比べて1.3 倍に増加する可能性があります。

24 *資料に関するフィードバック (ご意見やお問い合わせ) を送信*

Copyright © 2024 Texas Instruments Incorporated



- 各ハーフブリッジの導通損失 (R_{DS(ON)} による損失) の初期推定値は 0.477W でした。
- したがって、導通損失の新しい推定値は 0.477W x 1.3 = 0.62W になります。
- それに伴い、合計電力損失の新しい推定値は 3.124W になります。
- 新たな接合部温度の推定値は 94.4°C です。
- これ以上計算を繰り返しても、接合部温度の推定値が大きく増加する可能性はわずかです。



7.1.1.3 アプリケーション特性の波形

波形パターンは上から下へ順に:OUT1、OUT2、OUT3、OUT4、IPROPI1





図 7-2.4 つの負荷を同時に駆動






図 7-3. IPROPI 出力による電流レギュレーション

7.1.2 ステッパ モーターの駆動

DRV8962-Q1 は、PWM 入力インターフェイスを使用して 1 つのステッパ モーターを駆動できます。

7.1.2.1 ステッパ ドライバの代表的なアプリケーション

次の回路図は、DRV8962-Q1 でステッパ モーターを駆動するものです。




図 7-4. DRV8962-Q1 によるステッパ モーターの駆動

フルスケール電流 (I_{FS}) は、どちらかの巻線によって駆動される最大電流です。この値は、VREF 電圧と、IPROPI ピンと グランドとの間に接続されている抵抗によって異なります。

 $I_{FS} \times A_{IPROPI} = V_{VREF} / R_{IPROPI}$

VREF ピンの最大許容電圧は 3.3V です。DVDD により、分割抵抗を通して VREF を供給できます。

注

モーターを飽和させないように、 I_{FS} 電流は 式 4 にも従う必要があります。VM はモーターの電源電圧、 R_L はモーターの巻線の抵抗です。

$$I_{FS}(A) < \frac{VM(V)}{R_L(\Omega) + 2 \times R_{DS(ON)}(\Omega)}$$
(4)

モーターの目標の速度が高すぎると、モーターは回転しません。モーターが目標速度に対応できることを確認してください。

モーターの目標の速度 (V)、マイクロステッピング レベル (n_m)、モーターのフルステップ角度 (θ_{step}) を求めるには、入力 波形の周波数を次のように決定します。

$$f_{\text{step}} \text{ (steps / s)} = \frac{\text{v (rpm)} \times 360 (^{\circ} / \text{rot})}{\theta_{\text{step}} (^{\circ} / \text{step}) \times n_{\text{m}} \text{ (steps / microstep)} \times 60 \text{ (s / min)}}$$
(5)



 θ_{step} は、ステッパ モーターのデータシート、またはモーター自体に記載されています。

周波数 f_{step} は、DRV8962-Q1 の入力の変化の周波数を示します。次の図では、 $1/f_{\text{step}}$ = t_{STEP} となります。目標の速度が 120rpm、1/2 ステップでの計算例を、式 6 に示します。




図 7-5. 1/2 ステッピング動作の例

同じ H ブリッジに対応する IPROPI 出力を、互いに接続します。IPROPI1 と IPROPI2 を互いに接続すると、ドライブ モードと低速減衰 (ハイサイド再循環) モードの間に、ステッパのコイル A の電流 (OUT1 と OUT2 の間に接続) を表します。 同様に、IPROPI3 と IPROPI4 を互いに接続すると、コイル B の電流を表します。

2 つの IPROPI ピンを互いに接続すると、実効電流ミラー ゲインは標準値 424μA/A になります。 結合した IPROPI ピン とグランドとの間の抵抗は、それに応じて選択します。

7.1.2.2 電力損失の計算

以下の計算では、電源電圧が 24V、フルスケール電流が 5A、立ち上がり / 立ち下がり時間が 140ns、入力 PWM 周波数が 30kHz のユースケースを想定しています。

全電力散逸は主な 3 つの要素 (導通損失 (P_{COND})、スイッチング損失 (P_{SW})、静止電流による電力損失 (P_{Q})) で構成されます。

導通損失 (P_{COND}) は、式 7 に示すように、モータの RMS 電流 (I_{RMS})、ハイサイド・オン抵抗 ($R_{DS(ONH)}$)、ローサイド・オン抵抗 ($R_{DS(ONL)}$) で決まります。

$$P_{COND} = 2 \times (I_{RMS})^2 \times (R_{DS(ONH)} + R_{DS(ONL)})$$
(7)

セクション 7.1.2.1 に示されている代表的なアプリケーションの導通損失は、式8のように計算されます。

$$P_{COND} = 2 \times (I_{RMS})^2 \times (R_{DS(ONH)} + R_{DS(ONL)}) = 2 \times (5A / \sqrt{2})^2 \times (0.106\Omega) = 2.65W$$
 (8)



PWM スイッチング周波数に起因する電力損失は、出力電圧の立ち上がり時間 / 立ち下がり時間 (t_{RF})、電源電圧、モータの RMS 電流、PWM スイッチング周波数で決まります。各 H ブリッジの立ち上がり時間と立ち下がり時間のスイッチング損失は、式 9 と式 10 のように計算されます。

$$P_{SW RISE} = 0.5 \times V_{VM} \times I_{RMS} \times t_{RF} \times f_{PWM}$$

$$(9)$$

$$P_{SW FALL} = 0.5 \times V_{VM} \times I_{RMS} \times t_{RF} \times f_{PWM}$$
 (10)

各種パラメータの値を代入した後、各Hブリッジのスイッチング損失は次のように計算されます。

$$P_{SW RISE} = 0.5 \times 24V \times (5A / \sqrt{2}) \times (140ns) \times 30kHz = 0.178W$$
 (11)

$$P_{SW FALL} = 0.5 \times 24V \times (5A / \sqrt{2}) \times (100 \text{ns}) \times 30 \text{kHz} = 0.178W$$
 (12)

ステッパ・モータ・ドライバの合計スイッチング損失 (P_{SW}) は立ち上がり時間のスイッチング損失 (P_{SW_RISE}) と立ち下がり時間のスイッチング損失 (P_{SW_FALL}) の和の 2 倍として以下のように計算されます。

$$P_{SW} = 2 \times (P_{SW RISE} + P_{SW FALL}) = 2 \times (0.178W + 0.178W) = 0.712W$$
 (13)

注

出力の立ち上がりと立ち下がりの時間 (t_{RF}) は、電源電圧、温度、デバイス間のばらつきに基づいて変化すると予想されます。

VCC ピンが外部電圧に接続されているとき、静止電流は代表値で 4mA です。電源によって消費される静止電流による消費電力は、以下のように計算されます。

$$P_{Q} = V_{VM} \times I_{VM} \tag{14}$$

値を代入すると、静止時の電力損失は以下のように計算されます。

$$P_{O} = 24V \times 4mA = 0.096W$$
 (15)

注

静止時の電力損失は、動作電源電流 (I_{VM}) の代表値を使用して計算されます。この値は電源電圧、温度、デバイス間のばらつきによって変化します。

全消費電力 (PTOT) は導通損失、スイッチング損失、静止電力損失の合計として式 16 のように計算されます。

$$P_{TOT} = P_{COND} + P_{SW} + P_{Q} = 2.65W + 0.712W + 0.096W = 3.458W$$
(16)

7.1.2.3 接合部温度の推定

周囲温度 TA、総消費電力 (PTOT) の場合、接合部温度 (TJ) は次のように計算されます。

 $T_J = T_A + (P_{TOT} \times R_{\theta JA})$

JEDEC 規格の 4 層 PCB の場合を考えると、接合部から周囲への熱抵抗 (R_{0JA}) は 22.2℃/W になります。

周囲温度が25℃と仮定すると接合部温度は以下のように計算されます。

$$T_J = 25^{\circ}C + (3.458 - W \times 22.2 \, ^{\circ}C/W) = 101.8 \, ^{\circ}C$$
 (17)

より正確な計算を行うには、「代表的な動作特性」セクションに示されている、デバイス接合部温度に対する FET のオン抵抗の依存性を考慮してください。

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

29



たとえば、

- 接合部温度が 101.8℃の場合、オン抵抗は 25℃の場合に比べて 1.35 倍に増加する可能性があります。
- 導通損失の初期推定値は 2.65W でした。
- したがって、導通損失の新しい推定値は 2.65W x 1.35 = 3.58W になります。
- それに伴い、合計電力損失の新しい推定値は 4.388W になります。
- 新たな接合部温度の推定値は 122.4°C です。
- これ以上計算を繰り返しても、接合部温度の推定値が大きく増加する可能性はわずかです。

7.1.3 ブラシ付き DC モータの駆動

DRV8962-Q1 は、1 つまたは 2 つのブラシ付き DC モーターの駆動に使用できます。

7.1.3.1 ブラシ付き DC ドライバの代表的なアプリケーション

次の回路図は、2 つのブラシ付き DC モーターを駆動する DRV8962-Q1 を示したものです。




図 7-6. DRV8962-Q1 による 2 つのブラシ付き DC モーターの駆動

ブラシ付き DC モータを制御する方法を、次の真理値表に示します。

表 7-1. ブラシ付き DC モータの真理値表

機能	EN1	EN2	IN1	IN2	OUT1	OUT2
順方向	1	1	1	PWM	Н	H/L
逆方向	1	1	PWM	1	H/L	Н
ブレーキ	1	1	1	1	Н	Н
ブレーキ*	1	1	0	0	L	L
コースト*	0	Х	Х	Х	Z	Х
コースト*	Х	0	Х	Х	Х	Z

^{*} IPROPI ピンは、これらの条件では比例電流を出力しません。

Copyright © 2024 Texas Instruments Incorporated

7.1.3.2 電力損失の計算

ハイサイド再循環を使用する H ブリッジの場合、各 FET の消費電力は次のように概算できます。

- $P_{HS1} = R_{DS(ON)} \times I_L^2$
- $P_{1S1} = 0$
- $P_{HS2} = [R_{DS(ON)} \times I_L^2 \times (1-D)] + [2 \times V_D \times I_L \times t_D \times f_{PWM}]$
- $P_{LS2} = [R_{DS(ON)} \times I_L^2 \times D] + [VM \times I_L \times t_{RF} \times f_{PWM}]$

逆方向の負荷電流フローの消費電力を推定するためにも同じ式が適用されますが、HS1 を HS2 に、LS1 を LS2 に交 換します。

上記の式に次の値を代入します。

- VM = 24V
- $I_1 = 4A$
- $R_{DS(ON)} = 53 \text{m}\Omega$
- D = 0.5
- V_D = 1V
- T_D = 300ns
- t_{RF} = 70ns
- f_{PWM} = 20kHz

各 FET での損失は次のように計算できます。

$$P_{HS1} = 53 \text{m}\Omega \times 4^2 = 0.848 \text{W}$$

 $P_{1,S1} = 0$

 $P_{HS2} = [53m\Omega \times 4^2 \times (1-0.5)] + [2 \times 1V \times 4A \times 300ns \times 20KHz] = 0.472W$

 $P_{1S2} = [53m\Omega \times 4^2 \times 0.5] + [24 \times 4A \times 70ns \times 20kHz] = 0.558W$

静止電流損失 Po = 24V × 4mA = 0.096W

 $P_{TOT} = 2 \times (P_{HS1} + P_{LS1} + P_{HS2} + P_{LS2}) + P_{Q} = 2 \times (0.848 + 0 + 0.472 + 0.558) + 0.096 = 3.852W$

7.1.3.3 接合部温度の推定

周囲温度 TA、総消費電力 (PTOT) の場合、接合部温度 (T.I) は次のように計算されます。

$$T_J = T_A + (P_{TOT} \times R_{\theta JA})$$

JEDEC 規格の 4 層 PCB の場合を考えると、接合部から周囲への熱抵抗 (R_{θ,IA}) は 22.2℃/W になります。

周囲温度が 25℃と仮定すると接合部温度は以下のように計算されます。

$$T_{\text{I}} = 25^{\circ}\text{C} + (3.852 - \text{W} \times 22.2 \,^{\circ}\text{C/W}) = 110.5 \,^{\circ}\text{C}$$
 (18)

より正確な計算を行うには、セクション 7.1.1.2.2 と セクション 7.1.2.3 で説明されているように、デバイス接合部温度に対 する FET のオン抵抗の依存性を考慮してください。

7.1.3.4 単一のブラシ付き DC モータの駆動

DRV8962-Q1 の出力を並列に接続して、駆動電流を増やすことができます。 単一のブラシ付き DC モーターを駆動する DRV8962-Q1 の回路図を、図 7-7 に示します。






図 7-7. DRV8962-Q1 による単一のブラシ付き DC モーターの駆動

このモードでは、出力ピンの後、2 つのチャネルを互いに接続する前に、最小 30nH~100nH のインダクタンス、またはフェライト ビーズが必要です。これにより、並列チャネルの不整合 (非対称の PCB レイアウトなど) によるスイッチング過渡時に、2 つの並列チャネル間でのシュートスルーを防止できます。

7.1.4 熱電冷却器 (TEC) の駆動

熱電冷却器 (TEC) はペルチェ効果に基いて動作します。TEC の両端に電圧が印加されると、DC 電流が半導体の接合部を流れ、温度差が生じます。熱は、TEC の片側から反対側に伝達されます。これにより、TEC 素子の「高温」側と「低温」側が形成されます。DC 電流が逆方向になると、高温側と低温側も逆方向になります。

TEC を流れる電流を変調する一般的な方法は、PWM 駆動を使用し、オンとオフのデューティサイクルを変えて、平均電流を変化させることです。単一電源で加熱と冷却の両方を可能にするには、H ブリッジトポロジが必要です。DRV8962-Q1 は 2 つの H ブリッジを駆動し、最大 5A の電流で 2 つの TEC を双方向駆動できます。ハーフブリッジのペアを並列接続して、最大 10A の電流で 1 つの TEC を駆動することもできます。

また、DRV8962-Q1 には±3.5% の精度を達成する電流センシングと電流検出出力 (IPROPI) の機能が内蔵されているため、閉ループ制御トポロジで 2 つの外部シャント抵抗が不要になり、部品表のコストとスペースを削減できます。 DRV8962-Q1 ドライバに接続された 2 つの TEC の回路図を、図 7-8 に示します。




図 7-8.2 つの TEC の駆動

より大きな電流で 1 つの TEC を駆動する回路図を、図 7-9 に示します。




図 7-9.1 つの TEC を大電流で駆動

出力ノードに接続された LC フィルタは、DRV8962-Q1 からの PWM 出力を、TEC 両端の低リップル DC 電圧に変換します。高速過渡 (方形波電力など) により TEC の寿命が短くなる可能性があるため、リップル電流を最小化するにはフィルタが必要です。最大リップル電流は、最大電流の 10% 未満にすることを推奨します。 TEC の最大温度差は、リップル電流が増加すると減少し、次の式で計算されます。

$$\Delta T = \Delta T_{\text{MAX}} / (1 + N^2) \tag{19}$$

ここで、 ΔT は実際の温度差、 ΔT_{MAX} は TEC データシートに記載されている可能な最大の温度差、N はリップルと最大電流の比です。N は 0.1 より大きくはしません。

入力 PWM 周波数の選択は、スイッチング損失と、より小型のインダクタおよびコンデンサの使用との間のトレードオフです。また、PWM 周波数が高いと、TEC の両端の電圧を厳密に制御でき、LC コンポーネントのコストを削減できる可能性もあります。

2次ローパスフィルタの伝達関数を次に示します。

$$H(j\omega) = 1/(1 - (\omega/\omega_0)^2 + j\omega/Q\omega_0)$$
 (20)



ここで、

 $\omega_0 = 1 / \sqrt{(LC)}$ 、フィルタの共振周波数

Q = 品質係数

ω=DRV8962-Q1 の入力 PWM 周波数

フィルタの共振周波数は通常、PWM 周波数よりも 1 桁以上低い値を選択します。この想定から、式 19 は次のように簡素化できます。

dB 単位の H = -40 log (f_8/f_0)

ここで、 $f_0 = 1/2π\sqrt{(LC)}$ 、 f_S は入力 PWM スイッチング周波数です。

- L = 10μH、C = 22μF の場合、共振周波数は 10.7kHz です。
- この共振周波数は、100kHz のスイッチング周波数で 39dB の減衰に相当します。
- VM = 48V の場合、39dB の減衰は、TEC 素子の両端におけるリップル電圧の大きさが約 550mV であることを意味します。
- したがって、抵抗が 1.5Ω の TEC 素子の場合、TEC を流れるリップル電流は 366mA になります。
- DRV8962-Q1 の最大出力電流 5A では、366mA は 7.32% のリップル電流に相当します。
- これにより、式 19 から TEC 素子の最大温度差が約 0.5% 低減されます。

TEC 素子を通過する電源電圧と DC 電流に応じて LC の値を調整します。DRV8962-Q1 は、最高 200kHz の入力 PWM 周波数をサポートしています。入力 PWM 周波数を選択する前に、与えられた周囲温度におけるデバイスの電力損失を慎重に考慮する必要があります。

一部の TEC ベースの冷暖房システムでは、電流ループを閉じることが重要です。DRV8962-Q1 は、外付けの電流シャント抵抗を使用せずに、この機能を実現できます。内部電流ミラーは各ハーフブリッジの電流を監視するために使用され、この情報は IPROPI ピンで利用できます。マイクロコントローラは、IPROPI ピンの電圧に基づいて PWM デューティを監視および調整できます。2 つの TEC を駆動するときは、対応するハーフブリッジの IPROPI ピンを互いに接続して、H ブリッジ電流を測定します。たとえば、図 7-8 に示す回路図では、IPROPI1 と IPROPI2 が互いに接続され、IPROPI3 と IPROPI4 もまた互いに接続されています。図 7-9 に示すように 1 つの TEC のみを駆動する場合は、すべての IPROPI ピンを互いに接続します。

さらに、DRV8962-Q1 は、外部電圧リファレンス (VREF) をデバイスに供給して電流レギュレーションのトリップ ポイントを 調整することにより、内部で電流をレギュレートできます。 電流ループはその後、H ブリッジ自体の中で閉じます。

7.1.5 ブラシレス DC モータの駆動

DRV8962-Q1 は、3 相ブラシレス DC (BLDC) モーターの駆動にも使用できます。 DRV8962-Q1 では、BLDC モーターの駆動に必要な 3 相を独立に制御できます。 対応する EN ピンをグランドに接続することで、BLDC モーターの駆動中に DRV8962-Q1 の 4 つのハーフブリッジのいずれかをディセーブルできます。 BLDC モータを駆動する DRV8962-Q1 の 回路図を示します。

Copyright © 2024 Texas Instruments Incorporated






図 7-10. DRV8962-Q1 による BLDC モーターの駆動

BLDC モータの駆動に必要な 3 つのハーフブリッジは、EN1、EN2、EN3、IN1、IN2、IN3 の 6 つの入力で制御できま す。

- EN1 が Low のとき、OUT1 はハイ インピーダンスになり、ハイサイドおよびローサイド FET の内部ボディダイオード を電流が流れるようになります。
- EN1 が High で IN1 が Low のとき、OUT1 は Low に駆動され、ローサイド FET がイネーブルになります。
- EN1 が High で IN1 が High のとき、OUT1 は High に駆動され、ハイサイド FET がイネーブルになります。
- OUT2 と OUT3 についても同様です。
- EN4 をグランドに接続すると、OUT4 を永続的にディセーブルできます。

出力ピンの後には、最小 30nH~100nH のインダクタンスまたはフェライト ビーズを接続する必要があります。これにより、 チャネル間の不整合 (プロセスのばらつき、非対称の PCB レイアウトなど) によるシュート スルーを防止できます。

IPROPI ピンは、各ハーフブリッジのハイサイド FET を流れる電流に比例した電流を出力します。最大定格電流での IPROPI 出力の精度は ±3.5% です。

$I_{PROPI} = I_{HS} \times A_{IPROPI}$

比例電圧 (V_{IPROPI}) を IPROPI ピンで生成するには、外付け抵抗 (R_{IPROPI}) を介して、各 IPROPI ピンをグランドに接続 する必要があります。これにより、標準のアナログ / デジタル コンバータ (ADC) を使用して、R_{IPROPI} 抵抗両端の電圧降 下として負荷電流を測定できます。

 $V_{IPROPI} = IPROPI \times R_{IPROPI}$



電流検出の精度を高める必要がある場合は、PGND ピンとシステム グランドとの間に外付け検出抵抗を配置できます。 外付け検出抵抗の両端での電圧降下は、300mV を超えないようにします。

7.2 パッケージの熱に関する考慮事項

DDW パッケージのサーマル パッドは、デバイスの熱能力を向上させるため、デバイスの底面に取り付けられています。 データシートに規定されている電力を供給するには、サーマル パッドが PCB の大部分を覆うようにはんだ付けする必要があります。 詳細については、セクション 7.4.1 を参照してください。

7.2.1 熱性能

データシートに規定する接合部から周囲への熱抵抗 R_{θJA} は、おもに各種ドライバの比較または熱性能の概算に役立ちます。しかし、実際のシステム性能は、PCB 層形成 (スタックアップ)、配線、ビア数、サーマル パッド周りの銅面積に応じて、この値よりも良くなったり、悪くなったりします。ドライバが特定の電流を駆動する時間の長さもまた、消費電力や熱性能に影響を与えます。ここでは、定常状態および過渡熱条件での設計方法について考察します。

このセクションのデータは、次の基準を使用してシミュレーションしたものです。

- 2 層 PCB (サイズ 114.3 x 76.2 x 1.6mm)、標準 FR4、1oz (35μm 銅箔厚) または 2oz 銅箔厚。 サーマル ビアはサーマル パッドの下にのみ配置 (13 x 5 サーマル ビア アレイ、1.1mm 間隔、0.2mm 直径、0.025mm 銅メッキ)。
 - 上層:HTSSOP パッケージ フットプリントと銅プレーン ヒートシンク。シミュレーションでは、上層の銅箔面積を変化 させています。
 - 下層:ドライバのサーマル パッド下のビアで熱的に接続されたグランド プレーン。下層の銅箔面積は上層の銅箔面積によって変化します。
- 4層 PCB (サイズ 114.3 × 76.2 × 1.6mm)、標準 FR4。外側のプレーンは 1oz (35 μ m 銅箔厚) または 2oz 銅箔厚。 内側のプレーンは 1 オンスで一定。 サーマル ビアはサーマル パッドの下にのみ配置 (13 × 5 サーマル ビア アレイ、1.1mm 間隔、0.2mm 直径、0.025mm 銅メッキ)。
 - 上層:HTSSOP パッケージ フットプリントと銅プレーン ヒートシンク。シミュレーションでは、上層の銅箔面積を変化 させています。
 - 中間層 1:サーマル パッドとビアで熱的に接続された GND プレーン。 グランド プレーンの面積は、上面の銅箔部分の面積によって異なります。
 - 中間層 2:電源プレーン、熱的接続なし。電源プレーンの面積は、上層の銅箔面積によって異なります。
 - 下層: TOP プレーンおよび内部 GND プレーンからビア スティッチングで熱的に接続された信号層。下層のサーマル パッドは上層の銅箔部分と同じサイズ。

DDW パッケージについてシミュレーションした基板の例を 図 7-11 に示します。表 7-2 に、各シミュレーションで変化させた基板の寸法を示します。




図 7-11. DDW の PCB モデルの上層

表 7-2. DDW パッケージの寸法 A	表 7-2.	DDW	パッケー	-ジの寸法。	Α
-----------------------	--------	-----	------	--------	---

銅 (Cu) 面積 (cm²)	寸法 A (mm)
2	19.79
4	26.07
8	34.63
16	46.54
32	63.25

7.2.1.1 定常状態熱性能

「定常状態」条件とは、ドライバが長時間にわたって一定の RMS 電流で動作することを指します。このセクションの図は、 銅面積、銅厚、PCB 層数に応じた $R_{\theta JA}$ と Ψ_{JB} (接合部から基板への熱特性) の変化を示しています。 銅面積が大きく、 層数が多く、 銅プレーンが厚いほど、 $R_{\theta JA}$ と Ψ_{JB} は小さくなり、 PCB レイアウトの熱性能が高くなることを示しています。




図 7-12. PCB の接合部から周囲への熱抵抗と銅面積との関係




図 7-13. 接合部から基板への特性パラメータと銅面積との関係

37

Product Folder Links: DRV8962-Q1



7.2.1.2 過渡熱性能

ドライバは、短時間に大きな電流が流れるさまざまな過渡駆動条件を経験する可能性があります。たとえば、次のような条件があります。

- ローターが最初に静止しているときのモータ起動。
- 電源またはグランドがモータの出力のいずれかに短絡し、過電流保護がトリガされるフォルト条件。
- モータまたはソレノイドが短時間駆動された後、解放される。

このような過渡条件では、銅箔部分の面積や厚さに加えて、駆動時間も熱性能に影響を与えます。過渡条件の場合、熱インピーダンスパラメータ (Z_{θJA}) は、接合部から周囲への熱性能を示します。このセクションの図は、1 オンスおよび 2 オンスの銅レイアウトの熱インピーダンスをシミュレートしたものです。これらのグラフは、短い電流パルスで熱性能が高くなることを示しています。駆動時間が短い場合、本デバイスのダイ サイズとパッケージが熱性能を支配します。より長いドライブパルスの場合、基板レイアウトが熱性能により大きな影響を与えます。どちらのグラフの熱インピーダンス曲線も、ドライブパルス期間が長くなるに従って層数と銅面積に応じた差が観測されることを示しています。長いパルスの場合、定常状態の性能になるとみなすことができます。




図 7-14. 1 オンス銅レイアウトでの、接合部から周囲への熱インピーダンス




図 7-15.2 オンス銅レイアウトでの、接合部から周囲への熱インピーダンス



7.2.2 PCB 材料に関する推奨事項

放熱性能を向上させ、EMI マージンを改善するため (PCB 配線のインダクタンスが低いため)、FR-4 ガラスエポキシ材料を使用し、上端と下端の層に 2 オンス (70μm) の銅の使用を推奨します。

7.3 電源に関する推奨事項

DRV8962-Q1 は、4.5V~60V の入力電源電圧 (VM) 範囲で動作するように設計されています。 VM 定格の 0.01μ F セラミック コンデンサを、DRV8962-Q1 の VM ピンの近くに配置する必要があります。 また、バルク コンデンサを VM に接続する必要があります。

7.3.1 バルク容量

システムの設計では、適切なローカル・バルク容量が重要な要素です。一般に、バルク容量が大きいほど利点がありますが、コストと物理的なサイズが増加します。

必要なローカル容量値は、次のようなさまざまな要因で決まります。

- システムで必要な最大電流
- 電源容量(電流供給能力)
- 電源とシステムとの間にある寄生インダクタンスの大きさ
- 許容される電圧リップル
- 使用するモーターの種類 (ブラシ付き DC、ブラシレス DC、ステッパ)
- モーターのブレーキ方式

電源とモーター駆動システムの間のインダクタンスにより、電源からの電流が変化する速度が制限されます。ローカル・バルク容量が小さすぎると、大電流を供給しようとする場合、またはダンプが発生した場合、システムの電圧が変動します。 十分なバルク容量を備えることで、電圧は安定し、大電流を素早く供給できます。

データシートには一般に、推奨値が記載されていますが、バルク・コンデンサの容量が適切かどうかを判断するには、システム・レベルのテストが必要です。

モーターが電源にエネルギーを伝達する場合のマージンを確保するため、バルク・コンデンサの定格電圧は動作電圧より 高くする必要があります。




図 7-16. 外部電源を持つシステムの構成例

7.3.2 電源

DRV8962-Q1 は、VM ピンに接続された単一の電源電圧のみで動作します。

• VM ピンは、ハーフブリッジに電源を供給します。

39



- 内部電圧レギュレータは、デジタル回路と低電圧アナログ回路に 5V 電源 (DVDD) を供給します。 DVDD ピンを外部 回路の電圧源として使用することは推奨しません。
- 外部低電圧電源を VCC ピンに接続することで、内部回路に電力を供給することができます。過渡時に一定の電圧を供給するため、0.1µF のデカップリング コンデンサを VCC ピンの近くに配置する必要があります。
- さらに、ハイサイドゲートドライブには、より高い電圧の電源が必要です。この電源は内蔵のチャージポンプによって生成され、外付けのコンデンサが必要です。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

- VM 定格の低 ESR セラミック バイパス コンデンサを推奨値 0.01μF で使用して、VM ピンを PGND にバイパスする 必要があります。このコンデンサは VM ピンのできるだけ近くに配置し、太いパターンまたはグランド プレーンでデバイスの PGND ピンに接続する必要があります。
- VM 定格のバルクコンデンサを使用して、VM ピンを PGND にバイパスする必要があります。この部品には電解コンデンサが使用できます。
- 低 ESR セラミック コンデンサを CPL ピンと CPH ピンの間に配置する必要があります。 VM 定格の 0.1µF を推奨します。 この部品はピンにできるだけ近付けて配置します。
- 低 ESR セラミック コンデンサを VM ピンと VCP ピンの間に配置する必要があります。 16V 定格の 1µF を推奨します。 この部品はピンにできるだけ近付けて配置します。
- 低 ESR セラミック コンデンサを使用して、DVDD ピンをグランドにバイパスします。 6.3V 定格の 1µF を推奨します。 このバイパス コンデンサはピンにできるだけ近付けて配置します。
- 低 ESR セラミック コンデンサを使用して、VCC ピンをグランドにバイパスします。6.3V 定格の 0.1µF を推奨します。 このバイパス コンデンサはピンにできるだけ近付けて配置します。
- 一般に、電源ピンとデカップリングコンデンサの間のインダクタンスを防ぐ必要があります。
- サーマルパッドは、システムグランドに接続する必要があります。
 - システム / 基板全体には、破損していない大きな単一のグランド プレーンを使用することを推奨します。 グランド プレーンは PCB の下層に作成できます。
 - インピーダンスとインダクタンスを最小化するには、ビアを経由して下層のグランドプレーンに接続する前に、グランドピンからのパターンをできる限り短く、幅広くする必要があります。
 - インピーダンスを低減するために、複数のビアを推奨します。
 - 熱の拡散を改善するために、デバイスの周囲のスペースをできるだけ大きく、特に PCB の下層に確保してください。
 - サーマル パッドを単一または複数の内部グランド プレーンに接続することでも、熱の拡散と熱抵抗の低減に役立ちます。

7.4.2 レイアウト例

DRV8962-Q1 EVM のレイアウト例に従います。設計ファイルは、DRV8962EVM 製品フォルダからダウンロードできます。

Copyright © 2024 Texas Instruments Incorporated

8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを、以下で紹介します。

8.1 関連資料

- テキサス・インスツルメンツ、『DRV8xxx によるユニポーラ・ステッパ・モーターの駆動方法』アプリケーション・レポート
- テキサス・インスツルメンツ、『モーター・ドライバの消費電力の計算』アプリケーション・レポート
- テキサス・インスツルメンツ、『電流再循環および減衰モード』アプリケーション・レポート
- テキサス・インスツルメンツ、『モーター・ドライバの電流定格の理解』アプリケーション・レポート
- テキサス・インスツルメンツ、『モーター・ドライブのレイアウト・ガイド』アプリケーション・レポート
- テキサス・インスツルメンツ、『半導体および IC パッケージの熱評価基準』アプリケーション・レポート
- テキサス・インスツルメンツ、『TEC の駆動で検討すべきモーター・ドライバ』

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

41

JAJSVQ5 - JULY 2024



9 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。




DDW0044E



PACKAGE OUTLINE

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



NOTES:

PowerPAD is a trademark of Texas Instruments.

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 This drawing is subject to change without notice.
- 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- 4. Reference JEDEC registration MO-153.
- 5. Features may differ or may not be present.




EXAMPLE BOARD LAYOUT

DDW0044E

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.
 This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
- 9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DDW0044E

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE




NOTES: (continued)

Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

^{11.} Board assembly site may have different recommendations for stencil design.




9.1 テープおよびリール情報



TAPE DIMENSIONS KO P1 BO W Cavity AO


th
gth
kness
_

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージ タイプ	パッケージ 図	ピン数	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	ピン1の 象限
DRV8962QDDWR Q1	HTSSOP	DDW	44	2500	330	24.4	8.9	14.7	1.4	12	24	Q1





デバイス	パッケージタイプ	パッケージ図	ピン数	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
DRV8962QDDWRQ1	HTSSOP	DDW	44	2500	367.0	367.0	45.0

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated www.ti.com 23-May-2025

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
DRV8962QDDWRQ1	Active	Production	HTSSOP (DDW) 44	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8962Q1
DRV8962QDDWRQ1.A	Active	Production	HTSSOP (DDW) 44	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8962Q1

⁽¹⁾ Status: For more details on status, see our product life cycle.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF DRV8962-Q1:

Catalog : DRV8962

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



PACKAGE OPTION ADDENDUM

www.ti.com 23-May-2025


NOTE: Qualified Version Definitions:

 $_{\bullet}$ Catalog - TI's standard catalog product

6.1 x 14, 0.635 mm pitch

PLASTIC SMALL OUTLINE


This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.



www.ti.com



PLASTIC SMALL OUTLINE




NOTES:

PowerPAD is a trademark of Texas Instruments.

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- 2. This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- 4. Reference JEDEC registration MO-153.
- 5. Features may differ or may not be present.



PLASTIC SMALL OUTLINE




NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.
 This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
- 9. Size of metal pad may vary due to creepage requirement.



PLASTIC SMALL OUTLINE



NOTES: (continued)

- 10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 11. Board assembly site may have different recommendations for stencil design.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated