

# DRV8818 35V、2.5A ステップ モーター ドライバ、1/8 マイクロステッピング、STEP/DIR インターフェイス搭載

## 1 特長

- ステップ モーター ドライバ
  - STEP/DIR インターフェイス
  - 最大 **1/8 マイクロステップ** のマイクロステップ インデクサを内蔵
  - プログラム可能なミックス ディケイ、ブランキング、オフ時間
- **8V~35V** の動作電源電圧範囲
- 低 **370mΩ** (HS + LS) MOSFET  $R_{DS(ON)}$  (25°C)
- 巻線あたり最大 **2.5A** の電流
- 独立したロジック電源電圧 (VCC)
- HTSSOP-28 で次のデバイスとピン互換
  - **DRV8811**: 38V、1000mΩ
  - **DRV8818A**: 35V、310mΩ、スマート チューン
- 熱特性を強化した表面実装パッケージ
- 保護機能
  - VM 低電圧誤動作防止 (UVLO)
  - 過電流保護 (OCP)
  - サーマル シャットダウン (TSD)

## 2 アプリケーション

- マルチファンクション プリンタ
- 繊維機械、ミシン
- IP またはパン / チルト ネットワーク カメラ
- 産業用オートメーション
- ロボット

## 3 説明

DRV8818 は、プリンタやスキャナのほか、繊維機械などの自動化機器向けに統合型ステッピング モーター ドライバを提供します。このデバイスには、2 つの H ブリッジドライバと、ステッピング モータを制御するマイクロステッピング・インデクサ・ロジックが搭載されています。

各出力ドライバ ブロックには、モータ巻線を駆動するフル H ブリッジとして構成された N チャネル パワー MOSFET が搭載されています。

単純なステップ / ディレクションインターフェースにより、制御回路に簡単に接続できます。モードピンにより、モータをフルステップ、ハーフステップ、クォーターステップ、またはエイズステッモードに設定することが可能になります。ディケイ (電流減衰) モードおよび PWM (パルス幅変調) オフ時間はプログラマブル。


過電流保護、短絡保護、低電圧誤動作防止、および過熱保護のために、内部シャットダウン機能が用意されています。

DRV8818 は、PowerPAD™ IC パッケージ付き 28 ピン HTSSOP パッケージに封止されています。

### パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
DRV8818	PWP (HTSSOP、28)	9.7mm × 6.4mm

- (1) 詳細については、[セクション 10](#) を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



概略回路図



## 目次

<b>1 特長</b> .....	<b>1</b>	<b>6.3 機能説明</b> .....	<b>11</b>
<b>2 アプリケーション</b> .....	<b>1</b>	<b>6.4 デバイスの機能モード</b> .....	<b>16</b>
<b>3 説明</b> .....	<b>1</b>	<b>7 アプリケーションと実装</b> .....	<b>17</b>
<b>4 ピン構成および機能</b> .....	<b>3</b>	<b>7.1 アプリケーション情報</b> .....	<b>17</b>
<b>5 仕様</b> .....	<b>5</b>	<b>7.2 代表的なアプリケーション</b> .....	<b>17</b>
5.1 絶対最大定格.....	5	<b>7.3 電源に関する推奨事項</b> .....	<b>19</b>
5.2 ESD 定格.....	5	<b>7.4 レイアウト</b> .....	<b>20</b>
5.3 推奨動作条件.....	5	<b>8 デバイスおよびドキュメントのサポート</b> .....	<b>23</b>
5.4 熱に関する情報.....	5	<b>8.1 ドキュメントのサポート</b> .....	<b>23</b>
5.5 電気的特性.....	6	<b>8.2 ドキュメントの更新通知を受け取る方法</b> .....	<b>23</b>
5.6 タイミング要件.....	7	<b>8.3 サポート・リソース</b> .....	<b>23</b>
5.7 モータードライバのタイミング スイッチング特性.....	7	<b>8.4 商標</b> .....	<b>23</b>
5.8 代表的特性.....	8	<b>8.5 静電気放電に関する注意事項</b> .....	<b>23</b>
<b>6 詳細説明</b> .....	<b>9</b>	<b>8.6 用語集</b> .....	<b>23</b>
6.1 概要.....	9	<b>9 改訂履歴</b> .....	<b>23</b>
6.2 機能ブロック図.....	10	<b>10 メカニカル、パッケージ、および注文情報</b> .....	<b>24</b>

## 4 ピン構成および機能




図 4-1. PWP パッケージ 28 ピン HTSSOP 上面図

表 4-1. ピンの機能

ピン		タイプ <sup>(1)</sup>	説明	
名称	番号			
電源およびグラウンド				
CP1	23	IO	チャージ ポンプ フライング コンデンサ	CP1 と CP2 の間に 0.22μF のコンデンサを接続します。
CP2	24	IO	チャージ ポンプ フライング コンデンサ	CP1 と CP2 の間に 0.22μF のコンデンサを接続します。
GND	7、21	—	デバイスのグラウンド	
VCC	10	—	ロジック電源電圧	3V ～ 5V ロジック電源に接続します。0.1μF のセラミック コンデンサを使用して GND にバイパスします。
VCP	22	IO	ハイサイド ゲートドライブ電圧	V <sub>M</sub> に 0.22μF のセラミック コンデンサを接続します。
VGD	20	IO	ローサイド ゲートドライブ電圧	0.22μF のセラミック コンデンサを使用して GND にバイパスします。
VMA	28	—	ブリッジ A 電源	モーター電源 (8V～35V) に接続します。VMA と VMB は両方とも同じ電源に接続する必要があります。
VMB	15	—	ブリッジ B 電源	
制御				
DECAY	5	I	ディケイ モードの選択	印加電圧によってディケイ モードが設定されます。詳細については、モーター ドライバの説明を参照してください。0.1μF のセラミック コンデンサを使用して GND にバイパスします。弱い内部ブルダウン。
DIR	3	I	方向入力。	レベルはステップの方向を設定します。弱い内部ブルダウン。
ENABLEn	26	I	イネーブル入力	ロジック High の場合はデバイス出力が無効になり、ロジック Low の場合は出力が有効になります。VCC への弱い内部ブルアップ。
ISENA	1	—	ブリッジ A グラウンド/ Isense	ブリッジ A の電流センス抵抗に接続します
ISENB	14	—	ブリッジ B グラウンド/ Isense	ブリッジ B の電流センス抵抗に接続します
RCA	6	I	ブリッジ A のブランキングとオフ時間の調整	並列抵抗器とコンデンサを GND に接続します。詳細については、モーター ドライバの説明を参照してください。
RCB	9	I	ブリッジ B のブランキングとオフ時間の調整	並列抵抗器とコンデンサを GND に接続します。詳細については、モーター ドライバの説明を参照してください。
RESETn	17	I	リセット入力	アクティブ Low リセット入力はインデクサ ロジックを初期化し、H ブリッジ出力を無効にします。VCC への弱い内部ブルアップ。
SLEEPn	27	I	スリープ モード入力	デバイスは、ロジック High でイネーブルし、ロジック Low で低消費電力スリープ モードに移行します。弱い内部ブルダウン。
SRn	16	I	Sync.整流有効化入力	アクティブ Low。Low の場合、同期整流が有効になります。弱い内部ブルダウン。
ステップ	19	I	ステップ入力	立ち上がりエッジにより、インデクサは 1 ステップ移動します。弱い内部ブルダウン。
USM0	13	I	マイクロステップ モード 0	USM0 と USM1 は、ステップ モード (フル ステップ、ハーフ ステップ、クォータ ステップ、または 8 マイクロ ステップ/ステップ) を設定します。弱い内部ブルダウン。
USM1	12	I	マイクロステップ モード 1	USM0 と USM1 は、ステップ モード (フル ステップ、ハーフ ステップ、クォータ ステップ、または 8 マイクロ ステップ/ステップ) を設定します。弱い内部ブルダウン。
VREF	8	I	電流設定リファレンス入力	巻線電流設定のリファレンス電圧

表 4-1. ピンの機能 (続き)

ピン		タイプ <sup>(1)</sup>	説明	
名称	番号			
出力				
AOUT1	4	O	ブリッジ A の出力 1	バイポーラ ステッピング モータの巻線に接続します
AOUT2	25	O	ブリッジ A の出力 2	正の電流は AOUT1→ AOUT2 です
BOUT1	11	O	ブリッジ B の出力 1	バイポーラ ステッピング モータの巻線に接続します
BOUT2	18	O	ブリッジ B の出力 2	正の電流は BOUT1→ BOUT2 です
HOMEn	2	O	ホーム ポジション	ステップ表のホーム状態の場合は、ロジック Low、その他の状態の場合はロジック High

(1) 方向: I = 入力、O = 出力、OZ = 3 ステート出力、OD = オープンドレイン出力、IO = 入出力

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup> <sup>(2)</sup> <sup>(3)</sup>

		最小値	最大値	単位
V <sub>MX</sub>	電源電圧	-0.3	35	V
V <sub>CC</sub>	電源電圧	-0.3	7	V
	デジタルピン電圧	-0.5	7	V
V <sub>REF</sub>	入力電圧	0	V <sub>CC</sub>	V
ISENSE <sub>x</sub> <sup>(4)</sup>	ピン電圧	-0.875	0.875	V
I <sub>O(peak)</sub>	ピーク モーター駆動出力電流	内部的に制限		
P <sub>D</sub>	連続総許容損失	セクション 5.4 を参照してください。		
T <sub>J</sub>	動作時接合部温度	-40	150	°C
T <sub>stg</sub>	保存温度	-60	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはストレス定格のみを示すものであり、これらの条件で、または「推奨動作条件」で示された条件を超えるそれ以外の条件で本デバイスが正常に動作することを意味するものではありません。絶対最大定格の状態に長時間置くと、デバイスの信頼性に影響を及ぼす場合があります。
- (2) すべての電圧値は、回路のグランドを基準としたものです。
- (3) 消費電力および温度の制限に従う必要があります。
- (4) 25ns 未満の ±1V の過渡電圧は許容されます。

### 5.2 ESD 定格

		値	単位
V <sub>(ESD)</sub> 静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン <sup>(1)</sup>	±4000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン <sup>(2)</sup>	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

T<sub>A</sub> = 25°C (特に記述のない限り)

		最小値	公称値	最大値	単位
V <sub>M</sub>	モーター電源電圧 <sup>(1)</sup>	8		35	V
V <sub>CC</sub>	ロジック電源電圧	3		5.5	V
V <sub>REF</sub>	VREF 入力電圧	0.05		V <sub>CC</sub>	V
R <sub>X</sub>	R <sub>X</sub> 抵抗値	12	56	100	kΩ
C <sub>X</sub>	C <sub>X</sub> 容量値	470	680	1500	pF

- (1) すべての V<sub>M</sub> ピンは、同じ電源電圧に接続する必要があります。

### 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		DRV8818	単位
		PWP (HTSSOP)	
		28 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	32.2	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	16.3	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	14	°C/W
ψ <sub>JT</sub>	接合部から上面への特性パラメータ	0.5	°C/W

熱評価基準 <sup>(1)</sup>	単位	DRV8818
		PWP (HTSSOP)
		28 ピン
$\Psi_{JB}$ 接合部から基板への特性パラメータ	°C/W	13.8
$R_{\theta JC(bot)}$ 接合部からケース (底面) への熱抵抗	°C/W	2.1

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

## 5.5 電気的特性

$T_A = 25^\circ\text{C}$  (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
I <sub>M</sub>	V <sub>M</sub> 動作電源電流	V <sub>M</sub> = 35V、f <sub>PWM</sub> < 50kHz		7	10	mA
I <sub>VCC</sub>	V <sub>CC</sub> 動作電源電流	f <sub>PWM</sub> < 50kHz		0.4	4	mA
I <sub>VMQ</sub>	V <sub>M</sub> スリープ モード電源電流	V <sub>M</sub> = 35 V		3	20	μA
I <sub>VCCQ</sub>	V <sub>CC</sub> スリープ モード電源電流			0.5	20	μA
V <sub>UVLO</sub>	V <sub>M</sub> 低電圧誤動作防止電圧	V <sub>M</sub> 立ち上がり		6.7	7.5	V
	V <sub>CC</sub> 低電圧誤動作防止電圧	V <sub>CC</sub> 立ち上がり		2.75	2.95	
VREF 入力/電流制御精度						
I <sub>REF</sub>	VREF 入力電流	VREF = 3.3V		-3	3	μA
ΔI <sub>CHOP</sub>	チョッピング電流精度	VREF = 2.0V、70% ～ 100% 電流		-5%	5%	
		VREF = 2.0V、20% ～ 56% 電流		-10%	10%	
ロジックレベル入力						
V <sub>IL</sub>	入力 Low 電圧			0.3 × V <sub>CC</sub>		V
V <sub>IH</sub>	入力 High 電圧		0.7 × V <sub>CC</sub>			V
V <sub>HYS</sub>	入力ヒステリシス			300		mV
I <sub>IL</sub>	入力 Low 電流	V <sub>IN</sub> = 0.3 × V <sub>CC</sub>		-20	20	μA
I <sub>IH</sub>	高入力電流	V <sub>IN</sub> = 0.3 × V <sub>CC</sub>		-20	20	μA
R <sub>PU</sub>	プルアップ抵抗	ENABLEn、RESETn		1		MΩ
R <sub>PD</sub>	プルダウン抵抗	DIR、STEP、SLEEPn、USM1、USM0、SRn		1		MΩ
HOMEn 出力						
V <sub>OL</sub>	出力 LOW 電圧	I <sub>O</sub> = 200μA		0.3 × V <sub>CC</sub>		V
V <sub>OH</sub>	出力 HIGH 電圧	I <sub>O</sub> = −200μA	0.7 × V <sub>CC</sub>			V
ディケイ入力						
V <sub>IL</sub>	入力 Low スレッシュホールド電圧	ファスト ディケイ モードの場合		0.21 × V <sub>CC</sub>		V
V <sub>IH</sub>	入力 High スレッシュホールド電圧	ロー ディケイ モードの場合		0.6 × V <sub>CC</sub>		V
Hブリッジ FET						
R <sub>ds(on)</sub>	HS FET オン抵抗	V <sub>M</sub> < 24V、I <sub>O</sub> = 2.5A、T <sub>J</sub> = 25°C		0.22	0.30	Ω
R <sub>ds(on)</sub>	LS FET オン抵抗	V <sub>M</sub> < 24V、I <sub>O</sub> = 2.5A、T <sub>J</sub> = 25°C		0.15	0.24	Ω
I <sub>LEAK</sub>	無効化モードでの出力リーク電流をグラウンドに接地	Hブリッジはハイインピーダンス、V <sub>VM</sub> = 35Vです			4400	μA
保護回路						
T <sub>TSD</sub>	サーマル シャットダウン温度	ダイ温度	150	160	180	°C
I <sub>OCP</sub>	過電流保護レベル		3.5			A
t <sub>OCP</sub>	OCP グリッチ除去時間			1.5		μs

T<sub>A</sub> = 25°C (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
t <sub>RET</sub> OCP リトライ時間			800		μs

## 5.6 タイミング要件

T<sub>A</sub> = 25°C (特に記述のない限り)

		最小値	公称値	最大値	単位
1	f <sub>STEP</sub> ステップ周波数			500	kHz
2	t <sub>WH(STEP)</sub> パルス幅、STEP high	1			μs
3	t <sub>WL(STEP)</sub> パルス幅、STEP low	1			μs
4	t <sub>SU(STEP)</sub> セットアップ時間、STEP 立ち上がり前のコマンド	200			ns
5	t <sub>H(STEP)</sub> ホールド時間、STEP 立ち上がり後のコマンド	264			ns
6	t <sub>WAKE</sub> ウェークアップ時間、SLEEPn 非アクティブ High から STEP 入力を受け入れられるまで			1	ms
7	t <sub>SLEEP</sub> スリープ時間、SLEEPn アクティブ Low から出力無効化まで			5	μs
8	t <sub>ENABLE</sub> 有効化時間、ENABLEn ロジック Low から出力がアクティブになるまで			20	μs
9	t <sub>DISABLE</sub> 無効化時間、ENABLEn ロジック High から出力が無効化されるまで (ハイ インピーダンス)			20	μs
10	t <sub>RESETR</sub> リセット リリース時間、RESETn 非アクティブ High から出力無効化まで			80	μs
11	t <sub>RESET</sub> リセット時間、RESETn アクティブ Low から出力無効化まで			7	μs

## 5.7 モーター ドライバのタイミング スイッチング特性

T<sub>A</sub> = 25°C (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
t <sub>OFF</sub> オフ時間	R <sub>x</sub> = 56kΩ、C <sub>x</sub> = 680pF	35	44	53	μs
t <sub>BLANK</sub> 電流センス ブランキング時間	R <sub>x</sub> = 56kΩ、C <sub>x</sub> = 680pF	900	1250	1500	ns
t <sub>DT</sub> デッド タイム	SRn = 0	100	475	800	ns
t <sub>R</sub> 立ち上がり時間		10		80	ns
t <sub>F</sub> 立ち下がり時間		10		80	ns




図 5-1. タイミング図

## 5.8 代表的特性




図 5-2.  $I_{VM}$  vs 温度




図 5-3.  $I_{VMQ}$  vs 温度




図 5-4.  $R_{DS(ON)}$  HS + LS vs 温度




図 5-5.  $R_{DS(ON)}$  HS + LS vs  $V_M$

## 6 詳細説明

### 6.1 概要


DRV8818 は、バイポーラ ステッピング モーター用の高度に構成可能な統合モーター ドライバです。このデバイスは、2 個の H ブリッジ、電流センス機能、レギュレーション回路、およびマイクロステップ インデクサを統合しています。DRV8818 は 8V ~ 35V の電源電圧で駆動でき、最大 2.5A フルスケールの出力電流を供給できます。

シンプルな STEP/DIR インターフェイスにより、コントローラとの接続が容易です。内部インデクサは、コントローラによる電流制御ループ管理を必要とせず、高精度のマイクロステップを実行できます。

電流制御は、アプリケーションの要件に応じて選択できる次の 3 種類のディケイ モードによって高度に構成可能です: ファスト ディケイ、スロー ディケイ、ミックス ディケイ。DRV8818 は、さまざまなモーターに適応できるように、構成可能なミックス ディケイ、ブランキング、オフ時間機能も備えています。

ローパワー スリープ モードが組み込まれており、システムがアイドル状態のときに電力消費を最小限に抑えることができます。

## 6.2 機能ブロック図



## 6.3 機能説明

### 6.3.1 PWM H ブリッジ ドライバ

DRV8818 には、電流制御 PWM 回路を備えた 2 つの H ブリッジ モーター ドライバと、マイクロステップ インデクサが搭載されています。モーター制御回路のブロック図を以下に示します。




図 6-1. モーター制御回路

### 6.3.2 電流レギュレーション

PWM チョッピング電流はコンパレータによって設定されます。コンパレータは、電流検出抵抗器の両端の電圧を 8 倍にして基準電圧と比較します。基準電圧は VREF ピンからの入力です。フル スケール (100%) チョッピング電流は次のように計算されます。

$$I_{\text{CHOP}}(\text{A}) = \left( \frac{V_{\text{VREF}}(\text{V})}{8 \times R_{\text{SENSE}}(\Omega)} \right) \quad (1)$$

例:

0.22Ω のセンス抵抗を使用し、VREFx ピンが 3.3V の場合、フルスケール (100%) チョッピング電流は  $3.3\text{V} / (8 \times 0.22\Omega) = 1.875\text{A}$  になります。

リファレンス電圧も、[セクション 6.3.4](#) セクションで説明されているように、バイポーラ ステップ モーターの分数ステップのトルク制御を可能にする内部 DAC によってスケールリングされます。

巻線がアクティブになると、巻線を通る電流は上記のチョッピング電流しきい値に達するまで上昇し、その後、一定のオフ時間にわたって電流がオフになります。オフ時間は、RCA (ブリッジ A の場合) ピンと RCB (ブリッジ B の場合) ピンに接続された抵抗とコンデンサの値によって決まります。オフ時間は、次の式で近似できます。

$$t_{\text{OFF}}(\mu\text{s}) = R(\text{k}\Omega) \times C(\text{nF}) \quad (2)$$

巻線が最初にアクティブ化されたときに過渡電流で誤ってトリップするのを避けるために、FET をオンにした直後にブランキング期間が使用され、その間、電流検出コンパレータの状態は無視されます。ブランキング時間は、RCx ピンに接続されたコンデンサの値によって決まり、次のように概算されます。

$$t_{\text{BLANK}}(\text{ns}) = 1400(\Omega) \times C(\text{nF}) \quad (3)$$

### 6.3.3 ディケイ モード

PWM 電流チョッピング中、PWM 電流チョッピング スレッシュホールドに達するまで H ブリッジはモーター巻線を駆動します。[図 6-2](#) の項目 1 にこれを示します。示されている電流の方向は、以下のステップ表の正の電流の流れを示しています。

チョッピング電流スレッシュホールドに達した後、H ブリッジは 2 種類の状態 (ファースト ディケイまたはスロー ディケイ) で動作できます。

ファースト ディケイ モードでは、PWM チョッピング電流スレッシュホールドに達すると、巻線電流が逆方向に流れるように H ブリッジは状態を反転させます。同期整流が有効になっている場合 (SRn ピンのロジックが Low)、反対側の FET がオンになり、巻線電流がゼロに近づくと、ブリッジは無効化され、逆電流が流れるのを防止します。SRn が High の場合、電流はボディダイオードまたは外部ショットキー ダイオードを通じて再循環されます。[図 6-2](#) の項目 2 に、ファースト ディケイ モードを示します。

スロー ディケイ モードでは、ブリッジの両方のローサイド FET をオンにすることで巻線電流を再循環させます。[図 6-2](#) の項目 3 にこれを示します。

SRn が High の場合、電流はボディダイオードまたは外部ショットキー ダイオードを通じてのみ再循環されます。この場合、常にファースト ディケイを使用します。




図 6-2. ディケイ モード

DRV8818 はミックス ディケイ モードもサポートしています。ミックス ディケイ モードはファスト ディケイ モードとして始まりますが、一定時間経過後、固定オフ時間の残りはスロー ディケイ モードに切り替わります。

ファスト ディケイ モードとモードは、巻線を通る電流が減少する場合にのみアクティブになります。電流が増加する場合は、常にスロー ディケイ モードが使用されます。

使用するディケイ モードは **DECAY** ピンの電圧によって選択されます。電圧が  $0.6 \times V_{CC}$  を上回っている場合は、常にスロー ディケイ モードが使用されます。ディケイが  $0.21 \times V_{CC}$  未満の場合、巻線を通る電流が減少すると、デバイスはファスト ディケイ モードで動作します。電圧がこれらのレベルの間である場合、ミックス ディケイ モードが有効になります。

ミックス ディケイ モードでは、**DECAY** ピンの電圧によって、スロー ディケイ モードへの変更が発生するサイクルのポイントが設定されます。この時間は、以下のように概算することができます。

$$t_{FD}(\mu s) = R(k\Omega) \times C(nF) \times \ln\left(\frac{0.6 \times V_{CC}(V)}{V_{DECAY}(V)}\right) \quad (4)$$

ミックス ディケイ モードは、巻線電流が減少しているときのみ使用され、電流が増加しているときはスロー ディケイ モードを使用します。

ブランキング、固定オフ時間、およびミックス ディケイ モードの動作を図 6-3 に示します。




図 6-3. PWM

### 6.3.4 マイクロステッピング インデクサ

DRV8818 の内蔵インデクサ ロジックを使用すると、各種ステップ構成に対応可能です。表 6-1 に示すとおり、USM1 ピンと USM0 ピンを使用してステッピング形式を設定します。

表 6-1. マイクロステッピング選択ビット

USM1	USM0	ステップ モード
0	0	フルステップ (2 相励起)
0	1	1/2 ステップ (1-2 相励起)
1	0	1/4 ステップ (W1-2 相励起)
1	1	1/8 ステップ

表 6-2 は、USM1 と USM0 のさまざまな設定に対する相対的な電流とステップの方向を示しています。STEP 入力の各立ち上がりエッジで、インデクサは表内の次の状態に移行します。方向は DIR ピンが High のときに示され、DIR ピンが Low のときはシーケンスが逆になります。xOUT2 を基準として xOUT1 が正の状態を正電流と定義します。

初期励起状態は 45° であることに注意してください。この状態には、電源投入時またはデバイスリセット時に入ります。この状態では、HOMEn 出力ピンは Low に駆動されます。その他のすべての状態では、HOMEn ピンはロジック High に駆動されます。

表 6-2. マイクロステッピング インデクサ

フルステップ USM = 00	1/2 ステップ USM = 01	1/4 ステップ USM = 10	1/8 ステップ USM = 11	AOUTx 電流 (フルスケールに対する %)	BOUTx 電流 (フルスケールに対する %)	ステップ角度 (°)
	1	1	1	100	0	0
			2	98	20	11.325
		2	3	92	38	22.5
			4	83	56	33.75
1	2	3	5	71	71	45 (ホーム ステート)
			6	56	83	56.25
		4	7	38	92	67.5
			8	20	98	78.75
	3	5	9	0	100	90
			10	-20	98	101.25
		6	11	-38	92	112.5
			12	-56	83	123.75
2	4	7	13	-71	71	135
			14	-83	56	146.25
		8	15	-92	38	157.5
			16	-98	20	168.75
	5	9	17	-100	0	180
			18	-98	-20	191.25
		10	19	-92	-38	202.5
			20	-83	-56	213.75
3	6	11	21	-71	-71	225
			22	-56	-83	236.25
		12	23	-38	-92	247.5
			24	-20	-98	258.75
	7	13	25	0	-100	270
			26	20	-98	281.25
		14	27	38	-92	292.5
			28	56	-83	303.75
4	8	15	29	71	-71	315
			30	83	-56	326.25
		16	31	92	-38	337.5
			32	98	-20	348.75

### 6.3.5 保護回路

#### 6.3.5.1 過電流保護 (OCP)

いずれかの FET を流れる電流があらかじめ設定された過電流スレッショルドを超えると、H ブリッジ内のすべての FET が約 800μs の間、または ENABLEn ピンが非アクティブ High になってから Low に戻るまで、あるいは電源が除去されて再印加されるまで無効になります。過電流状態は両方向で感知されます。つまり、接地、電源、またはモーター巻線への短絡はすべて過電流シャットダウンを引き起こします。

過電流保護は、PWM 電流制御に使用される電流センス回路を使用せず、Isense 抵抗値または VREF 電圧とは無関係であることに注意してください。さらに、過電流イベントが発生した場合、マイクロステッピング インデクサはホーム状態にリセットされます。

#### 6.3.5.2 サーマル シャットダウン (TSD)

ダイの温度が安全限度を超えると、デバイス内のすべてのドライバがシャットダウンされ、インデクサはホーム状態にリセットされます。ダイの温度が安全なレベルまで下がると、動作が再開されます。

### 6.3.5.3 低電圧誤動作防止 (UVLO)

VM ピンまたは VCC ピンの電圧が VM または VCC 低電圧ロックアウト スレッショルド電圧を下回ると、デバイス内のすべての回路が無効になり、インデクサはホーム状態にリセットされます。VM と VCC の両方が各 UVLO スレッショルドを超えると、動作が再開されます。

## 6.4 デバイスの機能モード

### 6.4.1 スリープモード

SLEEPn ピンが Low になると、本デバイスは低消費電力のスリープモードに移行します。スリープモードでは、すべての内部 MOSFET が無効 (ハイインピーダンス) になり、内部ロジックレギュレータ、チャージポンプ、および内部クロックもすべて無効になります。SLEEPn ピンでの立ち下がりエッジの後、 $t_{SLEEP}$  時間が経過すると、デバイスはスリープモードに移行します。SLEEPn ピンが High になると、本デバイスは自動的にスリープから復帰します。 $t_{WAKE}$  時間が経過すると、デバイスは入力可能な状態になります。

### 6.4.2 ディセーブルモード

ENABLEn ピンはデバイスの出力を制御するために使用されます。ENABLEn が Low のとき、出力 H ブリッジが有効になります。ENABLEn が High のとき、H ブリッジは無効化され、出力はハイインピーダンス状態になります。

ENABLEn が High のとき、入力ピンとインデクサ (STEP ピンおよび DIR ピン) を含む制御ロジックは引き続き機能していることに注意します。

**表 6-3. 出力ドライバをイネーブルまたはディセーブルにするための条件**

SLEEPn	ENABLEn	H ブリッジ
0	X	ディセーブル
1	1	ディセーブル
1	0	有効

### 6.4.3 アクティブモード

VM ピンの電源電圧が低電圧スレッショルド  $V_{UVLO}$  を超え、SLEEPn ピンが High になり、 $t_{WAKE}$  が経過すると、デバイスはアクティブ動作モードに移行します。このモードでは、H ブリッジ、チャージポンプ、内部論理回路がアクティブになり、本デバイスはいつでも入力を受信できます。

このモードは、次の場合にイネーブルになります。

- SLEEPn ピンはロジック High
- ENABLEn ピンはロジック Low
- RESETn ピンはロジック High
- $V_M > V_{UVLO}$ 、 $V_M$  の場合
- $V_{CC} > V_{UVLO}$ 、 $V_{CC}$  の場合

$t_{WAKE}$  時間が経過すると、デバイスは入力可能な状態になります。

### 6.4.4 ディケイモード

DRV8818 は、スロー ディケイ、ファスト ディケイ、ミックス ディケイという 3 種類のディケイモードをサポートしています。モーター巻線に流れる電流は、固定オフ時間方式で制御されます。

つまり電流は電流チョッピングスレッショルド ( $I_{TRIP}$ ) に達するまで増加し、その後、一定時間、設定ディケイモードに入ります。ディケイ期間が終了した後も、サイクルが繰り返されます。

ブランキング時間  $t_{BLANK}$  は、電流チョッピングの最小駆動時間を定義します。 $I_{TRIP}$  は  $t_{BLANK}$  の間は無視されるため、巻線電流がトリップレベルを超える可能性があります。



## 7.2.1 設計要件

設計パラメータについては表 7-1 を参照してください。

表 7-1. 設計パラメータ

設計パラメータ	リファレンス	数値の例
電源電圧	VM	24V
モーター巻線抵抗	$R_L$	4.0Ω
モーター巻線インダクタンス	$L_L$	3.7mH
モータフルステップ角	$\theta_{step}$	1.8° / ステップ
ターゲット マイクロステッピング レベル	$n_m$	ステップあたり 8μ ステップ
ターゲット モーター速度	v	120 RPM
ターゲット フルスケール電流	$I_{FS}$	1.25A

## 7.2.2 詳細な設計手順

### 7.2.2.1 ステッピング モーターの速度

DRV8818 を構成するには、まず、モーター速度とマイクロステッピング レベルの目標値が必要です。対象とするアプリケーションで一定速度が必要となる場合、周波数  $f_{step}$  の方形波を STEP ピンに印加する必要があります。

ターゲット モーターの起動速度が高いと、モーターが回転しなくなります。モーターが目標速度に対応していることを確認するか、加速プロファイルを実装してモーターの速度を上げます。

モーター速度 (v)、マイクロステッピング レベル ( $n_m$ )、モーターのフル ステップ角 ( $\theta_{step}$ ) の目標値に対応する  $f_{step}$  を計算するには以下を使用します。

$$f_{step} \left( \frac{\mu\text{steps}}{\text{second}} \right) = \frac{v \left( \frac{\text{rotations}}{\text{minute}} \right) \times 360 \left( \frac{^\circ}{\text{rotation}} \right) \times n_m \left( \frac{\mu\text{steps}}{\text{step}} \right)}{60 \left( \frac{\text{seconds}}{\text{minute}} \right) \times \theta_{step} \left( \frac{^\circ}{\text{step}} \right)} \quad (5)$$

$$f_{step} \left( \frac{\mu\text{steps}}{\text{second}} \right) = \frac{120 \left( \frac{\text{rotations}}{\text{minute}} \right) \times 360 \left( \frac{^\circ}{\text{rotation}} \right) \times 8 \left( \frac{\mu\text{steps}}{\text{step}} \right)}{60 \left( \frac{\text{seconds}}{\text{minute}} \right) \times 1.8 \left( \frac{^\circ}{\text{step}} \right)} \quad (6)$$

$\theta_{step}$  は、ステッパ モーターのデータシート、またはモーター本体に記載されています。

DRV8818 の場合、マイクロステッピング レベルは USMx ピンによって設定されます。マイクロステッピング レベルが高いほどモーターの動きは円滑になり、可聴ノイズは小さくなりますが、スイッチング損失が増え、同じモーター速度を実現するのに高い  $f_{step}$  を必要とします。

### 7.2.2.2 電流レギュレーション

ステッピング モーターの設定フルスケール電流 ( $I_{FS}$ ) は、どちらかの巻線に駆動される最大電流です。この量は VREF アナログ電圧とセンス抵抗値 ( $R_{SENSE}$ ) で決まります。ステッピング時には、 $I_{FS}$  により、最大電流ステップの電流チョッピング スレッシュホールド ( $I_{TRIP}$ ) が定義されます。DRV8818 のゲインは 8V/V に設定されます。

$$I_{FS} (A) = \frac{VREF(V)}{A_V \times R_{SENSE}(\Omega)} = \frac{VREF(V)}{8 \times R_{SENSE}(\Omega)} \quad (7)$$

0.1Ω の  $R_{SENSE}$  で  $I_{FS} = 1.25A$  を実現するには、VREF を 1.56V に設定します。

### 7.2.3 アプリケーション曲線




図 7-2. ミックス ディケイ




図 7-3. 増加ステップでスロー ディケイ




図 7-4. 減少ステップでミックス ディケイ

## 7.3 電源に関する推奨事項

### 7.3.1 バルク コンデンサ

適切なローカル バルク容量の確保は、モーター駆動システムの設計において重要な要素です。一般的に、バルク容量が大きいことは有益ですが、コストと物理的なサイズが大きくなるというデメリットもあります。モーター ドライバの近くにあるバルク コンデンサは、モーターの電流変動を平滑化するための局所的な電荷貯蔵庫として機能します。

経験豊富なエンジニアは多くの場合、バルク容量に関する一般的なガイドラインを使用してコンデンサの値を選択します。そのようなガイドラインの 1 つでは、モーター電力 1 ワットごとに少なくとも  $1 \sim 4\mu\text{F}$  の静電容量を使用するように指示されています。たとえば、12V 電源から 10 アンペアを引き出すモーターは 120 ワットの電力を持ち、この一般的なガイドラインに従うと、バルク静電容量は  $120 \sim 480\mu\text{F}$  になります。

モータが電源にエネルギーを伝達する場合のマージンを確保するため、バルク コンデンサの定格電圧は動作電圧より高くする必要があります。

モーターの起動、負荷トルクの変化、PWM 動作などの電流遷移時に一定のモーター電源電圧を供給するには、大きなバルク容量が求められます。安定した電源供給に必要な容量の概算は、基板電子回路の複雑さ、コスト、およびサイズを抑えるために不可欠です。予想される負荷電流の変動と許容されるモーター電源電圧の変動に基づいて適切なコンデンサのサイズを見つけるには、一般的なガイドラインの方法が使えます。

$$C_{BULK} > k \times \Delta I_{MOTOR} \times T_{PWM} / \Delta V_{SUPPLY} \quad (8)$$

この場合：

$C_{BULK}$  は、バルク容量です。

$k$  は、この種のアプリケーションで一般的なコンデンサの ESR を表す係数です。DRV8718-Q1EVM を使用したラボでの測定に基づくと、このような場合には  $k \approx 3$  が実用的です。

$\Delta I_{\text{MOTOR}}$  はモータ電流の予想される変化、 $i_{\text{max}} - i_{\text{min}}$  です

$t_{\text{PWM}}$  は、PWM 周波数の逆数で、PWM サイクルです

$\Delta V_{\text{SUPPLY}}$  は、モーターの電源電圧の許容変動幅です

図 7-5 は複数のデータ ポイントをプロットしたもので、この一般的なガイドラインを適用しています。比較的良好な一致を示しています。




図 7-5. 測定結果と 3x 一般的なガイドライン、電解コンデンサの実際にはゼロではない ESR 値を考慮

詳細については、アプリケーション ノート [DC モーター ドライブ アプリケーション向けバルク コンデンサのサイズ設定](#) を参照してください。

## 7.4 レイアウト

### 7.4.1 レイアウトのガイドライン

VM 定格の推奨値 0.1 $\mu$ F の低 ESR セラミック バイパス コンデンサを使用して、VMA ピンと VMB ピンを GND にバイパスします。このコンデンサは、幅の広いパターン、またはデバイスの GND ピンに接続されたグラウンド プレーンを使用して、VMA および VMB ピンのできるだけ近くに配置してください。

適切なバルク コンデンサを使用して、VMA ピンおよび VMB ピンを GND にバイパスします。多くの場合、この部品は電解コンデンサであり、DRV8818 の近くに配置するのが最適です。

低 ESR セラミック コンデンサを CP1 ピンと CP2 ピンの間に配置する必要があります。TI は、VM 定格値の 0.22 $\mu$ F を推奨します。この部品はピンにできるだけ近付けて配置します。

低 ESR セラミック コンデンサを VM ピンと VCP ピンの間に配置する必要があります。TI は、16V 定格値の 0.22 $\mu$ F を推奨します。この部品はピンにできるだけ近付けて配置します。

PowerPAD IC パッケージは、システム GND に接続された銅プレーンにしっかりと接続する必要があります。最高の性能を得るには、DRV8818A からの熱放散を可能にするために広い面積の銅プレーンを使用してください。モーター ドライブの熱管理、配線方法、コンデンサの配置、接地の最適化の詳細については、アプリケーション ノート、[モーター ドライブの基板 レイアウトのベスト プラクティス](#) を参照してください。

#### 7.4.1.1 ヒートシンク

PowerPAD IC パッケージは、露出したパッドを使用してデバイスから熱を除去します。正常に動作できるようにするためには、このパッドを PCB 上の銅領域に熱的に接続して、熱を放散させる必要があります。PCB が多層基板でグランドプレーンを持つ場合、熱パッドとグランドプレーンを複数のビアで接続することにより放熱を行うことが可能。内層のない PCB の場合、PCB のいずれかの面に銅領域を追加することで熱を放散できます。銅領域がデバイスから見て PCB の反対側にある場合は、サーマルビアを使用して上層と下層の間で熱を伝達します。

PCB の設計方法の詳細については、TI アプリケーション ノート『[PowerPAD™ 熱強化パッケージ](#)』および TI アプリケーション ブリーフ『[PowerPAD™ 入門](#)』を [www.ti.com](#) で参照してください。

一般に、利用できる銅の面積が大きくなれば、より多くの熱を放散できます。

#### 7.4.2 レイアウト例




図 7-6. レイアウト例の回路図

#### 7.4.3 熱に関する注意事項

DRV8818 は、前述のようにサーマル シャットダウン機能 (TSD) を備えています。デバイス温度が約 150°C を超えると、温度が安全なレベルに下がるまでデバイスは無効化されます。

何度もサーマル シャットダウンが作動する場合、それは、消費電力が過大である、ヒートシンクが不十分である、周囲温度が高すぎる、のいずれかであることを示しています。

#### 7.4.3.1 消費電力

DRV8818 での電力消費は、出力 FET 抵抗、つまり  $R_{DS(ON)}$  で消費される電力によって大きく左右されます。ステップイング モーターの動作時の平均消費電力は、次のように概算できます。

$$P_{TOT} = 4 \times r_{DS(on)} \times (I_{OUT(RMS)})^2 \quad (9)$$

ここで、

- $P_{TOT}$  は合計消費電力です。
- $R_{DS(ON)}$  は各 FET の抵抗です。
- $I_{OUT(RMS)}$  は各巻線に適用される RMS 出力電流です。

$I_{OUT(RMS)}$  は、フルスケール出力電流設定の約 0.7 倍に等しくなります。係数 4 の理由は、2 つのモーター巻線があり、各巻線について常に 2 つの FET (1 つはハイサイド、1 つはローサイド) が巻線電流を導通させているためです。

DRV8818 が放散できる電力の最大値は、周囲温度とヒートシンクに依存します。データシートの熱放散定格表を使用すると、一般的な PCB 構造の温度上昇を推定できます。

$R_{DS(ON)}$  は温度とともに上昇するので、デバイスが発熱すると消費電力が増大することに注意してください。これは、ヒートシンクのサイズを決定する際に考慮する必要があります。

## 8 デバイスおよびドキュメントのサポート

### 8.1 ドキュメントのサポート

#### 8.1.1 関連資料

1. テキサス・インスツルメンツ、『[熱特性強化型パッケージ PowerPAD™](#)』アプリケーション ノート
2. テキサス インスツルメンツ、『[PowerPAD™ 入門](#)』アプリケーション ブリーフ
3. テキサス インスツルメンツ、『[電流再循環とディケイ モード](#)』アプリケーション ノート
4. テキサス インスツルメンツ、『[モーター ドライバ消費電力の計算](#)』アプリケーション ノート
5. テキサス インスツルメンツ、『[モーター ドライバの電流定格の理解](#)』アプリケーション ノート

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 8.4 商標

PowerPAD™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.  
すべての商標は、それぞれの所有者に帰属します。

### 8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 8.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision F (February 2025) to Revision G (November 2025)	Page
ドキュメントのタイトルを更新.....	1
「 <b>特長</b> 」、「 <b>アプリケーション</b> 」、および「 <b>概要</b> 」セクションを、最新の用語とフォーマットを使用して更新.....	1
明確化のため「 <b>タイミング図</b> 」を更新.....	7
t <sub>OFF</sub> 式の R の単位を Ω から kΩ に変更.....	12
t <sub>FD</sub> 式の R の単位を Ω から kΩ に変更.....	12

Changes from Revision E (January 2016) to Revision F (February 2025)	Page
• $V_{REF}$ 最小電圧を 0V から 0.05V に変更.....	5
• $I_{OFF}$ を $I_{LEAK}$ に名称変更し、説明および制限値を更新.....	6
• 「タイミング要件」の有効化時間と無効化時間の説明を変更。ホールド時間、リセット リリース時間、リセット時間制限を更新。.....	7
• 「デバイスの機能モード」セクション内に「スリープ モード」セクション、「無効化モード」セクション、「アクティブ モード」セクションを追加.....	16
• バルク容量の説明を更新.....	19

Changes from Revision D (January 2015) to Revision E (January 2016)	Page
• 「特長」から "nFAULT" を削除.....	1
• $V_{REF}$ 入力電圧の最小値を変更.....	5
• モーター ドライバのタイミングを「スイッチング特性」表に移動.....	7

Changes from Revision C (November 2013) to Revision D (January 2015)	Page
• 「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加.....	5

Changes from Revision B (October 2012) to Revision C (November 2013)	Page
• 「特長」セクションを変更.....	1
• 電氣的特性表のロジック レベル入力条件を変更.....	6
• 「タイミング要件」を変更.....	7

## 10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">DRV8818PWP</a>	Obsolete	Production	HTSSOP (PWP)   28	-	-	Call TI	Call TI	-40 to 85	DRV8818
<a href="#">DRV8818PWPR</a>	Active	Production	HTSSOP (PWP)   28	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	DRV8818
DRV8818PWPR.A	Active	Production	HTSSOP (PWP)   28	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	DRV8818
DRV8818PWPR.B	Active	Production	HTSSOP (PWP)   28	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	DRV8818
DRV8818PWPRG4	Active	Production	HTSSOP (PWP)   28	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	DRV8818
DRV8818PWPRG4.A	Active	Production	HTSSOP (PWP)   28	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	DRV8818
DRV8818PWPRG4.B	Active	Production	HTSSOP (PWP)   28	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	DRV8818

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




## TAPE AND REEL INFORMATION



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV8818PWPR	HTSSOP	PWP	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
DRV8818PWPRG4	HTSSOP	PWP	28	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1

## TAPE AND REEL BOX DIMENSIONS



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV8818PWPR	HTSSOP	PWP	28	2000	350.0	350.0	43.0
DRV8818PWPRG4	HTSSOP	PWP	28	2000	350.0	350.0	43.0

## GENERIC PACKAGE VIEW


**PWP 28**

**PowerPAD™ TSSOP - 1.2 mm max height**

4.4 x 9.7, 0.65 mm pitch

SMALL OUTLINE PACKAGE


This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4224765/B

PWP (R-PDSO-G28)

PowerPAD™ PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in millimeters.
  - B. This drawing is subject to change without notice.
  - C. Body dimensions do not include mold flash or protrusions. Mold flash and protrusion shall not exceed 0.15 per side.
  - D. This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 for information regarding recommended board layout. This document is available at [www.ti.com](http://www.ti.com) <<http://www.ti.com>>.
  - E. See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
  - E. Falls within JEDEC MO-153

PowerPAD is a trademark of Texas Instruments.


## PWP (R-PDSO-G28) PowerPAD™ SMALL PLASTIC OUTLINE

### THERMAL INFORMATION

This PowerPAD™ package incorporates an exposed thermal pad that is designed to be attached to a printed circuit board (PCB). The thermal pad must be soldered directly to the PCB. After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For additional information on the PowerPAD package and how to take advantage of its heat dissipating abilities, refer to Technical Brief, PowerPAD Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 and Application Brief, PowerPAD Made Easy, Texas Instruments Literature No. SLMA004. Both documents are available at [www.ti.com](http://www.ti.com).

The exposed thermal pad dimensions for this package are shown in the following illustration.



Top View

Exposed Thermal Pad Dimensions

4206332-34/AO 01/16


NOTE: A. All linear dimensions are in millimeters

B. Exposed tie strap features may not be present.

PowerPAD is a trademark of Texas Instruments

## PWP (R-PDSO-G28)


## PowerPAD™ PLASTIC SMALL OUTLINE



- NOTES:
- All linear dimensions are in millimeters.
  - This drawing is subject to change without notice.
  - Customers should place a note on the circuit board fabrication drawing not to alter the center solder mask defined pad.
  - This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002, SLMA004, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at [www.ti.com](http://www.ti.com) <<http://www.ti.com>>. Publication IPC-7351 is recommended for alternate designs.
  - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.
  - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

PWP (R-PDSO-G28)

PowerPAD™ PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in millimeters.
  - B. This drawing is subject to change without notice.
  - C. Body dimensions do not include mold flash or protrusions. Mold flash and protrusion shall not exceed 0.15 per side.
  - D. This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 for information regarding recommended board layout. This document is available at [www.ti.com](http://www.ti.com) <<http://www.ti.com>>.
  - E. See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
  - E. Falls within JEDEC MO-153

PowerPAD is a trademark of Texas Instruments.


## PWP (R-PDSO-G28) PowerPAD™ SMALL PLASTIC OUTLINE

### THERMAL INFORMATION

This PowerPAD™ package incorporates an exposed thermal pad that is designed to be attached to a printed circuit board (PCB). The thermal pad must be soldered directly to the PCB. After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For additional information on the PowerPAD package and how to take advantage of its heat dissipating abilities, refer to Technical Brief, PowerPAD Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 and Application Brief, PowerPAD Made Easy, Texas Instruments Literature No. SLMA004. Both documents are available at [www.ti.com](http://www.ti.com).

The exposed thermal pad dimensions for this package are shown in the following illustration.



4206332-33/AO 01/16


NOTE: A. All linear dimensions are in millimeters

B. Exposed tie strap features may not be present.

PowerPAD is a trademark of Texas Instruments

## PWP (R-PDSO-G28)

## PowerPAD™ PLASTIC SMALL OUTLINE



## NOTES:

- All linear dimensions are in millimeters.
- This drawing is subject to change without notice.
- Customers should place a note on the circuit board fabrication drawing not to alter the center solder mask defined pad.
- This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002, SLMA004, and also the Product Data Sheets.
- For specific thermal information, via requirements, and recommended board layout. These documents are available at [www.ti.com](http://www.ti.com) <<http://www.ti.com>>. Publication IPC-7351 is recommended for alternate designs. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil design.
- Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月