JAJSPE1A - DECEMBER 2022 - REVISED JULY 2025

DACx3204W 12 ビット、10 ビット、クワッド電圧および電流出力スマート DAC、自動検出 I²C、SPI、PMBus[®] インターフェイス付き、DSBGA パッケー ジ

1 特長

- 柔軟な構成でプログラム可能な電圧または電流出力:
 - 電圧出力:
 - 1LSB DNL
 - 1×、1.5×、2×、3×、4×のゲイン
 - 電流出力:
 - 1LSB INL および DNL (8 ビット)
 - ±25µA、±50µA、±125µA、±250µA の出力範 囲を選択可能
- すべてのチャネルでコンパレータ モードをプログラム
- VDD オフ時はハイインピーダンス出力
- ハイインピーダンスおよび抵抗性プルダウンのパワー ダウン モード
- 50MHz SPI 互換インターフェイス
- I²C、SPI、PMBus® インターフェイスを自動検出
 - V_{IH}: 1.62V (V_{DD} = 5.5V の場合)
- 汎用入出力 (GPIO) をさまざまな機能に構成可能
- あらかじめ定義された波形生成:正弦波、三角波、のこ ぎり波
- ユーザーがプログラム可能な不揮発性メモリ (NVM)
- 基準電圧として、内部、外部または電源を使用可能
- 広い動作範囲:
 - 電源:1.8V ~ 5.5V
 - 温度範囲:-40℃~+125℃
- 超小型パッケージ: 16 ピン DSBGA (1.76mm × 1.76mm)

2 アプリケーション

- 光学モジュール
- 標準的ノートPC

3 説明


12 ビット DAC63204W および 10 ビット DAC53204W (DACx3204W) は、クワッド チャネル、バッファ付き、電圧 出力および電流出力のスマート D/A コンバータ (DAC) の ピン互換ファミリです。これらのデバイスは、Hi-Z のパワー ダウン モードと、電源オフ状態での Hi-Z 出力をサポート しています。DAC 出力は、プログラマブルなコンパレータ および電流源または電流シンクとして使用するためのフォ ース センス オプションを備えています。 このスマート **DAC** は、多機能 GPIO、関数生成、NVM によって、プロセッサ レスアプリケーションや設計の再利用を実現できます。 I²C、SPI、PMBus インターフェイスを自動的に検出しま す。また、内部リファレンスを搭載しています。

このスマート DAC は、小型パッケージおよび低消費電力 という特長を備えており、電圧マージン測定とスケーリン グ、バイアスおよびキャリブレーション用の DC セット ポイ ント、波形生成などの用途に最適です。

製品情報

部品番号	分解能	パッケージ ⁽¹⁾					
DAC63204W	12 ビット	YBH (DSBGA, 16)					
DAC53204W	10 ビット	YBH (DSBGA, 16)					

(1) 詳細については、セクション 11 を参照してください。



概略ブロック図



目次

1	特長1
	アプリケーション1
	説明1
4	ピン構成および機能3
5	仕様4
	5.1 絶対最大定格
	5.2 ESD 定格
	5.3 推奨動作条件
	5.4 熱に関する情報4
	5.5 電気的特性: 電圧出力5
	5.6 電気的特性:電流出力7
	5.7 電気的特性:コンパレータ モード9
	5.8 電気的特性:総則10
	5.9 タイミング要件: I ² C スタンダード モード11
	5.10 タイミング要件: I ² C 高速モード11
	5.11 タイミング要件: I ² C 高速モード プラス バス
	5.12 タイミング要件: SPI 書き込み動作12
	5.13 タイミング要件:SPI 読み出しおよびデイジー チェ
	ーン動作 (FSDO = 0)12
	5.14 タイミング要件: SPI 読み出しおよびデイジー チェ
	ーン動作 (FSDO = 1)12
	5.15 タイミング要件: GPIO14
	5.16 タイミング図14
	5.17 代表的特性: 電圧出力16
	5.18 代表的特性: 電流出力21
	5.19 代表的特性: コンパレータ
	5.20 代表的特性: 総則
6	詳細説明27
	6.1 概要27
	6.2 機能ブロック図27
	6.3 機能説明28
	6.4 デバイスの機能モード30
	6.5 プログラミング47
7	レジスタ マップ56
	7.1 NOP レジスタ (アドレス = 00h) [リセット = 0000h]59
	7.2 DAC-X-MARGIN-HIGH レジスタ (アドレス = 01h、
	07h、0Dh、13h) [リセット = 0000h]59
	7.3 DAC-X-MARGIN-LOW レジスタ (アドレス = 02h、
	08h、0Eh、14h) [リセット = 0000h]59
	7.4 DAC-X-VOUT-CMP-CONFIG レジスタ (アドレス =
	03h、09h、0Fh、15h) [リセット = 0000h]
	7.5 DAC-X-IOUT-MISC-CONFIG レジスタ (アドレス =
	04h、0Ah、10h、16h) [リセット = 0000h]
	7.6 DAC-X-CMP-MODE-CONFIG レジスタ (アドレス =
	05h、0Bh、11h、17h) [リセット = 0000h]
	7.7 DAC-X-FUNC-CONFIG レジスタ (アドレス = 06h、
	0Ch、12h、18h) [リセット = 0000h]63

	7.8 DAC-X-DATA レジスタ (アドレス = 19h、1Ah、	
	1Bh、1Ch) [リセット = 0000h]	. 66
	7.9 COMMON-CONFIG レジスタ (アドレス = 1Fh) [リ	
	セット = 0FFFh]	66
	7.10 COMMON-TRIGGER レジスタ (アドレス = 20h)	
	[リセット = 0000h]	67
	7.11 COMMON-DAC-TRIG レジスタ (アドレス = 21h)	
	[リセット = 0000h]	68
	7.12 GENERAL-STATUS レジスタ (アドレス = 22h) [リ	
	セット = 00h、DEVICE-ID、VERSION-ID]	. 69
	7.13 CMP-STATUS レジスタ (アドレス = 23h) [リセット	
	= 0000h]	70
	7.14 GPIO-CONFIG レジスタ (アドレス = 24h) [リセット	
	= 0000h]	. 70
	7.15 DEVICE-MODE-CONFIG レジスタ (アドレス =	
	25h) [リセット = 0000h]	72
	7.16 INTERFACE-CONFIG レジスタ (アドレス = 26h)	
	[リセット = 0000h]	72
	7.17 SRAM-CONFIG レジスタ (アドレス = 2Bh) [リセッ	
	├ = 0000h]	73
	7.18 SRAM-DATA レジスタ (アドレス = 2Ch) [リセット =	
	0000h]	. 73
	7.19 DAC-X-DATA-8BIT レジスタ (アドレス = 40h、	
	41h、42h、43h) [リセット = 0000h]	74
	7.20 BRDCAST-DATA レジスタ (アドレス = 50h) [リセッ	
	ト = 0000h]	74
	7.21 PMBUS ページ レジスタ[リセット = 0300h]	
	7.22 PMBUS-OP-CMD-X レジスタ [リセット = 0000h]	
	7.23 PMBUS-CML レジスタ [リセット = 0000h]	
	7.24 PMBUS バージョン レジスタ [リセット = 2200h]	
8	アプリケーションと実装	
	8.1 アプリケーション情報	
	8.2 代表的なアプリケーション	
	8.3 電源に関する推奨事項	
	8.4 レイアウト	80
9	デバイスおよびドキュメントのサポート	81
	9.1ドキュメントのサポート	
	9.2ドキュメントの更新通知を受け取る方法	
	9.3 サポート・リソース	
	9.4 商標	
	9.5 静電気放電に関する注意事項	
	9.6 用語集	
	0 改訂履歴	
11	1 メカニカル、パッケージ、および注文情報	82



4 ピン構成および機能




図 4-1. YBH パッケージ、16 ピン DSBGA (上面図)

表 4-1. ピンの機能

ピン		a. aa	as en	
番号	名称	タイプ	説明	
A1	VREF	電源	外部基準電圧入力ピン (I)VREF と AGND の間にコンデンサ (おおよそ 0.1μF) を接続します。 外部基準電圧を使用しない場合は、VDD にプルアップ抵抗を使用します。このピンは、VDD より前に上昇させないでください。外部基準電圧を使用する場合は、必ず VDD の後にリファレンス電圧が上昇します。	
A2	OUT3	出力	DAC チャネル 3 からのアナログ出力電圧。	
A3	OUT2	出力	DAC チャネル2からのアナログ出力電圧。	
		入力 / 出力	LDAC、PD、PROTECT、RESET、SDO、および STATUS として構成可能な汎用入出力。 STATUS および SDO の場合、外部プルアップ抵抗を使用してピンを IO 電圧に接続します。使用しない場合は、外付け抵抗を使用して GPIO ピンを VDD または AGND に接続します。このピンは VDD よりも先に上昇できます。	
B1 VDD 電源		電源	電源電圧。	
B2 FB3 入力 チャネル 3 の電圧フィードバック ピン。電圧出力モードでは、閉ループアンプ出力の場合は OUT3 に核流を最小限に抑えるため、FB3 ピンを未接続のままにします。		チャネル 3 の電圧フィードバックビン。電圧出力モードでは、閉ループアンプ出力の場合は OUT3 に接続します。電流出力モードでは、リーク電流を最小限に抑えるため、FB3 ビンを未接続のままにします。		
B3 FB2 入力		入力	チャネル 2 の電圧フィードバックビン。電圧出力モードでは、閉ループアンプ出力の場合は OUT2 に接続します。電流出力モードでは、リーク電流を最小限に抑えるため、FB2 ビンを未接続のままにします。	
B4	SCL/SYNC 出力 I ² C シリアル インターフェイス クロックまたは SPI チップ セレクト入力。これを外付けプルアップ抵抗を使用して IO 電圧に接続します VDD よりも先に上昇できます。		I ² C シリアル インターフェイス クロックまたは SPI チップ セレクト入力。これを外付けプルアップ抵抗を使用して IO 電圧に接続します。このビンは VDD よりも先に上昇できます。	
C1	AGND	グランド	デバイスの全回路のグランド基準点。	
C2	FB0	入力	チャネル 0 の電圧フィードバックビン。電圧出力モードでは、閉ループアンプ出力の場合は OUT0 に接続します。電流出力モードでは、リーク電流を最小限に抑えるため、FB0 ビンを未接続のままにします。	
СЗ	FB1	入力	チャネル 1 の電圧フィードバックビン。電圧出力モードでは、閉ループアンプ出力の場合は OUT1 に接続します。電流出力モードでは、リーク電流を最小限に抑えるため、FB1 ビンを未接続のままにします。	
C4	A0/SDI	入力	PC または SPI 用シリアル データ入力のアドレス構成ピン。 A0 の場合、アドレス構成のためにこのピンを VDD、AGND、SDA、SCL のいずれかに接続します (セクション 6.5.2.2.1)。 SDI の場合、このピンをプルアップもプルダウンもする必要はありません。このピンは VDD よりも先に上昇できます。	
D1	CAP	電源	内部 LDO 用の外部バイパス コンデンサ。 CAP と AGND の間にコンデンサ (おおよそ 1.5μF) を接続します。	
D2	OUT0	出力	DAC チャネル O からのアナログ出力電圧。	
D3	OUT1	出力	DAC チャネル 1 からのアナログ出力電圧。	
D4	SDA/SCLK	入力 / 出力	双方向 I ² C シリアル データ バスまたは SPI クロック入力。このピンは、I ² C モードでは外付けブルアップ抵抗を使用して IO 電圧に接続します。このピンは VDD よりも先に上昇できます。	

English Data Sheet: SLASF71



5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

		最小值	最大値	単位
V_{DD}	電源電圧、V _{DD} から AGND へ	-0.3	6	V
	デジタル入力から AGND へ	-0.3	V _{DD} + 0.3	V
	V _{FBX} から AGND 〜	-0.3	V _{DD} + 0.3	V
	V _{OUTX} から AGND へ	-0.3	V _{DD} + 0.3	V
V _{REF}	外部リファレンス電圧、V _{REF} から AGND へ	-0.3	V _{DD} + 0.3	V
	OUTx、VDD、AGND ピンを除く任意のピンに流れ込む電流	-10	10	mA
TJ	接合部温度	-40	150	°C
T _{stg}	保存温度	-65	150	°C

^{(1) 「}絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

			値	単位
V	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V
V(ESD)		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	±500	·

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称值 最大值	単位
V_{DD}	グランドへの正電源電圧 (AGND)	1.7	5.5	V
V_{REF}	グランドへの外部基準電圧 (AGND)	1.7	V_{DD}	V
V _{IH}	デジタル入力高電圧、1.7V < V _{DD} ≤ 5.5V	1.62		V
V _{IL}	デジタル入力低電圧		0.4	V
C _{CAP}	CAP ピンの外付けコンデンサ	0.5	15	μF
T _A	周囲温度	-40	125	°C

5.4 熱に関する情報

		DACx3204W	
	熱評価基準 ⁽¹⁾	YBH (DSBGA)	単位
		16 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	81.2	°C/W
R _{0JC(top)}	接合部からケース (上面) への熱抵抗	0.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	20.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	0.2	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	20.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

Product Folder Links: DAC53204W DAC63204W

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated



5.5 電気的特性:電圧出力

すべての最小/最大仕様は T_A = -40° C \sim +125 $^{\circ}$ C で、標準仕様は T_A = 25 $^{\circ}$ C、1.7V \leq V_{DD} \leq 5.5V、DAC リファレンスは VDD に接続、ゲイン = 1 \times 、DAC 出力ピン (OUT) には抵抗負荷 (R_L = $5k\Omega$ \sim AGND) および容量負荷 (C_L = 200pF \sim AGND)、およびデジタル入力は VDD または AGND です (特に明記しない限り)

	パラメータ	テスト条件	最小値	標準値	最大値	単位
安定						
	1\ \htt.\de	DAC63204W	12			10.1
	分解能	DAC53204W	10			ビット
INII	(本八十七字)位性 (1)	DAC63204W	-5		5	LCD
INL	積分非直線性(1)	DAC53204W	-1.25		1.25	LSB
DNL	微分非直線性(1)		-1		1	LSB
	12	コード 0d を DAC に入力、外部リファレンス電圧、V _{DD} = 5.5V		6	12	
	ゼロコード誤差(4)	コード 0d を DAC に入力、内部 V _{REF} 、ゲイン= 4×、 V _{DD} = 5.5V		6	15	mV
	ゼロコード誤差の温度係数(4)			±10		μV/°C
	トラム 3 部 辛(4) (6)	1.7V ≤ V _{DD} < 2.7V、V _{FB} ピンを V _{OUT} に短絡、DAC コード: 12 ビット分解能の場合は 32d	-0.75	0.3	0.75	%FSR
	オフセット誤差(4)(6)	2.7V ≤ V _{DD} ≤ 5.5V、V _{FB} ピンを V _{OUT} に短絡、DAC コード: 12 ビット分解能の場合は 32d	-0.5	0.25	0.5	%F3R
	オフセット誤差温度係数(4)	V _{FB} ピンを V _{OUT} 、DAC コード: 12 ビット分解能の場合は 32d、10 ビット分解能の場合は 8d		±0.0003		%FSR/°C
	ゲイン誤差 ⁽⁴⁾	エンドポイント コード間:12 ビット分解能の場合は 32d ~ 4064d、10 ビット分解能の場合は 8d ~ 1016d	-0.5	0.25	0.5	%FSR
	ゲイン誤差温度係数(4)	エンドポイント コード間:12 ビット分解能の場合は 32d ~ 4064d、10 ビット分解能の場合は 8d ~ 1016d		±0.0008		%FSR/°C
	コュコム コヨギ(4) (6)	1.7V ≤ V _{DD} < 2.7V、フルスケールの DAC	-1		1	0/ ECD
	フルスケール誤差 ^{(4) (6)}	2.7V ≤ V _{DD} ≤ 5.5V、フルスケールの DAC	-0.5		0.5	%FSR
	フルスケール誤差の温度係数(4)	フルスケールでの DAC		±0.0008		%FSR/°C
出力						
	出力電圧	リファレンス電圧を V _{DD} に接続	0		V_{DD}	V
	D R U (2 +2/2)	R _L = 無限大、位相マージン = 30°			200	
CL	容量性負荷(2)	位相マージン = 30°			1000	pF
		V_{DD} = 1.7 V 、フルスケール出力を AGND に 短絡、または ゼロスケール出力を V_{DD} に短絡		15		
	短絡電流	V_{DD} = 2.7 V 、フルスケール出力を AGND に 短絡、または ゼロスケール出力を V_{DD} に短絡		50		mA
		V_{DD} = 5.5 V 、フルスケール出力を AGND に 短絡、または ゼロスケール出力を V_{DD} に短絡		60		
		V _{DD} まで (DAC 出力無負荷、内部リファレンス = 1.21V)、 V _{DD} ≥ 1.21 V X ゲイン + 0.2V	0.2			V
	出力電圧ヘッドルーム ⁽²⁾	V _{DD} および AGND へ (DAC 出力無負荷、V _{DD} での外部リファレンス電圧 (ゲイン = 1×)、V _{REF} ピンは V _{DD} と短絡していません)	0.8			
		V_{DD} および AGND \sim (V_{DD} = 5.5V で I_{LOAD} = 10mA、 V_{DD} = 2.7V で I_{LOAD} = 3mA、 V_{DD} = 1.8V で I_{LOAD} = 1mA)、 V_{DD} での外部リファレンス (ゲイン = 1 x)、 V_{REF} ピンは V_{DD} に短絡されていません)	10			%FSR



5.5 電気的特性:電圧出力 (続き)

すべての最小/最大仕様は T_A = -40° C \sim +125 $^{\circ}$ C で、標準仕様は T_A = 25 $^{\circ}$ C、1.7V \leq V_{DD} \leq 5.5V、DAC リファレンスは VDD に接続、ゲイン = 1 \times 、DAC 出力ピン (OUT) には抵抗負荷 (R_L = $5k\Omega$ \sim AGND) および容量負荷 (C_L = 200pF \sim AGND)、およびデジタル入力は VDD または AGND です (特に明記しない限り)

	パラメータ	テスト条件	最小値	標準値	最大値	単位	
Z _O	V _{FB} dc 出力インピーダンス ⁽³⁾	DAC 出力イネーブル、内部リファレンス (ゲイン = $1.5 \times$ または $2 \times$)、または V_{DD} での外部リファレンス電圧 (ゲイン = $1 \times$)、 V_{REF} ピンは V_{DD} に短絡していません	400	500	600	kΩ	
		DAC 出力イネーブル、内部 V _{REF} 、ゲイン = 3× または 4×	325	400	485		
	電源除去比 (dc)	内部 V_{REF} 、ゲイン = $2\times$ 、中間スケールでの DAC、 V_{DD} = $5V\pm10\%$		0.25		mV/V	
ダイブ	トミック性能						
		1/4 から 3/4 スケール、3/4 から 1/4 へのスケールで 10% FSR にセトリング、V _{DD} = 5.5V		20			
t _{sett}	出力電圧セトリング時間	1/4 から 3/4 スケール、および 3/4 から 1/4 へのスケールで 10% FSR にセトリング、 V_{DD} = 5.5 V 、内部 V_{REF} 、ゲイン = 4×		25		μs	
	スルーレート	V _{DD} = 5.5V		0.3		V/µs	
	高海上、叶の野」 イゼゼ	スタートアップ時 (DAC 出力ディセーブル)		75		mV	
	電源オン時のグリッチ振幅	スタートアップ時 (DAC 出力無効)、R _L = 100kΩ		200		IIIV	
	出力イネーブルのグリッチ振幅	DAC 出力を無効化して有効にする (DAC レジスタがゼロスケール)、 $R_L = 100k\Omega$		250		mV	
		$f = 0.1$ Hz ~ 10 Hz、ミッドスケールでの DAC、 $V_{DD} = 5.5$ V		50			
V _n	出力ノイズ電圧 (ピークツーピーク)	内部 V_{REF} 、ゲイン = $4\times$ 、 f = $0.1Hz$ \sim $10Hz$ 、 中間スケール DAC、 V_{DD} = $5.5V$		90		μV_{PP}	
		$f = 1kHz$ 、ミッドスケールでの DAC、 $V_{DD} = 5.5V$		0.35			
	出力ノイズ 密度	内部 V_{REF} , ゲイン = $4 \times$ 、 $f = 1 \text{kHz}$ 、中間スケール DAC、 $V_{DD} = 5.5 \text{V}$		0.9		μV/√ Hz	
	電源除去比 (ac) ⁽³⁾	内部 V_{REF} 、ゲイン = $4\times$ 、200mV 50-Hz または 60-Hz の正弦波を電源電圧に重ね合わせる、ミッドスケールの DAC		-68		dB	
	コード書き換えによるグリッチ イン パルス	ミッドスケール付近で ±1LSB の変化 (フィードスルーを含む)		10		nV-s	
	コード書き換えによるグリッチ イン パルス振幅	ミッドスケール付近で ±1LSB の変化 (フィードスルーを含む)		15		mV	
電源							
I _{DD}	VDD に流れる電流 ^{(4) (5)}	通常動作、フルスケールでの DAC、デジタル ピンは静的、V _{DD} での外部リファレンス電圧ですが、V _{REF} ピンは V _{DD} に短絡していません		150		μA/ch	

⁽¹⁾ DAC 出力を無負荷の状態で測定。外部基準電圧と内部リファレンス V_{DD} ≥ 1.21 × ゲイン + 0.2V の場合、エンド ポイントコードの間: 12 ビット 分解能の場合は 32d ~ 4064d、10 ビット分解能の場合は 8d ~ 1016d。

- (2) 設計と特性評価による仕様で、製造テストは未実施。
- (3) 内部リファレンスを使用する場合、リファレンス値に対して 200-mV のヘッドルームで規定。
- (4) DAC 出力を無負荷の状態で測定。
- (5) 総消費電力は、 $I_{DD} \times$ (電源オンされるチャネルの合計数) + (スリープモード電流) で計算されます。
- (6) DAC チャネルが長期的に IOUT モードに構成されてから、VOUT モードに切り替わると、VOUT モードにパラメータドリフトを表示できます。



5.6 電気的特性:電流出力

すべての最小/最大仕様は T_A = -40° C \sim +125°C で、標準仕様は T_A = 25°C、1.7V \leq V_{DD} \leq 5.5V、 \pm 250- μ A 出力範囲、およびデジタル入力が VDD または AGND の場合です (特に明記しない限り)

	パラメータ	テスト条件	最小値	標準値	最大値	単位
安定!	動作					
	分解能		8			ビット
INL	積分非直線性	そのの場合は 0d ~ 255d の DAC コード	-1		1	LSB
DNL	微分非直線性	そのの場合は 0d ~ 255d の DAC コード	-1		1	LSB
	オフセット エラー	DAC 出力範囲: ±25μA、±50μA、±125μA、±250μA、ミッド スケールの DAC		±1		%FSR
	ゲイン誤差	DAC 出力範囲:±25μA、±50μA、±125μA、±250μA。DAC コードは 0d ~ 255d		±1.3		%FSR
出力						
	出力コンプライアンス電圧(1)	DAC 出力範囲:±25μA、±50μA、±125μA、±250μA、V _{DD} および AGND 〜	400			mV
Z _O	I _{OUT} dc 出力インピーダンス ⁽²⁾	ミッドスケールで DAC、DAC 出力は V _{DD} /2 に維持されます	60			МΩ
	電源除去比 (dc)	ミッドスケールでの DAC、すべてのバイポーラ範囲、V _{DD} が 4.5V から 5.5V に変化		0.23		LSB/V
ダイナ	トミック性能			,	'	
t _{sett}	出力電流セトリング時間	1/4 から 3/4 スケール、および 3/4 から 1/4 へのスケールで 1LSB にセトリング、8 ビット分解能、V _{DD} = 5.5V、OUTxピンの同相電圧は V _{DD} /2 です		60		μs
V _n	出力ノイズ電流 (ピークツーピーク)	0.1Hz ~ 10Hz、ミッドスケールの DAC、 V _{DD} = 5.5V、±250-μA の出力範囲		150		nA _{PP}
	出力ノイズ 密度	f = 1kHz、ミッドスケールの DAC、 V _{DD} = 5.5V、出力範囲 ±250-µA		1		nA/√ Hz
	電源除去比 (ac) ⁽³⁾	±250μA 出力範囲、200-mV 50-Hz または 60-Hz の正弦 波を電源電圧に重ね合わせる (ミッドスケールの DAC)		0.65		LSB/V



5.6 電気的特性:電流出力 (続き)

すべての最小/最大仕様は $T_A = -40^{\circ}$ C $\sim +125^{\circ}$ C で、標準仕様は $T_A = 25^{\circ}$ C、 $1.7V \leq V_{DD} \leq 5.5V$ 、 ± 250 - μA 出力範囲、およびデジタル入力が VDD または AGND の場合です (特に明記しない限り)

	パラメータ	テスト条件	最小值	標準値	最大値	単位		
電源	電源							
	VDD に流れる電流 ⁽³⁾ (4)	通常動作、フルスケールでの DAC、±25-μA の出力範囲、 デジタル ピンの静電容量		42	50			
		通常動作、フルスケールでの DAC、±50-μA の出力範囲、 デジタル ピンの静電容量		56	70	μΑ/ch		
I _{DD}		通常動作、フルスケールでの DAC、±125-μA の出力範 囲、デジタル ピンの静電容量		98	120	µА/СП		
		通常動作、フルスケールでの DAC、±250-μA の出力範 囲、デジタル ピンの静電容量		167	200			

- (1) DAC コード 0d と 255d の間で測定。
- (2) 設計と特性評価による仕様で、製造テストは未実施。
- (3) V_{DD} に流れる電流は、OUTx ピンに供給またはシンクされる負荷電流を考慮していません。 V_{REF} ピンは V_{DD} に接続されます。
- (4) 総消費電力は、I_{DD}×(電源オンされるチャネルの合計数)+(スリープモード電流)で計算されます。



5.7 電気的特性:コンパレータ モード

すべての最小/最大仕様は T_A = -40° C \sim +125°C で、標準仕様は T_A = 25°C、1.7V \leq V_{DD} \leq 5.5V、DAC リファレンスは VDD に接続、ゲイン = 1 × 電圧出力モード、DAC 出力ピン (OUT) には抵抗負荷 (R_L = $5k\Omega$ \sim AGND) および容量負荷 (C_L = 200pF \sim AGND)、およびデジタル入力は VDD または AGND です (特に明記しない限り)

	パラメータ	テスト条件	最小値	標準値	最大値	単位
安定	動作			-		
	オフセット誤差 ^{(1) (2)}	1.7V ≤ V _{DD} ≤ 5.5V、ミッドスケールの DAC、Hi-Z のコンパレータ入力、外部基準電圧で動作する DAC。	-6	0	6	mV
	オフセット誤差の時間ドリフト(1)	V_{DD} = 5.5V、外部リファレンス電圧、 T_A = 125°C、 Hi -Z モードの FB、フルスケールの DAC、 0 V の V_{FB} または ゼロスケールの DAC、 1.84 V の V_{FB} 、 10 年間の連続動作に対してドリフトを規定		4		mV
出力						
	1.480	V _{REF} を V _{DD} に接続、V _{FB} 抵抗ネットワークをグランドに接続します	0		V _{DD}	V
	入力電圧	V _{REF} を V _{DD} に接続、V _{FB} 抵抗ネットワークをグランドから切断	0		V _{DD} × (1/3 – 1/100)	V
V _{OL}	ロジック Low 出力電圧	I _{LOAD} = 100μA、オープンドレイン モードで出力		0.1		V
ダイナ	トミック性能					
t _{resp}	出力応答時間	DAC はミッドスケールで 10 ビットの分解能、FB 入力は Hi-Z、FB ノードでの遷移ステップは (V _{DAC} – 2LSB) から (V _{DAC} + 2LSB)、遷移時間は出力の10% から90% の間で測定、出力電流は100µA、コンパレータ出力はプッシュプルモードに設定、DAC 出力での負荷コンデンサは25pF		10		μs

- (1) 設計と特性評価による仕様で、製造テストは未実施。
- (2) この仕様には、DAC の総合未調整誤差 (TUE) は含まれていません。



5.8 電気的特性:総則

すべての最小/最大仕様は T_A = -40° C \sim $+125^{\circ}$ C で、標準仕様は T_A = 25° C、 $1.7V \leq V_{DD} \leq 5.5V$ 、DAC リファレンスは VDD に接続、ゲイン = $1 \times$ (電圧出力モード)、または ± 250 - μ A 出力範囲 (電流出力モード)、DAC 出力ピン (OUT) には電圧出力モードの抵抗負荷 (R_L = $5k\Omega \sim AGND$) および容量負荷 (C_L = $200pF \sim AGND$)、およびデジタル入力は VDD または AGND です (特に明記しない限り)

	パラメータ	テスト条件	最小值	標準値	最大値	単位
内部	リファレンス					
	初期精度	T _A = 25°C	1.1979	1.212	1.224	V
	リファレンス出力の温度係数 ⁽¹⁾ (2)				50	ppm/°C
EXTE	RNAL REFERENCE				'	
	V _{REF} 入力インピーダンス(1)(3)			192		kΩ-ch
EEPF	ROM					
	耐久性(1)	-40°C ≤ T _A ≤ +85°C		20000		11. 24-3
		T _A = 125°C		1000		サイクル
	データ保持期間 ⁽¹⁾	T _A = 25°C		50		年
	EEPROM プログラミング書き込みサイクル時間 ⁽¹⁾				200	ms
	デバイスの起動時間(1)	電源有効 (V _{DD} ≥ 1.7V) から出力有効状態 (EEPROM に プログラムされた出力状態) までの所要時間、CAP ピンの 0.5µF コンデンサ		5		ms
デジタ	ル入力					
	デジタル フィードスルー	電圧出力モード、ミッドスケールでの DAC 出力の静的、高速モードプラス、SCL トグル		20		nV-s
	ピン容量 1	ピンごと		10		pF
パワー	ーダウン モード					
I _{DD}	VDD に流れる電流	スリープモードでの DAC、内部リファレンスはパワーダウン、5.5V での外部リファレンス電圧			28	μΑ
I _{DD}	VDD に流れる電流 ⁽¹⁾	スリープモードで DAC、内部リファレンスをイネーブル、内部リファレンスを流れる追加電流		10		μΑ
I _{DD}	VDD に流れる電流 ⁽¹⁾	DAC チャネルがイネーブル、内部リファレンスがイネーブル、電圧出力モードで DAC チャネルごとの内部リファレンスを流れる追加電流		12.5		μΑ
ハイイ	ンピーダンス出力					
		Hi-Z 出力モードの DAC、1.7V ≤ V _{DD} ≤ 5.5V		10		nA
	ソ カントイドソ リンボル・フ 手	V_{DD} = 0V、 V_{OUT} ≤ 1.5V、 V_{DD} と AGND = 0.1 μ F の間の デカップリング コンデンサ		200		nA
I _{LEAK}	V _{OUTX} および V _{FBX} に流れる電流	V _{DD} = 0V、1.5V < V _{OUT} ≤ 5.5V、V _{DD} と AGND = 0.1µF の間のデカップリング コンデンサ		500		nA
		V _{DD} と AGND の間の 100kΩ、V _{OUT} ≤ 1.25V、OUT ピン の 10kΩ の直列抵抗		±2		μΑ

- (1) 設計と特性評価による仕様で、製造テストは未実施。
- (2) -40°C および +125°C で測定し、勾配を計算します。
- (3) DAC チャネルのインピーダンスは並列に接続されています。

5.9 タイミング要件: I²C スタンダード モード

すべての入力信号は、VIL から $V_{pull-up}$ の 70%、1.7 $V \le V_{DD} \le 5.5V$ 、 $-40^{\circ}C \le T_A \le +125^{\circ}C$ 、1.7 $V \le V_{pull-up} \le V_{DD}$ V までのタイミングが設定されます

		最小值	公称值	最大值	単位
f _{SCL}	SCL 周波数			100	kHz
t _{BUF}	停止条件と始動条件の間のバス解放時間	4.7			μs
t _{HDSTA}	リピートスタート後のホールド時間	4			μs
t _{SUSTA}	繰り返しスタートのセットアップ時間	4.7			μs
t _{SUSTO}	STOP 条件のセットアップ時間	4			μs
t _{HDDAT}	データホールド時間	0			ns
t _{SUDAT}	データ セットアップ時間	250			ns
t _{LOW}	SCL クロックの Low 期間	4700			ns
t _{HIGH}	SCL クロックの High 期間	4000			ns
t _F	クロック / データの立ち下がり時間			300	ns
t _R	クロック / データの立ち上がり時間			1000	ns
t _{VDDAT}	データ有効時間、R = 360Ω、C _{trace} = 23pF、C _{probe} = 10pF			3.45	μs
t _{VDACK}	データ有効アクノリッジ時間、R = 360Ω、C _{trace} = 23pF、 _{probe} = 10pF			3.45	μs

5.10 タイミング要件: I²C 高速モード

すべての入力信号は、VIL から $V_{pull-up}$ の 70%、1.7V \leq V_{DD} \leq 5.5V、 -40° C \leq T_{A} \leq +125 $^{\circ}$ C、1.7V \leq $V_{pull-up}$ \leq V_{DD} V までのタイミングが設定されます

		最小値	公称值	最大値	単位
f _{SCL}	SCL 周波数			400	kHz
t _{BUF}	停止条件と始動条件の間のバス解放時間	1.3			μs
t _{HDSTA}	リピートスタート後のホールド時間	0.6			μs
t _{SUSTA}	繰り返しスタートのセットアップ時間	0.6			μs
t _{SUSTO}	STOP 条件のセットアップ時間	0.6			μs
t _{HDDAT}	データホールド時間	0			ns
t _{SUDAT}	データ セットアップ時間	100			ns
t _{LOW}	SCL クロックの Low 期間	1300			ns
t _{HIGH}	SCL クロックの High 期間	600			ns
t _F	クロック / データの立ち下がり時間			300	ns
t _R	クロック / データの立ち上がり時間			300	ns
t _{VDDAT}	データ有効時間、R = 360Ω、C _{trace} = 23pF、C _{probe} = 10pF			0.9	μs
t _{VDACK}	データ有効アクノリッジ時間、R = 360Ω、C _{trace} = 23pF、 _{probe} = 10pF			0.9	μs

5.11 タイミング要件: I²C 高速モード プラス バス

すべての入力信号は、VIL から $V_{pull-up}$ の 70%、1.7 $V \le V_{DD} \le 5.5V$ 、 $-40^{\circ}C \le T_A \le +125^{\circ}C$ 、1.7 $V \le V_{pull-up} \le V_{DD}$ V までのタイミングが設定されます

		最小値	公称值	最大値	単位
f _{SCL}	SCL 周波数			1	MHz
t _{BUF}	停止条件と始動条件の間のバス解放時間	0.5			μs
t _{HDSTA}	リピート スタート後のホールド時間	0.26			μs
t _{SUSTA}	繰り返しスタートのセットアップ時間	0.26			μs
t _{SUSTO}	STOP 条件のセットアップ時間	0.26			μs
t _{HDDAT}	データホールド時間	0			ns
t _{SUDAT}	データ セットアップ時間	50			ns
t _{LOW}	SCL クロックの Low 期間	0.5			μs
t _{HIGH}	SCL クロックの High 期間	0.26			μs

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

11



すべての入力信号は、VIL から $V_{pull-up}$ の 70%、1.7 $V \le V_{DD} \le 5.5V$ 、 $-40^{\circ}C \le T_A \le +125^{\circ}C$ 、1.7 $V \le V_{pull-up} \le V_{DD}$ V までのタイミングが設定されます

		最小値	公称值	最大值	単位
t _F	クロック / データの立ち下がり時間			120	ns
t _R	クロック / データの立ち上がり時間			120	ns
t _{VDDAT}	データ有効時間、R = 360Ω、C _{trace} = 23pF、C _{probe} = 10pF			0.45	μs
t _{VDACK}	データ有効アクノリッジ時間、R = 360Ω、C _{trace} = 23pF、 _{probe} = 10pF			0.45	μs

5.12 タイミング要件: SPI 書き込み動作

すべての入力信号は t_r = t_f = 1V/ns (V_{IO} の 10% \sim 90%) で規定され、(VIL + VIH) /2、1.7V \leq V_{IO} \leq 5.5V、 1.7V \leq V_{DD} \leq 5.5V、 および -40° C \leq T_A \leq +125 $^{\circ}$ C の電圧レベルからタイミングが規定されています

		最小値	公称值	最大值	単位
f _{SCLK}	シリアル クロック周波数			50	MHz
t _{SCLKHIGH}	SCLK High 時間	9			ns
t _{SCLKLOW}	SCLK Low 時間	9			ns
t _{SDIS}	SDI のセットアップ時間	8			ns
t _{SDIH}	SDI のホールド時間	8			ns
t _{CSS}	でS から SCLK 立ち下がりエッジまでのセットアップ時間	18			ns
t _{CSH}	SCLK 立ち下がりエッジから CS 立ち上がりエッジまで	10			ns
t _{CSHIGH}	CS high 時間	50			ns
t _{DACWAIT}	同じチャネルのシーケンシャル DAC 更新の待機時間 (後続の LDAC 立ち下がりエッジまでの時間)	2			μs
t _{BCASTWAIT}	ブロードキャスト DAC 更新待機時間 (後続の LDAC 立ち下がりエッジ間の時間)	2			μs

5.13 タイミング要件:SPI 読み出しおよびデイジー チェーン動作 (FSDO = 0)

すべての入力信号は t_r = t_f = 1V/ns (V_{IO} の 10% \sim 90%) で規定され、(VIL + VIH) / 2、 1.7V \leq V_{IO} \leq 5.5V、1.7V \leq V_{DD} \leq 5.5V、 -40° C \leq T_A \leq +125 $^{\circ}$ C、および FSDO = 0

		最小値	公称值	最大値	単位
f _{SCLK}	シリアル クロック周波数			1.25	MHz
t _{SCLKHIGH}	SCLK High 時間	350			ns
t _{SCLKLOW}	SCLK Low 時間	350			ns
t _{SDIS}	SDI のセットアップ時間	8			ns
t _{SDIH}	SDI のホールド時間	8			ns
t _{CSS}	SYNC から SCLK 立ち下がりエッジまでのセットアップ時間	400			ns
t _{CSH}	SCLK 立ち下がりエッジから SYNC 立ち上がりエッジまで	400			ns
t _{CSHIGH}	SYNC high 時間	1			μs
t _{SDODLY}	SCLK 立ち上がりエッジから SDO 立ち下がりエッジまで、I _{OL} ≤5mA、C _L = 20pF。			300	ns

5.14 タイミング要件:SPI 読み出しおよびデイジー チェーン動作 (FSDO = 1)

すべての入力信号は t_r = t_f = 1V/ns (V_{IO} の 10% \sim 90%) で規定され、(VIL + VIH) / 2、 1.7V \leq V_{IO} \leq 5.5V、1.7V \leq V_{DD} \leq 5.5V、 -40° C \leq T_A \leq +125 $^{\circ}$ C、および FSDO = 1

		最小値	公称值	最大値	単位
f _{SCLK}	シリアル クロック周波数			2.5	MHz
t _{SCLKHIGH}	SCLK High 時間	175			ns
t _{SCLKLOW}	SCLK Low 時間	175			ns

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated

すべての入力信号は t_r = t_f = 1V/ns (V_{IO} の 10% \sim 90%) で規定され、(VIL + VIH) / 2、 1.7V \leq V_{IO} \leq 5.5V、1.7V \leq V_{DD} \leq 5.5V、 -40° C \leq T_A \leq +125 $^{\circ}$ C、および FSDO = 1

		最小値	公称值	最大値	単位
t _{SDIS}	SDI のセットアップ時間	8			ns
t _{SDIH}	SDI のホールド時間	8			ns
t _{CSS}	SYNC から SCLK 立ち下がりエッジまでのセットアップ時間	300			ns
t _{CSH}	SCLK 立ち下がりエッジから SYNC 立ち上がりエッジまで	300			ns
t _{CSHIGH}	SYNC high 時間	1			μs
t _{SDODLY}	SCLK 立ち上がりエッジから SDO 立ち下がりエッジまで、I _{OL} ≤5mA、C _L = 20pF。			300	ns



5.15 タイミング要件: GPIO

すべての入力信号は t_r = t_f = 1V/ns (V_{IO} の 10% ~ 90%) で規定され、(VIL + VIH) / 2、1.7V \leq V_{IO} \leq 5.5V、 1.7V \leq V_{DD} \leq 5.5V、および -40° C \leq T_A \leq +125 $^{\circ}$ C の電圧レベルからタイミングが規定されています

		最小値	公称值	最大值	単位
t _{GPIHIGH}	GPI high 時間	2			μs
t _{GPILOW}	GPI low 時間	2			μs
t _{GPAWGD}	LDAC 立ち下がりエッジから DAC 更新遅延(4)			2	μs
t _{CS2LDAC}	SYNC 立ち上がりエッジから LDAC 立ち下がりエッジまで	1			μs
t _{STP2LDAC}	I ² C ストップ ビットの立ち上がりエッジから LDAC 立ち下がりエッジまで	1			μs
t _{LDACW}	LDAC の low 時間	2			μs

(1) GPIO は、チャネル固有またはグローバル LDAC 機能として構成できます。

5.16 タイミング図




図 5-1. I²C のタイミング図

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated




図 5-2. SPI 書き込みタイミング図





図 5-3. SPI 読み出しのタイミング図

15




5.17 代表的特性:電圧出力

T_A = 25°C、V_{DD} = 5.5V、外部リファレンス = 5.5V、ゲイン= 1 ×、12 ビット分解能、DAC 出力は無負荷時 (特に記述のない限り)




T_A = 25°C、V_{DD} = 5.5V、外部リファレンス = 5.5V、ゲイン= 1 ×、12 ビット分解能、DAC 出力は無負荷時 (特に記述のない限り)






 $T_A = 25$ °C、 $V_{DD} = 5.5V$ 、外部リファレンス = 5.5V、ゲイン= 1 ×、12 ビット分解能、DAC 出力は無負荷時 (特に記述のない限り)




T_A = 25°C、V_{DD} = 5.5V、外部リファレンス = 5.5V、ゲイン= 1 ×、12 ビット分解能、DAC 出力は無負荷時 (特に記述のない限り)






 $T_A = 25$ °C、 $V_{DD} = 5.5V$ 、外部リファレンス = 5.5V、ゲイン= 1×12 ビット分解能、DAC 出力は無負荷時 (特に記述のない限り)



5.18 代表的特性:電流出力


T_A = 25°C、V_{DD} = 5.5V、出力範囲:±250µA (特に記述のない限り)






5.18 代表的特性:電流出力 (続き)

T_A = 25℃、V_{DD} = 5.5V、出力範囲:±250µA (特に記述のない限り)



5.18 代表的特性:電流出力 (続き)


T_A = 25℃、V_{DD} = 5.5V、出力範囲:±250µA (特に記述のない限り)






5.18 代表的特性: 電流出力 (続き)


T_A = 25℃、V_{DD} = 5.5V、出力範囲:±250µA (特に記述のない限り)





5.19 代表的特性: コンパレータ


 $T_A = 25$ °C、 $V_{DD} = 5.5$ V で、外部リファレンス = 5.5V、ゲイン = 1x、12 ビット分解能、FBx ピン (Hi-Z モード)、DAC 出力は無負荷 (特に記述のない限り)





5.20 代表的特性:総則

T_A = 25℃、V_{DD} = 5.5V、DAC 出力は無負荷 (特に記述のない限り)



English Data Sheet: SLASF71

6 詳細説明

6.1 概要

12 ビット DAC63204W および 10 ビット DAC53204W (DACx3204W) は、クワッド チャネル、バッファ付き、電圧出力および電流出力のスマート D/A コンバータ (DAC) のピン互換ファミリです。DAC チャネルは、電圧出力または電流出力として個別に構成可能です。VDD がオフになると、DAC 出力は Hi-Z に変わります。この機能は、電圧マージニング (電圧マージニング) アプリケーションで便利です。このスマート DAC は不揮発性メモリ (NVM)、内部リファレンス、自動検出可能な SPI または I^2 C インターフェイス、 I^2 C モードでの PMBus 互換性、フォースセンス出力、および汎用入力を内蔵しています。これらのデバイスはデフォルトで Hi-Z パワーダウン モードをサポートしており、NVM を使用して $10k\Omega$ -GND または $100k\Omega$ -GND に設定できます。DACx3204W にはパワーオン リセット (POR) 回路があり、すべてのレジスタがデフォルト設定、または NVM を使用してユーザーがプログラムした設定から確実に開始されます。DACx3204W は、内部リファレンス、外部リファレンス、またはリファレンスとして電源を使用して動作し、 $1.8V \sim 5.5V$ のフルスケール出力を提供します。

DACx3204W デバイスは、 I^2 C 標準モード (100Kbps)、高速モード (400Kbps)、高速モード プラス (1Mbps) をサポートします。 I^2 C インターフェイスは、A0 ピンを使用して 4 つのターゲット アドレスで構成できます。これらのデバイスは、オン/オフ、マージン high または low などの特定の PMBus コマンドもサポートしています。SPI モードでは、デフォルトで最大 50Mhz の SCLK 入力を持つ 3 線式インターフェイスをサポートしています。GPIO 入力は、NVM で SDO として構成して、SPI 読み取り機能を実現できます。GPIO 入力は、 $\overline{\text{LDAC}}$ 、 $\overline{\text{PD}}$ 、 $\overline{\text{STATUS}}$ 、 $\overline{\text{FAULT-DUMP}}$ 、 $\overline{\text{RESET}}$ 、または PROTECT 機能としても構成できます。

また、DACx3204W はデジタル スルーレート制御機能を備えており、正弦および余弦、三角波、のこぎり波などの標準的な波形生成をサポートしています。これらのデバイスは、三角波またはのこぎり波と FB ピンの組み合わせにより、パルス幅変調 (PWM) 出力を生成できます。DAC チャネルのフォース センス出力は、プログラマブル コンパレータとして使用できます。コンパレータ モードでは、プログラム可能なヒステリシス、ラッチ コンパレータ、ウィンドウ コンパレータ、NVM へのフォルト ダンプが可能です。これらの機能により、DACx3204W は、動作するプロセッサに依存する従来型 DAC の制限を超えることができます。プロセッサレスで動作し、スマート機能セットを持つため、DACx3204W はスマート DAC と呼ばれます。

6.2 機能ブロック図




図 6-1. 機能ブロック図

6.3 機能説明

6.3.1 スマート デジタル / アナログ コンバータ (DAC) アーキテクチャ

DACx3204W デバイスはストリング アーキテクチャで構成され、電圧出力アンプと外部 FB ピンおよび電圧/電流コンバータがチャネルごとに構成されています。セクション 6.2 に、ブロック図内の DAC アーキテクチャを示します。この DAC アーキテクチャは、1.8-V から 5.5-V の電源で動作します。DAC の内部基準電圧は 1.21V です。VREF ピンで外部リファレンスまたは電源をリファレンスとして選択するオプションもあります。電圧出力モードでは、これら 3 つのリファレンス オプションのいずれかを使用します。電流出力モードでは、内部バンド ギャップを使用して電流出力を生成します。電圧出力モードと電流出力モードはどちらも、プログラム可能な複数の出力範囲に対応しています。

DACx3204W デバイスは、VDD がオフのときは Hi-Z 出力をサポートするため、最大 1.25V の強制電圧で出力ピンで非常に低いリーク電流を維持できます。また、DAC 出力ピンはデフォルトで高インピーダンス モードで起動するため、電圧マージン測定とスケーリングのアプリケーションに最適です。パワーアップ モードを 10kΩ-GND または 100kΩ-GND に変更するには、COMMON-CONFIG レジスタの対応する VOUT-PDN-X フィールドをプログラムし、これらのビットをデバイス NVM にロードします。

DACx3204W デバイスは、チャネルごとに独立コンパレータ モードをサポートしています。各 FBx ピンは、コンパレータ の入力として機能します。DAC アーキテクチャは、レジスタ設定を使用してコンパレータ出力の反転をサポートしています。コンパレータ出力は、プッシュプルまたはオープンドレインにできます。コンパレータ モードは、マージン high および マージン low のレジスタ フィールド、ラッチ コンパレータ、およびウィンドウ コンパレータを使用してプログラム可能なヒス テリシスをサポートしています。コンパレータ出力は、デバイスから内部でアクセスできます。

DACx3204W デバイスには、プロセッサレスでの動作と高集積を可能にする スマート 機能セットが含まれています。 NVM により、予測可能な起動が可能になります。プロセッサがない場合、またはプロセッサまたはソフトウェアの障害が発生した場合、GPIO は I²C インターフェイスなしで DAC 出力をトリガします。統合された機能と FBx ピンにより、制御アプリケーションの PWM 出力が可能になります。FBx ピンにより、このデバイスをプログラマブル コンパレータとして使用できます。 デジタル スルーレート制御と Hi-Z パワーダウン モードを使うことで、手間をかけずに電圧マージン測定とスケーリング機能を実現できます。

6.3.2 デジタル入力/出力

DACx3204W には 4 つのデジタル IO ピンがあり、I²C、SPI、PMBus、GPIO インターフェイスを備えています。これらの デバイスは、電源投入後の最初の通信が成功したときに I²C および SPI プロトコルを自動的に検出し、検出されたインターフェイスに接続します。インターフェイス プロトコルが接続されると、プロトコルの変更は無視されます。I²C インターフェイスは、A0 ピンを使用して 4 つのアドレス オプションから選択します。SPI インターフェイスは、デフォルトでは 3 線式インターフェイスです。このモードでは、リードバック機能は使用できません。GPIO ピンはレジスタ マップで設定して、SDO ピンとして NVM にプログラムできます。SPI 読み戻しモードは書き込みモードよりも低速です。プログラミング インターフェイス ピンは次のとおりです。

- I²C:SCL, SDA, A0
- SPI:SCLK, SDI, SYNC, SDO/GPIO

GPIO は、SDO 以外の複数の機能として構成できます。これらは LDAC、PD、STATUS、PROTECT、FAULT-DUMP、および RESET です。出力として使用する場合、すべてのデジタルピンはオープンドレインです。したがって、すべての出力ピンは、外付け抵抗を使用して目的の IO 電圧にプルアップする必要があります。

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated

English Data Sheet: SLASF71



6.3.3 不揮発性メモリ (NVM)

DACx3204W には不揮発性メモリ (NVM) ビットが搭載されています。これらのメモリビットはユーザーがプログラムおよび 消去することができ、電源がない場合でも設定値が保持されます。「レジスタ マップ」 セクションの強調表示された灰色の セルに示すように、すべてのレジスタビットは、共通トリガ レジスタの NVM-PROG = 1 を設定することで、NVM に保存できます。 NVM-PROG は自動リセットビットです。 DACx3204W のすべてのレジスタのデフォルト値は、POR イベントが発行されるとすぐに NVM から読み込まれます。

また、DACx3204W は、共通トリガレジスタに NVM リロードビットも実装しています。本デバイスが NVM リロード動作を開始するには、このビットを 1 に設定します。完了後、デバイスは NVM-RELOAD ビットを 0 に自動的に設定します。 NVM の書き込みまたはリロード動作中は、デバイスに対するすべての読み取り/書き込み動作がブロックされます。 電気的特性:「一般」セクションに、NVM 書き込みサイクルのタイミング仕様を示します。プロセッサは、SPI または I²C インターフェイスでの読み取りまたは書き込み動作を再開する前に、指定された期間待機する必要があります。

29

Product Folder Links: DAC53204W DAC63204W

6.4 デバイスの機能モード

6.4.1 電圧出力モード

各 DAC チャネルの電圧出力モードには、COMMON-CONFIG レジスタの VOUT-PDN-X フィールドのパワーアップ オプションを選択することで移行できます。また、同じレジスタの IOUT-PDN-X ビットを使用して、それぞれのチャネルの電流出力オプションをパワーダウンします。閉ループアンプ出力に対して、各チャネルの OUTx ピンと FBx ピンを外部で短絡します。オープンな FBx ピンにより、アンプ出力は飽和します。目的の電圧出力を得るには、適切な基準電圧オプションを選択し、必要な出力範囲に合わせてアンプ ゲインを選択し、それぞれのチャネルの DAC-X-DATA レジスタに DACコードをプログラムします。

6.4.1.1 基準電圧と DAC 伝達関数

DACx3204W では、3 つの電圧リファレンス オプションがあり、内部リファレンス、外部リファレンス、電源のます (図 6-2 を参照)。電圧出力モードとコンパレータ モードの DAC 伝達関数は、電圧リファレンスの選択に基づいて変化します。




図 6-2. 電圧リファレンス選択とパワーダウン ロジック

6.4.1.1.1 内部リファレンス

DACx3204W には内部リファレンスが搭載されており、デフォルトでディセーブルになっています。内部リファレンスをイネーブルにするには、COMMON-CONFIG レジスタのビット EN-INT-REF に 1 を書き込みます。内部リファレンスは、固定 1.21-V 電圧 (標準値) を生成します。DAC-X-VOUT-CMP-CONFIG レジスタの VOUT-GAIN-X ビットを使用して、DAC 出力電圧 (V_{OUT}) に 1.5×、2×、3×、4× のゲインを実現します。式 1 に、内部基準電圧を使用した DAC 伝達関数を示します。

$$V_{OUT} = \frac{DAC_DATA}{2^{N}} \times V_{REF} \times GAIN$$
 (1)

ここで

- N はビット単位の解像度で、10 (DAC53204W) または 12 (DAC63204W) です。
- DAC_DATA は、DAC-X-DATA レジスタの DAC-X-DATA ビットにロードされるバイナリュードに等価な 10 進数です。 DAC DATA 範囲は $0 \sim 2^N$ 1 です。
- V_{REF} は 内部基準電圧 = 1.21V (標準値)。
- VOUT-GAIN-X ビットに基づき、GAIN = 1.5×、2×、3×、4×。

Copyright © 2025 Texas Instruments Incorporated

6.4.1.1.2 外部リファレンス

デフォルトでは、DACx3204W は外部リファレンス入力で動作します。外部リファレンス オプションは、DAC-X-VOUT-CMP-CONFIG レジスタの VOUT-GAIN-X フィールドを適切に構成することで選択することもできます。DEVICE-MODE-CONFIG レジスタの DIS-MODE-IN ビットに 1 を書き込んで、 I_{DD} を最小化します。外部リファレンスは、1.7V と VDD の間にすることができます。式 2 に、外部基準電圧を使用する場合の DAC 伝達関数を示します。DAC の出力段のゲインは、外部リファレンス モードの場合、常に 1 倍です。

注

外部基準電圧は、過渡状態と定常状態の両方で、VDD を下回る必要があります。したがって、外部リファレンスは VDD の後に上昇し、VDD の前に下降する必要があります。

$$V_{OUT} = \frac{DAC_DATA}{2^{N}} \times V_{REF}$$
 (2)

ここで

- N はビット単位の解像度で、10 (DAC53204W) または 12 (DAC63204W) です。
- DAC_DATA は、DAC-X-DATA レジスタの DAC-X-DATA フィールドにロードされるバイナリュードに等価な 10 進数です。 DAC DATA 範囲は $0\sim 2^N$ 1 です。
- V_{REF} は外部リファレンス電圧です。

6.4.1.1.3 基準電圧としての電源

DACx3204W は、電源ピン (VDD) を基準電圧として動作できます。式 3 に、電源ピンを基準として使用した場合の DAC 伝達関数を示します。出力段のゲインは常に 1x です。

$$V_{OUT} = \frac{DAC_DATA}{2N} \times V_{DD}$$
 (3)

ここで

- N はビット単位の解像度で、10 (DAC53204W) または 12 (DAC63204W) です。
- DAC_DATA は、DAC-X-DATA レジスタの DAC-X-DATA ビットにロードされるバイナリコードに等価な 10 進数です。
- DAC DATA 範囲は0~2^N-1です。
- V_{DD} は、DAC の基準電圧として使用されます。

6.4.2 電流出力モード

各 DAC チャネルで電流出力モードに入るには、COMMON-CONFIG レジスタのそれぞれの IOUT-PDN-X ビットをディセーブルにし、同じレジスタのそれぞれの VOUT-PDN-X ビットを Hi-Z パワーダウン モードに設定します。DAC-X-IOUT-MISC-CONFIG レジスタの IOUT-RANGE-X ビットに書き込み、目的の電流出力範囲を選択します。電流出力モードでのリーク電流を最小限に抑えるため、FBx ピンを切断します。最高のパワーオン グリッチ性能を得るには、出力チャネルに電力を供給する前に最小の出力範囲を使用して NVM モードを IOUT モードでプログラムします。その後、DACコードと目的の出力範囲をただちにプログラムします。出力電流の伝達関数は次の式で表されます。

$$I_{OUT} = \frac{DAC_DATA \times (I_{MAX} - I_{MIN})}{28} + I_{MIN}$$
(4)

ここで

- DAC_DATA は、セクション 7.8 セクション 7.19 で指定された DAC-X-DATA ビット、またはで指定された DAC-X-DATA-8BIT にロードされるバイナリュードに等価な 10 進数です。 DAC_DATA 範囲は 0 \sim 255 です。
- I_{MAX} は、セクション 7.5 で規定されている IOUT-RANGE-X 設定における符号付き最大電流です。
- I_{MIN} は、セクション 7.5 で規定されている IOUT-RANGE-X 設定での符号付き最小電流です。



6.4.3 コンパレータ モード

すべての DAC チャネルは、電圧出力モードでプログラマブル コンパレータとして構成できます。チャネルのコンパレータ モードを開始するには、それぞれの DAC-X-VOUT-CMP-CONFIG レジスタの CMP-X-EN ビットに 1 を書き込みます。 コンパレータの出力は、CMP-X-OD-EN ビットを使用して、プッシュプルまたはオープン ドレインとして構成できます。 出力ピンのコンパレータ出力をイネーブルにするには、CMP-X-OUT-EN ビットに 1 を書き込みます。 コンパレータの出力を 反転するには、CMP-X-INV-EN ビットに 1 を書き込みます。 FBx ピンのインピーダンスは有限です。 デフォルトでは、FBx ピンはハイインピーダンス モードになっています。 FBx ピンの高インピーダンスをディセーブルにするには、CMP-X-HIZ-IN-DIS ビットに 1 を書き込みます。 各種ビット設定に対するピンのコンパレータ出力を、表 6-1 に示します。

注

Hi-Z 入力モードでは、コンパレータの入力範囲は次のように制限されます。

- ゲイン = 1x、1.5x、または 2x の場合: V_{EB} ≤ (V_{REE}×ゲイン) / 3
- ゲイン = 3x、または 4x の場合: V_{FB} ≤ (V_{REF}×ゲイン) / 6

それより高い入力電圧は、クリップされます。

表 6-1. コンパレータ出力構成

CMP-X-EN	CMP-X-OUT-EN	CMP-X-OD-EN	CMP-X-INV-EN	CMPX-OUT PIN
0	X	X	Х	コンパレータは無効
1	0	X	Х	出力なし
1	1	0	0	プッシュプル出力
1	1	0	1	プッシュプルおよび反転出力
1	1	1	0	オープンドレイン出力
1	1	1	1	オープンドレインおよび反転出力

図 6-3 に、すべての DAC チャネルをコンパレータとして構成した場合のインターフェイス回路を示します。プログラム可能なコンパレータの動作は 図 6-4 に示すとおりです。表 6-2 に示すように、各 DAC-X-CMP-MODE-CONFIG レジスタの CMP-X-MODE ビットを使用して、個々のコンパレータ チャネルをヒステリシスなし、ヒステリシスあり、ウィンドウ コンパレータ モードに構成できます。

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2025 Texas Instruments Incorporated

English Data Sheet: SLASF71






図 6-3. コンパレータ インターフェイス




図 6-4. プログラマブル コンパレータ動作

表 6-2. コンパレータ モードの選択

CMP-X-MODE のビットフィ ールド	コンパレータの構成			
00	通常のコンパレータモード。ヒステリシスやウィンドウ動作はありません。			
1 01	ヒステリシス コンパレータ モード。 DAC-X-MARGIN-HIGH および DAC-X-MARGIN-LOW レジスタは、ヒステリシスを 設定します。			
10	ウィンドウ比較モード。DAC-X-MARGIN-HIGH および DAC-X-MARGIN-LOW レジスタは、ウィンドウ境界を設定します。			
11	無効な設定です			

English Data Sheet: SLASF71

6.4.3.1 プログラマブル ヒステリシス コンパレータ

表 6-2 に示すように、コンパレータ モードは、CMP-X-MODE ビットが 01b に設定されるとヒステリシスを提供します。ヒステリシスは、 \boxtimes 6-5 に示すように、DAC-X-MARGIN-HIGH レジスタと DAC-X-MARGIN-LOW レジスタによって生成されます。

DAC-X-MARGIN-HIGH がフルコードに設定されるか、DAC-X-MARGIN-LOW がゼロコードに設定されると、コンパレー タはラッチ コンパレータとして動作し、スレッショルドを超えた後に出力がラッチされます。ラッチされた出力は、COMMON-DAC-TRIG レジスタの対応する RST-CMP-FLAG-X ビットに書き込むことでリセットできます。図 6-6 に、アクティブ low 出力のラッチ コンパレータの動作を示し、図 6-7 に、アクティブ high 出力のラッチ コンパレータの動作を示します。

注

DAC-X-MARGIN-HIGH レジスタの値は、DAC-X-MARGIN-LOW レジスタの値より大きい必要があります。 ヒステリシス モードのコンパレータ出力は非反転のみ可能です。 つまり、DAC-X-VOUT-CMP-CONFIG レジスタの CMP-X-INV-EN ビットを 0 に設定する必要があります。 ラッチ モードでリセットを有効にするには、入力電圧が DAC-X-MARGIN-HIGH と DAC-X-MARGIN-LOW の範囲内である必要があります。




図 6-5. プログラマブルなヒステリシス (出力のラッチなし)




図 6-6. アクティブロー出力のラッチ コンパレータ




図 6-7. アクティブハイ出力のラッチ コンパレータ

6.4.3.2 プログラマブル ウィンドウ コンパレータ

ウィンドウ コンパレータ モードは、CMP-X-MODE ビットを 10b に設定することでイネーブルになります (表 6-2 を参照)。 図 6-8 に示すように、ウィンドウ境界は、DAC-X-MARGIN-HIGH および DAC-X-MARGIN-LOW レジスタによって設定されます。特定のチャネルのウィンドウ コンパレータの出力は、CMP ステータス レジスタの該当する WIN-CMP-X ビットによって示されます。コンパレータの出力 (WIN-CMP-X) は、COMMON-CONFIG レジスタの WIN-LATCH-EN ビットに1 を書き込むことでラッチできます。ラッチされた後、コンパレータ出力は、COMMON-DAC-TRIG レジスタの対応するRST-CMP-FLAG-X ビットを使用してリセットできます。リセットを有効にするには、入力がウィンドウ範囲内にある必要があります。




図 6-8. ウィンドウ コンパレータの動作

チャネルごとに 1 つのコンパレータを使用して、ウィンドウの マージン high と マージン low の両方をチェックします。そのため、ウィンドウ コンパレータ機能は、「電気的特性:コンパレータ モード」 セクション。また、WIN-CMP-X ビットの静的動作は出力ピンに反映されません。 CMP-X-OUT-EN ビットを 0 に設定します。 WIN-CMP-X ビットは、通信インターフェイスを使用してデジタル形式で読み取る必要があります。表 6-19 に示すように、このビットは GPIO ピンに割り当てることもできます。

注

- DAC-X-MARGIN-HIGH レジスタの値は、DAC-X-MARGIN-LOW レジスタの値より大きくする必要があります。
- ウィンドウ コンパレータから最適な応答時間を得るには、DAC-X-FUNC-CONFIG レジスタの SLEW-RATE-X ビットを 0000b (スルーなし) に、LOG-SLEW-EN-X ビットを 0b に設定します。
- DAC-X-VOUT-CMP-CONFIG レジスタの CMP-X-OUT-EN ビットを 0b に設定することで、OUT ピンが 不要になります。

6.4.4 フォールトダンプ モード

DACx3204W は、フォルトダンプ ビットがトリガされたときや、FAULT-DUMP にマッピングされた GPIO (表 6-18 を参照) がトリガされたときに、いくつかのレジスタを NVM に保存する機能を備えています。この機能は、システム レベルの障害管理で、故障がトリガされる直前にデバイスまたはシステムの状態をキャプチャして、故障が発生した後に診断できるようにします。フォルトダンプがトリガされたときに保存されるレジスタは次のとおりです。

- CMP-STATUS[7:0]
- DAC-0-DATA[15:8]
- DAC-1-DATA[15:8]
- DAC-2-DATA[15:8]
- DAC-3-DATA[15:8]

注

フォルトダンプ サイクルの進行中は、データに変更を加えると最終的な結果が破損する可能性があります。 NVM 書き込みサイクル中は、コンパレータと DAC コードが安定していることを確認してください。

表 6-3 に、NVM のレジスタの保存フォーマットを示します。

表 6-3. Fault-Dump NVM ストレージ フォーマット

NVM の行	B31-B24	B23-B16	B15-B8	B7-B0
Row1	CMP-STATUS[7:0]	未使用		
Row2	DAC-0-DATA[15:8]	DAC-1-DATA[15:8]	DAC-2-DATA[15:8]	DAC-3-DATA[15:8]

フォルトダンプ後に NVM でキャプチャされたデータは、次の特定のシーケンスで読み取ることができます。

- 1. COMMON-CONFIG レジスタで EE-READ-ADDR ビットを 0b に設定して、NVM の row1 を選択します。
- 2. COMMON-TRIGGER レジスタの READ-ONE-TRIG に 1 を書き込んで、選択された NVM 行の読み出しをトリガします。このビットは自動セットされます。このアクションにより、選択された NVM 行からのデータが SRAM アドレス 0x9D (NVM の LSB 16 ビット) および 0x9E (NVM の MSB 16 ビット) にコピーされます。
- 3. SRAM データを読み取るには、次の手順に従います。
 - a. SRAM-CONFIG レジスタ に 0x009D を書き込みます。
 - b. SRAM DATA レジスタからデータを読み取り、LSB 16 ビットを取得します。
 - c. SRAM-CONFIG レジスタ に 0x009E を書き込みます。
 - d. SRAM データレジスタからデータを再度読み取り、MSB ビットを取得します。
- 4. COMMON-CONFIG レジスタで EE-READ-ADDR ビットを 1b に設定して、NVM の row2 を選択します。ステップ 2 と 3 を繰り返します。

6.4.5 アプリケーション固有のモード

このセクションでは、DACx3204Wで利用できる特定用途向けの機能モードについて詳しく説明します。

6.4.5.1 電圧マージン設定およびスケーリング

電圧マージン測定またはスケーリングは、DACx3204W の主なアプリケーションです。このセクションでは、Hi-Z 出力、スルーレート制御、PROTECT 入力、PMBus 互換性など、このアプリケーションで利用できる具体的な機能を示します。

6.4.5.1.1 高インピーダンス出力および 保護 入力

VDD がオフのとき、すべての DAC 出力チャネルは高インピーダンス (Hi-Z) に維持されます。図 6-9 に、電圧マージン 測定アプリケーションで使用される DACx3204W の概略回路図を示します。直列抵抗 R_S は電圧出力モードで必要ですが、電流出力モードではオプションです。ほとんどのリニア レギュレータおよび DC/DC コンバータの帰還電圧は ≤ 1.25 V です。出力の低いリーク電流は、 ≤ 1.25 V の V_{FB} に対して維持されます。したがって、実用的な目的のため、電圧マージン設定およびスケーリング アプリケーションで DAC の VDD がオフになっている場合、DAC 出力は Hi-Z として見えます。この機能により、DAC の電源シーケンスを追加しなくても、DACx3204W をシステムにシームレスに統合できます。




図 6-9. ハイインピーダンス (Hi-Z) 出力および 保護 入力

DAC チャネルは、ブートアップ時に Hi-Z へのパワー ダウンを行います。出力は、DC/DC コンバータまたはリニア レギュレータの公称出力に対応する事前にプログラムされたコードで起動できます。この機能により、DC/DC コンバータやリニアレギュレータの帰還ループに影響を及ぼすことなく、DAC のスムーズなパワー アップとパワー ダウンが可能になります。



表 6-18 に示すように、DACx3204W の GPIO ピンは 保護 機能として構成できます。 保護機能 は、DAC 出力を予測可能な状態にし、スルーまたは直接遷移します。この機能は、DAC 出力がプロセッサの関与なしで事前定義された状態に達することを要求する、異常条件 (ブラウンアウトなど)、サブシステム障害、またはソフトウェアのクラッシュが発生したシステムに役立ちます。 検出されたイベントは、保護 入力として構成されている GPIO ピンに供給することができます。 保護機能は、共通トリガ レジスタの保護ビットを使用してトリガすることもできます。 表 6-4 に示すように、DEVICE-MODE-CONFIG レジスタの PROTECT-CONFIG フィールドで 保護 機能の動作を構成します。

注

- 保護機能がトリガされた後、機能が完了するまで、通信インターフェイスで書き込み機能はディセーブルになります。
- 保護 機能がトリガされると、CMP ステータス レジスタの PROTECT-FLAG ビットは 1 に設定されます。このビットは、CMP ステータス レジスタを読み出すことでポーリングできます。 保護 機能の完了後、CMP ステータス レジスタの読み取りコマンドによって PROTECT-FLAG ビットがリセットされます。

機能 Hi-Z パワーダウン (スルーなし) に切り替えます。 NVM に保存された DAC コード (スルーなし) に切り替えてから、Hi-Z パワーダウンに切り替えま

マージン low コードまでスルーし、その後、Hi-Z パワーダウンに切り替わります。

マージン high コードまでスルーし、その後、Hi-Z パワーダウンに切り替えます。

表 6-4. 保護 機能設定

6.4.5.1.2 プログラム可能なスルーレート制御

PROTECT-CONFIG フィールド

10

11

DAC データレジスタに書き込むと、DAC 出力 (V_{OUT}) の電圧は、「電気的特性」に規定されているスルーレートとセトリング時間に沿って新しいコードに直ちに遷移します。

スルーレート制御機能により、出力電圧 (V_{OUT}) が変化するレートを制御できます。この機能を有効にすると (SLEW-RATE-X[3:0] ビットを使用)、DAC-X-FUNC-CONFIG レジスタの CODE-STEP-X および SLEW-RATE-X ビットで設定 されたステップ サイズとステップあたりの時間を使用して、DAC 出力が現在のコードから DAC-X-MARGIN-HIGH または DAC-X-MARGIN-LOW レジスタのコードに変化します (DAC にマージン high または low コマンドが発行された場合)。

- スルーレート X は、デジタル スルーを更新するステップあたりの時間を定義します。
- CODE-STEP-X は、対応するチャネルの各更新時に出力値が変化する LSB の数を定義します。

表 6-5 および 表 6-6 に、CODE-STEP-X および SLEW-RATE-X で利用可能なさまざまな設定を示します。デフォルトのスルーレート制御設定がスルーなしの場合、出力は出力駆動回路と接続された負荷によって制限されたレートで直ちに変化します。

スルーレート制御機能を使用する場合、プログラムされたスルーレートで出力の変化が発生します。この構成では、図 6-10 に示すように、出力で階段が形成されます。出力スルー動作中は、CODE-STEP-X、SLEW-RATE-X、DAC-X-DATA に書き込まないでください。スルー時間 (t_{SLEW}) を計算するための式を、式 5 に示します。

English Data Sheet: SLASF71






図 6-10. プログラム可能なスルーレート制御

$$t_{SLEW} = SLEW_RATE \times CEILING \left(\frac{MARGIN_HIGH - MARGIN_LOW}{CODE_STEP} + 1 \right)$$
 (5)

ここで

- SLEW_RATE は、表 6-6 に規定されている SLEW_RATE 設定です。
- CODE STEP は、表 6-5 で指定されている CODE-STEP-X 設定です。
- MARGIN_HIGH は、DAC-X-MARGIN-HIGH レジスタで指定された DAC-X-MAGIN HIGH ビットの 10 進値です。
- MARGIN_LOW は、DAC-X-MARGIN-LOW レジスタで指定された DAC-X-MAGIN LOW ビットの 10 進値です。

ŧ	表 6-5. コード ステッフ	f
CODE-STEP-X[2]	CODE-STEP-X[1]	

レジスタ	CODE-STEP-X[2]	CODE-STEP-X[1]	CODE-STEP-X[0]	CODE STEP SIZE
	0	0	0	1 LSB (デフォルト)
	0	0	1	2 LSB
	0	1	0	3 LSB
DAC-X-FUNC-CONFIG	0	1	1	4 LSB
DAC-X-I ONC-CONITO	1	0	0	6 LSB
	1	0	1	8 LSB
	1	1	0	16 LSB
	1	1	1	32 LSB

表 6-6. スルー レート

レジスタ	SLEW-RATE-X[3]	SLEW-RATE-X[2]	SLEW-RATE-X[1]	SLEW-RATE-X[0]	TIME PERIOD (PER STEP)
	0	0	0	0	スルーなし (デフォルト)
	0	0	0	1	4µs
	0	0	1	0	8µs
	0	0	1	1	12µs
	0	1	0	0	18µs
	0	1	0	1	27.04µs
	0	1	1	0	40.48µs
DAC-X-FUNC-CONFIG	0	1	1	1	60.72µs
DAC-X-I UNC-CONI IG	1	0	0	0	91.12µs
	1	0	0	1	136.72µs
	1	0	1	0	239.2µs
	1	0	1	1	418.64µs
	1	1	0	0	732.56µs
	1	1	0	1	1282µs
	1	1	1	0	2563.96µs
	1	1	1	1	5127.92µs

資料に関するフィードバック (ご意見やお問い合わせ) を送信

6.4.5.1.3 PMBus 互換モード

PMBus プロトコルは、電源管理のための I²C ベースの通信規格です。PMBus には、電源アプリケーション向けにカスタマイズされた標準コマンドコードが含まれています。DACx3204W には、ターンオフ、ターンオン、マージン low、マージン high、通信障害アラート ビット (CML)、PMBUS リビジョン などのいくつかの PMBus コマンドが実装されています。図 6-11 に、代表的な PMBus 接続を示します。PMBus プロトコルをイネーブルにするには、INTERFACE-CONFIG レジスタの EN-PMBUS ビットを 1 にセットする必要があります。




図 6-11. PMBus の接続

I²C と同様に、PMBus は8ビットデータバイトの可変長パケットであり、それぞれにレシーバアクノリッジ(受信確認)があり、開始ビットと停止ビットの間でラップされます。最初のバイトは常に7ビットのターゲットアドレスであり、その後に書き込みビットが続きます。この書き込みビットは、パケットの目的のレシーバを識別する偶数アドレスと呼ばれることもあります。2番目のバイトは8ビットのコマンドバイトで、それぞれのコマンドコードを使用して、送信されるPMBusコマンドを識別します。コマンドバイトの後、トランスミッタは、レシーバコマンドレジスタに書き込むコマンドに関連するデータ(表6-7に示すように、最下位バイトから最上位バイトまで)を送信するか、コマンドレジスタに関連するデータをレシーバから読みたいことを示す新しいスタートビットを送信します。次に、レシーバは、同じ最下位バイトの最初の形式に従うデータを送信します(表6-8を参照)。

表 6-7. PMBus 更新シーケンス

MSB		LSB	ACK	MSB		LSB	ACK	MSB		LSB	ACK	MSB		LSB	ACK
	アドレス (A) バイト セクション 6.5.2.2.1			コマンド バイト セクション 6.5.2.2.2				データ バイト - LSDB				データ バイト - MSDB (オ プション)			
	DB [31:24]				DB [23:16	6]		ı	DB [15:8]]			DB [7:0]		

表 6-8. PMBus 読み出しシーケンス

S	MSB		R/W (0)	ACK	MSB		LSB	ACK	Sr	MSB		R/W (1)	ACK	MSB		LSB	ACK	MSB		LSB	ACK
アドレス バイト セクション 6.5.2.2.1						ベイト .5.2.2.2		Sr			ベイト . 5.2.2.1		L	SDE	3		MSDB	(オン	プション)		
コントローラから		ターゲ ット	コント	· ロー	ラから	ターゲ ット		コントロ	ーラだ	ΝĠ	ターゲ ット	ター	ゲット	から	コントローラ	ター	ゲット	から	コントローラ		

DACx3204W の I^2 C インターフェイスには、一部の PMBus コマンドが実装されています。表 6-9 に、DACx3204W に 実装されているサポートされている PMBus コマンドを示します。DAC は、PMBus-OPERATION-CMD-X に DAC-X-MARGIN-LOW、DAC-X-MARGIN-HIGH ビット、SLEW-RATE-X ビット、および CODE-STEP-X ビットを使用します。 複数のチャネルにアクセスするには、最初に 「レジスタ マップ」 セクションの レジスタ名 表で指定されている PMBus ページ アドレスを PMBUS ページ レジスタに書き込み、その後でチャネル固有のレジスタに書き込みます。

表 6-9. PMBus 動作コマンド

レジスタ	PMBUS-OPERATION-CMD-X[15:8]	説明
	00h	ターンオフ
PMBUS-OP-CMD-X	80h	ターンオン
PINIBUS-OF-CINID-X	94h	マージン low
	A4h	マージン high

DACx3204W には、グループ コマンド プロトコルや通信タイムアウト障害などの PMBus 機能も実装されています。 PMBUS-CML レジスタの CML ビットは、PMBus の通信フォルトを示します。 このビットは、1 を書き込むことでリセットされます。

PMBus バージョンを入手するには、PMBUS バージョン レジスタを読み出します。

6.4.5.2 ファンクション ジェネレータ

DACx3204W は、連続機能または波形生成機能を実装しています。これらのデバイスは、すべてのチャネルに対して三角波、のこぎり波、正弦波を独立して生成できます。


6.4.5.2.1 三角波生成

図 6-12 は、三角波で、最小レベルと最大レベルに対して、それぞれ DAC-X-MARGIN-LOW (FUNCTION-MIN) および DAC-X-MARGIN-HIGH (FUNCTION-MAX) レジスタを使用することを示しています。波形の周波数は、最小レベルと最大レベル、コード ステップとスルーレートの設定によって異なります (式 6 を参照)。時定数がスルーレート設定よりも大きい外部 RC 負荷は、内部周波数の計算で支配的になります。CODE-STEP-X および SLEW-RATE-X 設定は、DAC-X-FUNC-CONFIG レジスタで利用できます。DAC-X-FUNC-CONFIG レジスタの FUNC-CONFIG-X ビットフィールドに 0b000 を書き込むと、三角波が選択されます。

$$f_{\text{TRIANGLE}} = \frac{1}{2 \times \text{TIME_STEP} \times \text{CEILING}\left(\frac{\text{FUNCTION_MAX} - \text{FUNCTION_MIN}}{\text{CODE_STEP}}\right)}$$
(6)

ここで

- TIME STEP は、表 6-6 に規定されている SLEW-RATE-X 設定です。
- CODE STEP は、表 6-5 で指定されている CODE-STEP-X 設定です。
- FUNCTION_MAX は、DAC-X-MARGIN-HIGH レジスタで指定された DAC-X-MARGIN HIGH ビットの 10 進値です。
- FUNCTION MIN は、DAC-X-MARGIN-LOW レジスタで指定された DAC-X-MAGIN-LOW ビットの 10 進値です。



6.4.5.2.2 のこぎり波生成

図 6-13 に、のこぎり波と逆のこぎり波では、最小レベルと最大レベルについて、それぞれ DAC-X-MARGIN-LOW (FUNCTION-MIN) および DAC-X-MARGIN-HIGH (FUNCTION-MAX) レジスタを使用しています。波形の周波数は、最小レベルと最大レベル、コードステップとスルーレートの設定によって異なります (式 7 を参照)。時定数がスルーレート設定よりも大きい外部 RC 負荷は、内部周波数の計算で支配的になります。CODE-STEP-X および SLEW-RATE-X 設定は、DAC-X-FUNC-CONFIG レジスタで利用できます。DAC-X-FUNC-CONFIG レジスタの FUNC-CONFIG-X ビットフィールドに 0b001 を書き込み、のこぎり波を選択し、逆のこぎり波を選択するには 0b010 を書き込みます。

$$f_{SAWTOOTH} = \frac{1}{\text{TIME_STEP} \times \text{CEILING}\left(\frac{\text{FUNCTION_MAX} - \text{FUNCTION_MIN}}{\text{CODE_STEP}} + 1\right)}$$
 (7)

ここで

- TIME_STEP は、表 6-6 に規定されている SLEW-RATE-X 設定です。
- CODE STEP は、表 6-5 で指定されている CODE-STEP-X 設定です。
- FUNCTION_MAX は、DAC-X-MARGIN-HIGH レジスタで指定された DAC-X-MAGIN HIGH ビットの 10 進値です。
- FUNCTION_MIN は、DAC-X-MARGIN-LOW ビットで指定された DAC-X-MAGIN LOW ビットの 10 進値です。




図 6-13. のこぎり波

6.4.5.2.3 正弦波形生成

正弦波機能では、サイクルごとに 24 のプログラムされたポイントを使用します。正弦波の周波数は、スルーレート設定で決まります (式 8 を参照)。

$$f_{SINE_WAVE} = \frac{1}{24 \times SLEW\ RATE}$$
 (8)

ここで、SLEW_RATE は、表 6-6 に規定されている SLEW_RATE 設定です。

時定数がスルーレート設定よりも大きい外部 RC 負荷は、内部周波数の計算で支配的になります。スルーレート X 設定は、DAC-X-FUNC-CONFIG レジスタで利用できます。DAC-X-FUNC-CONFIG レジスタの FUNC-CONFIG-X ビットフィールドに 0b100 を書き込むと、正弦波が選択されます。正弦波のコードは固定されています。内部基準電圧オプションでフルスケール出力を変更するには、出力アンプのゲイン設定を使用します。ゲイン設定は、DAC-X-VOUT-CMP-CONFIG レジスタの VOUT-GAIN-X ビットからアクセスできます。表 6-10 に 12 ビット分解能の正弦波にハードコードされた離散ポイントのリストを示し、図 6-14 に正弦波の画像表現を示します。正弦波には、DAC-X-FUNC-CONFIG レジスタの PHASE-SEL-X ビットを使用して選択する 4 つの位相設定があります。

	4X 0-10. IL 1X/	収 ノーラ ハイノド	
シーケンス	12-BIT の値	シーケンス	12-BIT の値
0 (0° 位相開始)	0x800	12	0x800
1	0x9A8	13	0x658
2	0xB33	14	0x4CD
3	0xC87	15	0x379
4	0xD8B	16 (240° 位相開始)	0x275
5	0xE2F	17	0x1D1
6 (90° 位相開始)	0xE66	18	0x19A
7	0xE2F	19	0x1D1
8 (120° 位相開始)	0xD8B	20	0x275
9	0xC87	21	0x379
10	0xB33	22	0x4CD
11	0x9A8	23	0x658

表 6-10. 正弦波データ ポイント




図 6-14. 正弦波生成

6.4.6 デバイスのリセットとフォルト管理

このセクションでは、DACx3204W の パワーオンリセット (POR)、ソフトウェア リセット、その他の診断およびフォルト管理機能について詳しく説明します。

6.4.6.1 パワーオン リセット (POR)

DACx3204W ファミリは、電源投入時に出力電圧を制御するパワーオン リセット (POR) 機能を備えています。V_{DD} 電源 が立ち上がると、POR イベントが発行されます。POR によりすべてのレジスタがデフォルト値に初期化され、デバイスとの 通信は POR (ブートアップ) 遅延後にのみ有効になります。POR イベントが発行されるとすぐに、DACx3204W 内のすべてのレジスタのデフォルト値が NVM からロードされます。

デバイスが電源投入されると、POR 回路によりデバイスがデフォルトモードに設定されます。POR 回路では、電源投入時に内部コンデンサが放電されデバイスがリセットされるように、図 6-15 に示すように特定の V_{DD} レベルが必要です。POR が発生するようにするには、 V_{DD} が 1ms 以上 0.7V 未満である必要があります。 V_{DD} が 1.65V 未満まで低下しても、0.7v を超えるまま (未定義の領域と表示)、指定されたすべての温度および電源条件でデバイスがリセットされる場合と、リセットされない場合があります。この場合は、POR を開始します。 V_{DD} が 1.65V を超えると、POR は発生しません。




図 6-15. V_{DD} POR 回路のスレッショルド レベル

6.4.6.2 外部リセット

デバイスへの外部リセットは、GPIO ピンまたはレジスタ マップを介してトリガできます。デバイス ソフトウェア リセット イベントを開始するには、共通トリガ レジスタの RESET フィールドに予約コード 1010b を書き込みます。このソフトウェア リセットにより、POR イベントが開始されます。GPIO ピンは、表 6-18 に示すように RESET ピンとして設定できます。デバイスのリセット後に設定がクリアされないように、この構成を NVM にプログラムする必要があります。RESET 入力は low パルスである必要があります。RESET 入力の立ち下がりエッジの後、デバイスはブートアップ シーケンスを開始します。RESET 入力の立ち上がりエッジは、何の影響も及ぼしません。

6.4.6.3 レジスタ マップ ロック

DACx3204W は、DAC のレジスタへの偶発的な (意図しない) 書き込みを防止するレジスタ マップ ロック機能を実装しています。 COMMON-CONFIG レジスターの DEV-LOCK ビットが 1 にセットされると、デバイスはすべてのレジスターをロックします。 ただし、 I²C インターフェイスを使用している場合、 コモントリガ レジスタによるソフトウェア リセット機能はブロックされません。 DEV-LOCK 設定をバイパスするには、 COMMON-TRIGGER レジスタの DEV-UNLOCK ビットに 0101b を書き込みます。



6.4.6.4 NVM 巡回冗長検査 (CRC)

DACx3204W には、NVM に保存されたデータが破損していないように、NVM に巡回冗長検査 (CRC) 機能が実装されています。DACx3204W には、次の 2 種類の CRC アラームビットが実装されています。

- NVM-CRC-FAIL-USER
- NVM-CRC-FAIL-INT

NVM-CRC-FAIL-USER ビットはユーザーがプログラム可能な NVM ビットのステータスを示し、NVM-CRC-FAIL-INT ビットは内部 NVM ビットのステータスを示します。NVM プログラム動作 (書き込みまたはリロード) が実行されるたびおよび デバイスの起動中に、16 ビットの CRC (CRC-16-CCITT) と NVM データを保存することにより CRC 機能が実装されて います。デバイスは NVM データを読み取り、保存されている CRC を使用してデータを検証します。CRC アラーム ビット (汎用ステータス レジスタの NVM-CRC-FAIL-USER と NVM-CRC-FAIL-INT) は、デバイスの NVM からデータが読み 取られた後、エラーを報告します。アラーム ビットはブートアップ時にのみ設定されます。

6.4.6.4.1 NVM-CRC-FAIL-USER ビット

NVM-CRC-FAIL-USER ビットのロジック 1 は、ユーザーがプログラム可能な NVM データが破損していることを示しています。この条件の間、DAC 内のすべてのレジスタが工場出荷時リセットの値で初期化され、任意の DAC レジスタへの書き込みまたは読み出しが可能になります。このアラーム ビットを 0 にリセットするには、ソフトウェア リセット (セクション 6.4.6.2 を参照) コマンドを発行するか、DAC の電源を入れ直します。ソフトウェア リセットや電源サイクルの際にも、ユーザーがプログラム可能な NVM ビットがリロードされます。問題が解決しない場合は、NVM を再プログラムします。

6.4.6.4.2 NVM-CRC-FAIL-INT ビット

NVM-CRC-FAIL-INT ビットのロジック 1 は、内部 NVM データが破損していることを示します。この条件の間、DAC 内のすべてのレジスタが工場出荷時リセットの値で初期化され、任意の DAC レジスタへの書き込みまたは読み出しが可能になります。一時的な障害が発生した場合、アラーム ビットを 0 にリセットするには、ソフトウェア リセット (セクション 6.4.6.2を参照) コマンドを発行するか、DAC の電源を入れ直します。NVM に永続的な障害が発生すると、デバイスは使用できなくなります。

English Data Sheet: SLASF71



6.4.7 パワーダウン モード

DACx3204W 出力アンプと内部リファレンスは、図 6-2 に示すように、COMMON-CONFIG レジスタの EN-INT-REF、VOUT-PDN-X、IOUT-PDN-X ビットにより、個別にパワーダウンできます。電源オン時に、DAC 出力と内部リファレンスは デフォルトでディセーブルになります。パワーダウン モードでは、DAC 出力 (OUTx ピン) は高インピーダンス状態になります。電圧出力モード (電源投入時) でこの状態を $10k\Omega$ -AGND または $100k\Omega$ -AGND に変更するには、VOUT-PDN-X ビットを使用します。電流出力モードのパワーダウン状態は常に高インピーダンスです。

DAC の電源オン状態は、NVM を使用して、任意の状態 (パワーダウンまたは通常モード) にプログラムできます。表 6-11 に、DAC のパワーダウン ビットを示します。 個別のチャネル パワーダウン ビットまたはグローバル デバイス パワーダウン機能は、GPIO-CONFIG レジスタを使用して GPIO ピンに割り当てることができます。

表 6-11. DAC パワーダウン ビット

レジスタ	VOUT-PDN-X[1]	VOUT-PDN-X[0]	IOUT-PDN-X	説明
	0	0	1	VOUT-X をパワーアップします。
	0	1	1	10kΩ を AGND に接続して VOUT-X をパワー ダウンします。 IOUT-X を Hi-Z にパワーダウンします。
COMMON-CONFIG	1	0	1	100kΩ を AGND に接続して VOUT-X をパワーダウンします。 IOUT-X を Hi-Z にパワーダウンします。
	1	1	1	VOUT-X を Hi-Z にパワーダウンします。 IOUT-X を Hi-Z にパワーダウンします (デフォルト)。
	1	1	0	VOUT-X を Hi-Z にパワーダウンします。 IOUT-X をパワーアップします。



6.5 プログラミング

DACx3204W は、3 線式 SPI または 2 線式の I²C インターフェイスでプログラムされます。4 線式 SPI モードは、GPIO ピンを SDO にマッピングすることでイネーブルになります。SPI 読み戻しは、標準の SPI 書き込み動作よりも SCLK よりも低い電圧で動作します。インターフェイスのタイプは、デバイスの電源投入後に通信する最初のプロトコルに基づいて決定されます。インターフェイス タイプが判別されると、デバイスはデバイスの電源が入っている間、タイプの変更を無視します。インターフェイスのタイプは、パワー サイクル後に変更できます。

6.5.1 SPI プログラミング モード

DACx3204W の SPI アクセス サイクルを開始するには、SYNC ピンを low にアサートします。シリアル クロック SCLK は、連続クロックまたはゲート クロックです。SDI データは、SCLK の立ち下がりエッジに同期します。DACx3204W の SPI フレームは 24 ビット長です。したがって、SYNC ピンが少なくとも 24 個の SCLK 立ち下がりエッジの間ローであることを確認してください。 SYNC ピンが High にデアサートされると、アクセス サイクルは終了します。アクセス サイクルに最小クロック エッジよりも短い場合、通信は無視されます。デフォルトでは、SDO ピンはイネーブルになっていません (3 線式 SPI)。3 線式 SPI モードでは、アクセス サイクルに最小クロック エッジより多く含まれる場合、デバイスは最初の 24 ビットのみを使用します。 SYNC が High のとき、SCLK および SDI 信号がブロックされ、SDO は Hi-Z になり、バス上に接続されている他のデバイスからのデータの読み戻しが可能になります。

24 ビット SPI アクセス サイクルのフォーマットを、表 6-12 と 図 6-16 に示します。 SDI への最初のバイト入力は命令サイクルです。 命令サイクルは、要求を読み取りまたは書き込みコマンドと、アクセスする 7 ビット アドレスとして識別します。 サイクルの最後の 16 ビットがデータ サイクルを形成します。

47

Product Folder Links: DAC53204W DAC63204W



表 6-12. SPI 読み取り/書き込みアクセス サイクル

ビット	フィールド	説明
23	R/W	アドレス指定されたレジスタに対する読み取りまたは書き込みコマンドとして通信を識別します。 $R/\overline{W}=0$ は書き込み動作を設定します。 $R/\overline{W}=1$ は読み取り動作を設定します
22-16	A[6:0]	レジスタアドレス: 読み取りまたは書き込み操作中にアクセスするレジスタを指定します。
15-0	DI[15:0]	データ サイクル ビット: 書き込みコマンドの場合、データ サイクルのビットはアドレス A[6:0] のレジスタに書き込まれる値となります。読み取りコマンドの場合、データ サイクルのビットは 無効値となります。




図 6-16. SPI 書き込みサイクル

読み取り操作を行うには、まず INTERFACE-CONFIG レジスタの SDO-EN ビットを設定して SDO ピンを有効にする必要があります。この構成を 4 線式 SPI と呼びます。読み取り操作は、読み取りコマンドのアクセス サイクルを発行することで開始されます。読み取りコマンドの後、要求されたデータを取得するために、2 回目のアクセス サイクルを発行する必要があります。出力データの形式は表 6-13 および 図 6-17 に示されています。図 5-3 に示すように、データは、FSDO ビットに従って、立ち下がりエッジまたは SCLK の立ち上がりエッジのいずれかで SDO ピンに口出力されます。

表 6-13. SDO 出力アクセスサイクル

	こふし	ノイールト				記明						
23		R/W	前回のアクセス・	サイクルのエコ・	− R/W							
22-16		A[6:0]	前回のアクセス・	前回のアクセス サイクルのエコー レジスタ アドレス								
15-0		DI[15:0]	前回のアクセス・	サイクルで要求	されたデータの読み	戻し						
SYNC												
SCLK	1	8	9	24	1		9		24			
	•	Read comman	d ———		•	———— Any comma	and ——					
SDI	D23	D16	D15	D0	D23	D16	D15		D0			
	HiZ				HiZ		-	Read Data	→ HiZ			
SDO -					D23	D16	D15		D0 -			

図 6-17. SPI 読み取りサイクル

デイジーチェーン動作は、SDO ピンでもイネーブルになります。 デイジーチェーン モードでは、複数のデバイスが チェーン で接続され、図 6-18 に示すように、1 つのデバイスの SDO ピンを以下のデバイスの SDI ピンに接続します。 SPI ホス

資料に関するフィードバック(ご意見やお問い合わせ) を送信

トは、チェーン内の最初のデバイスの SDI ピンを駆動します。チェーン内の最後のデバイスの SDO ピンは、SPI ホストの POCI ピンに接続されます。 4 線式 SPI モードでは、アクセス サイクルに 24 のクロック エッジの倍数が含まれる場合、チェーン内のデバイス最初のデバイスで最後の 24 ビットのみが使用されます。 アクセス サイクルに、24 の倍数でないクロック エッジが含まれている場合、SPI パケットはデバイスによって無視されます。 図 6-19 に、デイジーチェーン書き込みサイクルのパケット フォーマットを示します。




図 6-18. SPI デイジー チェーン接続




図 6-19. SPI デイジーチェーン 書き込みサイクル

6.5.2 I²C プログラミング モード

DACx3204W デバイスは、「ピン構成および機能」セクションのピン図に示すように、2 線式シリアル インターフェイス (SCL および SDA) と 1 つのアドレス ピン (A0) を備えています。 I^2 C バスは、プルアップ構造を持つデータ ライン (SDA) とクロック ライン (SCL) で構成されます。バスがアイドルのときは、SDA ラインと SCL ラインの両方が High にプルされます。 I^2 C 互換のデバイスはすべて、オープンドレインの I/O ピンである SDA および SCL を介して I^2 C バスに接続します。

I²C 仕様では、通信を制御するデバイスを「コントローラ」、コントローラによって制御されるデバイスを「ターゲット」と規定されています。コントローラーは SCL 信号を生成します。また、コントローラは、バス上に特別なタイミング条件 (スタート条件、繰り返し開始条件、停止条件) を生成し、データ転送の開始または停止を示します。デバイス アドレッシングはコントローラーが実行します。 I²C バス上のコントローラーは通常、マイク ロコントローラまたはデジタル シグナル プロセッサ (DSP) です。 DACx3204W ファミリは、I²C バス上でターゲットとして動作します。ターゲットは、コントローラのコマンドに対してアクノリッジを返し、コントローラの制御時にデータを受信または送信します。

通常、DACx3204W ファミリはターゲット レシーバとして動作します。コントローラーは、ターゲット レシーバである DACx3204W に対して書き込みを行います。ただし、コントローラーが DACx3204W の内部レジスタ データを必要とする場合は、DACx3204W がターゲットトランスミッタとして動作します。この場合、コントローラは DACx3204W から読み取ります。 I²C の用語によっては、読み出しと書き込みとはコントローラを指しています。

DACx3204W ファミリは、以下のデータ転送モードをサポートしています。

- 標準モード (100Kbps)
- 高速モード (400Kbps)
- ファーストモード プラス(1.0Mbps)

スタンダード モードとファスト モードのデータ転送プロトコルはまったく同じであるため、このデータ シートでは両方のモードを F/S モードと呼びます。ファスト モード プラス プロトコルは、データ転送速度の点でサポートされていますが、出力電流はサポートされていません。 low レベル出力電流は 3mA で、標準モードおよびファースト モードの場合と同様です。 DACx3204W ファミリは 7 ビット アドレッシングをサポートしています。10 ビット アドレッシング モードはサポートしていません。また、ジェネラル コール リセット機能をサポートしています。次のシーケンスを送信すると、デバイス内でソフトウェアリセットが開始されます:開始、または開始、0x00、0x06、停止の繰り返し。2 バイト目に続く、ACK ビットの立ち上がりエッジで、リセットがデバイス内でアサートされます。

指定のタイミング信号を除いて、I²C インターフェイスではシリアル バイトを扱います。各バイトの最後に、9 回目のクロック サイクルで確認応答信号が生成および検出されます。確認応答は、9 回目のクロック サイクルの high 期間中 SDA ラインを low にすることで行われます。否定応答は、図 6-20 に示すように 9 回目のクロック サイクルの high 期間中 SDA ラインを high のまま保持することで行われます。





図 6-20. I²C バスにおける確認応答と非確認応答

6.5.2.1 F/S モードのプロトコル

次の手順では、F/S モードでのトランザクションの完了について説明します。

- 1. コントローラは、スタート条件を生成することで、データ転送を開始します。 図 6-21 で示されているように、SCL がハイの状態で SDA ラインにハイからローへの遷移が発生すると、スタート条件となります。 すべての I²C 互換デバイスは、スタート条件を認識します。
- 2. 次に、コントローラは SCL パルスを生成し、7 ビットのアドレスと読み取り / 書き込み方向ビット (R/W) を SDA ライン上で送信します。すべての送信中、コントローラはデータが有効であることを確認します。有効なデータ条件では、図 6-22 に示されているように、ロック パルスのハイ期間全体にわたって SDA ラインが安定している必要があります。すべてのデバイスは、コントローラによって送信されたアドレスを認識して、そのアドレスをそれぞれの内部の固定アドレスと比較します。一致するアドレスを持つターゲット デバイスのみが、図 6-20 に示すように、9 番目の SCL サイクルのハイ期間全体にわたって SDA ラインをローに引き下げて確認応答を生成します。コントローラがこの確認を検出すると、ターゲットとの通信リンクが確立されます。
- 3. コントローラは、ターゲットにデータを送信 (R/W ビット 0) または受信 (R/W ビット 1) するために、さらに SCL サイク ルを生成します。 どちらの場合でも、受信側は送信側から送信されたデータを確認する必要がります。 確認信号は、 どちらが受信側であるかに応じて、コントローラまたはターゲットによって生成されます。 9 ビットの有効なデータ シーケンスは、8 つのデータ ビットと 1 つの確認ビットで構成され、必要なだけ継続できます。
- 4. データ転送の終了を通知するために、図 6-21 に示されているように、コントローラは SCL ラインがハイの状態で SDA ラインをローからハイに引き上げることでストップ条件を生成します。このアクションによってバスが解放され、アドレス指定されたターゲットとの通信リンクが停止します。すべての I²C 互換デバイスが、ストップ条件を認識します。ストップ条件の受信によって、バスは解放され、すべてのターゲット デバイスはスタート条件および一致するアドレスが送信されるのを待ちます。








図 6-22. I²C バスでのビット転送

English Data Sheet: SLASF71

6.5.2.2 I²C 更新シーケンス

表 6-14 はに示すように、DACx3204W で 1 回の更新のために、スタート条件、有効な I²C アドレス バイト、コマンド バイト、2 つのデータ バイトを必要とします。

表 6	3-14.	シー	ケンス	を更新

MSB		LSB	ACK	MSB		LSB	ACK	MSB		LSB	ACK	MSB		LSB	ACK
アドレス (A) バイト セクション 6.5.2.2.1				マンド バン /ョン 6.5 .			データ	' バイト -	MSDB		データ	7 バイト -	LSDB		
	DB [31:24	!]			DB [23:16	6]		I	DB [15:8]			DB [7:0]		

図 6-23 に示すように、各バイトの受信後、DACx3204W ファミリは 1 つのクロック パルスの high 期間中に SDA ライン を low にすることで、確認応答を行います。この 4 つのバイトと確認応答サイクルにより、1 回の更新を実行するために必要な 36 のクロック サイクルが生成されます。 有効な I²C アドレス バイトによって、DACx3204W が選択されます。




図 6-23. I²C バス プロトコル

コマンド バイトは、選択された DACx3204W デバイスの動作モードを設定します。このバイトによって動作モードが選択されたときにデータ更新が行われるには、DACx3204W デバイスは最上位データ バイト (MSDB) と最下位データ バイト (LSDB) の 2 つのデータ バイトを受信する必要があります。DACx3204W デバイスは、LSDB に続くアクノリッジ信号の立ち下がりエッジで更新を実行します。

高速モード (クロック = 400kHz) を使用する場合、最大 DAC 更新レートは 10kSPS に制限されます。ファスト モード プラス (クロック = 1MHz) を使用すると、最大 DAC 更新レートは 25kSPS に制限されます。停止条件を受信すると、 DACx3204W デバイスは I^2 C バスを解放し、新しい開始条件を待ちます。

English Data Sheet: SLASF71

6.5.2.2.1 アドレス バイト

表 6-15 に示すアドレス バイトは、開始条件に続いてコントローラ デバイスから受信される最初のバイトです。アドレスの最初の 4 ビット (MSB) は工場出荷時に 1001 にプリセットされています。アドレスの次の 3 ビットは、A0 ピンによって制御されます。A0 ピン入力は、VDD、AGND、SCL、SDA に接続できます。各 データ フレームの最初のバイトにおいて A0 ピンがサンプリングされて、アドレスが決定します。 デバイスはアドレス ピンの値をラッチし、その結果として、表 6-16 に従ってその特定のアドレスに応答します。

夷	6-1	5	7	ド	レス	バー	ィト
3.8	U- I	υ.	_		<i>~</i> ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~		

備考				MSB				LSB
_	AD6	AD5	AD4	AD3	AD2	AD1	AD0	R/W
ジェネラル アドレス	1	0	0	1	(ターゲッ	表 6-16 トアドレスの列)を参照	0 または 1
ブロードキャスト アドレス	1	0	0	0	1	1	1	0

表 6-16. アドレス フォーマット

ターゲットのアドレス	A0 ピン
000	AGND
001	VDD
010	SDA
011	SCL

DACx3204W は、複数の DACx3204W デバイスを同期的に更新または電源をオフにするために使用されるブロードキャスト アドレス指定をサポートしています。 ブロードキャスト アドレスを使用すると、DACx3204W はアドレス ピンの状態に関係なく応答します。 ブロードキャストは、書き込みモードでのみサポートされます。

6.5.2.2.2 コマンドバイト

「レジスタマップ」 セクションの「レジスタ名」 表に、アドレス列のコマンド バイトを示します。

6.5.2.3 I²C 読み出しシーケンス

レジスタを読み取るには、次のコマンドシーケンスを使用する必要があります。

- 1. スタートまたは再スタート コマンドとターゲット アドレス、書き込みの 0 に設定した R/W ビットを送信します。 デバイス は、このイベントをアクノリッジします。
- 2. 読み取り対象レジスタのコマンドバイトを送信します。デバイスは、このイベントを再度アクノリッジします。
- 3. 再スタートとターゲット アドレス、読み取りの「1」に設定した R/W ビットを送信します。 デバイスは、このイベントをアクノ リッジします。
- 4. デバイスは、アドレス指定されたレジスタの MSDB バイトを書き込みます。 コントローラはこのバイトをアクノリッジする 必要があります。
- 5. 最後に、デバイスはレジスタの LSDB を書き込みます。

ブロードキャストアドレスを読み取りに使用することはできません。

表 6-17. 読み出しシーケンス

s	MSB		R/W (0)	ACK	MSB		LSB	ACK	Sr	MSB		R/W (1)	ACK	MSB		LSB	ACK	MSB		LSB	ACK
	アドロセクショ	ンス / ン 6 .				ンド / iン 6.	ベイト 5.2.2.2		Sr	アドロ セクショ		ベイト 5.2.2.1		N	//SDE	3		ı	SDE	3	
	コントロー	ーラか	ıb	ターゲ ット	コント	ロー	ラから	ターゲ ット		コントロ	コントローラから		ターゲ ット	ターゲットから		コントローラ	ター	ゲット	から	コントローラ	

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信



6.5.3 汎用入出力 (GPIO) モード

DACx3204W は、I²C および SPI に加えて、NVM で複数の機能用に構成できる GPIO も サポート。このピンにより、プログラミング インターフェイスを使わずに DAC 出力チャネルとステータス ビットを更新できるため、プロセッサレス動作が可能になります。GPIO-CONFIG レジスタで、GPI-EN ビットに 1 を書き込んで GPIO ピンを入力として設定するか、GPO-EN ビットに 1 を書き込んでピンを出力として設定します。GPIO ピンには、グローバルおよびチャネル固有の機能が割り当てられています。チャネル固有の機能については、GPIO-CONFIG レジスタの GPI-CH-SEL フィールドを使用してチャネルを選択します。表 6-18 に、入力として GPIO で利用可能な機能オプションを示し 表 6-19、に、出力として GPIO のオプションを示します。GP 入力動作の一部は、デバイスが起動した後にエッジトリガされます。電源投入後、デバイスは GPI レベルを登録し、関連するコマンドを実行します。この機能により、電源オン時の初期出力状態を構成できます。デフォルトでは、GPIO ピンはどの動作にもマッピングされません。GPIO ピンが特定の入力機能にマップされると、競合状態を回避するため、対応するソフトウェア ビット機能がディセーブルになります。RESET 入力として使用する場合、デバイスリセットをトリガするために、GPIO ピンはアクティブ low のパルスを送信する必要があります。機能の他のすべての制約は、GPIO ベースのトリガに適用されます。

注

未使用時は、GPIO ピンを high または low にします。GPIO ピンを RESET として使用するときは、その構成 を NVM にプログラムする必要があります。それ以外の場合は、デバイスのリセット後に設定はクリアされます。

English Data Sheet: SLASF71



表 6-18. 汎用入力機能のマップ

レジスタ	ビット フィールド	値	チャネル	GPIO エッジルベル	機能
		0010	すべて	立ち下がりエッジ	トリガ FAULT-DUMP
		0010	9 7 (立ち上がりエッジ	影響なし
		0011	GPI-CH-SEL に従います	立ち下がりエッジ	IOUT パワーダウン
		0011	GPI-ON-SEL (CIRVIE)	立ち上がりエッジ	IOUT 電源オン
		0100	GPI-CH-SEL に従います	立ち下がりエッジ	VOUT パワーダウン。 VOUT-PDN-X 設定に準拠するプルダウン抵抗
				立ち上がりエッジ	VOUT 電源オン
		0101	すべて	立ち下がりエッジ	トリガ PROTECT 機能
		0101	9 * (立ち上がりエッジ	影響なし
		0111	すべて	立ち下がりエッジ	トリガ CLR 機能
		0111	9 * * C	立ち上がりエッジ	影響なし
	GPI-CONFIG		GPI-CH-SEL に従います。	立ち下がりエッジ	トリガ LDAC 機能
		1000	SYNC-CONFIG-X と GPI-CH-SEL の両方をすべてのチャネルに対して設定する必要があります。	立ち上がりエッジ	影響なし
GPIO-CONFIG		1001	GPI-CH-SEL に従います	立ち下がりエッジ	STOP 関数の生成
		1001	GPI-ON-SEL (CIRVIE)	立ち上がりエッジ	機能生成の開始
		1010	GPI-CH-SEL に従います	立ち下がりエッジ	トリガ マージン low
		1010	GFI-OII-SEL (CIRVILLY	立ち上がりエッジ	トリガ マージン high
		1011	すべて	低パルス	デバイス RESET をトリガ。 RESET 構成は NVM にプログラムする必要があります。
				立ち上がりエッジ	影響なし
		1100	すべて	立ち下がりエッジ	NVM プログラミングが可能です
		1100	9 * * C	立ち上がりエッジ	NVM プログラミングをブロックします
				立ち下がりエッジ	レジスタ マップの更新を許可
		1101	すべて	立ち上がりエッジ	I ² C または SPI による DEV-UNLOCK フィールドへの書き込み、および I ² C による RESET フィールドへの書き込 みを除き、レジスタ マップの書き込みを ブロックします
		その他	該当なし	該当なし	該当なし

表 6-19. 汎用出力 (STATUS) 機能マップ

	20 .0. # 0/ // //) (OIAIOO) IMERE ())											
レジスタ	ビット フィールド	値	機能										
		0001	NVM-BUSY										
		0100	DAC-0-BUSY										
		0101	DAC-1-BUSY										
		0110	DAC-2-BUSY										
CDIO CONICIO	GPO-CONFIG	0111	DAC-3-BUSY										
GPIO-CONFIG		1000	WIN-CMP-0										
												1001	WIN-CMP-1
						1010	WIN-CMP-2						
		1011	WIN-CMP-3										
		その他	該当なし										

55



7 レジスタ マップ

表 7-1. レジスタ マップ

登録(1)(2)	最上位データ バイト (MSDB)											最下位データ	バイト (LSDB)			
至城((((((BIT15	BIT14	BIT13	BIT12	BIT11	BIT10	BIT9	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
NOP								N	OP							
DAC-X-MARGIN- HIGH						DAC-X-MA	RGIN-HIGH						×			
DAC-X-MARGIN- LOW						DAC-X-MA	RGIN-LOW						×			
DAC-X-VOUT- CMP-CONFIG		Х			VOUT-GAIN-X	(Х			CMP-X-OD- EN	CMP-X- OUT-EN	CMP-X-HIZ- IN-DIS	CMP-X-INV- EN	CMP-X-EN
DAC-X-IOUT-MISC- CONFIG		X IOUT-X-RANGE					x									
DAC-X-CMP- MODE-CONFIG		X CMP-X-MODE					×									
DAC-X-FUNC- CONFIG	CLR-SEL-X	SYNC- CONFIG-X						FUNC-GEN-CONFIG-BLOCK-X								
DAC-X-DATA						DAC->	K-DATA	ATA						X		
COMMON-CONFIG	WIN- LATCH-EN	DEV-LOCK	EE-READ- ADDR	EN-INT-REF	VOUT	-PDN-3	IOUT-PDN-3	VOUT	JT-PDN-2 IOUT-PDN-2 VOUT-PDN-1				IOUT-PDN-1	VOUT	-PDN-0	IOUT-PDN-0
COMMON- TRIGGER		DEV-U	NLOCK			Уt	Zット		LDAC CLR X FAULT- DUMP			PROTECT	READ-ONE- TRIG	NVM-PROG	NVM- RELOAD	
COMMON-DAC- TRIG	RST-CMP- FLAG-0	TRIG-MAR- LO-0	TRIG-MAR- HI-0	START- FUNC-0	RST-CMP- FLAG-1	TRIG-MAR- LO-1	TRIG-MAR- HI-1	START- FUNC-1	RST-CMP- FLAG-2	TRIG-MAR- LO-2	TRIG-MAR- HI-2	START- FUNC-2	RST-CMP- FLAG-3	TRIG-MAR- LO-3	TRIG-MAR- HI-3	START- FUNC-3
GENERAL-STATUS	NVM-CRC- FAIL-INT	NVM-CRC- FAIL-USER	Х	DAC- BUSY-3	DAC- BUSY-2	DAC- BUSY-1	DAC- BUSY-0	NVM-BUSY	DE				EVICE-ID			
CMP-STATUS				Х				PROTECT- FLAG	WIN-CMP-3 WIN-CMP-2 WIN-CMP-1 WIN			WIN-CMP-0	CMP- FLAG-3	CMP- FLAG-2	CMP- FLAG-1	CMP- FLAG-0
GPIO-CONFIG	GF-EN	Х	GPO-EN		GPO-C	ONFIG			GPI-C	H-SEL			GPI-CONFIG G			
DEVICE-MODE- CONFIG	RESE	RVED	DIS-MODE- IN		RESERVED		PROTEC	T-CONFIG		RESERVED				Х		
INTERFACE- CONFIG		Х	1	TIMEOUT- EN		Х	1	EN-PMBUS			Х	1		FSDO-EN	Х	SDO-EN
SRAM-CONFIG				,	K							SRAM	-ADDR			
SRAM-DATA								SRAM	I-DATA							
DAC-X-DATA-8BIT	DAC-X-DATA-8BIT							X								
BRDCAST-DATA	BRDCAST						ST-DATA	ST-DATA X						X		
PMBUS-PAGE	PMBUS-PAGE										該当	なし				
PMBUS-OP-CMD	PMBUS-OPERATION-CMD-X									該当	なし					
PMBUS-CML	X					CML	Х				該当	なし				
PMBUS-VERSION	PMBUS-VERSON							該当なし								

- (1) 灰色で強調表示されているセルは、NVMに保存されているレジスタビットまたはフィールドを示しています。
- (2) X = 未使用。



表 7-2. レジスタ名

00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh	### ADDR ### AD	D0h 25h 26h D1h D2h D3h D4h 25h 26h D7h D8h	NOP DAC-0-MARGIN-HIGH DAC-0-MARGIN-LOW DAC-0-VOUT-CMP-CONFIG DAC-0-IOUT-MISC-CONFIG DAC-0-CMP-MODE-CONFIG DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.1 セクション 7.2 セクション 7.3 セクション 7.4 セクション 7.5 セクション 7.6 セクション 7.7 セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.3
01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	00h 00h FFh FFh FFh O1h 01h FFh FFh FFh FFh FFh FFh FFh FFh FFh	25h 26h D1h D2h D3h D4h 25h 26h D5h D6h D7h	DAC-0-MARGIN-HIGH DAC-0-MARGIN-LOW DAC-0-VOUT-CMP-CONFIG DAC-0-IOUT-MISC-CONFIG DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-VOUT-CMP-CONFIG	セクション 7.2 セクション 7.3 セクション 7.4 セクション 7.5 セクション 7.6 セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.4
02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	00h FFh FFh FFh 01h 01h FFh FFh	26h D1h D2h D3h D4h 25h 26h D5h D6h D7h	DAC-0-MARGIN-LOW DAC-0-VOUT-CMP-CONFIG DAC-0-IOUT-MISC-CONFIG DAC-0-CMP-MODE-CONFIG DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.3 セクション 7.4 セクション 7.5 セクション 7.6 セクション 7.7 セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.4
03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	FFh FFh O1h O1h FFh FFh FFh FFh FFh FFh FFh FFh FFh	D1h D2h D3h D4h 25h 26h D5h D6h D7h	DAC-0-VOUT-CMP-CONFIG DAC-0-IOUT-MISC-CONFIG DAC-0-CMP-MODE-CONFIG DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.4 セクション 7.5 セクション 7.6 セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.4
04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	FFh FFh O1h O1h FFh FFh FFh FFh FFh O2h	D2h D3h D4h 25h 26h D5h D6h D7h	DAC-0-IOUT-MISC-CONFIG DAC-0-CMP-MODE-CONFIG DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.5 セクション 7.6 セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.4
05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	FFh FFh 01h 01h FFh FFh FFh FFh	D3h D4h 25h 26h D5h D6h D7h	DAC-0-CMP-MODE-CONFIG DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.6 セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.4
06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	FFh O1h O1h FFh FFh FFh FFh FFh O2h	D4h 25h 26h D5h D6h D7h	DAC-0-FUNC-CONFIG DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.7 セクション 7.2 セクション 7.3 セクション 7.4
07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	01h 01h FFh FFh FFh FFh 02h	25h 26h D5h D6h D7h	DAC-1-MARGIN-HIGH DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.2 セクション 7.3 セクション 7.4
08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh	01h FFh FFh FFh FFh 02h	26h D5h D6h D7h	DAC-1-MARGIN-LOW DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.3 セクション 7.4
09h 0Ah 0Bh 0Ch 0Dh 0Eh	FFh FFh FFh 02h	D5h D6h D7h	DAC-1-VOUT-CMP-CONFIG DAC-1-IOUT-MISC-CONFIG	セクション 7.4
0Ah 0Bh 0Ch 0Dh 0Eh 0Fh	FFh FFh 02h	D6h D7h	DAC-1-IOUT-MISC-CONFIG	
0Bh 0Ch 0Dh 0Eh 0Fh	FFh FFh 02h	D7h		セクション 7.5
OCh ODh OEh OFh	FFh 02h		DAC-1-CMP-MODE-CONFIG	
0Dh 0Eh 0Fh	02h	D8h	2.10 1 0 1022 0011110	セクション 7.6
0Eh 0Fh			DAC-1-FUNC-CONFIG	セクション 7.7
0Fh	Į.	25h	DAC-2-MARGIN-HIGH	セクション 7.2
	02h	26h	DAC-2-MARGIN-LOW	セクション 7.3
	FFh	D9h	DAC-2-VOUT-CMP-CONFIG	セクション 7.4
10h	FFh	DAh	DAC-2-IOUT-MISC-CONFIG	セクション 7.5
11h	FFh	DBh	DAC-2-CMP-MODE-CONFIG	セクション 7.6
12h	FFh	DCh	DAC-2-FUNC-CONFIG	セクション 7.7
13h	03h	25h	DAC-3-MARGIN-HIGH	セクション 7.2
14h	03h	26h	DAC-3-MARGIN-LOW	セクション 7.3
15h	FFh	DDh	DAC-3-VOUT-CMP-CONFIG	セクション 7.4
16h	FFh	DEh	DAC-3-IOUT-MISC-CONFIG	セクション 7.5
17h	FFh	DFh	DAC-3-CMP-MODE-CONFIG	セクション 7.6
18h	FFh	E0h	DAC-3-FUNC-CONFIG	セクション 7.7
19h	00h	21h	DAC-0-DATA	セクション 7.8
1Ah	01h	21h	DAC-1-DATA	セクション 7.8
1Bh	02h	21h	DAC-2-DATA	セクション 7.8
1Ch	03h	21h	DAC-3-DATA	セクション 7.8
1Fh	FFh	E3h	COMMON-CONFIG	セクション 7.9
20h	FFh	E4h	COMMON-TRIGGER	セクション 7.10
21h	FFh	E5h	COMMON-DAC-TRIG	セクション 7.11
22h	FFh	E6h	GENERAL-STATUS	セクション 7.12
23h	FFh	E7h	CMP-STATUS	セクション 7.13
24h	FFh	E8h	GPIO-CONFIG	セクション 7.14
25h	FFh	E9h	DEVICE-MODE-CONFIG	セクション 7.15
26h	FFh	EAh	INTERFACE-CONFIG	セクション 7.16

資料に関するフィードバック (ご意見やお問い合わせ) を送信

57



表 7-2. レジスタ名 (続き)

I ² C/SPI アドレス	PMBUS ページ ADDR	PMBUS レジスタ ADDR	レジスタ名	セクション
2Bh	FFh	EFh	SRAM-CONFIG	セクション 7.17
2Ch	FFh	F0h	SRAM-DATA	セクション 7.18
40h	該当なし	該当なし	DAC-0-DATA-8BIT	セクション 7.19
41h	該当なし	該当なし	DAC-1-DATA-8BIT	セクション 7.19
42h	該当なし	該当なし	DAC-2-DATA-8BIT	セクション 7.19
43h	該当なし	該当なし	DAC-3-DATA-8BIT	セクション 7.19
50h	FFh	F1h	BRDCAST-DATA	セクション 7.20
該当なし	すべてのページ	00h	PMBUS-PAGE	セクション 7.21
該当なし	00h	01h	PMBIS-OP-CMD-0	セクション 7.22
該当なし	01h	01h	PMBUS-OP-CMD-1	セクション 7.22
該当なし	02h	01h	PMBUS-OP-CMD-2	セクション 7.22
該当なし	03h	01h	PMBUS-OP-CMD-3	セクション 7.22
該当なし	すべてのページ	78h	PMBUS-CML	セクション 7.23
該当なし	すべてのページ	98h	PMBUS-VERSION	セクション 7.24

表 7-3. アクセス タイプ コード

コード	説明
Х	未使用
R	読み出し
W	書き込み
	リセット後の値またはデフォルト値
	X

58

Product Folder Links: DAC53204W DAC63204W

7.1 NOP レジスタ (アドレス = 00h) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = D0h

図 7-1. NOP レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	NOP														
	R-0h														

表 7-4. NOP レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	NOP	R	0000h	無操作

7.2 DAC-X-MARGIN-HIGH レジスタ (アドレス = 01h、07h、0Dh、13h) [リセット = 0000h]

PMBus のページ アドレス= 00h、01h、02h、03h、PMBus レジスタ アドレス= 25h

図 7-2. DAC-X-MARGIN-HIGH レジスタ (X = 0、1、2、3)

			_									,			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				DAC	X-MARG -X-MARG -X-MARG	SIN-HIGH	H[9:0]						>	(
					R/W-	000h							X-	0h	

表 7-5. DAC-X-MARGIN-HIGH レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-4	DAC-X-MARGIN-HIGH[11:0] DAC-X-MARGIN-HIGH[9:0] DAC-X-MARGIN-HIGH[7:0]	R/W		DAC 出力データのマージン high コード ストレート バイナリ形式です。MSB 左揃え。 以下のビット整列を使用します: DAC63204W VOUT: {DAC-X-MARGIN-HIGH[11:0]} DAC53204W VOUT: {DAC-X-MARGIN-HIGH[9:0]、X、X} IOUT: {DAC-X-MARGIN-HIGH[7:0]、X、X、X、X X = ドントケアビット。
3-0	Х	Х	0	未使用

7.3 DAC-X-MARGIN-LOW レジスタ (アドレス = 02h、08h、0Eh、14h) [リセット = 0000h]

PMBus のページ アドレス= 00h、01h、02h、03h、PMBus レジスタ アドレス= 26h

図 7-3. DAC-X-MARGIN-LOW レジスタ (X = 0、1、2、3)

			_								• -• -	,			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				DAC	-X-MARG -X-MARG -X-MARG	SIN-LOW	/[9:0])	(
					R/W-	000h							X-	0h	

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

English Data Sheet: SLASF71



表 7-6. DAC-X-MARGIN-LOW レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-4	DAC-X-MARGIN-LOW[11:0] DAC-X-MARGIN-LOW[9:0] DAC-X-MARGIN-LOW[7:0]	R/W	000h	DAC 出力データのマージン low コード ストレート バイナリ形式です。 MSB 左揃え。 以下のビット整列を使用します: DAC63204W VOUT: {DAC-X-MARGIN-LOW[11:0]} DAC53204W VOUT: {DAC-X-MARGIN-LOW[9:0]、X、X} IOUT: {DAC-X-MARGIN-LOW[7:0], X, X, X, X} X = ドントケアビット。
3-0	Х	Х	0	未使用

Copyright © 2025 Texas Instruments Incorporated

60

Product Folder Links: DAC53204W DAC63204W



7.4 DAC-X-VOUT-CMP-CONFIG レジスタ (アドレス = 03h、09h、0Fh、15h) [リセット = 0000h]

PMBus ページ アドレス = FFh、 PMBus レジスタ アドレス = D1h、 D5h、 D9h、 DDh

図 7-4. DAC-X-VOUT-CMP-CONFIG レジスタ (X = 0、1、2、3)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Х		VOU	T-GAIN-	·X			Х			CMP- X-OD- EN	CMP- X-OUT- EN	CMP-X- HIZ-IN- DIS	CMP- X-INV- EN	CMP- X-EN
	X-0h		F	R/W-0h				X-0h			R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-7. DAC-X-VOUT-CMP-CONFIG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-13	X	Х	0h	未使用
12-10	VOUT-GAIN-X	R/W	0h	000:ゲイン = 1×、VREF ピンの外部リファレンス 001:ゲイン = 1×、基準として VDD 010:ゲイン = 1.5×、内部リファレンス 011:ゲイン = 2×、内部リファレンス 100:ゲイン = 3×、内部リファレンス 101:ゲイン = 4×、内部リファレンス その他:無効
9-5	Х	Х	0h	未使用
4	CMP-X-OD-EN	R/W	0	0:OUTx ピンをプッシュプルとして設定します 1:コンパレータ モードで OUTx ピンをオープン ドレインとして設定 (CMP-X-EN = 1 および CMP-X-OUT-EN = 1)
3	CMP-X-OUT-EN	R/W	0	0:コンパレータ出力を生成しますが、内部で消費されます 1:コンパレータ出力をそれぞれの OUTx ピンに接続します
2	CMP-X-HIZ-IN-DIS	R/W	0	0:FBx 入力は高インピーダンスです。入力電圧範囲は制限されています。 1:FBx 入力は分圧抵抗に接続され、有限なインピーダンスを持っています。入力電圧範囲は、フルスケールと同じです。
1	CMP-X-INV-EN	R/W	0	0:コンパレータ出力を反転しません 1:コンパレータ出力を反転
0	CMP-X-EN	R/W	0	0:コンパレータ モードを無効化 1:コンパレータ モードを有効化します。電流出力はパワーダウン状態でなければなりません。電圧出力モードはイネーブルにする必要があります。



7.5 DAC-X-IOUT-MISC-CONFIG レジスタ (アドレス = 04h、0Ah、10h、16h) [リセット = 0000h]

PMBus ページ アドレス = FFh、 PMBus レジスタ アドレス = D2h、 D6h、 DAh、 DEh

図 7-5. DAC-X-IOUT-MISC-CONFIG レジスタ (X=0、1、2、3)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Χ			IOUT-R	ANGE-X						Χ				
	X-0h			R/W	V-0h						X-0h				

表 7-8. DAC-X-IOUT-MISC-CONFIG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-13	X	X	0h	未使用
12-9	IOUT-RANGE-X	R/W	0000	1000: -25μ A \sim +25 μ A 1001: -50μ A \sim +50 μ A 1010: -125μ A \sim +125 μ A 1011: -250μ A \sim +250 μ A Others: 無効
8-0	Х	Х	000h	未使用

7.6 DAC-X-CMP-MODE-CONFIG レジスタ (アドレス = 05h、0Bh、11h、17h) [リセット = 0000h]

PMBus のページ アドレス = FFh、PMBus レジスタ アドレス = D3h、D7h、DBh、DFh

図 7-6. DAC-X-CMP-MODE-CONFIG レジスタ (X= 0、1、2、3)

										•		•			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	>	<		CMP-X	-MODE)	<				
	X-	0h		R/W	/-0h					X-	0h				

表 7-9. DAC-X-CMP-MODE-CONFIG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-12	X	X	00h	未使用
11-10	CMP-X-MODE	R/W		00:ヒステリシスまたはウィンドウ機能なし 01:DAC-X-MARGIN-HIGH および DAC-X-MARGIN-LOW レジスタ を使用してヒステリシス 10:DAC-X-MARGIN-HIGH および DAC-X-MARGIN-LOW レジスタ でウィンドウ境界を設定するウィンドウ コンパレータ モード 11:無効
9-0	X	Х	000h	未使用

資料に関するフィードバック(ご意見やお問い合わせ)を送信



7.7 DAC-X-FUNC-CONFIG レジスタ (アドレス = 06h、0Ch、12h、18h) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス= D4h、 D8h、 DCh、 E0h

図 7-7. DAC-X-FUNC-CONFIG レジスタ (X=0、1、2、3)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
(CLR-SEL-X	SYNC- CONFIG-X	BRD- CONFIG-X					FUI	NC-GEI	N-CONF	IG-BLC	CK				
	R/W-0h	R/W-0h	R/W-0h						F	R/W-000	h					

表 7-10. DAC-X-FUNC-CONFIG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	CLR-SEL-X	R/W	0	0:DAC-X をゼロ スケールにクリアします 1:DAC-X をミッド スケールにクリアします
14	SYNC-CONFIG-X	R/W	l	0:書き込みコマンドの直後に DAC-X 出力を更新 b1:DAC-X 出力は、LDAC ピンの立ち下がりエッジ、または共通トリガ レジスタの LDAC ビットが 1 にセットされたときに更新されます
13	BRD-CONFIG-X	R/W	l	0:ブロードキャスト コマンドで DAC-X を更新しないでください 1:ブロードキャスト コマンドで DAC-X を更新

表 7-11. 線形スルーモード: FUNC-GEN-CONFIG-BLOCK フィールドの説明

ビット	フィールド	タイプ	リセット	説明
12-11	PHASE-SEL-X	R/W	0	00: 0° 01: 120° 10: 240° 11: 90°
10-8	FUNC-CONFIG-X	R/W	0	000: 三角波 001: のこぎり波 010: 逆のこぎり波 100: 正弦波 111: 機能生成を無効化 その他: 無効
7	LOG-SLEW-EN-X	R/W	0	0:リニアスルーをイネーブル
6-4	CODE-STEP-X	R/W	0	線形スルー モードの CODE-STEP: 000:1-LSB 001:2-LSB 010:3-LSB 011:4-LSB 110:6-LSB 110:16-LSB 111:32-LSB

63



表 7-11. 線形スルーモード: FUNC-GEN-CONFIG-BLOCK フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
3-0	SLEW-RATE-X	R/W	0	線形スルー モードの SLEW-RATE:
				0000:マージン high およびマージン low ではスルーなし。波形生成
				に対して無効です。
				0001:4µs/ステップ
				0010: 8µs/ステップ
				0011: 12µs/ステップ
				0100: 18µs/ステップ
				0101: 27.04µs/ステップ
				0110: 40.48μs/ステップ
				0111: 60.72µs/ステップ
				1000: 91.12µs/ステップ
				1001: 136.72µs/ステップ
				1010: 239.2µs/ステップ
				1011: 418.64µs/ステップ
				1100: 732.56µs/ステップ
				1101: 1282µs/ステップ
				1110: 2563.96µs/ステップ
				1111: 5127.92µs/ステップ

表 7-12. 対数スルーモード: FUNC-GEN-CONFIG-BLOCK フィールドの説明

ビット	フィールド	タイプ	リセット	説明
12-11	PHASE-SEL-X	R/W	0	00:0° 01: 120° 10: 240° 11: 90°
10 - 8	FUNC-CONFIG-X	R/W	0	000: 三角波 001: のこぎり波 010: 逆のこぎり波 100: 正弦波 111: 機能生成を無効化 その他: 無効
7	LOG-SLEW-EN-X	R/W	0	1: 対数スルーをイネーブルにします。 対数スルー モードでは、DAC 出力は 3.125% ステップで DAC-X-MARGIN-LOW コードから DAC-X-MARGIN-HIGH コードへ、またはその逆へ移動します。 正方向にスルーイングする場合、次のステップは (1+0.03125) に現在のステップを掛けます。 負方向にスルーイングする場合、次のステップは (1 ~ 0.03125) に現在のステップを掛けます。 DAC-X-MARGIN-LOW が 0 の場合、スルーはコード 1 から開始されます。 各ステップの時間間隔は、立ち上がり SLEW-X と立ち下がり SLEW-X によって定義されます。
6-4	RISE-SLEW-X	R/W	0	対数スルーモード (DAC-X-MARGIN-LOW から DAC-X-MARGIN-HIGH まで) のスルーレート: 000:4μs/ステップ 001: 12μs/ステップ 010: 27.04μs/ステップ 011: 60.72μs/ステップ 100: 136.72μs/ステップ 101: 418.64μs/ステップ 111: 5127.92μs/ステップ 111: 5127.92μs/ステップ



表 7-12. 対数スルーモード: FUNC-GEN-CONFIG-BLOCK フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
3-1	FALL-SLEW-X	R/W	0	対数スルーモード (DAC-X-MARGIN-HIGH から DAC-X-MARGIN-
				LOW まで) のスルーレート:
				000:4μs/ステップ
				001: 12μs/ステップ
				010: 27.04μs/ステップ
				011: 60.72µs/ステップ
				100: 136.72µs/ステップ
				101: 418.64µs/ステップ
				110: 1282µs/ステップ
				111: 5127.92µs/ステップ
0	X	Х	0	未使用

資料に関するフィードバック(ご意見やお問い合わせ)を送信

65



7.8 DAC-X-DATA レジスタ (アドレス = 19h、1Ah、1Bh、1Ch) [リセット = 0000h]

PMBus のページ アドレス= 00h、01h、02h、03h、PMBus レジスタ アドレス= 21h

図 7-8. DAC-X-DATA レジスタ (X = 0、1、2、3)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	DAC-X-DATA[0:0]												>	(
	DAC-X-DATA[9:0] DAC-X-DATA[7:0]														
	R/W-000h												X-	0h	

表 7-13. DAC-X-DATA レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-4	DAC-X-DATA[11:0] DAC-X-DATA[9:0] DAC-X-DATA[7:0]	R/W		DAC 出力データ データはストレートバイナリ形式です。MSB 左揃え。 以下のビット整列を使用します: DAC63204W VOUT: {DAC-X-DATA[11:0]} DAC53204W VOUT: {DAC-X-DATA[9:0], X, X} IOUT: {DAC-X-DATA[7:0], X, X, X, X} X = ドントケアビット。
3-0	X	X	0h	未使用

7.9 COMMON-CONFIG レジスタ (アドレス = 1Fh) [リセット = 0FFFh]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = E3h

図 7-9. COMMON-CONFIG レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WIN- LATCH- EN	DEV- LOCK	EE-READ- ADDR	EN-INT- REF	VOUT-P	DN-3	IOUT- PDN-3	VOUT-PI	ON-2	IOUT- PDN-2	VOUT-	PDN-1	IOUT- PDN-1	VOUT-F	PDN-0	IOUT- PDN-0
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-1	l1b	R/W-1b	R/W-1	1b	R/W-1b	R/W-	·11b	R/W-1b	R/W-	11b	R/W-1b

表 7-14. COMMON-CONFIG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	WIN-LATCH-EN	R/W	0	0:ラッチなしウィンドウ コンパレータ出力 1:ラッチ付きウィンドウ コンパレータ出力
14	DEV-LOCK	R/W	0	0:デバイスはロックされていません。 1:デバイスはロックされているので、デバイスはすべてのレジスタをロックします。このビットを 0 (デバイスのロックを解除) に戻すには、まず COMMON-TRIGGER レジスタの DEV-UNLOCK フィールドに UNLOCK コードを書き込み、その後 DEV-LOCK ビットに 0 を書き込みます。
13	EE-READ-ADDR	R/W	0	0:アドレス 0x00 でのフォルト ダンプ読み取りイネーブル 1:アドレス 0x01 のフォルト ダンプ読み取りイネーブル
12	EN-INT-REF	R/W	0	0:内部リファレンスをディセーブル。 1:内部リファレンスをイネーブル。内部リファレンス ゲイン設定を使用する前に、このビットを設定する必要があります。
11~10,8 ~7,5~ 4,2~1	VOUT-PDN-X	R/W	11	00:電源投入 VOUT-X 01:AGND への 10kΩ で VOUT-X をパワーダウン 10:AGND への 100kΩ で VOUT-X をパワーダウン 11:Hi-Z を AGND に接続した VOUT-X のパワーダウン
9, 6, 3, 0	IOUT-PDN-X	R/W	1	0:電源投入 IOUT-X 1:パワーダウン IOUT-X

資料に関するフィードバック(ご意見やお問い合わせ)を送信



7.10 COMMON-TRIGGER レジスタ (アドレス = 20h) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = E4h

図 7-10. コモン トリガ レジスタ

•	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		DEV-UN	NLOCK			リセ	ット		LDAC	CLR	Х	FAULT- DUMP	PROTECT	READ- ONE- TRIG	NVM- PROG	NVM- RELOAD
		R/W	'-0h			R/W	/-0h		R/W-0h	R/W-0h	X-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-15. COMMON/TRIGGER レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-12	DEV-UNLOCK	R/W	0000	0101:デバイスのロック解除パスワード。デバイスのロックを解除するには、最初にこのロック解除パスワードを書き込み、次に COMMON-CONFIG レジスタの DEV-LOCK ビットに 0 を書き込みます。その他:未使用
11 - 8	リセット	W	0000	1010:POR リセットがトリガされました。このビットは自動的にリセットされます。 その他:未使用
7	LDAC	R/W	0	0:LDAC 操作はトリガされません 1:DAC-X-FUNC-CONFIG レジスタのそれぞれの SYNC-CONFIG- X ビットが 1 の場合、LDAC 操作がにトリガされます。このビットは自動 的にリセットされます。
6	CLR	R/W	0	0:DAC レジスタと出力の影響を受けません 1:DAC レジスタおよび出力は、DAC-X-FUNC-CONFIG レジスタのそれぞれの CLR-SEL-X ビットに基づいて、ゼロコードまたは中間コードに設定されます。このビットは自動的にリセットされます。
5	X	Х	0	未使用
4	FAULT-DUMP	R/W	0	0:フォルト ダンプはトリガされません 1:フォールト ダンプ シーケンスをトリガします。このビットは自動的にリセットされます。
3	PROTECT	R/W	0	0:保護機能が作動しない 1:トリガ保護機能。このビットは自動的にリセットされます。
2	READ-ONE-TRIG	R/W	0	0:フォルト ダンプ読み取りはトリガされません 1:フォルト ダンプのための NVM の 1 行を読み出します。このビットは 自動的にリセットされます。
1	NVM-PROG	R/W	0	0:NVM 書き込みはトリガされません 1:NVM 書き込みトリガ。このビットは自動的にリセットされます。
0	NVM-RELOAD	R/W	0	0:NVM の再ロードはトリガされません 1:NVM からレジスタ マップにデータを再ロードします。このビットは自動的にリセットされます。

67

Product Folder Links: DAC53204W DAC63204W



7.11 COMMON-DAC-TRIG レジスタ (アドレス = 21h) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = E5h

図 7-11. COMMON-DAC-TRIG レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESET- CMP- FLAG-0	TRIG- MAR- LO-0	TRIG- MAR- HI-0	START- FUNC-0	RESET- CMP- FLAG-1	TRIG- MAR- LO-1	TRIG- MAR- HI-1	START- FUNC-1	RESET- CMP- FLAG-2	TRIG- MAR- LO-2	TRIG- MAR- HI-2	START- FUNC-2	RESET- CMP- FLAG-2	TRIG- MAR- LO-3	TRIG- MAR- HI-3	START- FUNC-3
W-0h	W-0h	W-0h	R/W-0h												

表 7-16. COMMON-DAC-TRIG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15、11、7、	RESET_CMP-FLAG-X	W	0	0:ラッチ コンパレータ出力は影響を受けない 1:リセット ラッチ コンパレータとウィンドウ コンパレータの出力。このビットは自動的にリセットされます。
14、10、6、	TRIG-MAR-LO-X	W	0	0:ドントケア 1:マージン低コマンドをトリガーします。このビットは自動的にリセットされます。
13、9、5、1	TRIG-MAR-HI-X	W	0	0:ドントケア 1:マージン上限コマンドをトリガーします。このビットは自動的にリセット されます。
12、8、4、0	START-FUNC-X	R/W	0	0:ストップ機能の生成 1:DAC-X-FUNC-CONFIG レジスタの FUNC-GEN-CONFIG-X に従って、機能生成を開始します。

資料に関するフィードバック (ご意見やお問い合わせ) を送信

7.12 GENERAL-STATUS レジスタ (アドレス = 22h) [リセット = 00h、DEVICE-ID、VERSION-ID]

PMBus ページ アドレス = FFh、 PMBus レジスタ アドレス = E6h

図 7-12. GENERAL-STATUS レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NVM- CRC- FAIL-INT	NVM- CRC- FAIL- USER	X	DAC-3- BUSY	DAC-2- BUSY	DAC-1- BUSY	DAC-0- BUSY	X			DEVI	CE-ID			VERSI	ION-ID
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	X-0h			F	₹			R-	0h

表 7-17. GENERAL-STATUS レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	NVM-CRC-FAIL-INT	R	0	0:OTP に CRC エラーなし 1:OTP ロードの障害を示します。一時的な障害が発生した場合、ソフトウェア リセットまたはパワー サイクルによって本デバイスはこの状態から復帰することがあります。
14	NVM-CRC-FAIL-USER	R	0	0:NVM ロードで CRC エラーなし 1:NVM ロードの障害を示します。レジスタ設定が破損しました。デバイスは、このエラー条件でのすべての動作を許可します。元の状態を取得するため、NVMを再プログラムします。ソフトウェアリセットにより、デバイスはこの一時的なエラー状態から復帰します。
13	Х	R	0	未使用
12	DAC-3-BUSY	R	0	0:DAC-3 チャネルは次のコマンドに対応できます 1:DAC-3 チャネルはコマンドを受け入れません
11	DAC-2-BUSY	R	0	0:DAC-2 チャネルは次のコマンドに対応できます 1:DAC-2 チャネルはコマンドを受け入れません
10	DAC-1-BUSY	R	0	0:DAC-1 チャネルは次のコマンドに対応できます 1:DAC-1 チャネルはコマンドを受け入れません
9	DAC-0-BUSY	R	0	0:DAC-0 チャネルは次のコマンドに対応できます 1:DAC-0 チャネルはコマンドを受け入れません
8	Х	R	0	未使用
7-2	DEVICE-ID	R	DAC53204W: 02h DAC63204W: 01h	デバイス識別。
1-0	VERSION-ID	R	00	バージョン ID。

69



7.13 CMP-STATUS レジスタ (アドレス = 23h) [リセット = 0000h]

PMBus ページ アドレス = FFh、PMBus レジスタ アドレス = E7h

図 7-13. CMP ステータス レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Х				PROTECT- FLAG	WIN- CMP-3	WIN- CMP-2	WIN- CMP-1	WIN- CMP-0		-	CMP- FLAG-	-
												3	2	1	0
			X-0h				R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

表 7-18. CMP ステータス レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	X	X	0	未使用
8	PROTECT-FLAG	R	0	0:プロテクト動作がトリガーされません。 1:保護機能が完了したか、実行中です。読み出すと、このビットは 0 にリセットされます。
7, 6, 5, 4	WIN-CMP-X	R	0	各チャネルからのウィンドウ コンパレータ出力。COMMON-CONFIG レジスタの WINDOW-LATCH-EN 設定に基づいて、出力がラッチされるかまたはラッチされません。
3, 2, 1, 0	CMP-FLAG-X	R	0	各チャネルからの同期されたコンパレータ出力。

7.14 GPIO-CONFIG レジスタ (アドレス = 24h) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = E8h

図 7-14. GPIO-CONFIG レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GF-EN	Х	GPO-EN		GPO-CONFIG			GPI-CH-SEL				GPI-EN				
R/W-0h	X-0h	R/W-0h	R/W-0h				R/W-0h			R/W-0h				R/W-0h	

表 7-19. GPIO-CONFIG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	GF-EN	R/W	0	0:GP 入力のグリッチ フィルタがディセーブル。この設定により、応答が高速化されます。 1:GPI 用のグリッチ フィルタが有効。この設定では伝搬遅延が長くなりますが、堅牢性が得られます。
14	X	X	0	ドントケア。
13	GPO-EN	R/W	0	0:GPIO ピンの出力モードをディセーブルにします。 1:GPIO ピンの出力モードを有効にします。
12 - 9	GPO-CONFIG	R/W	0000	STATUS 機能の設定。GPIO ピンは、出力として次のレジスタ ビットにマップされます 0001: NVM-BUSY 0100: DAC-0-BUSY 0101: DAC-1-BUSY 0111: DAC-3-BUSY 0111: DAC-3-BUSY 1000: WIN-CMP-0 1001: WIN-CMP-1 1010: WIN-CMP-2 1011: WIN-CMP-3 その他: 該当なし

資料に関するフィードバック (ご意見やお問い合わせ) を送信



表 7-19. GPIO-CONFIG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
8 - 5	GPI-CH-SEL	R/W	0000	各ビットは DAC チャネルに対応します。 0b は ディセーブル で、1b はイネーブル。 GPI-CH - SEL[0]: チャネル 0 GPI-CH-SEL[1]: チャネル 1 GPI-CH-SEL[2]: チャネル 2 GPI-CH-SEL[3]: チャネル 3
				の例: GPI-CH-SEL が 0101 の場合、チャネル 0 とチャネル 2 の両方がイネーブルになり、チャネル 1 とチャネル 3 の両方がディセーブルになります。
4 - 1	GPI-CONFIG	R/W	0000	GPIO ピンの入力構成グローバル設定はデバイス全体で動作します。 チャネル固有の設定は、GPI-CH-SEL ビットによるチャネル選択によって異なります。
				0010: FAULT-DUMP (グローバル)。 GPIO 立ち下がりエッジでフォルトダンプがトリガされ、 GPIO = 1 は影響しません。
				0011:IOUT 電源オン-ダウン (チャネル固有)。 GPIO 立ち下がりエッジはパワーダウンをトリガし、 GPIO 立ち上がりエッジは電源オンをトリガします。
				0100:VOUT 電源オン-ダウン (チャネル固有)。出力負荷は、VOUT-PDN-X 設定に従っています。GPIO 立ち下がりエッジによって ECT 入力 (グローバル) がトリガされます。GPIO 立ち下がりエッジでPROTECT 機能をアサートし、GPIO = 1 は影響を与えません。
				0111: CLR 入力 (グローバル)。 GPIO = 0 は CLR 機能をアサートし、 GPIO = 1 は影響しません。
				1000: LDAC 入力 (チャネル固有)。GPIO 立ち下がりエッジは LDAC 機能をアサートし、GPIO = 1 は影響しません。SYNC-CONFIG-X と GPI-CH-SEL の両方をすべてのチャネルに対して設定する必要があります。
				1001: 開始/停止機能の生成 (チャネル固有)。 GPIO 立ち下がりエッジは機能の生成を停止します。 GPIO 立ち上がりエッジで機能が生成を開始します。
				1010:トリガ マージン high - low (チャネル固有)。 GPIO 立ち下がりエッジによってマージン low がトリガされます。 GPIO 立ち上がりエッジによってマージン high がトリガされます。
				1011: RESET 入力 (グローバル)。 GPIO ピンの立ち下がりエッジにより、RESET 機能がアサートされます。 RESET 入力はパルスである必要があります。 GPIO 立ち上がりエッジにより、デバイスがリセットから復帰します。 RESET 構成は NVM にプログラムする必要があります。 それ以外の場合、デバイスのリセット後に設定はクリアされます。
				1100:NVM 書き込み保護 (グローバル)。 GPIO 立ち下がりエッジにより、NVM プログラミングが可能です。 GPIO 立ち上がりエッジブロックNVM プログラミング。
				1101:レジスタマップロック (グローバル)。GPIO 立ち下がりエッジにより、レジスタマップを更新できます。GPIO の立ち上がりエッジは、I ² C または SPI 経由の DEV-UNLOCK フィールドへの書き込みと I ² C 経由の RESET フィールドへの書き込みを除くすべてのレジスタマップの更新をブロックします。
	ODI EN	DAM		その他:無効
0	GPI-EN	R/W	0	0:GPIO ピンの入力モードをディセーブルします。 1:GPIO ピンのイネーブル入力モード。



7.15 DEVICE-MODE-CONFIG レジスタ (アドレス = 25h) [リセット = 0000h]

PMBus ページ アドレス = FFh、 PMBus レジスタ アドレス = E9h

図 7-15. DEVICE-MODE-CONFIG レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
予約済み DIS- MODE-IN			RE	SERVED)	PROT CON		RI	ESERVE	D			Х		
R/W	-0h	R/W-0h	ı	R/W-0h		R/W	/-0h		R/W-0h				X-0h		

表 7-20. DEVICE-MODE-CONFIG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	予約済み	R/W	00	常に 0b00 を書き込む
13	DIS-MODE-IN	R/W	0	低消費電力を実現するには、このビットに 1 を書き込みます。
12-10	予約済み	R/W	0	常に 06000 を書き込む
9-8	PROTECT-CONFIG	R/W	00	00: Hi-Z パワーダウンへの切り替え (スルーなし) 01: NVM に保存された DAC コードに切り替えます (スルーなし) してから、Hi-Z パワーダウンに切り替えます 10: マージン low コードまでスルーし、その後 Hi-Z パワーダウンに切り替えます 11: マージン high コードまでスルーし、その後、Hi-Z パワーダウンに切り替えます
7-5	予約済み	R/W	0	常に 0b000 を書き込む
4-0	X	R/W	00h	未使用

7.16 INTERFACE-CONFIG レジスタ (アドレス = 26h) [リセット = 0000h]

図 7-16. INTERFACE-CONFIG レジスタ

						•		• • • • •							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Х		TIMEOUT- EN		Х		EN-PMBUS			X			FSDO- EN	Х	SDO- EN
	X-0h		R/W-0h		X-0h		R/W-0h			X-0h			R/W-0h	X-0h	R/W-0h

表 7-21. INTERFACE-CONFIG 構成レジスタのフィールド説明

ビット	フィールド	タイプ	リセット	説明
15-13	X	Х	0h	未使用
12	TIMEOUT-EN	R/W	0	0:I ² C タイムアウト ディセーブル 1:I ² C タイムアウト イネーブル
11-9	X	Х	0h	未使用
8	EN-PMBUS	R/W	0	0: PMBus ディセーブル 1: PMBus をイネーブル
7-3	X	X	00h	未使用
2	FSDO-EN	R/W	0	0:高速 SDO (FSDO) ディセーブル 1:高速 SDO イネーブル
1	X	Х	0	未使用
0	SDO-EN	R/W	0	0:SDO ディセーブル 1:GPIO ピンで SDO イネーブル

資料に関するフィードバック(ご意見やお問い合わせ)を送信

7.17 SRAM-CONFIG レジスタ (アドレス = 2Bh) [リセット = 0000h]

PMBus ページ アドレス = FFh、PMBus レジスタ アドレス = EFh

図 7-17. SRAM-CONFIG レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			X				,				SRAM	и-ADDR			
			X-00h								R/V	V-00h			

表 7-22. SRAM-CONFIG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	X	Х	00h	未使用
7-0	SRAM-ADDR	R/W		8 ビット SRAM アドレス。このレジスタ フィールドに書き込むと、次にアクセスする SRAM アドレスが設定されます。このアドレスは、SRAM への書き込み後に自動的にインクリメントされます。

7.18 SRAM-DATA レジスタ (アドレス = 2Ch) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = F0h

図 7-18. SRAM-DATA レジスタ




表 7-23. SRAM-DATA レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	SRAM-DATA	R/W	0000h	16 ビット SRAM データ。 SRAM-CONFIG レジスタで設定されたアド
				レスとの間で、データが書き込みまたは読み取りされます。

7.19 DAC-X-DATA-8BIT レジスタ (アドレス = 40h、41h、42h、43h) [リセット = 0000h]

PMBus ページ アドレス = 該当なし、PMBus レジスタ アドレス = 該当なし

図 7-19. DAC-X-DATA-8BIT レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		DAC	-X-DATA-8	BIT[7:0]								X			
			R/W-00h	า							Х	-00h			

表 7-24. DAC-X-DATA-8BIT レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	DAC-X-DATA-8BIT[7:0]	R/W	00h	電流出力の8ビットデータ。このレジスタは、I ² C モードでより高速な 更新レートを提供します。データはストレートバイナリ形式です。
7-0	X	Х	00h	該当なし

7.20 BRDCAST-DATA レジスタ (アドレス = 50h) [リセット = 0000h]

PMBus ページ アドレス= FFh、 PMBus レジスタ アドレス = F1h

図 7-20. BRDCAST - DATA レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				BRDCA BRDCA BRDCA		A[9:0]							X		
	R/W-000h												X-0)h	

表 7-25. BRDCAST-DATA レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-4	BRDCAST-DATA[11:0] BRDCAST-DATA[9:0] BRDCAST-DATA[7:0]	R/W	000h	すべての DAC チャネルのブロードキャストコード データはストレートバイナリ形式です。MSB 左揃え。 以下のビット整列を使用します: DAC63204W VOUT: {BRDCAST-DATA[11:0]} DAC53204W VOUT: {BRDCAST-DATA[9:0], X, X} IOUT: {BRDCAST-DATA[7:0], X, X, X} X = ドント ケア ビット。 DAC-X-FUNC-CONFIG レジスタ の BRD-CONFIG-X ビットは、それ ぞれのチャネルでイネーブルになっている必要があります。
3-0	Х	Х	0h	ドントケア。

7.21 PMBUS ページ レジスタ[リセット = 0300h]

PMBus ページ アドレス = X、PMBus レジスタ アドレス= 00h

図 7-21. PMBUS-PAGE レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			PMBUS	-PAGE)	<			
R/W-03h											X-(00h			

表 7-26. PMBUS-PAGE レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	PMBUS-PAGE	R/W	03h	「レジスタ マップ」 セクションの「レジスタ名」 表に規定された 8 ビット
				PMBus ページ アドレス。
7-0	X	X	00h	該当なし

・ 資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated

Product Folder Links: DAC53204W DAC63204W

7.22 PMBUS-OP-CMD-X レジスタ [リセット = 0000h]

PMBus のページ アドレス= 00h、01h、02h、03h、PMBus レジスタ アドレス= 01h

図 7-22. PMBUS-OP-CMD-X レジスタ (X = 0、1、2、3)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		PMBU	JS-OPER	ATION-0	CMD-X						>	(
			R/W	-00h							X-0	00h			

表 7-27. PMBUS-OP-CMD-X レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	PMBUS-OPERATION-CMD-X	R/W		PMBus 動作コマンド: 00h:オフ 80h:A4h をオン :マージン high、DAC 出力マージン high から DAC-X-MARGIN-HIGH コード 94h まで :マージン low。DAC 出力マージン low から DAC-X-MARGIN-LOW コードまで
7-0	X	Х	00h	該当なし

7.23 PMBUS-CML レジスタ [リセット = 0000h]

PMBus ページ アドレス = X、PMBus レジスタ アドレス= 78h

図 7-23. PMBUS-CML レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
)	<			CML	Х				該当	なし			
		X-(00h			R/W-0h	X-0h				X-()0h			

表 7-28. PMBUS-CML レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明				
15-10	X	Х	00h	未使用				
9	CML	R/W	0	0:通信故障なし 1:誤ったクロック数による書き込み、書き込みコマンド前の読み出し、 無効なコマンド アドレス、無効またはサポートされていないデータ値に よる PMBus 通信フォルト。1 を書き込むことでこのビットをリセットしま す。				
8	Х	Х	0h	未使用				
7-0	Х	Х	00h	該当なし				

7.24 PMBUS バージョン レジスタ [リセット = 2200h]

PMBus ページ アドレス = X、PMBus レジスタ アドレス = 98h

図 7-24. PMBUS バージョン レジスタ




表 7-29. PMBUS-VERSION レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	PMBUS-VERSION	R	22h	PMBus バージョン
7-0	X	Х	00h	該当なし

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信



8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を 保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことに なります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

DACx3204W はクワッドチャネル、バッファ付き、フォース センス出力、電圧出力および電流出力のスマート DAC で、 NVM と内部リファレンスを内蔵しており、超小型の 1.76mm×1.76mm DSBGA パッケージで供給されます。過渡状態ま たは定常状態のとき、外部リファレンスは Vnn を超えないようにする必要があります。 最高の Hi-Z 出力性能を得るには、 VREF ピンの VDD へのプルアップ抵抗を使用します。オフ状態の間に VDD ピンがフローティング状態に維持される場 合は、VDD ピンの オフ状態を適切に検出するために、100-kΩ 抵抗を AGND に接続します。 すべてのデジタル出力は オープンドレインであるため、これらのピンに外付けプルアップ抵抗を使用します。 電源投入時にインターフェイス プロト コルは検出され、 V_{DD} がオンになっている限り、デバイスはプロトコルにロックします。 I^2C モードでは、システムで I^2C アド レスを割り当てる場合、ブロードキャスト アドレスも考慮します。I²C タイムアウトにより、堅牢性を向上させることができま す。 SPI モードは、デフォルトで 3 線式です。 SPI 読み戻し機能のために NVM で GPIO ピンを SDO として構成します。 リードバック モードでの SPI クロック速度は、書き込みモードよりも低速です。 パワーダウン モードにより、DAC 出力はデ フォルトで Hi-Z に設定されます。さまざまな電源オフ設定に合わせて構成を適切に変更します。 DAC チャネルは、NVM のプログラムされた DAC コードを使用して電源を投入することもできます。

8.2 代表的なアプリケーション

DACx3204W は、250µA を超える電流値に対して外付け MOSFET を使用するプログラマブル電流源として使用できま す。DACx3204W のフォース センス出力を使用して、MOSFET の温度、ドレイン電流、経年劣化に起因するゲートとソー ス間電圧降下を補償できます。GPIO ピンを使うと、ランタイム ソフトウェアを使わずに出力電流のオン/オフを切り替えるこ とができます。オン値とオフ値の間のスルーをプログラムできます。 図 8-1 に、DACx3204W をプログラマブル電流源とし て使用する方法を示します。MOSFET のソースに接続された抵抗 Rset により、出力電流範囲が設定されます。この回 路は、小型で大電流出力を必要とする光学モジュールで使用できます。

Copyright © 2025 Texas Instruments Incorporated

76






図 8-1. 電流源

8.2.1 設計要件

表 8-1. 設計パラメータ

パラメータ	値						
電流出力範囲	0mA~200mA						
DAC 範囲	0V ∼ 0.6V						
R _{SET}	3 Ω						

8.2.2 詳細な設計手順

 V_{SET} は DACx3204W によって制御され、電流出力を調整します。 R_{SET} は、電流源の出力範囲を設定します。 R_{SET} の両端の消費電力が最小になるように、小さな V_{SET} を選択します。 式 9 は R_{SET} を計算します。

$$R_{SET} = \frac{V_{SET}}{I_{OUT}} \tag{9}$$

この例では、0.6-V の 最大 V_{SET} を使用しています。式 10 は、 R_{SET} は 3Ω と計算されることを示しています。定格電力が 120mW 以上の R_{SET} を選択します。

$$R_{SET} = \frac{0.6 \, V}{200 \, \text{mA}} = 3 \, \Omega \tag{10}$$

与えられた出力電圧、リファレンス、ゲイン設定について、DAC コードを計算する方法を、式 11 に示します。

$$DAC_DATA = \frac{V_{OUT} \times 2^{N}}{V_{REF} \times GAIN}$$
 (11)

式 12 は、出力電圧 V_{SET} が 0.6V、内部 1.21-V 基準電圧、1.5 倍のゲイン設定について、DAC コードを計算します。

$$DAC_DATA = \frac{0.6 \text{ V} \times 2^{12}}{1.21 \text{ V} \times 1.5} = 1354d$$
 (12)



GPIO ピンを入力として構成して、DACx3x04W 出力をオン/オフして電流源をオン/オフにできます。GPIO-CONFIG レジスタで GPIO を構成します。GPI-EN ビットは、GPIO ピンを入力として有効化します。GPI-CH-SEL フィールドは、GPI によって制御されるチャネルを選択します。GPI-CONFIG フィールドは、GPI 機能を選択します。表 6-18 に、GPI-CONFIG フィールドの関数を定義します。プログラム可能なスルーが必要な場合は、トリガ マージン high またはマージン low 機能を選択します。または、プログラム可能なスルーが必要ない場合は、VOUT のパワーアップ/ダウンを選択します。

プログラム可能なスルーは、DAC-X-FUNC-CONFIG レジスタのコードステップおよびスルーレートフィールドにより設定されます。プログラム可能なスルーは、DAC-X-MARGIN-HIGH レジスタと DAC-X-MARGIN-LOW レジスタに保存されている 2 つの値の間で切り替える場合のみ利用できます。セクション 6.4.5.1.2 は、プログラマブル スルーの設定方法について説明しています。このアプリケーション例では、 8μ V/s のスルーレートと 8LSB の CODE-STEP を使用して、1.36ms のスルー時間を実現します。



このアプリケーション例の疑似コードは次のとおりです。

```
//SYNTAX: WRITE <REGISTER NAME (Hex code)>, <MSB DATA>, <LSB DATA>
//Set gain setting to 1.5x internal reference (1.8 v) (repeat for all channels)
WRITE DAC-0-VOUT-CMP-CONFIG(0x3), 0x08, 0x00
//Power-up voltage output on all channels and enable the internal reference
WRITE COMMON-CONFIG(0x1F),0x12, 0x49
//Configure GPI for Margin-High, Low trigger for all channels
WRITE GPIO-CONFIG(0x24), 0x01, 0xF5
//Set slew rate and code step (repeat for all channels)
//CODE_STEP: 8 LSB, SLEW_RATE: 8 µs/step
WRITE DAC-0-FUNC-CONFIG(0x06), 0x00, 0x52
//Write DAC margin high code (repeat for all channels)
//For a 1.8-v output range, the 12-bit hex code for 0.6 v is 0x54A. With 16-bit left alignment, this becomes 0x54A0
WRITE DAC-0-MARGIN-HIGH(0x01), 0x54, 0xA0
//Write DAC margin low code (repeat for all channels)
//The 12-bit hex code for 0 v is 0x000. With 16-bit left alignment, this becomes 0x0000
WRITE DAC-0-MARGIN-LOW(0x02), 0x00, 0x00
//Save settings to NVM
WRITE COMMON-TRIGGER(0x20), 0x00, 0x02
```

8.2.3 アプリケーション曲線




図 8-2. IOUT および VFB のオンからオフへの遷移

79

8.3 電源に関する推奨事項

DACx3204W ファミリのデバイス は、特定の電源シーケンスを必要としません。これらのデバイスは、単一の電源 V_{DD} を必要とします。ただし、VDD の後に外部電圧リファレンスが印加されるようにしてください。 V_{DD} ピンには $0.1\mu F$ のデカップリング コンデンサを使用します。 CAP ピンには約 $1.5\mu F$ のバイパス コンデンサを使用します。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

DACx3204W のピン配置では、レイアウトを最適化できるようにアナログ ピン、デジタル ピン、電源ピンを離しています。 信号の整合性を確保するには、デジタル トレースとアナログ トレースを分離し、デカップリング コンデンサをデバイス ピンの近くに配置します。

8.4.2 レイアウト例




図 8-3. レイアウト例

注:明確化のため、グランドプレーンと電源プレーンは省略しています。

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

注

テキサス・インスツルメンツでは、より包括的な用語を使用するように移行を進めています。一部の言語は、特定のテクノロジー分野で期待される言語とは異なる場合があります。

9.1.1 関連資料

以下の EVM ユーザー ガイドが入手可能です。 DAC63004 評価基板 ユーザー ガイド

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments.

PMBus® is a registered trademark of SMIF, Inc.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歷

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Copyright © 2025 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

81



11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2025 Texas Instruments Incorporated




YBH0016-C03

PACKAGE OUTLINE

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY



NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 This drawing is subject to change without notice.






EXAMPLE BOARD LAYOUT

YBH0016-C03

DSBGA - 0.4 mm max height



NOTES: (continued)

3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).






EXAMPLE STENCIL DESIGN

YBH0016-C03

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY



NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated www.ti.com 5-Nov-2025

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type	Package Pins	Package qty Carrier	RoHS	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
DAC53204YBHR	Active	Production	DSBGA (YBH) 16	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	DAC 53204
DAC53204YBHR.A	Active	Production	DSBGA (YBH) 16	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	DAC 53204
DAC63204YBHR	Active	Production	DSBGA (YBH) 16	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	DAC 63204
DAC63204YBHR.A	Active	Production	DSBGA (YBH) 16	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	DAC 63204

⁽¹⁾ Status: For more details on status, see our product life cycle.

- (3) RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.
- (4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.




PACKAGE OPTION ADDENDUM


www.ti.com 5-Nov-2025

PACKAGE MATERIALS INFORMATION

www.ti.com 18-Jul-2025


TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DAC53204YBHR	DSBGA	YBH	16	3000	180.0	8.4	1.94	1.94	0.69	4.0	8.0	Q1
DAC63204YBHR	DSBGA	YBH	16	3000	180.0	8.4	1.94	1.94	0.69	4.0	8.0	Q1

PACKAGE MATERIALS INFORMATION

www.ti.com 18-Jul-2025



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DAC53204YBHR	DSBGA	YBH	16	3000	182.0	182.0	20.0
DAC63204YBHR	DSBGA	YBH	16	3000	182.0	182.0	20.0

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TIの製品は、TIの販売条件、TIの総合的な品質ガイドライン、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日:2025 年 10 月