

CSD25483F4 20V P チャネル FemtoFET™ MOSFET

1 特長


- 非常に低いオン抵抗
- 非常に低い Q_g および Q_{gd}
- 大きな動作時ドレイン電流
- 非常に小さな外形 (0402 ケース・サイズ)
 - 1.0mm × 0.6mm
- 超薄型プロファイル
 - 最大の高さ: 0.36mm
- ESD 保護ダイオード搭載
 - HBM 定格 4kV 超
 - CDM 定格 2kV 超
- 鉛およびハロゲン不使用
- RoHS 準拠

2 アプリケーション

- 負荷スイッチ・アプリケーションに最適化
- 汎用スイッチング・アプリケーションに最適化
- バッテリー・アプリケーション
- ハンドヘルドおよびモバイル・アプリケーション

3 概要

この 210mΩ、20V P チャネル FemtoFET™ MOSFET は、多くのハンドヘルドおよびモバイル・アプリケーションのフットプリントを最小化するように設計および最適化されています。標準の小信号 MOSFET をこのテクノロジーに置き換えて、占有面積を 60% 以上減らすことができます。



標準的なデバイス寸法

製品概要

$T_A = 25^\circ\text{C}$		標準値	単位
V_{DS}	ドレイン - ソース間電圧	-20	V
Q_g	総ゲート電荷量 (-4.5V)	959	pC
Q_{gd}	ゲート - ドレイン間のゲート電荷量	161	pC
$R_{DS(on)}$	ドレイン - ソース間オン抵抗	$V_{GS} = -1.8\text{V}$	530 mΩ
		$V_{GS} = -2.5\text{V}$	338 mΩ
		$V_{GS} = -4.5\text{V}$	210 mΩ
$V_{GS(th)}$	スレッショルド電圧	-0.95	V

注文情報⁽¹⁾


デバイス	数量	メディア	パッケージ	出荷形態
CSD25483F4	3000	7 インチ・リール	Femto (0402)	テープ・アンド・リール
CSD25483F4T	250		1.00mm × 0.60mm LGA (Land Grid Array)	

- (1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

絶対最大定格

$T_A = 25^\circ\text{C}$		値	単位
V_{DS}	ドレイン - ソース間電圧	-20	V
V_{GS}	ゲート - ソース間電圧	-12	V
I_D	連続ドレイン電流 ⁽¹⁾	-1.6	A
I_{DM}	パルス・ドレイン電流 ⁽²⁾	-6.5	A
I_G	連続ゲート・クランプ電流	-35	mA
	パルス・ゲート・クランプ電流 ⁽²⁾	-350	
P_D	消費電力 ⁽¹⁾	500	mW
$V_{(ESD)}$	人体モデル (HBM)	4	kV
	デバイス帯電モデル (CDM)	2	kV
T_J , T_{stg}	動作時の接合部温度、 保存温度	-55 ~ 150	°C

- (1) 厚さ 0.06 インチ (1.52mm) の FR4 PCB 上に形成された面積 1 平方インチ (6.45cm²)、2 オンス (0.071mm 厚) の Cu パッド上で、標準値 $R_{\theta JA} = 85^\circ\text{C/W}$ です。
- (2) パルス幅 $\leq 300\mu\text{s}$ 、デューティ・サイクル $\leq 2\%$



上面図



Table of Contents

1 特長.....	1	6.1 Trademarks.....	6
2 アプリケーション.....	1	6.2 Electrostatic Discharge Caution.....	6
3 概要.....	1	6.3 Glossary.....	6
4 Revision History.....	2	7 Mechanical Data.....	7
5 Specifications.....	3	7.1 Mechanical Dimensions.....	7
5.1 Electrical Characteristics.....	3	7.2 Recommended Minimum PCB Layout.....	8
5.2 Thermal Information.....	3	7.3 Recommended Stencil Pattern.....	8
5.3 Typical MOSFET Characteristics.....	4	7.4 CSD25483F4 Embossed Carrier Tape Dimensions....	9
6 Device and Documentation Support.....	6		

4 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (October 2021) to Revision F (January 2022)	Page
• 「特長」の最大高さを「0.35mm」から「0.36mm」に変更	1
• 標準的なデバイス寸法の高さの寸法を「0.35mm」から「0.36mm」に変更	1
• Changed maximum height dimension from "0.35 mm" to "0.36 mm" in <i>Mechanical Dimensions</i>	7
Changes from Revision D (October 2014) to Revision E (October 2021)	Page
• 文書全体にわたって表、図、相互参照の採番方法を更新.....	1
• Added footnote with link to support document.....	8
Changes from Revision C (July 2014) to Revision D (October 2014)	Page
• Corrected timing V_{DS} to read -10 V	3
Changes from Revision B (February 2014) to Revision C (July 2014)	Page
• Corrected capacitance units to read pF in 図 5-5	4
Changes from Revision A (December 2013) to Revision B (February 2014)	Page
• 「特長」の鉛およびハロゲン不使用を更新.....	1
• I_G パラメータを追加.....	1
• Lowered I_{DSS} limit.....	3
• Lowered I_{GSS} limit.....	3
Changes from Revision * (October 2013) to Revision A (December 2013)	Page
• 抵抗の誤字を訂正.....	1
• 小型リールを追加.....	1

5 Specifications

5.1 Electrical Characteristics

(T_A = 25°C unless otherwise stated)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT	
STATIC CHARACTERISTICS							
BV _{DSS}	Drain-to-Source Voltage	V _{GS} = 0 V, I _{DS} = –250 μA	–20			V	
I _{DSS}	Drain-to-Source Leakage Current	V _{GS} = 0 V, V _{DS} = –16 V			–100	nA	
I _{GSS}	Gate-to-Source Leakage Current	V _{DS} = 0 V, V _{GS} = –12 V			–50	nA	
V _{GS(th)}	Gate-to-Source Threshold Voltage	V _{DS} = V _{GS} , I _{DS} = –250 μA	–0.70	–0.95	–1.2	V	
R _{DS(on)}	Drain-to-Source On-Resistance	V _{GS} = –1.8 V, I _{DS} = –0.1 A			530	1070	mΩ
		V _{GS} = –2.5 V, I _{DS} = –0.5 A			338	390	mΩ
		V _{GS} = –4.5 V, I _{DS} = –0.5 A			210	245	mΩ
		V _{GS} = –8 V, I _{DS} = –0.5 A			175	205	mΩ
g _{fs}	Transconductance	V _{DS} = –10 V, I _{DS} = –0.5 A			1.4	S	
DYNAMIC CHARACTERISTICS							
C _{iss}	Input Capacitance	V _{GS} = 0 V, V _{DS} = –10 V, f = 1 MHz			198	pF	
C _{oss}	Output Capacitance				82	pF	
C _{rss}	Reverse Transfer Capacitance				5.8	pF	
R _G	Series Gate Resistance				20	Ω	
Q _g	Gate Charge Total (4.5 V)	V _{DS} = –10 V, I _{DS} = –0.5 A			959	pC	
Q _{gd}	Gate Charge Gate-to-Drain				160	pC	
Q _{gs}	Gate Charge Gate-to-Source				252	pC	
Q _{g(th)}	Gate Charge at V _{th}				122	pC	
Q _{oss}	Output Charge	V _{DS} = –10 V, V _{GS} = 0 V			1081	pC	
t _{d(on)}	Turn On Delay Time	V _{DS} = –10 V, V _{GS} = –4.5 V, I _{DS} = –0.5 A, R _G = 2 Ω			4.3	ns	
t _r	Rise Time				3.7	ns	
t _{d(off)}	Turn Off Delay Time				17.4	ns	
t _f	Fall Time				7	ns	
DIODE CHARACTERISTICS							
V _{SD}	Diode Forward Voltage	I _{SD} = –0.5 A, V _{GS} = 0 V			–0.75	V	
Q _{rr}	Reverse Recovery Charge	V _{DS} = –10 V, I _F = –0.5 A, di/dt = 100 A/μs			1060	pC	
t _{rr}	Reverse Recovery Time				7.5	ns	

5.2 Thermal Information

(T_A = 25°C unless otherwise stated)






THERMAL METRIC		TYPICAL VALUES	UNIT
R _{θJA}	Junction-to-Ambient Thermal Resistance ⁽¹⁾	85	°C/W
	Junction-to-Ambient Thermal Resistance ⁽²⁾	245	

(1) Device mounted on FR4 material with 1-inch² (6.45 cm²), 2-oz. (0.071-mm thick) Cu.

(2) Device mounted on FR4 material with minimum Cu mounting area.


5.3 Typical MOSFET Characteristics

($T_A = 25^\circ\text{C}$ unless otherwise stated)




5.3 Typical MOSFET Characteristics (continued)


($T_A = 25^\circ\text{C}$ unless otherwise stated)




5-6. Threshold Voltage vs Temperature




5-7. On-State Resistance vs Gate-to-Source Voltage




5-8. Normalized On-State Resistance vs Temperature



5-9. Typical Diode Forward Voltage



5-10. Maximum Safe Operating Area



5-11. Maximum Drain Current vs Temperature

6 Device and Documentation Support

6.1 Trademarks

FemtoFET™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

6.2 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

6.3 Glossary


TI Glossary

This glossary lists and explains terms, acronyms, and definitions.

7 Mechanical Data

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

7.1 Mechanical Dimensions




- A. All linear dimensions are in millimeters (dimensions and tolerancing per AME T14.5M-1994).
- B. This drawing is subject to change without notice.
- C. This package is a PB-free solder land design.

Pin Configuration


Position	Designation
Pin 1	Gate
Pin 2	Source
Pin 3	Drain

7.2 Recommended Minimum PCB Layout





- A. All dimensions are in millimeters.
- B. For more information, see [FemtoFET Surface Mount Guide](#) (SLRA003D).

7.3 Recommended Stencil Pattern



- A. All dimensions are in millimeters.

7.4 CSD25483F4 Embossed Carrier Tape Dimensions



- A. Pin 1 is oriented in the top-right quadrant of the tape enclosure (quadrant 2), closest to the carrier tape sprocket holes.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CSD25483F4	Active	Production	PICOSTAR (YJC) 3	3000 LARGE T&R	Yes	NIAU	Level-1-260C-UNLIM	-55 to 150	DR
CSD25483F4.B	Active	Production	PICOSTAR (YJC) 3	3000 LARGE T&R	Yes	NIAU	Level-1-260C-UNLIM	-55 to 150	DR
CSD25483F4T	Active	Production	PICOSTAR (YJC) 3	250 SMALL T&R	Yes	NIAU	Level-1-260C-UNLIM	-55 to 150	DR
CSD25483F4T.B	Active	Production	PICOSTAR (YJC) 3	250 SMALL T&R	Yes	NIAU	Level-1-260C-UNLIM	-55 to 150	DR

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CSD25483F4	PICOSTAR	YJC	3	3000	180.0	8.4	0.7	1.1	0.46	4.0	8.0	Q2
CSD25483F4T	PICOSTAR	YJC	3	250	180.0	8.4	0.7	1.1	0.46	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CSD25483F4	PICOSTAR	YJC	3	3000	182.0	182.0	20.0
CSD25483F4T	PICOSTAR	YJC	3	250	182.0	182.0	20.0

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated