



CSD19538Q3A 100V NチャネルNexFET™ パワーMOSFET

1 特長

- 非常に低い Q_g および Q_{gd}
- 低い熱抵抗
- アバランシェ定格
- 鉛不使用
- RoHS準拠
- ハロゲン不使用
- SON 3.3mm×3.3mm プラスチック・パッケージ


2 アプリケーション

- PoE (Power Over Ethernet)
- PSE (Power Sourcing Equipment)
- モータ制御

3 概要

この100V、49mΩ、SON 3.3mm×3.3mm NexFET™ パワーMOSFETは、導電損失を最小限に抑え、PoEアプリケーションの基板占有面積を削減するように設計されています。

上面図



P0093-01

製品概要

$T_A = 25^\circ\text{C}$		標準値	単位
V_{DS}	ドレイン-ソース間電圧	100	V
Q_g	ゲートの合計電荷(10V)	4.3	nC
Q_{gd}	ゲート電荷、ゲート-ドレイン間	0.8	nC
$R_{DS(on)}$	ドレイン-ソース間オン抵抗	$V_{GS} = 6V$	58
		$V_{GS} = 10V$	49
$V_{GS(th)}$	スレッショルド電圧	3.2	V

製品情報⁽¹⁾

デバイス	メディア	数量	パッケージ	出荷
CSD19538Q3A	13インチ・リール	3000	SON 3.30mm×3.30mm プラスチック・パッケージ	テープ・ アンド・ リール
CSD19538Q3AT	7インチ・リール	250		

(1) 提供されているすべてのパッケージについては、巻末の注文情報を参照してください。


絶対最大定格

$T_A = 25^\circ\text{C}$		値	単位
V_{DS}	ドレイン-ソース間電圧	100	V
V_{GS}	ゲート-ソース間電圧	±20	V
I_D	連続ドレイン電流(パッケージ制限)	15	A
	連続ドレイン電流(シリコン制限)、 $T_C = 25^\circ\text{C}$	14	
	連続ドレイン電流 ⁽¹⁾	4.9	
I_{DM}	パルス・ドレイン電流 ⁽²⁾	37	A
P_D	消費電力 ⁽¹⁾	2.8	W
	消費電力、 $T_C = 25^\circ\text{C}$	23	
T_J , T_{stg}	動作時の接合部温度、 保管温度	-55~150	°C
E_{AS}	アバランシェ・エネルギー、単一パルス $I_D = 12.7A$, $L = 0.1mH$, $R_G = 25\Omega$	8.1	mJ

(1) 厚さ0.06inのFR4 PCB上に構築された面積1in²、2オンスのCuパッド上で、標準 $R_{\theta JA} = 45^\circ\text{C/W}$


(2) 最大 $R_{\theta JC} = 5.5^\circ\text{C/W}$ 、パルス期間 ≤ 100μs、デューティ・サイクル ≤ 1%

$R_{DS(on)}$ と V_{GS} との関係



D007

ゲート電荷



D004



目次

1	特長	1	6.1	ドキュメントの更新通知を受け取る方法.....	7
2	アプリケーション	1	6.2	コミュニティ・リソース	7
3	概要	1	6.3	商標	7
4	改訂履歴.....	2	6.4	静電気放電に関する注意事項	7
5	Specifications.....	3	6.5	Glossary	7
5.1	Electrical Characteristics.....	3	7	メカニカル、パッケージ、および注文情報	8
5.2	Thermal Information	3	7.1	Q3Aパッケージの寸法	8
5.3	Typical MOSFET Characteristics.....	4	7.2	Q3Aの推奨PCBパターン	9
6	デバイスおよびドキュメントのサポート.....	7	7.3	Q3Aの推奨ステンシル・パターン.....	9
			7.4	Q3Aのテープ・アンド・リール情報	10

4 改訂履歴

2016年5月発行のものから更新

Page

•	テスト電圧 V_{DS} (ゲート電荷 の曲線)を100Vから50Vに 変更.....	1
•	Changed the test voltage V_{DS} in Figure 4 from 100 V : to 50 V	5
•	追加「デバイスおよびドキュメントのサポート」セクションの「 ドキュメントの更新通知を受け取る方法 」セクション	7

5 Specifications

5.1 Electrical Characteristics

 $T_A = 25^\circ\text{C}$

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
STATIC CHARACTERISTICS						
BV _{DSS}	Drain-to-source voltage	V _{GS} = 0 V, I _D = 250 μA	100			V
I _{DSS}	Drain-to-source leakage current	V _{GS} = 0 V, V _{DS} = 80 V			1	μA
I _{GSS}	Gate-to-source leakage current	V _{DS} = 0 V, V _{GS} = 20 V			100	nA
V _{GS(th)}	Gate-to-source threshold voltage	V _{DS} = V _{GS} , I _D = 250 μA	2.8	3.2	3.8	V
R _{DS(on)}	Drain-to-source on resistance	V _{GS} = 6 V, I _D = 5 A	58		72	mΩ
		V _{GS} = 10 V, I _D = 5 A	49		59	
g _{fs}	Transconductance	V _{DS} = 10 V, I _D = 5 A	6.1			S
DYNAMIC CHARACTERISTICS						
C _{iss}	Input capacitance	V _{GS} = 0 V, V _{DS} = 50 V, f = 1 MHz	349		454	pF
C _{oss}	Output capacitance		69		90	pF
C _{rss}	Reverse transfer capacitance		12.6		16.4	pF
R _G	Series gate resistance		4.6	9.2		Ω
Q _g	Gate charge total (10 V)	V _{DS} = 50 V, I _D = 5 A	4.3			nC
Q _{gd}	Gate charge gate-to-drain		0.8			nC
Q _{gs}	Gate charge gate-to-source		1.6			nC
Q _{g(th)}	Gate charge at V _{th}		1			nC
Q _{oss}	Output charge	V _{DS} = 50 V, V _{GS} = 0 V	12.3			nC
t _{d(on)}	Turnon delay time	V _{DS} = 50 V, V _{GS} = 10 V, I _{DS} = 5 A, R _G = 0 Ω	5			ns
t _r	Rise time		3			ns
t _{d(off)}	Turnoff delay time		7			ns
t _f	Fall time		2			ns
DIODE CHARACTERISTICS						
V _{SD}	Diode forward voltage	I _{SD} = 5 A, V _{GS} = 0 V	0.85		1	V
Q _{rr}	Reverse recovery charge	V _{DS} = 50 V, I _F = 5 A, di/dt = 300 A/μs	94			nC
t _{rr}	Reverse recovery time		32			ns

5.2 Thermal Information

 $T_A = 25^\circ\text{C}$ (unless otherwise stated)

THERMAL METRIC		MIN	TYP	MAX	UNIT
$R_{\theta JC}$	Junction-to-case thermal resistance ⁽¹⁾			5.5	$^\circ\text{C}/\text{W}$
$R_{\theta JA}$	Junction-to-ambient thermal resistance ⁽¹⁾⁽²⁾			55	$^\circ\text{C}/\text{W}$

- $R_{\theta JC}$ is determined with the device mounted on a 1-in² (6.45-cm²), 2-oz (0.071-mm) thick Cu pad on a 1.5-in $\times$ 1.5-in (3.81-cm $\times$ 3.81-cm), 0.06-in (1.52-mm) thick FR4 PCB. $R_{\theta JC}$ is specified by design, whereas $R_{\theta JA}$ is determined by the user's board design.
- Device mounted on FR4 material with 1-in² (6.45-cm²), 2-oz (0.071-mm) thick Cu.

CSD19538Q3A

JAJSC77A –MAY 2016–REVISED MARCH 2017

www.ti.com



M0161-01

Max $R_{\theta JA} = 55^{\circ}\text{C/W}$
when mounted on 1-in²
(6.45-cm²) of 2-oz
(0.071-mm) thick Cu.




M0161-02

Max $R_{\theta JA} = 195^{\circ}\text{C/W}$
when mounted on a
minimum pad area of
2-oz (0.071-mm) thick Cu.

5.3 Typical MOSFET Characteristics

$T_A = 25^{\circ}\text{C}$ (unless otherwise stated)



Typical MOSFET Characteristics (continued)

$T_A = 25^\circ\text{C}$ (unless otherwise stated)




Figure 2. Saturation Characteristics




Figure 3. Transfer Characteristics




Figure 4. Gate Charge




Figure 5. Capacitance




Figure 6. Threshold Voltage vs Temperature




Figure 7. On-State Resistance vs Gate-to-Source Voltage

Typical MOSFET Characteristics (continued)

$T_A = 25^\circ\text{C}$ (unless otherwise stated)




Figure 8. Normalized On-State Resistance vs Temperature




Figure 9. Typical Diode Forward Voltage




Figure 10. Maximum Safe Operating Area




Figure 11. Single Pulse Unclamped Inductive Switching




Figure 12. Maximum Drain Current vs Temperature

6 デバイスおよびドキュメントのサポート

6.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

6.2 コミュニティ・リソース

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

TI E2E™ オンライン・コミュニティ TIのE2E (*Engineer-to-Engineer*) コミュニティ。エンジニア間の共同作業を促進するために開設されたものです。e2e.ti.comでは、他のエンジニアに質問し、知識を共有し、アイデアを検討して、問題解決に役立てることができます。

設計サポート TIの設計サポート 役に立つE2Eフォーラムや、設計サポート・ツールをすばやく見つけることができます。技術サポート用の連絡先情報も参照できます。

6.3 商標

NexFET, E2E are trademarks of Texas Instruments.
All other trademarks are the property of their respective owners.

6.4 静電気放電に関する注意事項



これらのデバイスは、限定的なESD (静電破壊) 保護機能を内蔵しています。保存時または取り扱い時は、MOSゲートに対する静電破壊を防止するために、リード線同士をショートさせておくか、デバイスを導電フォームに入れる必要があります。

6.5 Glossary


SLYZ022 — *TI Glossary*.

This glossary lists and explains terms, acronyms, and definitions.


7 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

7.1 Q3Aパッケージの寸法




7.2 Q3Aの推奨PCBパターン




PCB設計の推奨回路レイアウトについては、『[PCBレイアウト技法によるリンギングの低減](#)』(SLPA005)を参照してください。

7.3 Q3Aの推奨ステンシル・パターン



7.4 Q3Aのテープ・アンド・リール情報



M0144-01

- Notes:
1. 10スプロケット・ホール・ピッチの累積許容誤差は ± 0.2 。
 2. キャンバーは100mm内に1mmを超えないこと(250mm以上では累積しない)
 3. 材質: 黒色の静電散逸性ポリスチレン
 4. すべての寸法は、特記されていない限りmm単位
 5. 厚さ: 0.3 ± 0.05 mm
 6. MSL1 260°C (IRおよび対流方式) Pbフリフロー互換

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CSD19538Q3A	Active	Production	VSONP (DNH) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-55 to 150	19538
CSD19538Q3A.B	Active	Production	VSONP (DNH) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-55 to 150	19538
CSD19538Q3AT	Active	Production	VSONP (DNH) 8	250 SMALL T&R	Yes	SN	Level-1-260C-UNLIM	-55 to 150	19538
CSD19538Q3AT.B	Active	Production	VSONP (DNH) 8	250 SMALL T&R	Yes	SN	Level-1-260C-UNLIM	-55 to 150	19538

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


DNH0008A



PACKAGE OUTLINE

VSONP - 0.9 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222499/C 02/2025

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
4. Metalized features are supplier options and may not be on the package.
5. These dimensions do not include mold flash protrusions or gate burrs.
6. These dimensions include interterminal flash or protrusion. Interterminal flash or protrusion shall not exceed 0.25 mm per side.

EXAMPLE BOARD LAYOUT

DNH0008A

VSONP - 0.9 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SOLDER MASK DEFINED
SCALE: 25X

4222499/C 02/2025


NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

DNH0008A

VSONP - 0.9 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
76% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE: 25X

4222499/C 02/2025

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated