

CSD18535KTT 60V、N チャネル NexFET™ パワー MOSFET

1 特長


- 非常に低い Q_q および Q_{qd}
- 低い熱抵抗
- アバランシェ定格
- 鉛不使用の端子メッキ処理
- RoHS に準拠
- ハロゲン不使用
- D²PAK プラスチック パッケージ


2 アプリケーション

- 2次側同期整流器
- モータ制御

説明

この 60V、1.6mΩ、D²PAK (TO-263) NexFET™ パワー MOSFET は、電力変換アプリケーションでの損失を最小 限に抑えるように設計されています。





R_{DS(on)} と V_{GS} との関係

4-1	
制山口	1991 1995
₩ 00	位表

T _A = 25°	3	標準値	単位	
V _{DS}	ドレイン - ソース間電圧	60		V
Qg	ゲートの合計電荷 (10V)	63	nC	
Q _{gd}	ゲート-ドレイン間ゲート電荷	10.4	nC	
R	ドレイン・ソース間オン抵抗	V _{GS} = 4.5V	2.3	mΩ
R _{DS(on)}	トレイン・ノーへ向オン投机	V _{GS} = 10V 1.6		mΩ
V _{GS(th)}	スレッショルド電圧	1.9		V

注文情報(1)


デバイス	数量	メディア	パッケージ	出荷形態
CSD18535KTT	500	13 インチ	D ² PAK プラスチック パッケ	テープ
CSD18535KTTT	50	リール	ージ	アンドリール

(1) 利用可能なすべてのパッケージについては、データシートの末尾 にある注文情報を参照してください。

絶対最大定格

T _A = 2	5℃	値	単位
V _{DS}	ドレイン - ソース間電圧	60	V
V _{GS}	ゲート-ソース間電圧	±20	V
	連続ドレイン電流 (パッケージ制限)	200	Α
I _D	連続ドレイン電流 (シリコン制限)、T _C = 25℃	279	Α
	連続ドレイン電流 (シリコン制限)、T _C = 100℃	197	Α
I _{DM}	パルスドレイン電流 (1)	400	Α
P _D	電力散逸	300	W
T _J 、	動作時の接合部温度、 保存温度	-55~175	°C
E _{AS}	アパランシェ エネルギー、単一パルス I_D = 111A、L = 0.1 mH、 R_G = 25Ω	616	mJ

最大 R_{θJC} = 0.5°C/W、パルス期間 ≦100µs、デューティ サイクル



ゲート電荷



目次

1 特長 1	4.2ドキュメントの更新通知を受け取る方法	. 7
2 アプリケーション1	4.3 サポート・リソース	. 7
3 仕様		
3.1 電気的特性3	4.5 静電気放電に関する注意事項	. 7
3.2 熱に関する情報3	4.6 用語集	. 7
	5 改訂履歴	
4 デバイスおよびドキュメントのサポート7	6 メカニカル、パッケージ、および注文情報	. 8
4.1 サード・パーティ製品に関する免責事項7		

3 仕様

3.1 電気的特性

(特に記述のない限り T_A = 25℃)

	パラメータ	テスト条件	最小値 標準値	最大値	単位
スタティッ	ク特性				
BV _{DSS}	ドレイン・ソース間電圧	V _{GS} = 0V, I _D = 250μA	60		V
I _{DSS}	ドレイン - ソース間リーク電流	V _{GS} = 0V, V _{DS} = 48V		1	μA
I _{GSS}	ゲート・ソース間リーク電流	V _{DS} = 0V, V _{GS} = 20V		100	nA
V _{GS(th)}	ゲート・ソース間スレッショルド電圧	$V_{DS} = V_{GS}$, $I_D = 250\mu A$	1.4 1.9	2.4	V
D	ドレイン - ソース間オン抵抗	V _{GS} = 4.5V, I _D = 100A	2.3	2.9	mΩ
R _{DS(on)}	トレイン・ノー人間オン抵抗	V _{GS} = 10V, I _D = 100A	1.6	2.0	mΩ
g _{fs}	相互コンダクタンス	V _{DS} = 6V, I _D = 100A	263		S
ダイナミッ	ック特性			, , , , , , , , , , , , , , , , , , ,	
C _{iss}	入力容量		5090	6620	pF
C _{oss}	出力容量	$V_{GS} = 0V$, $V_{DS} = 30V$, $f = 1MHz$	890	1150	pF
C _{rss}	帰還容量		24	31	pF
R_G	直列ゲート抵抗		0.8	1.6	Ω
Q_g	ゲートの合計電荷 (10V)		63	81	nC
Q _{gd}	ゲートドレイン間のゲート電荷量	V - 20V I - 400A	10.4		nC
Q _{gs}	ゲートソース間のゲート電荷量	$V_{DS} = 30V, I_{D} = 100A$	15.7		nC
Q _{g(th)}	V _{th} でのゲート電荷量		9.4		nC
Q _{oss}	出力電荷量	V _{DS} = 30V, V _{GS} = 0V	140		nC
t _{d(on)}	ターンオン遅延時間		9		ns
t _r	立ち上がり時間	V _{DS} = 30V, V _{GS} = 10V,	3		ns
$t_{d(off)}$	ターンオフ遅延時間	$I_{DS} = 100A$, $R_G = 0\Omega$	19		ns
t _f	立ち下がり時間		3		ns
ダイオー	ド特性				
V_{SD}	ダイオード順方向電圧	I _{SD} = 100A, V _{GS} = 0V	0.9	1.0	V
Q _{rr}	逆方向回復電荷	V _{DS} = 30V, I _F = 100A,	214		nC
t _{rr}	逆方向回復時間	di/dt = 300A/µs	63		ns

3.2 熱に関する情報


(特に記述のない限り T_A = 25℃)


	熱評価基準	最小値 標準値	. 最大値	単位
$R_{\theta JC}$	接合部からケースへの熱抵抗		0.5	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗		62	°C/W




3.3 代表的な MOSFET の特性

(特に記述のない限り T_A = 25℃)







4


Product Folder Links: CSD18535KTT


0.9

0.7

-75 -50

-25





2.5 2.3 (A) egglo North Properties (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (1.5) (

0 25 50 75 100 125 150 175 200 T_C - Case Temperature (°C)





図 3-6. スレッショルド電圧と温度との関係








図 3-8. 通常のオン状態抵抗と温度との関係

資料に関するフィードバック(ご意見やお問い合わせ) を送信

5







凶 3-11. 羊一/ハ/ヘッチン ノノノ 訪寺




図 3-12. ドレイン電流 (最大値) と温度との関係

4 デバイスおよびドキュメントのサポート

4.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

4.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

4.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

4.4 商標

NexFET[™] is a trademark of Texas Instruments.

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

4.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

4.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

5 改訂履歷

Changes from Revision * (March 2016) to Revision A (June 2025)

Page

English Data Sheet: SLPS589



6 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Product Folder Links: CSD18535KTT

Copyright © 2025 Texas Instruments Incorporated

www.ti.com 27-Jun-2025

PACKAGING INFORMATION

Orderable part number	Status	Material type	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
						(4)	(5)		
CSD18535KTT	Active	Production	DDPAK/ TO-263 (KTT) 2	500 LARGE T&R	ROHS Exempt	SN	Level-2-260C-1 YEAR	-55 to 175	CSD18535KTT
CSD18535KTT.B	Active	Production	DDPAK/ TO-263 (KTT) 2	500 LARGE T&R	ROHS Exempt	SN	Level-2-260C-1 YEAR	-55 to 175	CSD18535KTT
CSD18535KTTT	Active	Production	DDPAK/ TO-263 (KTT) 2	50 SMALL T&R	ROHS Exempt	SN	Level-2-260C-1 YEAR	-55 to 175	CSD18535KTT
CSD18535KTTT.B	Active	Production	DDPAK/ TO-263 (KTT) 2	50 SMALL T&R	ROHS Exempt	SN	Level-2-260C-1 YEAR	-55 to 175	CSD18535KTT

⁽¹⁾ Status: For more details on status, see our product life cycle.

- (3) RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.
- (4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.



PACKAGE OPTION ADDENDUM


www.ti.com 27-Jun-2025

PACKAGE MATERIALS INFORMATION

www.ti.com 27-Jun-2025

TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CSD18535KTT	DDPAK/ TO-263	KTT	2	500	330.0	24.4	10.8	16.3	5.11	16.0	24.0	Q2
CSD18535KTTT	DDPAK/ TO-263	KTT	2	50	330.0	24.4	10.8	16.3	5.11	16.0	24.0	Q2

PACKAGE MATERIALS INFORMATION

www.ti.com 27-Jun-2025




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CSD18535KTT	DDPAK/TO-263	ктт	2	500	340.0	340.0	38.0
CSD18535KTTT	DDPAK/TO-263	KTT	2	50	340.0	340.0	38.0



TRANSISTOR OUTLINE




NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

 2. This drawing is subject to change without notice.
- 3. Features may not exist and shape may vary per different assembly sites. Pin 2 and Pin 4 connected. 4. Reference JEDEC registration TO-263.



TRANSISTOR OUTLINE




NOTES: (continued)

- 5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002(www.ti.com/lit/slma004) and SLMA004 (www.ti.com/lit/slma004).
- 6. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.



TRANSISTOR OUTLINE



NOTES: (continued)

- 7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations
- design recommendations.

 8. Board assembly site may have different recommendations for stencil design.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありませ ん。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated